JP3348202B2 - 映像走査周波数変換装置およびその制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は任意の映像信号の映像走
査周波数を他の映像走査周波数に変換する映像走査周波
数変換装置およびその制御方式に関し、特に映像走査周
波数変換装置における映像メモリの制御方式を改善し
て、映像周波数の安定化を図ることができる映像走査周
波数変換装置およびその制御方式に関する。

【０００２】

【従来の技術】従来の映像走査周波数変換装置につき図
３および図５を参照して説明する。図３は映像メモリの
ブロック図であり、図５は従来の映像走査周波数変換装
置の映像メモリの入出力部の構成を示すブロック図であ
る。

【０００３】図３に示されている映像メモリ１３は、入
力側のシリアル入力メモリ７と、出力側のシリアル出力
メモリ９と、これらのシリアル入力メモリ７およびシリ
アル出力メモリ９を接続するメモリアレイ８とで構成さ
れている。

【０００４】図５に示されている従来の映像走査周波数
変換装置は、入力側水平同期信号HSinおよび出力側水平
同期信号HSoutが入力されるメモリ制御部１４と、図３
の上記映像メモリ１３とで構成されていた。

【０００５】この場合メモリ制御部１４は、入力側水平
同期信号HSinを受信し、この入力側水平同期信号HSinの
ブランキング期間に基づいて、シリアル入力メモリ７に
入力されたシリアル入力映像デ−タSVinをパラレルデ−
タPinとしてメモリアレイ８に転送するための制御信号T
inを発行し、また、出力側水平同期信号HSoutを受信
し、この出力側水平同期信号HSoutのブランキング期間
に基づいて、メモリアレイ８のパラレルデ−タPoutをシ
リアル出力メモリ９に転送するための制御信号Toutを発
行するように構成されている。制御信号TinおよびTout
は、映像メモリ１３内でそれぞれ識別されて、シリアル
入力メモリ７、メモリアレイ８およびシリアル出力メモ
リ９にそれぞれ与えられる。なお、便宜上、制御信号Ti
nおよびToutの識別については各部において行なわれて
いるものとする。

【０００６】映像メモリ１３内のシリアル入力メモリ７
は、入力した映像信号の水平走査線１ライン分のシリア
ル入力映像デ−タSVinをシリアル入力クロックCKinに同
期してシリアルに書込み、メモリ制御部１４の制御信号
Tinによりメモリアレイ８へパラレルデ−タPinとして転
送する。この動作が入力側水平同期信号HSinのブランキ
ング期間毎に行なわれる。

【０００７】映像メモリ１３内のメモリアレイ８は、シ
リアル入力メモリ７に入力されたシリアル入力映像デ−
タをパラレルデ−タPinとして、メモリ制御部14からの
制御信号Tinによって転送格納する。このようにして蓄
積された１画面分の映像デ−タは、出力側水平走査線１
ライン分のパラレルデ−タPoutとして、メモリ制御部１
４からの制御信号Toutにより転送される。ここでパラレ
ルデ−タPinとパラレルデ−タPoutは、同一画像の映像
デ−タであるが、同じ水平走査線１ライン分のデ−タと
は限らないので、メモリアレイ８に入力されるデ−タを
パラレルデ−タPinとし、メモリアレイ８から出力され
るデ−タをパラレルデ−タPoutと便宜上区別するものと
する。

【０００８】映像メモリ１３内のシリアル出力メモリ９
は、メモリアレイ８から転送されたパラレルデ−タPout
を出力映像信号の水平走査線１ライン分のシリアル出力
映像デ−タSVoutとして、シリアル出力クロックCKoutに
同期して出力する。この動作が出力側水平同期信号HSou
tのブランキング期間毎に行なわれる。

【０００９】次に、上述のような従来の映像走査周波数
変換装置における周波数変換の制御方式について説明す
る。

【００１０】映像メモリ１３のシリアル入力メモリ７
に、Ａ／Ｄ変換された入力側映像信号の水平走査１ライ
ン分のシリアル入力映像デ−タSVinが入力されると、メ
モリ制御部１４は当該水平走査線１ラインに関する入力
側水平同期信号HSinのブランキング期間に基づいて制御
信号Tinを発行し、当該制御信号Tinを映像メモリ１３が
受取って、パラレルデ−タPinとしてシリアル入力メモ
リ７からメモリアレイ８に転送格納する。これにより映
像デ−タがメモリアレイ８に蓄積される。

【００１１】次に、メモリ制御部１４に出力側水平同期
信号HSoutが入力されると、当該出力側水平同期信号HSo
utのブランキング期間に基づいて制御信号Toutが発行さ
れ、当該制御信号Toutを映像メモリ１３が受取って、メ
モリアレイ８に蓄積された映像デ−タをパラレルデ−タ
Poutとしてシリアル出力メモリ９に転送し、出力側映像
信号の水平走査線１ライン分のシリアル出力映像デ−タ
SVoutとして出力された後、Ｄ／Ａ変換され出力映像信
号となる。

【００１２】このようにして、入力した映像信号を一度
Ａ／Ｄ変換し、１画面分のデ−タとして蓄積し、その後
再び読み出し、Ｄ／Ａ変換し、映像信号として出力する
操作を、入力側と出力側で互いに非同期に絶えず行うこ
とにより、映像走査周波数の変換を行なっていた。

【００１３】図６は、従来の映像走査周波数変換を説明
するための入力側水平同期信号HSinと出力側水平同期信
号HSoutを示すタイミングチャ−トである。図６に示す
ように、入力水平同期信号HSinと出力側水平同期信号HS
outの走査周波数が異なるため、図中Ｘ点のように水平
同期信号のブランキング期間同士が重なる場合が生じ
る。この場合、メモリアレイ８への制御信号は一度に１
種類しか発行できないため、入力したデ−タのシリアル
入力メモリ７からメモリアレイ８への転送か、メモリア
レイ８からシリアル出力メモリ９への転送かのどちらか
を遅らせる処理を行なう必要があった。

【００１４】

【発明が解決しようとする課題】しかしながら、上述の
ような従来の制御方式では、水平同期信号のブランキン
グ期間毎の短い時間にメモリアレイ８との転送制御を行
う必要があり、メモリ間の映像デ−タ転送制御を遅らす
ことになると、入出力のタイミングがずれ、結果として
出力側映像信号のブレ、ちらつき等となってしまった
り、以上のことを回避するために、水平同期信号のブラ
ンキング期間に制限が生じたりするという問題点があっ
た。

【００１５】本発明は上記実情に鑑みてなされたもの
で、メモリアレイ８への転送時期をずらすことにより、
上記の問題点を解決することができる映像走査周波数変
換装置とその制御方式を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明による映像走査周
波数変換装置の制御方式は、上記課題を解決し上記目的
を達成するため、シリアル入力メモリおよびシリアル出
力メモリを複数具備し、それぞれの入力および出力を水
平同期信号のブランキング期間毎に順次に切替え、メモ
リアレイとの転送制御を次のブランキング期間までの表
示期間に行うことにより走査周波数の変換を行うことを
特徴とする。

【００１７】本発明の第１の装置は、同じ課題を解決
し、同じ目的を達成するため、図１および図２に示され
ているように、シリアル入力映像デ−タSVinを入力する
第１のシリアル入力メモリ１および第２のシリアル入力
メモリ２と、シリアル出力映像デ−タSVoutを出力する
第１のシリアル出力メモリ３および第２のシリアル出力
メモリ４と、映像デ−タを１画面分蓄積するメモリアレ
イ５と、第１のシリアル入力メモリ１と第２のシリアル
入力メモリ２との入力切替え、第１のシリアル出力メモ
リ３と第２のシリアル出力メモリ４との出力切替え、第
１および第２のシリアル入力メモリ１および２からメモ
リアレイ５への転送の制御、メモリアレイ５から第１の
シリアル出力メモリ３および第２のシリアル出力メモリ
４への転送の制御を行う制御部６を具備することを特徴
とする。

【００１８】本発明の第２の装置は、図３および図４に
示されているように、シリアル入力メモリ７、シリアル
出力９およびメモリアレイ８を有する第１の映像メモリ
１０から第ｎの映像メモリ１１までのｎ個の映像メモリ
と、入力側水平同期信号HSinのブランキング期間毎の第
１の映像メモリ１０から第ｎの映像メモリ１１までの書
込みイネ−ブルWE1〜WEnの切替え、出力側水平同期信号
HSoutのブランキング期間毎の第１の映像メモリ１０か
ら第ｎの映像メモリ１１までの読出しクロックCKout1〜
CKoutnおよび出力イネ−ブルOE1〜OEnの切替え、映像メ
モリ内のシリアル入力メモリ７からメモリアレイ８への
転送制御、メモリアレイ８からシリアル出力メモリ９へ
の転送の制御を行うメモリ制御部１２とを具備すること
を特徴とする。

【００１９】

【作用】本発明の制御方式によれば、上記のように映像
周波数変換装置のメモリ部に複数のシリアル入力メモリ
およびシリアル出力メモリを設け、入力および出力を順
次切替え、切替え動作の後に転送動作を行うことによ
り、水平同期信号のブランキング期間に影響されずに安
定した映像デ−タが取り出されることになる。

【００２０】本発明の第１の装置では、メモリ制御部６
に入力側水平同期信号HSinが入力され、第１のシリアル
入力メモリ１と第２のシリアル入力メモリ２との入力の
切替え制御が行われ、切替え制御が行われた後、表示期
間も含む期間に、入力済みのシリアル入力映像デ−タSV
inをパラレルデ−タPi1またはPi2としてメモリアレイ５
へ転送し、あるいはメモリアレイ５から空いているシリ
アル出力メモリに次に出力する水平走査線１ライン分の
パラレルデ−タPo1またはPo2を転送することにより、入
力側水平同期信号HSinおよび出力側水平同期信号HSout
のタイミングに影響されることなく安定した走査周波数
の変換が行われることになる。

【００２１】本発明の第２の装置では、メモリ制御部１
２に入力側水平同期信号HSinが入力されることにより、
第１の映像メモリ１０から第ｎの映像メモリ１１までの
入力イネ−ブルWE1〜WEnの切替えが行われ、出力側水平
同期信号HSoutが入力されることにより、第１の映像メ
モリ１０から第ｎの映像メモリ１１までの出力イネ−ブ
ルOE1〜OEnとシリアル出力クロックCKout1〜CKoutnの切
替えが行われ、切替え制御後の表示期間を含む期間に、
映像メモリ内のシリアル入力メモリ７からメモリアレイ
８への転送およびメモリアレイ８からシリアル出力メモ
リ９への転送の制御を、セレクト信号CS1〜CSnにより行
いたい映像メモリをセレクトし、制御信号Tin、Toutを
発行し、転送制御を行うことにより、入力側水平同期信
号HSinおよび出力側水平同期信号HSoutのタイミングに
影響されることなく安定した走査周波数の変換を行うこ
とになる。

【００２２】

【実施例】以下図面に基づいて本発明の実施例を説明す
る。図１は本発明による映像周波数変換装置の第１の実
施例におけるメモリ部およびその制御部の構成を示すブ
ロック図、図２はそのシリアル入力メモリおよびシリア
ル出力メモリの切替えと、メモリアレイとの転送動作を
示すタイミングチャ−トである。

【００２３】図１の実施例では、シリアル入力クロック
CKinに同期させてシリアル入力映像デ−タSVinを取り込
み、パラレルデ−タPi1として転送出力する第１のシリ
アル入力メモリ１と、この第１のシリアル入力メモリ１
と同様に、シリアル入力クロックCKinに同期させてシリ
アル入力映像デ−タSVinを取り込み、パラレルデ−タPi
2として転送出力する第２のシリアル入力メモリ２と、
第１および第２のシリアル入力メモリ１、２から出力さ
れたパラレルデータPi1、Pi2を格納蓄積し、パラレルデ
ータPo1、Po2として出力するメモリアレイ５と、このメ
モリアレイ５から転送入力されたパラレルデ−タPo1
を、シリアル出力クロックCKoutに同期させてシリアル
出力映像デ−タSVoutとして出力する第１のシリアル出
力メモリ３と、この第１のシリアル出力メモリ３と同様
に、メモリアレイ５から転送入力されたパラレルデ−タ
Po2をシリアル出力クロックCKoutに同期させてシリアル
出力映像デ−タSVoutを出力する第２のシリアル出力メ
モリ４と、各メモリ１〜５に対し入力側水平同期信号HS
inと出力側水平同期信号HSoutを入力して制御信号Tin、
Tout、Cgin、Cgoutを発行するメモリ制御部６とを具備
している。

【００２４】第１のシリアル入力メモリ１と第２のシリ
アル入力メモリ２とは、一方が入力側の水平１走査線分
のシリアル入力映像デ−タSVinの入力を行なっている時
には、他方は入力を行なわず、待機状態となっていて、
この動作状態はメモリ制御部６からの制御信号Cginによ
り入替わり、待機中のシリアル入力メモリはメモリ制御
部６からの制御信号Tinによりメモリアレイ５に対し、
第１のシリアル入力メモリ１であればパラレルデ−タPi
1を、第２のシリアル入力メモリ２であればパラレルデ
−タPi2をそれぞれ転送出力するようになされている。

【００２５】また、第１のシリアル出力メモリ３と第２
のシリアル出力メモリ４とは、一方が出力側の水平１走
査線分のシリアル出力映像デ−タSVoutの出力を行なっ
ている時は、他方は出力を行なわず、待機状態となって
いる。この動作状態はメモリ制御部６からの制御信号Cg
outにより入替わり、待機中のシリアル出力メモリは、
メモリ制御部６からの制御信号Toutにより、第１のシリ
アル出力メモリ３であればパラレルデ−タPo1を、第２
のシリアル出力メモリ４であればパラレルデ−タPo2を
転送入力するようになされている。

【００２６】メモリアレイ５は、メモリ制御部６からの
制御信号Tinによりパラレルデ−タPi1またはPi2を格納
し、１画面分の画像デ−タとして蓄積し、メモリ制御部
６からの制御信号Toutにより、パラレルデ−タPo1また
はPo2を取り出し転送するようになされている。ここ
で、パラレルデ−タPi1、Pi2、Po1、Po2は同一画像の映
像デ−タであるが、同一水平走査線の映像デ−タとは限
らないため、便宜上第１のシリアル入力メモリ１からの
パラレルデ−タをPi1、第２のシリアル入力メモリ２か
らのパラレルデ−タをPi2、第１のシリアル出力メモリ
３へのパラレルデ−タをPo1、第２のシリアル出力メモ
リ４へのパラレルデ−タをPo2として区別するものとす
る。

【００２７】メモリ制御部６は、入力側水平同期信号HS
inを入力して、入力側水平同期信号HSinのブランキング
期間に基づき、第１のシリアル入力メモリ１と第２のシ
リアル入力メモリ２の動作状態を切替える制御信号Cgin
を発行し、出力側水平同期信号HSoutを入力して、出力
側水平同期信号HSoutのブランキング期間に基づき第１
のシリアル出力メモリ３と第２のシリアル出力メモリ４
の動作状態を切替える制御信号Cgoutを発行し、制御信
号Cginの発行後、待機中のシリアル入力メモリからメモ
リアレイ５へのパラレルデ−タの転送を行う制御信号Ti
nを発行し、制御信号Cgoutの発行後、待機中のシリアル
出力メモリに対しメモリアレイ５からの転送を行う制御
信号Toutを発行するようになされている。ただし、メモ
リ制御部６が発行する制御信号のうち、TinとToutは
（デ−タ保護のため）同時発行を禁止し、CginとCgout
が同時に発行された場合には、TinとToutのどちらか一
方を先に発行し、他方をその後に発行するようになされ
いる。

【００２８】図２において、HSinは入力側水平同期信号
のブランキング期間をパルスとしたタイミングチャ−ト
で、○内の数字は、現在入力動作を行なっているのが第
１のシリアル入力メモリ１であれば、第２のシリアル
入力メモリ２であればとしている。HSoutは出力水平
同期信号のブランキング期間をパルスとしたタイムチャ
−トで、< >内の数字は、現在出力を行なっているのが
第１のシリアル出力メモリ３であれば<1>、第２のシリ
アル出力メモリ４であれば<2>としている。Tinは待機中
のシリアル入力メモリがメモリアレイ５に対しパラレル
デ−タを転送する制御信号Tinの発行を示し、第１のシ
リアル入力メモリ１からの転送であれば、第２のシリ
アル入力メモリ２からの転送であればとしている。To
utは待機中のシリアル出力メモリに対しパラレルデ−タ
を転送する制御信号Toutの発行を示し、第１のシリアル
出力メモリ３への転送であれば<1>、第２のシリアル出
力メモリ４への転送であれば<2>としている。

【００２９】図２に示されているように、シリアル入力
メモリ１、２からメモリアレイ５への転送を行う制御信
号Tinと、メモリアレイ５からシリアル出力メモリ３、
４への転送を行う制御信号Toutの発行は、各水平同期信
号の数百nsec〜数μsecしかないブランキング期間内に
行うのではなく、次のブランキング期間までの数十μse
cもある表示期間も含めた期間に行なうことができる。
したがって、入力側水平同期信号HSinと出力側水平同期
信号HSoutのそれぞれのブランキング期間が重なる図中
×のような場合でも、次のブランキング期間までの間に
２つの転送動作は終了するため、次の動作に対する影響
がなくなり、従来のような転送を行う制御信号TinとTou
tの発行の遅れにともなう映像信号のちらつき、ブレを
防止することができる。

【００３０】図４は本発明による映像周波数変換装置の
第２の実施例におけるメモリ部およびその制御部の構成
を示すブロック図であり、図３は図４で使用する映像メ
モリの構造を示すブロック図である。

【００３１】図３に示す映像メモリ１０、１１は、シリ
アル入力クロックCKinに同期してシリアル入力イネ−ブ
ルSIEのイネ−ブル期間にシリアル映像デ−タSVinを取
り込み、シリアル入力イネ−ブルSIEのディセ−ブル期
間にはシリアル入力映像デ−タSVinの取り込みを行なわ
ないシリアル入力メモリ７と、シリアル出力クロックCK
outに同期して、シリアル出力イネ−ブルSOEのイネ−ブ
ル期間にシリアル出力映像データを出力し、シリアル出
力イネ−ブルSOEのディセ−ブル期間にはハイインピ−
ダンス状態となって外部回路と切り離した状態になるシ
リアル出力メモリ９と、メモリセレクトCSがONの時に制
御信号Tinによりシリアル入力メモリ７より転送された
パラレルデ−タPinを格納蓄積し、メモリセレクトCSがO
Nの時に制御信号Toutにより蓄積した映像デ−タを取り
出して、パラレルデ−タPoutとしてシリアル出力メモリ
９に転送し、メモリセレクトCSがOFFの時には、制御信
号TinまたはToutの入力でも何ら動作しないメモリアレ
イ８とによって構成されている。

【００３２】ここで、パラレルデ−タPinとパラレルデ
−タPoutは同一内容の画面の映像デ−タであるが、同一
水平走査線のデ−タとは限らないので、シリアル入力メ
モリ７からメモリアレイ８へのパラレルデ−タをPinと
し、メモリアレイ８からシリアル出力メモリ９へのパラ
レルデータをPoutとして便宜上区別する。また、映像メ
モリ１０、１１に対する制御信号Tin、Toutとメモリセ
レクトCS、シリアル入力イネ−ブルSIE、シリアル出力
イネ−ブルSOEによる制御は説明の便宜上各メモリにお
いて自動的に判断され実行されるもとする。

【００３２】図４の映像周波数変換装置は、図３で説明
した映像メモリのn個、すなわち第１の映像メモリ１０
から第ｎの映像メモリ１１と、メモリ制御部１２から構
成されている。

【００３３】メモリ制御部１２は、ｎ個ある映像メモリ
のうちの何れか１つが必ず入力の水平走査線１ライン分
のシリアル入力映像デ−タSVinの取り込みを行なえるよ
うに、入力側水平同期信号HSinのブランキング期間に基
づいて、第１の映像メモリ１０から第ｎの映像メモリ１
１までにそれぞれ接続されているシリアル入力イネ−ブ
ルSIE1〜SIEnのイネ−ブル状態を次々に切替える。ま
た、メモリ制御部１２は、ｎ個ある映像メモリのうちの
何れか１つが必ず出力走査１ライン分のシリアル出力映
像デ−タSVoutの出力を行なえるように、出力側水平同
期信号HSoutのブランキング期間に基づいて、第１の映
像メモリ１０から第ｎの映像メモリ１１までそれぞれ接
続されているシリアル出力イネ−ブルSOE1〜SOEnのイネ
−ブル状態と、シリアル出力クロックCKoutを入力し各
メモリに分配したCKout1〜CKoutnの入力状態とを次々に
切替える。さらにメモリ制御部１２は、入力側水平走査
線１ライン分のシリアル入力映像デ−タSVinの入力が終
了すると、入力動作待機中の映像メモリに対し、メモリ
セレクトCSをONにし、シリアル入力メモリ７からメモリ
アレイ８への転送を行う制御信号Tinを発行し、出力側
水平走査線１ライン分のシリアル出力映像デ−タSVout
の出力が終了し、出力動作待機中になった映像メモリに
対し、メモリセレクトCSをONにし、メモリアレイ８から
シリアル出力メモリ９への次に出力されるパラレルデ−
タPoutの転送を行う制御信号Toutを発行する。

【００３４】ここで、シリアル出力クロックCKoutも同
時に切替えているのは、一般的に用いられる映像メモリ
は、シリアル出力イネ−ブルSOEがディセ−ブルの出力
待機中にクロックの入力が行われると、シリアル出力の
開始位置が変化してしまうためで、シリアル出力イネ−
ブルSOEがディセ−ブル時にシリアル出力開始位置が変
化しないのであれば、全ての映像メモリに対し同一のシ
リアル出力クロックCKoutを入力させても問題はない。

【００３５】以上のような動作を行なうメモリ制御部１
２において、入力側水平同期信号HSinのブランキング期
間に基づいて、第１の映像メモリ１０から第ｎの映像メ
モリ１１までのシリアル入力イネ−ブルSIE1〜SIEnを切
替える順番と、出力側水平同期信号HSoutのブランキン
グ期間に基づいて第１の映像メモリ１０から第ｎの映像
メモリ１１までのシリアル出力イネ−ブルSOE1〜SOEnと
シリアル出力クロックCKout1〜CKoutnを切替える順番を
同一にすることにより、映像メモリの個数に関係なく走
査周波数の変換が可能となり、映像メモリ内のメモリア
レイ８が１画面分の映像デ−タを記憶できなくても、映
像メモリの個数を増やすことにより、容易に対応が可能
となる。なお、図４において映像メモリの個数ｎ＝２と
した場合に図１は相当する。

【００３６】

【発明の効果】上述のように本発明によれば、入力され
る映像信号をＡ／Ｄ変換し、水平走査線１ラインごとに
シリアル入力メモリに取込み、これをパラレルデータと
してメモリアレイに格納し、このメモリアレイに蓄積さ
れた１画面分の映像データを、再び水平走査線１ライン
ごとのパラレルデータとしてシリアル出力メモリに転送
し、出力側の映像信号のタイミングでシリアルに出力さ
れるデータをＤ／Ａ変換する映像走査周波数変換装置に
おいて、複数のシリアル入力メモリ、あるいはシリアル
入力メモリとシリアル出力メモリをそれぞれ内蔵する複
数の映像メモリの入力を、入力側水平同期信号のブラン
キング期間に基づき順次切替えて行き、その後に入力済
の水平走査線１ライン分のデータをメモリアレイに転送
し、一方、複数のシリアル出力メモリの出力あるいは複
数の映像メモリの出力を、出力側水平同期信号のブラン
キング期間に基づき切替えて行き、その後に次に切替わ
り出力されるシリアル出力メモリあるいはあるいは映像
メモリに対し、次に出力すべき水平走査線１ライン分の
データをメモリアレイから転送することを特徴とする映
像走査周波数変換装置およびその制御方式が提供される
から、入力側水平同期信号のブランキング期間および出
力側水平同期信号のブランキング期間に影響を受けるこ
となく、安定した映像走査周波数の変換を行なうことが
できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例による映像走査周波数変
換装置のメモリ部およびその制御部の構成を示すブロッ
ク図である。

【図２】図１の装置の動作を説明するタイミングチャー
トである。

【図３】映像メモリの構成を示すブロック図である。

【図４】本発明の第２の実施例による映像走査周波数変
換装置のメモリ部およびその制御部の構成を示すブロッ
ク図である。

【図５】従来の映像走査周波数変換装置のメモリ部およ
びその制御部を示すブロック図である。

【図６】従来の装置の動作を説明するタイミングチャー
トである。

【符号の説明】

１ 第１のシリアル入力メモリ ２ 第２のシリアル入力メモリ ３ 第１のシリアル出力メモリ ４ 第２のシリアル出力メモリ ５ メモリアレイ ６ メモリ制御部 ７ シリアル入力メモリ ８ メモリアレイ ９ シリアル出力メモリ １０ 第１の映像メモリ １１ 第nの映像メモリ １２ メモリ制御部

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 任意の映像信号の映像走査周波数を他の
   映像走査周波数に変換する映像走査周波数変換装置の制
   御方法において、 複数のシリアル入力メモリを入力側水平同期信号のブラ
   ンキング期間に同期させて順次切り替えて、上記複数の
   シリアル入力メモリに対するシリアル入力映像データの
   入力を順次行ない、上記複数のシリアル入力メモリに記
   憶された映像データを所定のタイミングでメモリアレイ
   に転送して蓄積し、次に上記メモリアレイに蓄積された
   映像データを複数のシリアル出力メモリに順次転送し、
   この転送後、上記複数のシリアル出力メモリを出力側水
   平同期信号のブランキング期間に同期させて順次切り替
   えて、上記複数のシリアル出力メモリのシリアル出力映
   像データの出力を順次行なうことを特徴とする映像走査
   周波数変換装置の制御方法。
2. 【請求項２】 任意の映像信号の映像走査周波数を他の
   映像走査周波数に変換する映像走査周波数変換装置の制
   御方法において、 ２つのシリアル入力メモリを入力側水平同期信号のブラ
   ンキング期間に同期させて交互に切り替えて、上記２つ
   のシリアル入力メモリに対するシリアル入力映像データ
   の書き込みを交互に行ない、上記シリアル入力映像デー
   タの書き込みをすでに終了して切り替えが行なわれた側
   のシリアル入力メモリに書き込まれているデータをメモ
   リアレイに対し一括書き込み転送を行なうとともに、こ
   のシリアル入力メモリを次の切り替えが行なわれるまで
   待機状態とし、 ２つのシリアル出力メモリを出力側水平同期信号のブラ
   ンキング期間に同期させて交互に切り替えて、上記２つ
   のシリアル出力メモリからのシリアル出力映像データの
   読み出しを交互に行ない、上記シリアル出力映像データ
   の読み出しをすでに終了して切り替えが行われた側のシ
   リアル出力メモリに対し、上記メモリアレイからそれに
   書き込まれているデータを一括読み出し転送を行なうと
   ともに、このシリアル出力メモリを次の切り替えが行な
   われるまで待機状態とすることを特徴とする映像走査周
   波数変換装置の制御方法。
3. 【請求項３】 任意の映像信号の映像走査周波数を他の
   映像走査周波数に変換する映像走査周波数変換装置の制
   御方法において、 シリアル入力メモリとメモリアレイとシリアル出力メモ
   リとをそれぞれ備えた第１〜第ｎの映像メモリを入力側
   水平同期信号のブランキング期間に同期させて順次切り
   替えて、上記第１〜第ｎの映像メモリの上記シリアル入
   力メモリに対するシリアル入力映像データの書き込みを
   順次行ない、上記第１〜第ｎの映像メモリを出力側水平
   同期信号のブランキング期間に同期させて順次切り替え
   て、上記第１〜第ｎの映像メモリのシリアル出力メモリ
   からのシリアル出力映像データの読み出しを順次行な
   い、上記第１〜第ｎの映像メモリの入出力切り替えとは
   異なるタイミングで、各映像メモリ内における既に入力
   されている映像データの上記シリアル入力メモリから上
   記メモリアレイへの転送と、このメモリアレイ内に記憶
   されている映像データの上記シリアル出力メモリへの転
   送を行なうことを特徴とする映像走査周波数変換装置の
   制御方法。
4. 【請求項４】Ａ／Ｄ変換された映像信号のシリアル入力
   映像データを入力し、パラレルデータとして一括して転
   送出力することが可能な第１および第２のシリアル入力
   メモリと、 一括して入力されたパラレルデータをシリアル出力映像
   データとして出力することが可能な第１および第２のシ
   リアル出力メモリと、 パラレルデータを一括して書込み、読み出しが可能なメ
   モリアレイと、 上記第１および第２のシリアル入力メモリを入力側水平
   同期信号のブランキング期間に同期させて交互に切替え
   て、上記第１および第２のシリアル入力メモリに対する
   シリアル入力映像データの入力を交互に行ない、上記第
   １および第２のシリアル出力メモリを出力側水平同期信
   号のブランキング期間に同期させて交互に切替えて、上
   記第１および第２のシリアル出力メモリからのシリアル
   出力映像データの出力を交互に行ない、上記シリアル入
   力映像データの入力を既に終了して切替えが行なわれた
   側のシリアル入力メモリに書込まれているデータを上記
   メモリアレイに対し一括書込み転送を行なうとともに、
   上記シリアル出力映像データの読み出しを既に終了して
   切替えが行なわれた側のシリアル出力メモリに対し、上
   記メモリアレイからそれに書込まれているデータを一括
   読み出しし転送を行なうように上記第１および第２のシ
   リアル出力メモリおよび上記メモリアレイを制御するメ
   モリ制御部とを具備することを特徴とする映像走査周波
   数変換装置。
5. 【請求項５】パラレルデータを一括して書込みおよび読
   み出し転送可能なメモリアレイと、シリアル入力映像デ
   ータを入力し、パラレルデータとして上記メモリアレイ
   に対し一括して書込み転送可能なシリアル入力メモリと
   上記メモリアレイから一括して読み出し転送されたパラ
   レルデータをシリアル出力映像データとして出力可能な
   シリアル出力メモリとをそれぞれ備えた第１〜第nの映
   像メモリと、 上記第１〜第nの映像メモリを入力側水平同期信号のブ
   ランキング期間に同期させて順次切替えて、上記第１〜
   第nの映像メモリに対する上記シリアル入力映像データ
   の書込みを順次行ない、同様に、上記第１〜第nの映像
   メモリを出力側水平同期信号のブランキング期間と同期
   させて順次切替えて、上記第１〜第nの映像メモリから
   の上記シリアル出力映像データの読み出しを順次行な
   い、上記シリアル入力映像データの書込みを既に終了し
   て切替えが行なわれた映像メモリを上記シリアル入力メ
   モリから上記メモリアレイへのパラレルデータの一括書
   込み転送を行なうよう制御し、上記シリアル出力映像デ
   ータの読み出しを既に終了して切替えが行なわれた映像
   メモリを、上記メモリアレイから上記シリアル出力メモ
   リへのパラレルデータの一括読み出し転送を行なうよう
   制御するメモリ制御部とを具備することを特徴とする映
   像走査周波数変換装置。