KR100296930B1 - 고해상도포맷변환장치및그방법 - Google Patents

고해상도포맷변환장치및그방법 Download PDF

Info

Publication number
KR100296930B1
KR100296930B1 KR1019980029330A KR19980029330A KR100296930B1 KR 100296930 B1 KR100296930 B1 KR 100296930B1 KR 1019980029330 A KR1019980029330 A KR 1019980029330A KR 19980029330 A KR19980029330 A KR 19980029330A KR 100296930 B1 KR100296930 B1 KR 100296930B1
Authority
KR
South Korea
Prior art keywords
clock
data
resolution
input
dividing
Prior art date
Application number
KR1019980029330A
Other languages
English (en)
Other versions
KR20000009129A (ko
Inventor
성기철
송근복
류병열
장광수
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980029330A priority Critical patent/KR100296930B1/ko
Publication of KR20000009129A publication Critical patent/KR20000009129A/ko
Application granted granted Critical
Publication of KR100296930B1 publication Critical patent/KR100296930B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems
    • H04N7/0152High-definition television systems using spatial or temporal subsampling

Abstract

.

Description

고해상도 포맷 변환장치 및 그 방법(Apparatus of Format Conversion for High-Resolution and Method Thereof)
본 발명은 멀티싱크 디지털 디스플레이 장치에 관한 것으로, 특히 낮은 주파수를 갖는 컨트롤 클럭을 사용하여 고해상도 디스플레를 구현하도록 구성된 고해상도 포맷변환장치 및 그 방법에 관한 것이다.
최근, 고성능 퍼스널컴퓨터(Personal Computer; 이하 "PC"라 함)및 디지털 디스플레이 장치가 더욱더 대형화됨과 아울러, 고해상도와 되고 있는 추세에 있다. 특히, CAD(Computer Aided Design)용으로 사용되는 디스플레이 장치에서는 초고해상도를 요구하고 있으며, 워크스테이션(Workstation)과 같은 고급기종의 디스플레이 장치에서도 초고해상도를 요구하게 되어 UXGA(Ultra-XGA; 즉, 1600×1200)이상의 해상도를 갖는 디스플레이 장치를 요구하고 있는 실정이다. 이러한 요구에 대응하여 UXGA이상의 해상도를 갖는 디스플레이 장치에 대한 연구ㆍ개발이 계속 진행되고 있다. 그러나, UXGA의 해상도를 갖는 디스플레이 장치에서는 위상분할에 의한 처리만으로는 신호처리 주파수가 높아 그 구현이 어려운 실정이다. 예를 들어 설명하면, 수평동기 신호(H)의 H주파수내에서 200㎒의 영상신호를 처리한다고 할 경우 A/D변환기(Analog/Digital Converter; 이하 "A/D변환기"라 함)의 샘플링(Sampling) 주기는 위상분할에 의해 낮출수가 있으나, 영상신호(즉, 적색 Red; 이하 "R"라 함), 녹색(Green; 이하 "G"라 함), 청색(Blue; 이하 "B"라 함)의 처리는 200㎒로 처리해야만 한다. 그러나, 현재의 영상신호를 처리하는 기술로는 130㎒ 이상의 클럭을 가진 시스템을 구현하는 것이 어려운 실정이다. 또한, 영상신호의 처리속도가 높아질수록 EMI(Electro Magnetic Interference) 및 노이즈(Noise)의 영향이 크게되어 시스템에 악영향을 미치게 되는 문제점들이 도출되고 있다.
따라서, 본 발명의 목적은 낮은 주파수를 갖는 컨트롤 클럭을 사용하여 고해상도 디스플레이를 구현하도록 구성된 고해상도 포맷변환장치 및 그 방법을 제공하는데 있다.
도 1은 본 발명에 따른 고해상도 포맷 변환장치의 기본 개념을 설명하기 위해 도시한 블록도.
도 2는 도 1에서 전체영상을 표시하지 위한 수평동기신호의 파형을 도시한 파형도.
도 3은 도 1의 구성을 개략적으로 도시한 블록도.
도 4는 도 3의 클럭신호 파형을 도시한 파형도.
도 5는 도 3의 구성을 상세하게 도시한 블록도.
도 6은 수평동기 신호에 따른 데이터 처리형태를 설명하기 위해 도시한 도면.
도 7은 도 5의 입력데이터 제어부에서의 제어형태를 설명하기 위해 도시한 도면.
도 8은 도 5의 출력데이터 처리부에서의 제어형태를 설명하기 위해 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
2 : 아날로그/디지털 변환기 4 : 해상도 변환부
6 : 데이터 전송부 8 : 입력데이터 제어부
10 : 출력데이터 제어부 12 : 클럭발생부
상기 목적을 달성하기 위하여, 본 발명에 따른 고해상도 포맷변환장치는 제1클럭, 제1 클럭을 4 분주한 제2 클럭, 제1 클럭을 8 분주한 제3 클럭 및 해상도 포맷에 따라 조정되는 주파수를 가지는 제4 클럭을 발생하는 클럭발생부와; 제2 클럭에 따라 입력된 아날로그 영상신호를 샘플링하여 디지털화하는 아날로그/디지털 변환기와; 디지털 데이터가 저장되는 입력 메모리와; 제2 클럭에 따라 디지털 데이터를 입력 메모리에 저장함과 아울러 제3 클럭에 따라 입력 메모리에 저장된 디지털 데이터를 독출하여 디지털 데이터를 기수와 우수 데이터의 좌ㆍ우반부 데이터로 화면분할하는 입력 데이터 제어부와; 화면분할된 기수와 우수 데이터의 좌ㆍ우반부 데이터를 제2 클럭으로 샘플링함으로써 특정 해상도를 갖는 영상신호로 변환하는 해상도 변환부와; 해상도 변환부에 의해 특정 해상도로 변환된 데이터가 저장되는 출력 메모리와; 제4 클럭을 이용하여 특정 해상도로 변환된 데이터를 출력 메모리에 저장함과 아울러 제 4 클럭을 체배한 클럭신호를 이용하여 출력 메모리에 저장된 데이터를 독출하는 출력데이터 제어부를 구비한다.
본 발명에 따른 고해상도 포맷변환방법은 제1 클럭, 제1 클럭을 4 분주한 제2 클럭, 제1 클럭을 8 분주한 제3 클럭 및 해상도 포맷에 따라 조정되는 주파수를 가지는 제4 클럭을 발생하는 단계와; 제2 클럭에 따라 입력된 아날로그 영상신호를 샘플링하여 디지털화하는 단계와; 제2 클럭에 따라 디지털 데이터를 입력 메모리에 저장함과 아울러 제3 클럭에 따라 입력 메모리에 저장된 디지털 데이터를 독출하여 디지털 데이터를 기수와 우수 데이터의 좌ㆍ우반부 데이터로 화면분할하는 단계와; 화면분할된 기수와 우수 데이터의 좌ㆍ우반부 데이터를 제2 클럭으로 샘플링함으로써 특정 해상도를 갖는 영상신호로 변환하는 단계와; 제4 클럭을 이용하여 특정 해상도로 변환된 데이터를 출력 메모리에 저장함과 아울러 제4 클럭을 체배한 클럭신호를 이용하여 출력 메모리에 저장된 데이터를 독출하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
도 1 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 1을 참조하면, 본 발명에 따른 고해상도 포맷 변환장치의 기본개념을 설명하기 위한 블록도가 도시되어 있다. 고해상도 포맷 변환장치는 임의의 해상도를 갖는 아날로그 영상신호를 디지털 영상신호로 변환하는 아날로그/디지털(이하 "A/D"라 함) 변환기(2)와 디지털 영상신호를 특정 해상도를 갖는 영상신호로 변환하는 해상도 변환부(4)와, 처리된 영상신호를 디스플레이 장치(도시되지 않음)로 전송하는 데이터 전송부(6)를 구비한다. 임의의 해상도를 갖는 아날로그 R(또는 G,B) 신호는 A/D변환기(2)에 의해 디지털화 되며, 디지털 R(또는 G,B)신호는 해상도 변환부(4)에 의해 디스플레이 장치에서 원하는 해상도를 갖는 영상신호를 변환된다. 상기 특정의 해상도를 갖는 영상신호는 2상의 데이터(즉, Odd Data와 Even Data)를 좌ㆍ우반부 데이터로 나누어 데이터 전송부(6)로 전송된다. 데이터 전송부(6)에서는 2상의 데이터(즉, Odd Data와 Even Data)를 전체영상 데이터로 처리하여 디스플레이 장치로 전송한다. 도 2를 결부하여 설명하면, 수평 동기신호를 기준으로 전체영상 데이터를 동일한 수평동기신호에 대해 확장되어 처리되는 것을 타나내고 있다. 도 2의 (A)에 전체영상의 수평 동기신호가 도시되어 있으며, 전체영상의 수평동기 신호는 도 2의 (B)에 도시된 좌반부 화면영상의 수평 동기신호와 도 2의 (C)에 도시된 우반부 화면영사의 수평 동기신호로 분할되어 동시에 병렬로 처리된다.
도 3을 참조하면, 본 발명에 따른 고해상도 포맷 변환장치는 4개의 위상을 갖는 클럭을 발생하는 클럭발생부(12)와, 임의의 해상도를 갖는 아날로그 영상신호를 디지털화하는 A/D변환기(2)와, 디지털 영상신호를 4상의 좌ㆍ우반부 데이터로 처리하는 입력데이터 제어부(8)와, 디지털 영상신호를 특정 해상도를 갖는 영상신호로 변환하는 해상도 변환부(4)와, 2상의 좌ㆍ우반부 데이터를 2상의 단일화면 데이터로 처리하는 출력데이터 제어부(10)와, 처리된 영상신호를 디스플레이 장치로 전송하는 데이터 전송부(6)를 구비한다. 도 4를 결부하여 본 발명의 고해상 포맷 변환장치에서의 클럭주파수의 변화에 대해서 살펴보기로 한다. 원 영상주파수 대역인 픽셀 클럭(예를들면, a ㎒)을 갖는 영상신호를 처리할 경우 A/D변환기(2)는 영상신호를 샘플링하기 위한 제1 클럭(예를 들면 픽셀클럭의 1/4,즉 a/4 ㎒)을 이용하여 입력신호를 디지털화하게 된다. 이때 디질털 영상신호는 a/4 ㎒의 주파수를 가진다.입력데이터 제어부(8)는 영상정보를 입력 메모리에 기록하기 위한 제2 클럭(예를 들면 a/4 ㎒)과, 입력 메모리의 영상정보를 독출하기 위한 제3 클럭(예를 들면 a/8 ㎒)과, 4상의 좌ㆍ우반부 데이터를 2상의 좌ㆍ우반부 데이터로 처리하기 위한 제4 클럭(예를 들면 a/4 ㎒)를 이용하여 디지털 영상신호를 2상의 좌ㆍ우반부 데이터로 처리하게 된다. 해상도 변화부(4)는 제5 클럭(예를 들면 a/4 ㎒)을 이용하여 임의의 해상도를 갖는 디지털 영상신호를 특정 해상도를 갖는 좌반부 데이터와 우반부 데이터로 변환한다. 이때, 해상도 변환부(4)에서 변환된 좌ㆍ우반부 데이터의 영상 주파수(예를들면, ca ㎒)는 포맷에 따라 달라지게 된다. 출력데이터 제어부(10)는 좌ㆍ우반부 데이터를 출력 메모리에 기록하기 위한 제6 클럭(예를들면, ca ㎒)과, 출력 메모리의 영상정보를 독출하기 위한 제7 클럭(예를들면, 2ca ㎒)을 이용하여 2상의 좌ㆍ우반부 데이터를 2상의 단일화면 데이터로 처리한다. 데이터 전송부(6)는 제8 클럭(예를들면, 2ca ㎒)을 이용하여 단일화면 데이터를 디스플레이 장치로 전송하게 된다. 제1 클럭 내지 제8 클럭의 파형은 도 4에 나타낸 바와 같다.
도 5를 결부하여 본 발명의 고해상도 포맷 변환장치의 동작에 대해서 설명하기로 한다. 클럭발생부(12)는 제1 클럭에 해당하는 4개의 위상을 가지는 클럭들(즉, CLKA, CLKB, CLKC, CLKD)을 발생하게 된다. A/D변환기(2)는 입력된 아날로그 영상신소(R,G,B)를 4개의 위상으로 분할하여 이를 디지털화하기 위하여 제1 내지 제4 A/D변환기(2a 내지 2d)로 구성된다. 이때, 실제 입력되는 영상신호의 필섹 데이터 형태가 도 6의 (A)에 도시되어 있다. 상기 CLKA, CLKB, CLKC 및 CLKD 클럭은 제1 내지 제4 A/D변환기(2a 내지 2d)에 각각 공급되어 각각 서로 다른 위상을 가지는 디지털 영상신호(a,b,c,d)를 생성하게 된다. 입력데이터 제어부(8)는 디지털 영상신호(a,b,c,d)를 2상의 좌ㆍ우반부 데이터로 분할하여 처리하기 위해 제1 내지 제8 입력메모리(8a 내지 8h)로 구성된다. 디지털 영상신호(a,b,c,d)는 수평동기신호를 기준으로 하여 제1 내지 제8 입력메모리(8a 내지 8h)에 4상의 데이터로 분할 입력된다. 입력메모리 제어부(8)에서 데이터 제어형태를 도 7을 결부하여 설명하기로 한다. Lxx는 좌반부 픽셀 데이터를 의미하고, Rxx는 우반부 픽셀 데이터를 의미한다. 예를 들어, L23은 좌반부 2번째 H라인의 3번째 픽셀을 의미하게 된다. 좌반부 4상(예를들면, L11,L12,L13,L14)과 우반부 4상 (예를 들면, R11,R12,R13,R14)의 픽셀 데이터가 도5의 CLKA, CLKB, CLKC, CLKD의 타이밍에 대응하여 제1 내지 제8 입력메모리(8a 내지 8h)에 입력되고, 상기 4상의 좌ㆍ우반부 데이터는 도 4의 제4 클럭의 타이밍에 따라 2상의 좌반부 데이터(i,j)와 2상의 우반부 데이터(k,l)로 출력된다. 이때, 제1 내지 제8 입력메모리(8a 내지 8h)에서의 데이터 기록/독출 타이밍은 H라인을 기준으로 서로 엇갈리게 된다. 즉, 기록시점이 첫 번째 H라인이라면 독출은 두번째 H라인에 행해진다. 이에 따라, 제1 내지 제8입력메모리(8a 내지 8h)에서 출력된 2상의 좌반부 데이터(LO,LE)와 우반부 데이터(RO,RE)는 해상도 변환부(4)로 출력된다. 해상도 출력부(4)는 임의의 해상도로 입력된 2상의 좌ㆍ우반부 데이터(LO,LE,RO,RE)를 특정 해상도를 갖는 좌ㆍ우반부 데이터로 각각 변환하기 위해 제1 및 제2 해상도 변환부(4a,4b)로 구성된다. 이때, CLKA,CLKC 클럭은 제1 내지 제2 해상도 변환부(4a,4b)로 공급되어 2상의 좌ㆍ우반부 데이터를 특정의 해상도를 갖는 좌반부 데이터(CLO,CLE)와 우반부 데이터(CRO,CRE)를 생성하게 된다. 또한, 제1 해상도 변환부(4a)에서 처리된 픽셀 데이터의 형태가 도 6의 (B)에 도시되어 있으며, 제2 해상도 변환부(4b)에서 처리된 픽셀 데이터의 형태가 도 6의 (C)에 도시되어 있다. 출력데이터 제어부(10)는 특정의 해상도를 갖는 2상의 좌ㆍ우반부 데이터(CLO,CLE,CRO,CRE)를 2상의 단일화면 데이터로 처리하기 위해 제1 내지 제4 출력메모리(10a 내지 10d)로 구성된다. 2상의 좌ㆍ우반부 데이터(CLO, CLE,CRO,CRE)는 제1 내지 제4 출력메모리(10a 내지 10d)에 2상의 좌반부 데이터와 2상의 우반부 데이터가 분할되어 입력된다. 출력메모리 제어부(10)에서 데이터 제어형태를 도 8을 결부하여 설명하기로 한다. 도 8의 (A) 및 (B)는 해상도 변환부 (4)에서 출력된 2상의 좌반부 데이터(CLO,CLE)를 의미하고 도 8의 (c)(d)는 2상의 우반부 데이터(CRO,CRE)를 의미한다. 좌반부 2상(예를들면, CL11,CL12)과 우반부 2상(예를들면, CR11,CR12)의 픽셀 데이터가 도 4의 제6 클럭 타이밍에 대응하여 제1 내지 제4 출력메모리(10a 내지 10d)에 입력되고, 상기 2상의 좌ㆍ우반부 데이터는 도 4의 제7 클럭의 타이밍에 따라 2상의 단일화면 데이터(E,F)로 출력된다. 또한, 제1 내지 제4 출력메모리(10a 내지 10d)에서의 데이터 기록/독출 타이밍은 H라인을 기준으로 서로 엇갈리게 된다. 즉, 기록시점이 첫번째 H라인이라면 독출은 두번째 H라인에서 행해진다. 이에따라, 제1 내지 제4 출력메모리(10a 내지 10d)에서 출력된 2상의 단일화면 데이터(OD,ED)는 데이터 전송부(6)로 출력된다. 이때, 단일화면 픽셀 데이터 형태가 도 6의(d)에 도시되어 있다. 데이터 전송부(6)는 도 4의 제8 클럭 타이밍에 대응하여 단일화면 데이터(OD,ED)를 디스플레이 장치로 전송하게 된다. 이로인해, 본 발명에 따른 고해상 포맷 변환장치 및 방법은 임의의 해상도를 갖는 영상신호를 낮은 주파수의 클럭으로 위상을 분할처리함과 아울러, 단일화면 데이터를 좌반부 데이터와 우반부 데이터로 분할처리하고 좌ㆍ우반부 데이터를 병렬로 처리함으로써, 원하는 해상도를 갖는 영상신호를 처리하게 된다. 이에따라, 낮은 클럭으로 고해상도의 영상신호를 처리하게 되어 EMI를 줄이게 됨과 아울러, 노이즈를 줄이게 된다. 또한, 낮은 클럭을 이용하므로 ASIC (Application-Specfic IC)화가 가능하게 된다.
상술한 바와 같이, 본 발명에 따른 고해상 포맷 변환장치 및 방법은 임의의 해상도를 갖는 영상신호를 낮은 주파수의 클럭으로 위상을 분할처리함과 아울러, 단일화면 데이터를 좌반부 데이터와 우반부 데이터로 분할처리하고 좌ㆍ우반부 데이터를 병렬로 처리함으로써, 낮은 주파수의 클럭으로 고해상도의 영상신호를 처리할 수 있는 장점이 있다.
또한, 본 발명에 따른 고해상 포맷 변환장치 및 방법은 EMI 및 노이즈를 줄이게됨과 아울러, 낮은 클럭을 이용하므로 ASIC (Application-Specfic IC)화 할수 있는 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (3)

  1. 제1 클럭, 상기 제1 클럭을 4 분주한 제2 클럭, 상기 제1 클럭을 8 분주한 제3 클럭 및 해상도 포맷에 따라 조정되는 주파수를 가지는 제4 클럭을 발생하는 클럭발생부와; 상기 제2 클럭에 따라 입력된 아날로그 영상신호를 샘플링하여 디지털화하는 아날로그/디지털 변환기와; 상기 디지털 데이터가 저장되는 입력 메모리와; 상기 제2 클럭에 따라 상기 디지털 데이터를 상기 입력 메모리에 저장함과 아울러 상기 제3 클럭에 따라 상기 상기 입력 메모리에 저장된 디지털 데이터를 독출하여 상기 디지털 데이터를 기수와 우수 데이터의 좌ㆍ우반부 데이터로 화면분할 하는 입력 데이터 제어부와; 상기 화면불한된 기수와 우수 데이터의 좌ㆍ우반부 데이터를 상기 제2 클럭으로 샘플링함으로써 특정 해상도를 갖는 영상신호로 변환하는 해상도 변환부와; 상기 해상도 변환부에 의해 특정 해상도로 변환된 데이터가 저장되는 출력 메모리와; 상기 제4 클럭을 이용하여 상기 특정 해상도로 변환된 데이터를 상기 출력 메모리에 저장함과 아울러 상기 제4 클럭을 체배한 클럭신호를 이용하여 상기 출력메모리에 저장된 데이터를 독출하는 출력데이터 제어부를 구비하는 것을 특징으로 하는 고해상 포맷 변환장치.
  2. 제 1항에 있어서, 상기 출력 메모리로부터 독출된 단일화면 데이터를 디스플레이 장치로 전송하는 데이터 전송부를 추가로 구비하는 것을 특징으로 하는 고해상 포맷 변환장치.
  3. 제1 클럭, 상기 제1 클럭을 4 분주한 제2 클럭, 상기 제1 클럭을 8 분주한 제3 클럭 및 해상도 포맷에 따라 조정되는 주파수를 가지는 제4 클럭을 발생하는 단계와; 상기 제2 클럭에 따라 입력된 아날로그 영상신호를 샘플링하여 디지털화하는 단계와; 상기 제2클럭에 따라 상기 디지털 데이터를 입력 메모리에 저장함과 아울러 상기 제3 클럭에 따라 상기 입력 메모리에 저장된 디지털 데이터를 독출하여 상기 디지털 데이터를 기수와 우수 데이터의 좌ㆍ우반부 데이터로 화면분할하는 단계와; 상기 화면분할된 기수와 우수 데이터의 좌ㆍ우반부 데이터를 상기 제2 클럭으로 샘플링함으로써 특정 해상도를 갖는 영상신호로 변환하는 단계와; 상기 제4 클럭을 이용하여 상기 특정 해상도로 변환된 데이터를 출력 메모리에 저장함과 아울러 상기 제4 클럭을 체배한 클럭신호를 이용하여 상기 출력 메모리에 저장된 데이터를 독출하는 단계를 포함하는 것을 특징으로 하는 고해상 포맷 변환방법.
KR1019980029330A 1998-07-21 1998-07-21 고해상도포맷변환장치및그방법 KR100296930B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980029330A KR100296930B1 (ko) 1998-07-21 1998-07-21 고해상도포맷변환장치및그방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980029330A KR100296930B1 (ko) 1998-07-21 1998-07-21 고해상도포맷변환장치및그방법

Publications (2)

Publication Number Publication Date
KR20000009129A KR20000009129A (ko) 2000-02-15
KR100296930B1 true KR100296930B1 (ko) 2001-10-27

Family

ID=19544766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980029330A KR100296930B1 (ko) 1998-07-21 1998-07-21 고해상도포맷변환장치및그방법

Country Status (1)

Country Link
KR (1) KR100296930B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433239B1 (ko) * 1999-05-18 2004-05-27 엘지.필립스 엘시디 주식회사 데이터 전송장치 및 방법과 이를 이용한 액정디스플레이의 구동장치 및 방법
KR100618270B1 (ko) * 2005-03-31 2006-09-06 엘지전자 주식회사 영상표시장치에서 화면 영상 분할을 위하여 스케일러부가데이터를 읽는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07219512A (ja) * 1994-02-07 1995-08-18 Nippon Avionics Co Ltd ラスタスキャンtv画像生成装置及び高解像度tv画像の合成表示方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07219512A (ja) * 1994-02-07 1995-08-18 Nippon Avionics Co Ltd ラスタスキャンtv画像生成装置及び高解像度tv画像の合成表示方式

Also Published As

Publication number Publication date
KR20000009129A (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
US5689347A (en) Signal processing apparatus
KR100296930B1 (ko) 고해상도포맷변환장치및그방법
JP3154190B2 (ja) 汎用走査周期変換装置
JP3725499B2 (ja) 映像信号変換装置および方法
JP2531534B2 (ja) 表示装置
JP2667738B2 (ja) 映像信号処理装置
JPS6343950B2 (ko)
JPH09247574A (ja) 走査線変換装置
JPH0833716B2 (ja) 映像信号変換装置
JPS61245775A (ja) デジタル特殊効果装置の水平アドレス発生回路
JPS6373323A (ja) バツフアメモリ装置
JP2908870B2 (ja) 画像記憶装置
JPS61267874A (ja) 画像拡大縮小装置
JPH08340516A (ja) 画像表示装置
KR910009064A (ko) 모자이크 효과 발생 장치
JP3397165B2 (ja) 画像合成装置
JPS62198287A (ja) 映像信号の変換回路
JPH04185021A (ja) 論理素子による信号の逓倍化方式
JPH0370288A (ja) スキャンコンバータ
JPS62269992A (ja) パタ−ン重畳方式
JPH11341351A (ja) 映像拡大縮小回路
JPH02210979A (ja) 映像水平サイズ変換回路
JPH0564112A (ja) 液晶投写型映像表示装置の信号処理回路
JPH0622122A (ja) 画像処理装置
JPH0564116A (ja) 液晶投写型映像表示装置の信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee