JPS6337377A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS6337377A JPS6337377A JP61182101A JP18210186A JPS6337377A JP S6337377 A JPS6337377 A JP S6337377A JP 61182101 A JP61182101 A JP 61182101A JP 18210186 A JP18210186 A JP 18210186A JP S6337377 A JPS6337377 A JP S6337377A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- signal
- parallel
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 230000000737 periodic effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数の表示器を1つの制御回路で制御するた
めの表示制御装置に関する。
めの表示制御装置に関する。
従来の技術
従来、この種の表示制御装置は、複数の表示器を制御す
る場合、同一回路を表示器の数だけ設けて構成されてい
る。第3図は従来の2台の表示器を制御する表示制御装
置の構成を示している。第3図において、1は各回路の
同期信号及び表示ドツトクロックを発生する同期回路、
2及び7は表示内容を記憶しておくビデオ調であり、こ
れらビデオRAM 2 、7はキャラクタ−ジェネレー
タ3及び8に表示データを出力する。4及び9はキャラ
タフ−ジェネレータから出力された表示情報をパラレル
よりシリアルに信号変換するパラレルシリアル信号変換
回路、5及び10はシリアル信号を表示器6及び11
に適合したビデオ信号を出力するビデオ回路である。
る場合、同一回路を表示器の数だけ設けて構成されてい
る。第3図は従来の2台の表示器を制御する表示制御装
置の構成を示している。第3図において、1は各回路の
同期信号及び表示ドツトクロックを発生する同期回路、
2及び7は表示内容を記憶しておくビデオ調であり、こ
れらビデオRAM 2 、7はキャラクタ−ジェネレー
タ3及び8に表示データを出力する。4及び9はキャラ
タフ−ジェネレータから出力された表示情報をパラレル
よりシリアルに信号変換するパラレルシリアル信号変換
回路、5及び10はシリアル信号を表示器6及び11
に適合したビデオ信号を出力するビデオ回路である。
次に上記従来例の動作について説明する。第3図におい
て、表示器1に表示する内容をビデオ誠2に記憶してお
き、その内容に対応した表示情報をキャラクタジェネレ
ータ3よりmビットの並列信号で出力し、パラレル・シ
リアル変換回路4及びビデオ回路5を介して表示器6に
表示させる。
て、表示器1に表示する内容をビデオ誠2に記憶してお
き、その内容に対応した表示情報をキャラクタジェネレ
ータ3よりmビットの並列信号で出力し、パラレル・シ
リアル変換回路4及びビデオ回路5を介して表示器6に
表示させる。
同様に表示器11 に表示する内容をビデオR/II
M7に記憶しておき、その内容に対応した表示情報をキ
ャラクタジェネレータ8よりmビットの並列信号で出力
し、パラレル・シリアル変換回路9及びビデオ回路10
を介して、表示器11 に表示させる。
M7に記憶しておき、その内容に対応した表示情報をキ
ャラクタジェネレータ8よりmビットの並列信号で出力
し、パラレル・シリアル変換回路9及びビデオ回路10
を介して、表示器11 に表示させる。
発明が解決しようとする問題点
しかしながら、上記従来の表示制御装置では、ビデオR
AM及びキャラクタ−ジェネレータは、制御する表示器
の台数分の数だけ必要であるため、小型化、低価格の面
で問題があった。
AM及びキャラクタ−ジェネレータは、制御する表示器
の台数分の数だけ必要であるため、小型化、低価格の面
で問題があった。
本発明はこのような従来の問題を解決するものであり、
ビデオRAM及びキャラクタジェネレータは、制御する
表示器の台数には関係なく必要数量は1台にして小型化
、低価格等で優れた表示制御装置を提供することを目的
とするものである。
ビデオRAM及びキャラクタジェネレータは、制御する
表示器の台数には関係なく必要数量は1台にして小型化
、低価格等で優れた表示制御装置を提供することを目的
とするものである。
問題点を解決するだめの手段
本発明は上記目的を達成するために、表示情報の並列出
力信号数mの時、パラレル・シリアル信号変換回路の同
期入力端と同期回路の間に 1/nに分周するl/n分
周回路と、 1/mに分周する1/m分周回路を設け、
表示器の台数n台に関係なく、ビデオRAM及びキャラ
クタ−ジェネレータを共用で使用するようにしたもので
ある。
力信号数mの時、パラレル・シリアル信号変換回路の同
期入力端と同期回路の間に 1/nに分周するl/n分
周回路と、 1/mに分周する1/m分周回路を設け、
表示器の台数n台に関係なく、ビデオRAM及びキャラ
クタ−ジェネレータを共用で使用するようにしたもので
ある。
作 用
本発明は上記のような構成により、ビデオW及びキャラ
クタ−ジェネレータを共用で使用するため、装置の小型
化、低価格、信頼性が向上することが出来る。
クタ−ジェネレータを共用で使用するため、装置の小型
化、低価格、信頼性が向上することが出来る。
また、ビデオ調が一個であるので表示内容を変更する時
、ビデオRAMの周辺の回路も一回路ですむという効果
を有する。
、ビデオRAMの周辺の回路も一回路ですむという効果
を有する。
実施例
第1図は本発明の一実施例の構成を示すものである。2
1は各回路の同期信号及び表示ドツトクロックを発生す
る同期回路、22は表示内容を記憶しておくビデオRA
Mであり、キャラクタ−ジェネレータ23に表示データ
を出力する。24及び29はキャラクタ−ジェネレータ
から出力された表示情報を同期回路2I の表示ドツト
クロックを1/m分周回路28の出力信号でラッチし、
l/n分周回路27の出力、タイミングでパラレルから
シリアルに信号変換するパラレル・シリアル信号変換回
路である。25及び30はシリアル信号を表示器26及
び31に適合したビデオ信号を出力するビデオ回路であ
る。
1は各回路の同期信号及び表示ドツトクロックを発生す
る同期回路、22は表示内容を記憶しておくビデオRA
Mであり、キャラクタ−ジェネレータ23に表示データ
を出力する。24及び29はキャラクタ−ジェネレータ
から出力された表示情報を同期回路2I の表示ドツト
クロックを1/m分周回路28の出力信号でラッチし、
l/n分周回路27の出力、タイミングでパラレルから
シリアルに信号変換するパラレル・シリアル信号変換回
路である。25及び30はシリアル信号を表示器26及
び31に適合したビデオ信号を出力するビデオ回路であ
る。
次に上記実施例の動作について説明する。
上記実施例は表示器26 、31が2台(n=2)であ
り、第2図は、部分的なタイミングチャートであり、第
2図を基に説明する。
り、第2図は、部分的なタイミングチャートであり、第
2図を基に説明する。
同期回路21 の表示ドツトクロックをl/m分周回路
28で分周し、その出力りの立上りエツジで、t1キャ
ラクタ−ジェネレータの出力、表示情報をパラレル・シ
リアル信号変換回路24でう7チし、l/n分周回路2
7 の出力信号でシリアル信号に変換し、ビデオ回路2
5を介して表示器26 に表示される。
28で分周し、その出力りの立上りエツジで、t1キャ
ラクタ−ジェネレータの出力、表示情報をパラレル・シ
リアル信号変換回路24でう7チし、l/n分周回路2
7 の出力信号でシリアル信号に変換し、ビデオ回路2
5を介して表示器26 に表示される。
また、l/m分周回路28の出力Eの立上りエッヂt2
でキャラクタ−ジェネレータ23の出力、表示情報をパ
ラレル・シリアル信号変換回路29でラッチし、同様に
l/n分周回路27の出力信号でシリアル信号に変換し
、ビデオ回路30を介して表示器31 に表示される
。
でキャラクタ−ジェネレータ23の出力、表示情報をパ
ラレル・シリアル信号変換回路29でラッチし、同様に
l/n分周回路27の出力信号でシリアル信号に変換し
、ビデオ回路30を介して表示器31 に表示される
。
この様に、上記実施例によれば、同期回路21、ビデオ
RAM 22 、キャラクタ−ジェネレータ 23は、
一つの表示器を制御するタイミングで動作しているが、
l/n及び17mの分周回路を付加することによって、
パラレル・シリアル信号変換回路24 、29をn個制
御することができ、ビデオ誠、キャラクタ−ジェネレー
タを共用で使用することが出来るという利点を有する。
RAM 22 、キャラクタ−ジェネレータ 23は、
一つの表示器を制御するタイミングで動作しているが、
l/n及び17mの分周回路を付加することによって、
パラレル・シリアル信号変換回路24 、29をn個制
御することができ、ビデオ誠、キャラクタ−ジェネレー
タを共用で使用することが出来るという利点を有する。
また上記実施例によれば、ビデオルW、キャラクタ−ジ
ェネレータを共用で使用するのであるから、小型化、低
価格化、高信頼性であるきいう効果を有する。
ェネレータを共用で使用するのであるから、小型化、低
価格化、高信頼性であるきいう効果を有する。
発明の効果
に示す効果を有する。
1)ヒデオRAhl、キャラクタ−ジェネレータを共用
で使用しているので、部品点数の削減、小型化、低価格
信頼性の向上ができる。
で使用しているので、部品点数の削減、小型化、低価格
信頼性の向上ができる。
2)ビデオRAMは、1個を共用しているので、表示内
容を変更する場合も、容易に行なうことができ、また周
辺回路も、少なく簡易化できる。
容を変更する場合も、容易に行なうことができ、また周
辺回路も、少なく簡易化できる。
第1図は本発明の一実施例における表示制御袋21・・
・同期回路、22・・・ビデオRAM、23・・・キャ
ラクタ−ジェネレータ、24.29・・・パラレル・シ
リアル信号変換回路、25.30・・・ビデオ回路、2
6゜31・・・表示器、27・・・l/n分周回路、2
8・・・l/m分周回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名−
〇[相]@@■
・同期回路、22・・・ビデオRAM、23・・・キャ
ラクタ−ジェネレータ、24.29・・・パラレル・シ
リアル信号変換回路、25.30・・・ビデオ回路、2
6゜31・・・表示器、27・・・l/n分周回路、2
8・・・l/m分周回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名−
〇[相]@@■
Claims (1)
- 他回路の周期信号および表示ドットクロック信号を出力
する同期回路と、この同期回路の出力信号を入力し、m
ビットパラレルの表示情報を出力するキャラクタージェ
ネレータと、上記同期回路の表示ドットクロック信号を
1/mに分周する1/m分周回路と、この1/m分周回
路の偶数倍の分周比の関係にあり、上記同期回路の表示
ドットクロック信号を設置台数n台に対応して1/nに
分周する1/n分周回路と、上記キャラクタージェネレ
ータのmビット並列信号の表示情報を上記1/m分周回
路の出力信号でラッチし、上記1/n分周回路の出力信
号により、並列信号から直列信号に変換するパラレルミ
リアル信号変換回路と、上記直列信号を表示する表示器
と備えた表示制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61182101A JPS6337377A (ja) | 1986-08-01 | 1986-08-01 | 表示制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61182101A JPS6337377A (ja) | 1986-08-01 | 1986-08-01 | 表示制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6337377A true JPS6337377A (ja) | 1988-02-18 |
Family
ID=16112360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61182101A Pending JPS6337377A (ja) | 1986-08-01 | 1986-08-01 | 表示制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6337377A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005222025A (ja) * | 2004-01-07 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 表示パネル制御回路および表示パネル制御方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5581389A (en) * | 1978-12-15 | 1980-06-19 | Tokyo Shibaura Electric Co | Display controlling unit |
-
1986
- 1986-08-01 JP JP61182101A patent/JPS6337377A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5581389A (en) * | 1978-12-15 | 1980-06-19 | Tokyo Shibaura Electric Co | Display controlling unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005222025A (ja) * | 2004-01-07 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 表示パネル制御回路および表示パネル制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4845437A (en) | Synchronous clock frequency conversion circuit | |
JPS6210470B2 (ja) | ||
JPS63301624A (ja) | パルス列分周回路 | |
US5734378A (en) | Apparatus and method for transferring image data to display driver in a time series format to reduce the number of required input terminals to the driver | |
JPS63139415A (ja) | クロック信号マルチプレクサ | |
JPS6337377A (ja) | 表示制御装置 | |
KR960027364A (ko) | 디지탈 오디오신호 혼합회로 | |
US5200647A (en) | High-speed signal multiplexing circuit for multiplexing high-speed signals | |
JPS6012581A (ja) | 表示装置 | |
JPS6253539A (ja) | フレ−ム同期方式 | |
JPS61288643A (ja) | 内部同期化装置 | |
JP2565144B2 (ja) | 直並列変換器 | |
JPS62233931A (ja) | パラレル・シリアル変換器 | |
JP2000275308A (ja) | 半導体試験装置の試験パターン発生装置 | |
JP2736351B2 (ja) | 多重分離回路 | |
JPS62198287A (ja) | 映像信号の変換回路 | |
KR0182703B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 프레임 동기 발생회로 | |
JPS63313919A (ja) | 並一直変換装置 | |
JP2001282186A (ja) | Led表示装置 | |
JPS58143380A (ja) | 太字発生装置 | |
KR930000457Y1 (ko) | 모니터의 커서 2배 확대회로 | |
JPH07321667A (ja) | Lsi入出力信号制御回路 | |
JPS603198B2 (ja) | 並列同期型タイミング発生装置 | |
JPS6228793A (ja) | カラ−デイスプレイ装置 | |
JPS6129885A (ja) | 表示メモリのアクセス信号発生装置 |