KR930000457Y1 - 모니터의 커서 2배 확대회로 - Google Patents

모니터의 커서 2배 확대회로 Download PDF

Info

Publication number
KR930000457Y1
KR930000457Y1 KR2019870014308U KR870014308U KR930000457Y1 KR 930000457 Y1 KR930000457 Y1 KR 930000457Y1 KR 2019870014308 U KR2019870014308 U KR 2019870014308U KR 870014308 U KR870014308 U KR 870014308U KR 930000457 Y1 KR930000457 Y1 KR 930000457Y1
Authority
KR
South Korea
Prior art keywords
cursor
circuit
output
monitor
output circuit
Prior art date
Application number
KR2019870014308U
Other languages
English (en)
Inventor
이두형
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870014308U priority Critical patent/KR930000457Y1/ko
Application granted granted Critical
Publication of KR930000457Y1 publication Critical patent/KR930000457Y1/ko

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

모니터의 커서 2배 확대회로
제1도는 본 고안에 따른 커서 2배 확대 회로블럭도.
제2도는 본 고안에 따른 커서 2배 확대 회로도.
제3도는 본 고안에 따른 커서 2배 확대로직 타이밍도.
제4도는 본 고안에 따른 커서의 2배 확대 디스플레이 상태도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제1커서 출력회로 2 : 제2커서 출력회로
3 : 커서 합성회로 FF1, FF2: D형 플립플롭
IC1: 오아게이트
본 고안은 컴퓨터의 모니터 디스플레이 장치에 관한 것으로 특히 모니터에 디스플레이 되는 커서(Cursor)의 크기를 2배 확대하여 디스플레이 되도록한 커서 2배 확대 회로에 관한 것이다.
종래의 컴퓨터 모니터에 있어 모니터에 디스플레이되는 커서의 크기는 모니터 상에 1배만으로 디스플레이 되도록 되어있는데, 이에 본 고안은 커서의 크기를 1배 또는 2배로 확대하여 모니터상에 디스플레이 되도록한 것으로, 이하 그 기술구성을 첨부된 도면에 따라 설명하면 다음과 같다.
제1도는 본 고안에 따른 커서 2배 확대 회로블럭도로써 그 구성을 살펴보면, PVTC(Programmable Video Timing Controller)커서 신호단은 제1커서 출력회로(1)와 접속되고, 제1커서 출력회로(1)는 CCLK(Character Clock)신호와 함께 제2커서 출력회로(2)에 접속되어 각각의 커서 출력회로(1), (2)의 출력단이 커서 합성회로(3)에 접속되도록한 구성으로, 상기 회로의 실제회로구성을 제2도에 따라 설명하면 다음과 같다.
PVTC 신호단은 제1커서 출력회로(1)의 인버터를 거쳐 D형 플립플롭(FF1)의 클럭펄스단(CP)에 접속되며 동시에 제2커서 출력회로(2)의 D형 플립플를(FF2) 클럭펄스단(CP)에 접속되고, PVTC 커서 신호단은 제1커서 출력회로(1)의 D형 플립플롭(FF1) 입력단(D1)에 접속되어 그의 출력단(Q1)이 제2커서 출력회로(2)의 D형 플립플롭(FF2) 입력단(D2)에 접속되고, 상기 제1커서 출력회로(1)와 제2커서 출력회로(2)의 출력단(Q1), (Q2)은 커서 합성회로(3)의 오아게이트(IC1) 입력단에 각각 접속되는 구성으로, 그의 동작상태 및 작용효과를 첨부된 도면에 따라 설명하면 다음과 같다.
PVTC 커서 신호단으로 제3b도와 같은 커서신호를 발생시키면 그 커서신호는 제1커서 출력회로(1)에 인가되어 D형 플립플롭(FF1)에 입력되고, CCLK 신호단으로 인가되는 제3a도의 클럭파형에 의해 제1커서 출력회로(1)의 출력단으로는 제3c도와 같은 커서 출력이 발생되게 된다.
이는 제2커서 출력회로(2)에 인가됨과 동시에 합성회로(3)의 오아게이트(IC1) 일입력단에 인가된다.
또한 상기에 따라 제2커서 출력회로(2)의 출력단에는 제3d도와 같은 커서 출력이 발생되어 제1커서 출력 회로(1)의 커서출력(Q1)과 함께 제2커서 출력회로(2)의 커서출력(Q2)은 커서 합성회로(3)에 인가되므로 오아 게이트(IC1)의 출력으로 제3e도와 같은 합성된 커서출력이 출력되게 된다.
그러므로 제4도에서 보는 바와 같이 제4a도의 빗금친 커서 1배 크기가 제4b도에서와 같이 커서 2배크기가 되어 모니터상에 디스플레이 되게된다.
따라서 본 고안에 따른 커서 2배 확대 회로는 이상의 설명에서와 같이 간단한 2배 커서 디스플레이 회로에 의해서 커서의 크기를 1배로 혹은 2배로 확대하여 모니터상에 디스플레이 시킬 수 있으므로 사용자의 편리성 및 기기의 신뢰성이 증진되는 효과를 갖게된다.

Claims (1)

  1. 모니터외 커서회로에 있어서, PVTC 커서 신호를 입력받아 커서출력(Q1)을 발생하는 제1커서 출력회로(1)와, 상기 제1커서 출력회로(1)의 커서출력(Q1)을 입력받아 커서출력(Q2)의 종단에서 커서출력(Q2)을 발생하는 제2커서 출력회로(2)와, 상기 제1, 2커서 출력회로(1), (2)의 커서 출력(Q1), (Q2)을 입력받아 합성된 2배크기의 커서출력을 발생하는 합성회로(3)를 포함하여 구성된 것을 특징으로 하는 모니터의 커서 2배 확대 회로.
KR2019870014308U 1987-08-26 1987-08-26 모니터의 커서 2배 확대회로 KR930000457Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870014308U KR930000457Y1 (ko) 1987-08-26 1987-08-26 모니터의 커서 2배 확대회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870014308U KR930000457Y1 (ko) 1987-08-26 1987-08-26 모니터의 커서 2배 확대회로

Publications (1)

Publication Number Publication Date
KR930000457Y1 true KR930000457Y1 (ko) 1993-01-30

Family

ID=19266962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870014308U KR930000457Y1 (ko) 1987-08-26 1987-08-26 모니터의 커서 2배 확대회로

Country Status (1)

Country Link
KR (1) KR930000457Y1 (ko)

Similar Documents

Publication Publication Date Title
KR930000457Y1 (ko) 모니터의 커서 2배 확대회로
KR880003605Y1 (ko) 시스템클럭 변환회로
KR910006338Y1 (ko) 문자발생기에 의한 확대문자표시회로
KR890007634Y1 (ko) 다기능 씨알티 제어용 클럭 발생회로
JPS63131176A (ja) 画像表示装置
KR0186058B1 (ko) 동기식 클럭 발생회로
KR900006778Y1 (ko) Crt콘트롤러용 분주회로
KR900000021Y1 (ko) 모니터의 특정 문자 처리회로
JPS62148992A (ja) 表示制御装置
JP2700650B2 (ja) ビデオ信号生成回路
KR900001529Y1 (ko) 단말기 표시장치에서의 두배 크기 글자 발생회로
JPH04132976A (ja) テストモード発生回路
KR900005905Y1 (ko) 어트리뷰트 램(Attribute RAM)제어회로
JPH0610393Y2 (ja) キヤラクタデイスプレイ装置におけるカ−ソル幅制御回路
KR910006335Y1 (ko) 한글 및 도형 문자의 동시 화면 중첩회로
KR940004263Y1 (ko) Dfc 코드에 의한 브링크 어트리뷰트 구현 회로
JPH04143795A (ja) 表示装置
JPS6153736B2 (ko)
JPS60107696A (ja) アトリビユ−ト制御機能を有する表示装置
JPH05256913A (ja) 半導体集積回路装置
JPS62280794A (ja) 文字表示の制御方法
JPS58161052A (ja) テスト回路
JPS6317491A (ja) アトリビユ−ト制御回路
KR19990016180A (ko) 액정 표시 장치의 구동 장치
KR870005517A (ko) 비데오 주파수 감소회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19991228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee