KR870005517A - 비데오 주파수 감소회로 - Google Patents
비데오 주파수 감소회로 Download PDFInfo
- Publication number
- KR870005517A KR870005517A KR1019850008148A KR850008148A KR870005517A KR 870005517 A KR870005517 A KR 870005517A KR 1019850008148 A KR1019850008148 A KR 1019850008148A KR 850008148 A KR850008148 A KR 850008148A KR 870005517 A KR870005517 A KR 870005517A
- Authority
- KR
- South Korea
- Prior art keywords
- video frequency
- frequency reduction
- reduction circuit
- dot clock
- multiplexer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래의 비데오 회로도.
제 2 도는 본 발명에 따른 회로도.
제 3 도는 제 1 도의 회로에 의한 문자 표시동작을 설명하기 위한 도면.
제 4 도는 제 2 도의 회로에 의한 문자 표시동작을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
A : 중앙처리장치 B : CRT 콘트롤러
C : 비데오 메로리부 D : 캐릭터 발생부
E : 속성 메모리부 F : 쉬프트 레지스터
G : 모니터 D1,D2: 캐릭터 발생부
F1, F2: 쉬프트 레지스터 M : 멀티플렉서
Claims (1)
- 저장된 문자에 대한 캐릭터를 발생하는 캐릭터 발생부(D)와 하이 도트클럭펄스를 받아 직렬 데이터로 변환시키는 쉬프트 레지스트(F)로 구성되는 비데오 회로에 있어서, 캐릭터 발생부(D1), (D2)와 쉬프트 레지스터 (F1), (F2) 및 멀티플렉서(M)를 구비하여 상기 멀티플렉서(M)의 클럭단자에 상기한 하이 도트클럭펄스의 2분주된 도트클럭펄스(FH1)를 인가하도록 구성한 것을 특징으로 하는 비데오 주파수 감소회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850008148A KR880001442B1 (ko) | 1985-11-01 | 1985-11-01 | 비데오 주파수 감소회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850008148A KR880001442B1 (ko) | 1985-11-01 | 1985-11-01 | 비데오 주파수 감소회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870005517A true KR870005517A (ko) | 1987-06-09 |
| KR880001442B1 KR880001442B1 (ko) | 1988-08-08 |
Family
ID=19243480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850008148A KR880001442B1 (ko) | 1985-11-01 | 1985-11-01 | 비데오 주파수 감소회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880001442B1 (ko) |
-
1985
- 1985-11-01 KR KR1019850008148A patent/KR880001442B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880001442B1 (ko) | 1988-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860004368A (ko) | 패턴 발생 장치 | |
| EP0347901A3 (en) | Digital waveform measuring apparatus having a shading-tone display function | |
| KR900017387A (ko) | 텔레비젼 수상기의 온 스크린 표시 장치 | |
| KR930009054A (ko) | 전자장치 | |
| KR900005276A (ko) | 하드웨어적으로 crt 해상도를 pdp 해상도로 변환하는 표시제어장치 | |
| KR830005799A (ko) | 텔레비젼수상기용 제어출력합성 키(key)신호 발생기 | |
| EP0250713A3 (en) | Character generator-based graphics apparatus | |
| KR870005517A (ko) | 비데오 주파수 감소회로 | |
| JPS5474332A (en) | Display unit | |
| KR870002499A (ko) | C.r.t. 디스플레이장치 | |
| JPS54139430A (en) | Crt display unit | |
| KR880003605Y1 (ko) | 시스템클럭 변환회로 | |
| KR860003549A (ko) | Crt 표시제어장치 | |
| JPS54139426A (en) | Crt display unit | |
| KR910017772A (ko) | 전자식 인버터의 주파수 제어 방법 및 장치 | |
| KR930014509A (ko) | 저주파수 발진기를 이용한 고해상도 비디오 신호 처리장치 | |
| KR930000457Y1 (ko) | 모니터의 커서 2배 확대회로 | |
| JPS57198595A (en) | Dynamic memory driving circuit | |
| KR880003262Y1 (ko) | 클록신호 발생회로 | |
| KR880008135A (ko) | 한글 영문 혼용 표시제어장치 | |
| KR890010678A (ko) | 고해상도의 영상신호 발생회로 | |
| JPS5643862A (en) | Character video signal generator | |
| KR910006338Y1 (ko) | 문자발생기에 의한 확대문자표시회로 | |
| KR860002755A (ko) | 컬러 화상(Color 畵像)의 표시장치 | |
| KR910016502A (ko) | 페이지 프린터의 정방향 테스트 패턴 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020726 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |