JPH0686323A - ビデオメモリのデータリード装置 - Google Patents
ビデオメモリのデータリード装置Info
- Publication number
- JPH0686323A JPH0686323A JP5006080A JP608093A JPH0686323A JP H0686323 A JPH0686323 A JP H0686323A JP 5006080 A JP5006080 A JP 5006080A JP 608093 A JP608093 A JP 608093A JP H0686323 A JPH0686323 A JP H0686323A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flip
- clock
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 66
- 239000002131 composite material Substances 0.000 claims abstract description 16
- 230000003111 delayed effect Effects 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 2
- 239000002699 waste material Substances 0.000 abstract description 3
- 239000000203 mixture Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Processing Of Color Television Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Controls And Circuits For Display Device (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ディジタル映像処理装置におい
て、ビデオメモリに関し、特に、ビデオメモリに混じっ
て記録されているデータを最初メモリに記録される前に
同じく一定比率でリードするビデオメモリのデータリー
ド装置を提供することを目的とする。 【構成】 データ比率の異なる輝度信号と、色信号を別
にビデオメモリに記録することによって、メモリの浪費
を減らすために、輝度及び色信号データを複合映像信号
の比率に合わせてメモリに混ぜて記録する。したがっ
て、この混ぜて記録されている輝度信号と色信号データ
とを分離し、信号処理できるようにした。
て、ビデオメモリに関し、特に、ビデオメモリに混じっ
て記録されているデータを最初メモリに記録される前に
同じく一定比率でリードするビデオメモリのデータリー
ド装置を提供することを目的とする。 【構成】 データ比率の異なる輝度信号と、色信号を別
にビデオメモリに記録することによって、メモリの浪費
を減らすために、輝度及び色信号データを複合映像信号
の比率に合わせてメモリに混ぜて記録する。したがっ
て、この混ぜて記録されている輝度信号と色信号データ
とを分離し、信号処理できるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル映像処理装
置において、ビデオメモリに関し、特に、ビデオメモリ
に混じって記録されているデータを最初メモリに記録さ
れる前に同じく一定比率でリードするビデオメモリのデ
ータリード装置に関する。
置において、ビデオメモリに関し、特に、ビデオメモリ
に混じって記録されているデータを最初メモリに記録さ
れる前に同じく一定比率でリードするビデオメモリのデ
ータリード装置に関する。
【０００２】
【従来の技術】ビデオメモリは、ディジタル信号に変換
された複合映像信号を記録又は蓄える手段である。一般
に、複合映像信号は、輝度信号Ｙと色信号Ｒ−Ｙ及びＢ
−Ｙとから構成されているため、ディジタル信号に変換
された複合映像信号をメモリに記録するためには、輝度
信号Ｙと色信号Ｒ−Ｙ及びＢ−Ｙとを分離して輝度信号
Ｙのデータと色信号Ｒ−Ｙ及びＢ−Ｙのデータを別に蓄
えた。ここで、複合映像信号を構成する輝度信号Ｙと色
信号Ｒ−Ｙ及びＢ−Ｙのデータ比率は４：１：１で、ビ
デオメモリに直接記録して読み出した。
された複合映像信号を記録又は蓄える手段である。一般
に、複合映像信号は、輝度信号Ｙと色信号Ｒ−Ｙ及びＢ
−Ｙとから構成されているため、ディジタル信号に変換
された複合映像信号をメモリに記録するためには、輝度
信号Ｙと色信号Ｒ−Ｙ及びＢ−Ｙとを分離して輝度信号
Ｙのデータと色信号Ｒ−Ｙ及びＢ−Ｙのデータを別に蓄
えた。ここで、複合映像信号を構成する輝度信号Ｙと色
信号Ｒ−Ｙ及びＢ−Ｙのデータ比率は４：１：１で、ビ
デオメモリに直接記録して読み出した。
【０００３】
【発明が解決しようとする課題】しかし、規格化されて
いる通常のメモリを用いて比率の異なる輝度信号と色信
号データを別のメモリに蓄える場合に、メモリの浪費が
甚だしいという問題点があった。よって、メモリ容量を
最適化するために、輝度信号Ｙのデータと、色信号Ｒ−
Ｙ及びＢ−Ｙのデータを複合映像信号の比率に合わせて
ビデオメモリに混じって記録するようになった。
いる通常のメモリを用いて比率の異なる輝度信号と色信
号データを別のメモリに蓄える場合に、メモリの浪費が
甚だしいという問題点があった。よって、メモリ容量を
最適化するために、輝度信号Ｙのデータと、色信号Ｒ−
Ｙ及びＢ−Ｙのデータを複合映像信号の比率に合わせて
ビデオメモリに混じって記録するようになった。
【０００４】従って、本発明の目的は、ビデオメモリの
浪費を減らすために、ビデオメモリに混じって記録され
ている輝度信号Ｙのデータと色信号Ｒ−Ｙ及びＢ−Ｙの
データをリードして信号処理できるようにしたビデオメ
モリのデータリード装置を提供することにある。
浪費を減らすために、ビデオメモリに混じって記録され
ている輝度信号Ｙのデータと色信号Ｒ−Ｙ及びＢ−Ｙの
データをリードして信号処理できるようにしたビデオメ
モリのデータリード装置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に案出された本発明によるビデオメモリのデータリード
装置は、複合映像信号の輝度信号データと色信号データ
が一定比率に従って混じって記録されている第１，第２
ビデオメモリと、基準クロック信号と垂直及び水平同期
信号を入力し、任意の周波数をもつクロック信号と制御
信号を生ずるクロック発生手段と、前記クロック発生手
段から生じる制御信号に従って前記第１，第２ビデオメ
モリのアドレス信号を生ずるアドレス発生手段と、前記
第１，第２ビデオメモリから出力されるデータの入力を
受けて、前記クロック発生手段から出力されたクロック
信号により輝度信号データと色信号データとに夫々分離
し出力する映像データ分離手段と、前記映像データ分離
手段から分離された輝度信号データと色信号データをア
ナログ信号に変換するＤ／Ａ変換器とから構成される。
に案出された本発明によるビデオメモリのデータリード
装置は、複合映像信号の輝度信号データと色信号データ
が一定比率に従って混じって記録されている第１，第２
ビデオメモリと、基準クロック信号と垂直及び水平同期
信号を入力し、任意の周波数をもつクロック信号と制御
信号を生ずるクロック発生手段と、前記クロック発生手
段から生じる制御信号に従って前記第１，第２ビデオメ
モリのアドレス信号を生ずるアドレス発生手段と、前記
第１，第２ビデオメモリから出力されるデータの入力を
受けて、前記クロック発生手段から出力されたクロック
信号により輝度信号データと色信号データとに夫々分離
し出力する映像データ分離手段と、前記映像データ分離
手段から分離された輝度信号データと色信号データをア
ナログ信号に変換するＤ／Ａ変換器とから構成される。
【０００６】
【実施例】本発明によるビデオメモリのデータリード装
置は、複合映像信号の輝度信号データと色信号データが
一定比率に従って混じって記録されているビデオメモリ
からデータをリードする手段と、リードされたデータを
輝度データと色信号データとして分離する手段とから構
成される。
置は、複合映像信号の輝度信号データと色信号データが
一定比率に従って混じって記録されているビデオメモリ
からデータをリードする手段と、リードされたデータを
輝度データと色信号データとして分離する手段とから構
成される。
【０００７】図１によれば、本発明によるビデオメモリ
のデータリード装置は、複合映像信号の輝度信号データ
と色信号データが一定比率にしたがって混じって記録さ
れている第１，第２ビデオメモリ１０，１１と、基準ク
ロック信号と垂直及び水平同期信号を入力し、任意の周
波数をもつクロック信号ｓｃ，ｃｋｎと制御信号を生ず
るクロック発生手段１２と、前記クロック発生手段１２
から生じる制御信号に従って前記第１，第２ビデオメモ
リ１０，１１のアドレス信号を生ずるアドレス発生手段
１３と、前記第１，第２ビデオメモリ１０，１１から出
力されるデータの入力を受けて、前記クロック発生手段
１２から出力されたクロック信号ｃｋｎにより輝度信号
データと色信号データとに夫々分離し出力する映像デー
タ分離手段１４と、前記映像データ分離手段１４から分
離された輝度信号データと色信号データをアナログ信号
に変換するＤ／Ａ変換器１５とから構成される。
のデータリード装置は、複合映像信号の輝度信号データ
と色信号データが一定比率にしたがって混じって記録さ
れている第１，第２ビデオメモリ１０，１１と、基準ク
ロック信号と垂直及び水平同期信号を入力し、任意の周
波数をもつクロック信号ｓｃ，ｃｋｎと制御信号を生ず
るクロック発生手段１２と、前記クロック発生手段１２
から生じる制御信号に従って前記第１，第２ビデオメモ
リ１０，１１のアドレス信号を生ずるアドレス発生手段
１３と、前記第１，第２ビデオメモリ１０，１１から出
力されるデータの入力を受けて、前記クロック発生手段
１２から出力されたクロック信号ｃｋｎにより輝度信号
データと色信号データとに夫々分離し出力する映像デー
タ分離手段１４と、前記映像データ分離手段１４から分
離された輝度信号データと色信号データをアナログ信号
に変換するＤ／Ａ変換器１５とから構成される。
【０００８】図２によれば、第１，第２ビデオメモリ１
０，１１から出力されるデータを入力し、第１クロック
信号により動作する第１遅延手段２００と、第１遅延手
段２００から出力されるデータを入力し、第２クロック
信号により動作する第１ラッチ手段２０１と、第１ラッ
チ手段から出力されるデータを入力し第３クロック信号
により動作する第２遅延手段２０２と、第２遅延手段２
０２から出力されるデータを入力し、第４クロック信号
により動作する第１分離手段２０３と、第１分離手段２
０３から出力されるデータを入力し第５クロック信号に
より動作する第２分離手段２０４とから構成される。
０，１１から出力されるデータを入力し、第１クロック
信号により動作する第１遅延手段２００と、第１遅延手
段２００から出力されるデータを入力し、第２クロック
信号により動作する第１ラッチ手段２０１と、第１ラッ
チ手段から出力されるデータを入力し第３クロック信号
により動作する第２遅延手段２０２と、第２遅延手段２
０２から出力されるデータを入力し、第４クロック信号
により動作する第１分離手段２０３と、第１分離手段２
０３から出力されるデータを入力し第５クロック信号に
より動作する第２分離手段２０４とから構成される。
【０００９】Ｄ／Ａ変換器１５は、第１，第２分離手段
２０３，２０４から出力されるディジタルデータをアナ
ログ信号に変換して出力する。一方、上記第１遅延手段
２００は、第１ビデオメモリ１０から出力されるデータ
を入力し、第１クロック信号により作動される第１フリ
ップフロップ２１と、前記第１フリップフロップ２１の
出力データを入力し、第１クロック信号により作動する
第２フリップフロップ２２と、第２ビデオメモリ１１か
ら出力されるデータを入力し、第１クロック信号により
作動する第３フリップフロップ２３とから構成される。
２０３，２０４から出力されるディジタルデータをアナ
ログ信号に変換して出力する。一方、上記第１遅延手段
２００は、第１ビデオメモリ１０から出力されるデータ
を入力し、第１クロック信号により作動される第１フリ
ップフロップ２１と、前記第１フリップフロップ２１の
出力データを入力し、第１クロック信号により作動する
第２フリップフロップ２２と、第２ビデオメモリ１１か
ら出力されるデータを入力し、第１クロック信号により
作動する第３フリップフロップ２３とから構成される。
【００１０】上記第１ラッチ手段２０１は、前記第２フ
リップフロップ２２の出力データを入力し、第２クロッ
クにより作動する第４フリップフロップ２４と、前記第
３フリップフロップ２３の出力データを入力し、第２ク
ロックにより作動する第５フリップフロップ２５とから
構成される。上記第２遅延手段２０２は、前記第４フリ
ップフロップ２０４の出力データを入力し、第３クロッ
クにより作動する第６フリップフロップ２６と、前記第
５フリップフロップ２５の出力データを入力し、第３ク
ロックにより作動する第７フリップフロップ２７と、前
記第７フリップフロップ２７の出力データを入力し、第
３クロックにより作動する第８フリップフロップ２８
と、前記第８フリップフロップ２８の出力データを入力
し、第３クロックにより作動する第９フリップフロップ
２９とから構成される。
リップフロップ２２の出力データを入力し、第２クロッ
クにより作動する第４フリップフロップ２４と、前記第
３フリップフロップ２３の出力データを入力し、第２ク
ロックにより作動する第５フリップフロップ２５とから
構成される。上記第２遅延手段２０２は、前記第４フリ
ップフロップ２０４の出力データを入力し、第３クロッ
クにより作動する第６フリップフロップ２６と、前記第
５フリップフロップ２５の出力データを入力し、第３ク
ロックにより作動する第７フリップフロップ２７と、前
記第７フリップフロップ２７の出力データを入力し、第
３クロックにより作動する第８フリップフロップ２８
と、前記第８フリップフロップ２８の出力データを入力
し、第３クロックにより作動する第９フリップフロップ
２９とから構成される。
【００１１】上記第１分離手段２０３は、前記第６，第
９フリップフロップ２６，２９の出力データを入力し、
第４クロックを選択信号で作動する第１，第２ＭＵＸ３
２，３３とから構成される。上記第２分離手段２０４
は、第２ＭＵＸ３３の出力データを入力し、第５クロッ
ク信号により作動する第１０，第１１フリップフロップ
３０，３１とから構成される。
９フリップフロップ２６，２９の出力データを入力し、
第４クロックを選択信号で作動する第１，第２ＭＵＸ３
２，３３とから構成される。上記第２分離手段２０４
は、第２ＭＵＸ３３の出力データを入力し、第５クロッ
ク信号により作動する第１０，第１１フリップフロップ
３０，３１とから構成される。
【００１２】図３において、ａは第１，第２ビデオメモ
リ１０，１１に蓄えられた状態の映像信号データマップ
である。ｂ〜ｇは夫々第１，第２ビデオメモリ１０，１
１と第１遅延手段２００と第１ラッチ手段２０１と第２
遅延手段２０２と第１分離手段２０３と第２分離手段２
０４から出力される映像信号データマップである。図４
において、ａはクロック発生手段１２から出力され第
１，第２ビデオメモリ１０，１１に入力されるシリアル
クロックｓｃの波形図である。ｂ〜ｆはクロック発生手
段１２から出力され映像データ分離手段１４に入力され
る第１，第２，第３，第４，第５クロックｃｋ１〜ｃｋ
５の波形図である。
リ１０，１１に蓄えられた状態の映像信号データマップ
である。ｂ〜ｇは夫々第１，第２ビデオメモリ１０，１
１と第１遅延手段２００と第１ラッチ手段２０１と第２
遅延手段２０２と第１分離手段２０３と第２分離手段２
０４から出力される映像信号データマップである。図４
において、ａはクロック発生手段１２から出力され第
１，第２ビデオメモリ１０，１１に入力されるシリアル
クロックｓｃの波形図である。ｂ〜ｆはクロック発生手
段１２から出力され映像データ分離手段１４に入力され
る第１，第２，第３，第４，第５クロックｃｋ１〜ｃｋ
５の波形図である。
【００１３】従って、図１において基準クロックと垂直
及び水平同期信号の入力されるクロック発生手段には図
４のシリアルクロックｓｃとｂ〜ｆに図示の第１，第
２，第３，第４，第５クロックｃｋｎ：ｃｋ1 〜ｃｋ５
及び制御信号を生じ出力する。この時、複合映像信号の
輝度信号Ｙと色信号Ｒ−Ｙ及びＢ−ＹデータがＹｎ，Ｃ
ｍ（ｎ：１〜６８２、ｍ：１〜３４０）の形で混じって
記録されている第１，第２ビデオメモリ１０，１１は、
クロック発生手段１２から出力されるシリアルクロック
ｓｃとアドレス発生手段１３から出力されるアドレスに
よりデータを出力する。
及び水平同期信号の入力されるクロック発生手段には図
４のシリアルクロックｓｃとｂ〜ｆに図示の第１，第
２，第３，第４，第５クロックｃｋｎ：ｃｋ1 〜ｃｋ５
及び制御信号を生じ出力する。この時、複合映像信号の
輝度信号Ｙと色信号Ｒ−Ｙ及びＢ−ＹデータがＹｎ，Ｃ
ｍ（ｎ：１〜６８２、ｍ：１〜３４０）の形で混じって
記録されている第１，第２ビデオメモリ１０，１１は、
クロック発生手段１２から出力されるシリアルクロック
ｓｃとアドレス発生手段１３から出力されるアドレスに
よりデータを出力する。
【００１４】つまり、第１，第２ビデオメモリ１０，１
１には図３の（ａ）の如く夫々Ｙ１，Ｙ２，Ｃ２，Ｙ
５，Ｙ６，Ｃ４，…とＣ１，Ｙ３，Ｙ４，Ｃ３，Ｙ７，
Ｙ８，…の形で輝度信号Ｙｎと色信号Ｃｍが記録されて
いる。上記第１，第２ビデオメモリ１０，１１に図４の
（ａ）の如く周期が２：１：１で繰り返される形のシリ
アルクロックｓｃが入力されると、図３の（ｂ）の如き
形でデータが出力される。
１には図３の（ａ）の如く夫々Ｙ１，Ｙ２，Ｃ２，Ｙ
５，Ｙ６，Ｃ４，…とＣ１，Ｙ３，Ｙ４，Ｃ３，Ｙ７，
Ｙ８，…の形で輝度信号Ｙｎと色信号Ｃｍが記録されて
いる。上記第１，第２ビデオメモリ１０，１１に図４の
（ａ）の如く周期が２：１：１で繰り返される形のシリ
アルクロックｓｃが入力されると、図３の（ｂ）の如き
形でデータが出力される。
【００１５】ここで、上記第１，第２ビデオメモリ１
０，１１に記録されている輝度信号ｙｎのｎが１〜６８
２となるのは、水平同期信号期間中映像信号期間の５２
μｓを標本化整理に適するようにした色副搬送波周波数
のサンプリングレートの逆数の７６ｎｓで割った数字で
ある。つまり、５２μｓ／７６ｎｓ＝６８２となるので
ある。
０，１１に記録されている輝度信号ｙｎのｎが１〜６８
２となるのは、水平同期信号期間中映像信号期間の５２
μｓを標本化整理に適するようにした色副搬送波周波数
のサンプリングレートの逆数の７６ｎｓで割った数字で
ある。つまり、５２μｓ／７６ｎｓ＝６８２となるので
ある。
【００１６】また、色信号Ｃｍのｍが１〜３４０となる
のは複合映像信号で輝度信号Ｙと色信号Ｒ−Ｙ及びＢ−
Ｙのデータ比率４：１：１から６２８：１７０：１７０
となるため、この中に色信号Ｒ−Ｙ及びＢ−Ｙのデータ
を合わせた値である。上記映像信号のデータアドレスが
列（ｒｏｗ）では１０２２個であり、テレビジョン映像
信号を蓄えるために５２５個の走査線から映像信号でな
い信号を差し引くと５１２個の走査線に該当されるデー
タアドレスだけあればよいため、１画素のビットが８ビ
ットの場合、４Ｍビットのメモリ容量を要する。
のは複合映像信号で輝度信号Ｙと色信号Ｒ−Ｙ及びＢ−
Ｙのデータ比率４：１：１から６２８：１７０：１７０
となるため、この中に色信号Ｒ−Ｙ及びＢ−Ｙのデータ
を合わせた値である。上記映像信号のデータアドレスが
列（ｒｏｗ）では１０２２個であり、テレビジョン映像
信号を蓄えるために５２５個の走査線から映像信号でな
い信号を差し引くと５１２個の走査線に該当されるデー
タアドレスだけあればよいため、１画素のビットが８ビ
ットの場合、４Ｍビットのメモリ容量を要する。
【００１７】一方、上記図３の（ｂ）の如く、周期が
２：１：１で繰り返される形で第１，第２ビデオメモリ
１０，１１から出力される輝度信号及び色信号データは
映像データ分離手段１４に入力される。この際、第１ビ
デオメモリ１０から出力され映像データ分離手段１４に
入力された図３の（ｂ）の如き輝度信号及び色信号デー
タは、図２の如き第１遅延手段２００の第１フリップフ
ロップ２１に入力される。第１フリップフロップ２１出
力は図４の（ｂ）の如き第１クロックｃｋにより動作す
る第２フリップフロップ２２に入力される。
２：１：１で繰り返される形で第１，第２ビデオメモリ
１０，１１から出力される輝度信号及び色信号データは
映像データ分離手段１４に入力される。この際、第１ビ
デオメモリ１０から出力され映像データ分離手段１４に
入力された図３の（ｂ）の如き輝度信号及び色信号デー
タは、図２の如き第１遅延手段２００の第１フリップフ
ロップ２１に入力される。第１フリップフロップ２１出
力は図４の（ｂ）の如き第１クロックｃｋにより動作す
る第２フリップフロップ２２に入力される。
【００１８】また、第２ビデオメモリ１１から出力され
た図３の（ｂ）の如き輝度信号及び色信号データは図２
の如き第１遅延手段２００の第３フリップフロップ２３
に入力される。ここで、図４の（ｂ）の如き第１クロッ
クｃｋ１により動作する第１，第２フリップフロップ２
１，２２は直列連結されているため、第２フリップフロ
ップ２２出力は第３フリップフロップ２３出力より１ク
ロックだけ遅延されて出力される。
た図３の（ｂ）の如き輝度信号及び色信号データは図２
の如き第１遅延手段２００の第３フリップフロップ２３
に入力される。ここで、図４の（ｂ）の如き第１クロッ
クｃｋ１により動作する第１，第２フリップフロップ２
１，２２は直列連結されているため、第２フリップフロ
ップ２２出力は第３フリップフロップ２３出力より１ク
ロックだけ遅延されて出力される。
【００１９】即ち、第２，第３フリップフロップ２２，
２３から出力される輝度及び色信号データは図３の
（ｃ）の如く第１ビデオメモリ１０の出力データが第２
ビデオメモリ１１出力データより１クロックだけ遅延さ
れ出力される。上記第２，第３フリップフロップ２２，
２３から出力される図３の（ｃ）の如き形の輝度信号及
び色信号データは第１ラッチ手段２０１に入力される。
上記輝度信号及び色信号データは図４の（ｃ）の如く周
期が２：１：１で繰り返される形の第２クロック信号に
より動作される第４，第５フリップフロップ２４，２５
に入力される。
２３から出力される輝度及び色信号データは図３の
（ｃ）の如く第１ビデオメモリ１０の出力データが第２
ビデオメモリ１１出力データより１クロックだけ遅延さ
れ出力される。上記第２，第３フリップフロップ２２，
２３から出力される図３の（ｃ）の如き形の輝度信号及
び色信号データは第１ラッチ手段２０１に入力される。
上記輝度信号及び色信号データは図４の（ｃ）の如く周
期が２：１：１で繰り返される形の第２クロック信号に
より動作される第４，第５フリップフロップ２４，２５
に入力される。
【００２０】第４，第５フリップフロップ２４，２５に
入力された図３の（ｃ）の如きデータは第２クロック信
号により図３の（ｄ）の如き形で出力される。つまり、
第４フリップフロップ２４の出力が第５フリップフロッ
プ２５の出力より２クロックだけ遅延された形で出力さ
れる。上記第４，第５フリップフロップ２４，２５から
出力された図３の（ｄ）の如き形のデータは、第６，第
７フリップフロップ２６，２７に夫々入力される。上記
第７フリップフロップ２７の出力は第８フリップフロッ
プ２８に入力される。第８フリップフロップの出力は第
９フリップフロップ２９に入力される。
入力された図３の（ｃ）の如きデータは第２クロック信
号により図３の（ｄ）の如き形で出力される。つまり、
第４フリップフロップ２４の出力が第５フリップフロッ
プ２５の出力より２クロックだけ遅延された形で出力さ
れる。上記第４，第５フリップフロップ２４，２５から
出力された図３の（ｄ）の如き形のデータは、第６，第
７フリップフロップ２６，２７に夫々入力される。上記
第７フリップフロップ２７の出力は第８フリップフロッ
プ２８に入力される。第８フリップフロップの出力は第
９フリップフロップ２９に入力される。
【００２１】この際、夫々のフリップフロップ２６，２
７，２８，２９には図４の（ｄ）如く周期の一定する第
３クロックに入力される。従って、上記第７，第８，第
９フリップフロップ２７，２８，２９を経たデータは第
６フリップフロップ２６をデータに比べて２クロックだ
け遅延された形で出力される。
７，２８，２９には図４の（ｄ）如く周期の一定する第
３クロックに入力される。従って、上記第７，第８，第
９フリップフロップ２７，２８，２９を経たデータは第
６フリップフロップ２６をデータに比べて２クロックだ
け遅延された形で出力される。
【００２２】図３において、ｅは第６フリップフロップ
２６と第９フリップフロップ２９から出力されるデータ
の形で表わされる。つまり、第１ラッチ手段２０１で第
４フリップフロップ２４の出力より２クロックだけ先立
つ形の第５フリップフロップ２５の出力が第２遅延手段
２０２で２クロックだけ遅延されて出力される。
２６と第９フリップフロップ２９から出力されるデータ
の形で表わされる。つまり、第１ラッチ手段２０１で第
４フリップフロップ２４の出力より２クロックだけ先立
つ形の第５フリップフロップ２５の出力が第２遅延手段
２０２で２クロックだけ遅延されて出力される。
【００２３】上記第６，第９フリップフロップ２６，２
９から出力される図３の（ｅ）の如きデータは、第１分
離手段２０３の第１，第２ＭＵＸ（マルチプレクサ）３
２，３３に入力される。第１，第２ＭＵＸ３２，３３は
図４の（ｅ）の如く、第４クロックを選択信号として２
入力中の１つを選んで出力する。つまり、第１ＭＵＸ３
２は図３の（ｅ）の如き第６，第９フリップフロップ３
２，３３の出力を夫々入力Ｄ１，Ｄ２とし、第２ＭＵＸ
３３は第９，第６フリップフロップ３３，３２の出力を
夫々入力Ｄ１，Ｄ２とする。
９から出力される図３の（ｅ）の如きデータは、第１分
離手段２０３の第１，第２ＭＵＸ（マルチプレクサ）３
２，３３に入力される。第１，第２ＭＵＸ３２，３３は
図４の（ｅ）の如く、第４クロックを選択信号として２
入力中の１つを選んで出力する。つまり、第１ＭＵＸ３
２は図３の（ｅ）の如き第６，第９フリップフロップ３
２，３３の出力を夫々入力Ｄ１，Ｄ２とし、第２ＭＵＸ
３３は第９，第６フリップフロップ３３，３２の出力を
夫々入力Ｄ１，Ｄ２とする。
【００２４】従って、第１ＭＵＸ３２は第４クロックが
ハイ状態のとき入力Ｄ１の図３の（ｅ）から輝度信号Ｙ
１，Ｙ２を出力し、ロー状態のとき入力Ｄ２の図３の
（ｅ）から輝度信号Ｙ３，Ｙ４を出力する。このよう
に、第１ＭＵＸ３２は図３の（ｆ）の如く輝度信号Ｙ
１，Ｙ２，Ｙ３，Ｙ４，Ｙ５，…を選んで出力する。第
２ＭＵＸ３３はインバータ１１により反転される第４ク
ロックにより入力Ｄ１，Ｄ２中の１つを選んで出力す
る。
ハイ状態のとき入力Ｄ１の図３の（ｅ）から輝度信号Ｙ
１，Ｙ２を出力し、ロー状態のとき入力Ｄ２の図３の
（ｅ）から輝度信号Ｙ３，Ｙ４を出力する。このよう
に、第１ＭＵＸ３２は図３の（ｆ）の如く輝度信号Ｙ
１，Ｙ２，Ｙ３，Ｙ４，Ｙ５，…を選んで出力する。第
２ＭＵＸ３３はインバータ１１により反転される第４ク
ロックにより入力Ｄ１，Ｄ２中の１つを選んで出力す
る。
【００２５】従って、第２ＭＵＸ３３は第４クロックが
ハイ状態のとき入力Ｄ２の図３の（ｅ）から色信号Ｃ１
を出力し、ロー状態のとき入力Ｄ１の図３の（ｅ）から
色信号Ｃ２を出力する。このように、第２ＭＵＸ３３
は、図３の（ｆ）の如く色信号Ｃ１，Ｃ２，Ｃ３，…を
選んで出力する。一方、第２ＭＵＸ３３から出力される
信号は第２分離手段２０４に入力される。第２分離手段
２０４は図４の（ｆ）の如く第５クロック信号のライジ
ングエッジで動作する第１０フリップフロップ３０とポ
ーリングエッジで動作する第１１フリップフロップ３と
から構成される。
ハイ状態のとき入力Ｄ２の図３の（ｅ）から色信号Ｃ１
を出力し、ロー状態のとき入力Ｄ１の図３の（ｅ）から
色信号Ｃ２を出力する。このように、第２ＭＵＸ３３
は、図３の（ｆ）の如く色信号Ｃ１，Ｃ２，Ｃ３，…を
選んで出力する。一方、第２ＭＵＸ３３から出力される
信号は第２分離手段２０４に入力される。第２分離手段
２０４は図４の（ｆ）の如く第５クロック信号のライジ
ングエッジで動作する第１０フリップフロップ３０とポ
ーリングエッジで動作する第１１フリップフロップ３と
から構成される。
【００２６】従って、第１０フリップフロップ３０は色
信号Ｃ１入力時４クロックだけ遅延させて出力し、第１
１フリップフロップは色信号Ｃ２入力時４クロックだけ
遅延させて出力する。図３の（ｇ）は、Ｄ／Ａ変換器１
５に入力されるデータの形が示されている。つまり、第
１分離手段２０３の第１ＭＵＸ３２から出力される輝度
信号Ｙｎと第２分離手段２０４の第１０，第１１フリッ
プフロップ３０，３１から出力される色信号ＣｍがＤ／
Ａ変換器１５に入力される。上記図３の（ｇ）における
Ｙ１，Ｙ２，Ｙ３，…は複合映像信号の輝度信号であ
る。色信号Ｃ１，Ｃ３，…は複合映像信号のＲ−Ｙ信号
であり、色信号Ｃ２，Ｃ４，…は複合映像信号のＢ−Ｙ
信号である。上記Ｄ／Ａ変換器１５は上記の如く分離さ
れた輝度信号と色信号をアナログ信号に変換する。
信号Ｃ１入力時４クロックだけ遅延させて出力し、第１
１フリップフロップは色信号Ｃ２入力時４クロックだけ
遅延させて出力する。図３の（ｇ）は、Ｄ／Ａ変換器１
５に入力されるデータの形が示されている。つまり、第
１分離手段２０３の第１ＭＵＸ３２から出力される輝度
信号Ｙｎと第２分離手段２０４の第１０，第１１フリッ
プフロップ３０，３１から出力される色信号ＣｍがＤ／
Ａ変換器１５に入力される。上記図３の（ｇ）における
Ｙ１，Ｙ２，Ｙ３，…は複合映像信号の輝度信号であ
る。色信号Ｃ１，Ｃ３，…は複合映像信号のＲ−Ｙ信号
であり、色信号Ｃ２，Ｃ４，…は複合映像信号のＢ−Ｙ
信号である。上記Ｄ／Ａ変換器１５は上記の如く分離さ
れた輝度信号と色信号をアナログ信号に変換する。
【００２７】
【発明の効果】上述のように、本発明はメモリの浪費を
減らすために、ビデオメモリに混じって記録されている
複合映像信号データを最初にビデオメモリに蓄える時と
同じ形で出力し、処理できる効果がある。なお、本発明
は、発明の範囲を逸脱せずに種々の変形が実施できるこ
とは明らかである。
減らすために、ビデオメモリに混じって記録されている
複合映像信号データを最初にビデオメモリに蓄える時と
同じ形で出力し、処理できる効果がある。なお、本発明
は、発明の範囲を逸脱せずに種々の変形が実施できるこ
とは明らかである。
【図１】データリード装置のブロック図である。
【図２】図１における映像データ分離手段の具体回路図
である。
である。
【図３】映像信号のデータマップである。
【図４】タイミング図である。
１０，１１ 第１，第２ビデオメモリ １２ クロック発生手段 １３ アドレス発生手段 １４ 映像データ分離手段 １５ Ｄ／Ａ変換器
Claims (7)
- 【請求項１】 複合映像信号の輝度信号データと色信号
データが一定比率に従って混じって記録されている第
１，第２ビデオメモリと、基準クロック信号と垂直及び
水平同期信号を入力し、任意の周波数をもつクロック信
号と制御信号を生ずるクロック発生手段と、前記クロッ
ク発生手段から生じる制御信号に従って前記第１，第２
ビデオメモリのアドレス信号を生ずるアドレス発生手段
と、前記第１，第２ビデオメモリから出力されるデータ
の入力を受けて、前記クロック発生手段から出力された
クロック信号により輝度信号データと色信号データとに
夫々分離し出力する映像データ分離手段と、前記映像デ
ータ分離手段から分離された輝度信号データと色信号デ
ータをアナログ信号に変換するＤ／Ａ変換器とから構成
されたことを特徴とするビデオメモリのデータリード装
置。 - 【請求項２】 映像データ分離手段は、２つのビデオメ
モリから流出されたデータ中１つのデータを１クロック
くらい遅延する第１遅延手段と、前記第１遅延手段に出
力されるデータの入力を受けて１クロック遅延されたデ
ータと、遅延されていないデータの出力時間を一致させ
て出力する第１ラッチ手段と、前記第１ラッチ手段から
出力される１つのデータを遅延させて出力時間を一致さ
せる第２遅延手段と、前記第２遅延手段から出力される
データから輝度信号と色信号データとを分離出力する第
１分離手段と、前記第１分離手段から出力される色信号
データからＲ−ＹとＢ−Ｙデータとを分離、出力する第
２分離手段とから構成されたことを特徴とする請求項１
記載のビデオメモリのデータリード装置。 - 【請求項３】 第１遅延手段は、２つのビデオメモリ中
いずれか１つのメモリから出力されるデータを入力し、
第１周波数をもつクロック信号により作動される第１フ
リップフロップと、前記第１フリップフロップの出力デ
ータを入力し、第１クロックにより作動する第２フリッ
プフロップと、ビデオメモリ出力中前記第１フリップフ
ロップに入力されるデータでない他のデータを入力し、
第１周波数をもつクロック信号により作動される第３フ
リップフロップとから構成されたことを特徴とする請求
項２記載のビデオメモリのデータリード装置。 - 【請求項４】 第１ラッチ手段は、前記第２フリップフ
ロップの出力データを入力し、第２クロックにより作動
する第４フリップフロップと、前記第３フリップフロッ
プの出力データを入力し、第２クロックにより作動する
第５フリップフロップとから構成されたことを特徴とす
る請求項２記載のビデオメモリのデータリード装置。 - 【請求項５】 第２遅延手段は、前記第４フリップフロ
ップの出力データを入力し、第３クロックにより作動す
る第９フリップフロップと、前記第５フリップフロップ
の出力データを入力し、第３クロックにより作動する第
６フリップフロップと、前記第６フリップフロップの出
力データを入力し、第３クロックにより作動する第７フ
リップフロップと、前記第７フリップフロップの出力デ
ータを入力し、第３クロックにより作動する第８フリッ
プフロップとから構成されたことを特徴とする請求項２
記載のビデオメモリのデータリード装置。 - 【請求項６】 第１分離手段は、前記第８，第９フリッ
プフロップの出力データを入力し、第４クロックを選択
信号で作動する第１，第２ＭＵＸとから構成されたこと
を特徴とする請求項２記載のビデオメモリのデータリー
ド装置。 - 【請求項７】 第２分離手段は、前記第２ＭＵＸの出力
データを入力し、第５クロックのライジングエッジによ
り動作される第１０フリップフロップと、前記第２ＭＵ
Ｘの出力データを入力し、第５クロックのポーリングエ
ッジにより作動する第１１フリップフロップとから構成
されたことを特徴とする請求項２記載のビデオメモリの
データリード装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003246A KR950012078B1 (ko) | 1992-02-28 | 1992-02-28 | 영상데이타 출력장치 |
| KR3246/1992 | 1992-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0686323A true JPH0686323A (ja) | 1994-03-25 |
| JP2685704B2 JP2685704B2 (ja) | 1997-12-03 |
Family
ID=19329696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5006080A Expired - Fee Related JP2685704B2 (ja) | 1992-02-28 | 1993-01-18 | ビデオメモリのデータリード装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5303039A (ja) |
| JP (1) | JP2685704B2 (ja) |
| KR (1) | KR950012078B1 (ja) |
| CN (1) | CN1041157C (ja) |
| DE (1) | DE4305656C2 (ja) |
| GB (1) | GB2264608B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8723065B2 (en) | 2010-11-11 | 2014-05-13 | Mitsumi Electric Co., Ltd. | Switch |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5570296A (en) * | 1994-03-30 | 1996-10-29 | Apple Computer, Inc. | System and method for synchronized presentation of video and audio signals |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251983A (ja) * | 1988-03-31 | 1989-10-06 | Nippon Columbia Co Ltd | カラー画像再生装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059792B2 (ja) * | 1978-11-30 | 1985-12-26 | ソニー株式会社 | カラ−映像信号処理装置 |
| US4432009A (en) * | 1981-03-24 | 1984-02-14 | Rca Corporation | Video pre-filtering in phantom raster generating apparatus |
| US4589020A (en) * | 1982-11-22 | 1986-05-13 | Olympus Optical Co., Ltd. | TV video data input apparatus |
| US4736239A (en) * | 1986-10-14 | 1988-04-05 | Rca Corporation | Image storage using separately scanned wideband and narrowband variables |
| US4792856A (en) * | 1987-04-14 | 1988-12-20 | Rca Licensing Corporation | Sampled data memory system as for a television picture magnification system |
| KR950007303B1 (ko) * | 1988-12-31 | 1995-07-07 | 삼성전자주식회사 | 영상신호 기록재생장치 |
-
1992
- 1992-02-28 KR KR1019920003246A patent/KR950012078B1/ko not_active IP Right Cessation
- 1992-11-21 CN CN92113440A patent/CN1041157C/zh not_active Expired - Fee Related
-
1993
- 1993-01-18 JP JP5006080A patent/JP2685704B2/ja not_active Expired - Fee Related
- 1993-02-24 DE DE4305656A patent/DE4305656C2/de not_active Expired - Fee Related
- 1993-03-01 US US08/024,369 patent/US5303039A/en not_active Expired - Lifetime
- 1993-03-01 GB GB9304125A patent/GB2264608B/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251983A (ja) * | 1988-03-31 | 1989-10-06 | Nippon Columbia Co Ltd | カラー画像再生装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8723065B2 (en) | 2010-11-11 | 2014-05-13 | Mitsumi Electric Co., Ltd. | Switch |
Also Published As
| Publication number | Publication date |
|---|---|
| US5303039A (en) | 1994-04-12 |
| JP2685704B2 (ja) | 1997-12-03 |
| GB2264608A (en) | 1993-09-01 |
| KR950012078B1 (ko) | 1995-10-13 |
| KR930018465A (ko) | 1993-09-22 |
| GB9304125D0 (en) | 1993-04-14 |
| CN1041157C (zh) | 1998-12-09 |
| GB2264608B (en) | 1995-08-30 |
| CN1082299A (zh) | 1994-02-16 |
| DE4305656A1 (ja) | 1993-09-02 |
| DE4305656C2 (de) | 2000-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH087567B2 (ja) | 画像表示装置 | |
| JPH03500951A (ja) | メモリ内に切り換え信号を有するテレビジョン受像機 | |
| US5475437A (en) | Double scan circuit for inserting a new scan line between adjacent scan lines of a television | |
| JPS6343772B2 (ja) | ||
| JP2685704B2 (ja) | ビデオメモリのデータリード装置 | |
| US5065230A (en) | Video signal processor for simultaneously reproducing a plurality of video information on a single monitor picture tube | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| US4970596A (en) | Pseudo line locked write clock for picture-in-picture video applications | |
| JPH10308952A (ja) | 映像方式変換回路 | |
| JPS6026350B2 (ja) | 複数画像画面合成装置 | |
| EP0524618B1 (en) | Image signal processing device | |
| JP2522193B2 (ja) | 水平同期信号変換装置 | |
| JPS63199596A (ja) | 映像信号処理装置 | |
| JP2572420B2 (ja) | 映像信号処理回路 | |
| JPH0517750B2 (ja) | ||
| JPH067643Y2 (ja) | 印画制御回路 | |
| JP2520607B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JPH02244987A (ja) | 映像データの付加情報記憶処理装置 | |
| JP2520606B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JPH0738806A (ja) | 信号切換装置 | |
| JPH08317419A (ja) | 画像信号処理装置 | |
| JP2001346151A (ja) | ビデオ信号処理装置 | |
| JPH0822046B2 (ja) | 映像信号読取装置 | |
| JPS6244723B2 (ja) | ||
| JPH07334136A (ja) | 画像信号のサンプリング方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |