JPH03500951A

JPH03500951A - メモリ内に切り換え信号を有するテレビジョン受像機

Info

Publication number: JPH03500951A
Application number: JP63509298A
Authority: JP
Inventors: マクニーリイ　デイビッド　ローウエル; フリング　ラツセル　トーマス
Original assignee: アールシーエー　トムソン　ライセンシング　コーポレーシヨン
Priority date: 1987-10-28
Filing date: 1988-09-09
Publication date: 1991-02-28
Anticipated expiration: 2013-06-04
Also published as: EP0395691B1; DE3885764D1; ES2009360A6; WO1989004098A1; CN1032893A; KR890702368A; KR920002837B1; JP2762287B2; CN1018136B; US4821086A; EP0395691A1; DE3885764T2

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】メモリ内に切り換え信号を有するテレビジョン受像機本発明は、ピクチャーインピクチャーおよびズームのような特別の機能を発生するディジタルのオー！（レイ機能を有するテレビジョン受像機に関する。

最近、安価なディジタルの７１−ドウエアとメモリが一層入手し易くなったことにより、ディジタル・テレビジョンへの関心が高まっている。ユーザーは、ディジタル・テレビジョンにより入って来るビデオ信号の形式を変換することができる。例えば、ピクチャーインピクチャーすなわちＰＩＦ機能を持ったディジタル・テレビジョンにおいて、副すなわち二次的ビデオ信号ＳＶＳ　（例えば、ビデオカセットレコーダーの第２の検出器からの信号）は、主すなわち一次的ビデオ信号ＰＶＳ　（例えば、テレビジョンの第２の検出器からの信号）によって決まる全体の画像に重さね合わされる表示スクリーン上に小さな画像を定める。

通常、二次的ビデオ信号ＳｖＳは、サンプリング・クロック信号で決まる時点でサンプリングされ、ディジタル化される。二次的ビデオ信号ＳｖＳを表わすディジタル・サンプルは、その後水平と垂直の両方向にサブサンプリングされ、大きさが縮小された画像を表わす一連のサンプルを発生する。画像の大きさが３対１に縮小される場合、２つのサンプル置きおよび２本のライン置きに貯えられ、中間のサンプルおよびラインは除去される。

二次的ビデオ信号ＳｖＳの１フイールドあるいは１フレームの間に抽出されるディジタル・サンプルはメモリに貯えられる。これらのサンプルは、表示偏向信号（例えば、τ次的ビデオ信号ＰｖＳの水平および垂直の同期信号成分）と所望の関係にあるクロック信号を使ってメモリから読み出される。メモリから読み出されたサンプルは大きさが縮小された二次的画像を表わすアナログ信号ｓｖｓ’　に変換される。−次的ビデオ信号ＰｖＳおよび縮小された大きさの二次的ビデオ信号ｓｖｓ’　を受け取るように結合される入力端子を有するビデオ出力スイッチは、高速の切り換え信号ＦＳＳに応答し、２つの入力信号の中の適当な１つを表示装置に供給し、大きい画像中に小さい画像を発生させる。マクニーリイ（ＭｃＮｅｅｌＹ）氏外により出願番号第０８７．０６０として出願され、“テレビジョン信号用の多重入力のディジタル・ビデオ成分処理回路”という名称の米国特許出願には、ピクチャーインピクチャーのテレビジョン受像機の一例が示される。

本発明に従って、ｎビットの切り換え信号ＳＳがｍビットの二次的ビデオ信号ＳｖＳと合成される。ここで、ｍとｎは１より大きい正の整数である（例えば、ｍ −６゜ｎ＝６）。合成されたディジタル信号はメモリに貯えられ、その後表示装置に同期してメモリから読み出される。

メモリ出力を受け取るように結合される手段は、一対の信号、すなわち再構成された二次的ビデオ信号ｓｖｓ’と再構成された切り換え信号ＳＳ′を発生する。

再構成された切り換え信号ＳＳ′を受け取るように結合され、コンチクスト符号信号ＣＣ８に応答するデコーダは、高速の切り換え信号ＦＳＳを発生する。主のビデオ信号ＰｖＳおよび再構成された二次的ビデオ信号ＳｖＳ′を受け取るように結合され、高速の切り換え信号ＦＳＳに応答する出力スイッチは、高速の切り換え信号ＦＳＳがそれぞれ第１の状態および第２の状態に条件づけられるとき、主のビデオ信号ＰｖＳおよび再構成された二次的ビデオ信号ｓｖｓ’を表示装置に送る。

本発明のもう１つの特徴によると、二次的ビデオ信号ＳｖＳは奇数フィールドＯＦおよび偶数フィールドＥＰから成るインターレース方式のビデオ信号である。

メモリは、二次的ビデオ信号ＳＶＳの奇数フィールドおよび偶数フィールドをそれぞれ貯える２つの領域を有する。

メモリの２つの領域に貯えられる切り換え信号ＳＳの値は、受像管上に挿入画像として表示される二次的ビデオ信号ＳｖＳの奇数フィールドおよび偶数フィールドをそれぞれ表わす。メモリ中の別の所に貯えられる切り換え信号ＳＳの値は、再構成された二次的ビデオ信号を受像管に送らないことを表わす。

例えば、２ビツトの切り換え信号ＳＳは、二次的ビデオ信号ＳＶＳの奇数フィールドおよび偶数フィールドをそれぞれ貯えるメモリの領域において１０と０１に等しくセットされる。２ビツトの切り換え信号ＳＳは、メモリの残りの領域においては００に等しくセ・ントされる。

二次的ビデオ信号の奇数フィールドおよび偶数フィールドが表示のために必要とされるとき、コンチクスト符号信号ＣＣ８はそれぞれ１０および０１に等しくセ・ントされる。デコーダは、メモリから読み出される切り換え信号ＳＳとコンチクスト符号信号ＣＣ８とを比較し、高速の切り換え信号ＦＳＳを正しく条件づける。

高速の切り換え信号ＦＳＳは、（１）奇数フィールドが必要とされ、メモリから再生される切り換え信号ＳＳが偶数フィールドが１０に等しいとき、および（２）偶数フィールドが必要とされ、再生された切り換え信号ＳＳ力く０１に等しいとき、論理“１”に等しくセットされる。

そうでなければ、高速の切り換え信号は論理“０”に等しくセットされ、−次的ビデオ信号ＰｖＳが表示装置に送られる。

第１図は、本発明の原理に従ってビデオ成分処理回路を含むテレビジョン受像機のブロック図である。

第２図は、アナログ・ディジタル（Ａ／Ｄ）変換部、入力部、切り換え信号挿入部、タイミングおよび制御部、出力部を含む第１図のビデオ成分処理回路のブロック図である。

第３図は、Ａ／Ｄ変換部の詳細なブロック図である。

第４図は、入力部の詳細なプロ・ツク図である。

第５図は、切り換え信号挿入部の詳細なブロック図である。

第６図は、タイミングおよび制御部の詳細なブロック図である。

第７図は、出力部の詳細なブロック図である。

第８図は、高速の切り換え信号ＦＳＳを発生する回路のブロック図である。

第９図は、第１図のビデオ成分処理回路の動作を理解するのに有用なタイミング図である。

各図において、種々のブロックを相互接続する線は、アナログ信号を伝達する単一導体の結線もしくは２進のディジタル信号を伝達するバスのいずれかを表わす。個々の相互接続線と交差する斜線印の近くの値は、その線あるいはバスの並列結線の数を表わし、相互接続線の近くの括弧内の値は、その相互接続線上のサンプルの繰り返し周波数を表わす。

また、入って来るビデオ信号がＮＴＳＣ方式の標準フォーマットに公称上一致するものと仮定する。ＮＴＳＣ方式の標準フォーマットに公称上一致する信号の例としては、ビデオカセットレコーダーあるいはビデオディスクプレーヤーにより発生されるビデオ信号（以下、非標準のビデオ信号という。）があげられる。

第１図は、関係のない２つの源２２および２４からのビデオ信号を同時に処理するメモリ依存のテレビジョン受像器２σを示す。源２２（例えば、テレビジョン（ＴＶ）の第２の検波器）は、ベースバンドの第１の複合ビデオ信号Ｃ■１を供給する。源２４（例えば、ビデオカセットレコーダー（Ｖ　ＣＲ）の第２の検波器）は、ベースバンドの第２の複合ビデオ信号ＣＶ２を供給する。

第１および第２の複合ビデオ信号ＣＶＩおよびＣＶ２は、それぞれ一対のスイッチ２６および２８に供給される。選択信号に応答するスイッチ２６は、２つの入力信号ＣＶ１およびＣＶ２の中の一方（以下、主のビデオ信号ＰＶＳという。）を選択し、第３のスイッチ８０（以下、ビデオ出力スイッチという。）の第１の入力端子に供給する。もう１つの選択信号に応答する第２のスイッチ２８は、２つの入力信号ＣＶＩおよびＣＶ２の中の一方あるいは他方（以下、二次的すなわち副のビデオ信号ＳｖＳという。）のいずれかをデコーダ３０および同期分離器３２に供給する。スイッチ２６および２８はスワップ・スイッチとして知られている。

先に述べたように、主のビデオ信号ＰｖＳはテレビジョンのスクリーン上に全体の大きさの大きな画像を発生させ、その上に副のビデオ信号ＳｖＳにより発生される縮小された大きさの小さな画像が重畳される。ユーザーは、入って来る２つのビデオ信号Ｃｖ１およびＣＶ２の中のどちらが大きな画像を発生させ、どちらが小さな画像を発生させるために使われるかを決める。

デコーダ３０は、低域通過フィルタ（Ｌ　Ｐ　Ｆ）および帯域通過フィルタ（Ｂ　Ｐ　Ｆ）を含んでいる。約１．５ＭＨ！の上側カットオフ周波数を有する低域フィルタは、クロマ信号を除去してルマ信号（以下、副のルマ信号Ｙという。

）を通過させる。約３．５８ＭＨ！±０．５ＭＨ＋の帯域を有する帯域フィルタは、副のビデオ信号ＳＶＳからクロマ成分Ｃを再生する。クロマ信号Ｃを受け取るように結合されるクロマ復調器は、一対のベースバンドの色差信号Ｕおよび■ （例えば、Ｒ−ＹおよびＢ−Ｙ）を発生する。

同期分離器３２は、副のビデオ信号ＳｖＳから水平同期信号ＨＳ　Ｓ　Ｓおよび垂直同信号ＶＳＳ、を再生する。

デコーダ３０および同期分離器３２で使われる回路は普通のものであるから、さらに詳細には説明しない。

このデコーダおよび同期分離器のブロックからの出力信号（すなわち、Ｙ、Ｕ、Ｖ、ＨＳＳ８およびＶＳＳ、）は、本発明のビデオ成分処理回路（ＶＦＰ）１００に供給される。ｙ、ｕ、ｖの信号は、サンプリングされ、ディジタル化され、マルチブレクスされ、後で詳細に説明する方法で一連の４ビツトのディジタル・サンプルを発生する。４ビツトのサンプルは、ビデオ・ランダム・アクセス・メモリ（ＶＲＡＭ）９００に送られて貯えられる。貯えられた４ビツトのサンプルは、水平および垂直のラスター走査信号ＨＤＳ　およびＶＤＳ、に同期してメそり９００から読み出され、それからビデオ成分処理回路１００に送り返される。

ビデオ成分処理回路１００において、メモリ９００から読み出される４ビツトのサンプルはアナログのＹ′。

Ｕ′およびＶ′倍信号変換され戻される。アナログのＹ′、Ｕ′およびＶ′倍信号、マトリックス回路７０に供給され、そこでＹ’　、Ｕ’およびＹ′の信号は、それぞれＲ，ＧおよびＢの信号に変換される。Ｒ，Ｇ、Ｂの信号を受け取るように結合され、主のビデオ信号ＰＶＳＯ色副搬送波信号成分ＣＳＳ、に応答するエンコーダ７２は、縮小された大きさの副画像を表わす再構成された副のビデオ信号ｓｖｓ’　（ベースバンドの複合形式である）を発生する。

再構成された副のビデオ信号ｓｖｓ’　は、ビデオ出力スイッチ８０の第２の入力端子に供給される。ビデオ出力スイッチ８０の第１の入力端子は主のビデオ信号ＰｖＳを受け取るように結合される。ビデオ成分処理回路１００からの高速の切り換え信号ＦＳＳに応答するビデオ出力スイッチ８０は、主のビデオ信号ＰＶＳおよび再構成された副のビデオ信号ｓｖｓ’間で切り代わり、その出力端子にピクチャーインピクチャー（Ｐ　Ｉ　Ｆ）のビデオ信号を発生する。ＰＩＦのビデオ信号は、主のビデオ信号ＰｖＳを表示する第１の領域および再構成された副のビデオ信号ｓｖｓ’を表示する縮小された大きさの第２の領域を有する複合画像を表わす。

ビデオ出力スイッチ８０からのＰＩＰビデオ信号は、テレビジョン受像機２０の主の信号処理回路８２に供給される。主の信号処理回路８２は、ＰＩＦのビデオ信号から赤、緑、青の駆動信号を発生する。これらの信号は、受像管９０の赤、緑、青の各電子銃に供給される。主の信号処理回路８２は、さらに受像管９０の水平および垂直の偏向巻線９２に供給される一対の水平および垂直の偏向信号ＨＤＳ　およびＶＤＳ、を発生する。各駆動信り号および各偏向信号に応答する赤、緑、青の電子ビームは、スクリーン９４をラスター走査し、大きな画像内に所望の小さな画像を発生する。

また、主の信号処理回路８２は、主のビデオ信号ＰｖＳの水平および垂直の同期信号成分Ｈ３Ｓ、およびｖＳＳ、も再生する。表示用偏向信号ＨＤＳ、およびＶＤＳ、は、主のビデオ信号ＰｖＳの水平および垂直の同期信号成分Ｈ８５ＤおよびＶＳＳ、に固定される。

主のビデオ信号ＰｖＳの水平同期信号成分Ｈ３Ｓ、は、それに位相および周波数が固定される第１のクロック信号ＦＣ３を発生するために使われる。第１のクロック信号ＦＣ３の公称周波数は、Ｈ８Ｓ　信号の周波数ＦＨの１２８０倍に設定される。ＮＴＳＣ方式の場合、水平同期信号周波数ＦＨは３．５８ＭＨ！の色副搬送波周波数の２／４５５倍に設定される。これにより、ＦＨは約１５．７３４Ｋ）ｌＩに設定され、Ｆ　は約２０ＭＨ！に設定される。

Ｃ３第１図に示すように、第１のクロック信号ＦＣ３は１２８０で割られ、第１のクロック信号ＦＣＳと整合のとれた位相を有し、主のビデオ信号ＰＶＳの水平同期信号成分Ｈ８５Ｄの周波数ＦＨにほぼ等しい周波数を有する信号を発生する。位相検出器１０２は、ＦＣ８／１２８０の信号の位相と水平同期信号Ｈ３Ｓ、（テレビジョン受像機の水平偏向回路からのフライバック信号の形成のものでよい）の位相とを比較し、位相誤差信号ＰＥ５ｃ（添字“Ｃ”はクロックを表わす）を発生する。位相誤差信号Ｐ　Ｅ　Ｓ　ｃはフィルタ４０で低域濾波され、雑音に対する不感応性を増強し、位相検出器１０２への入力周波数を除去する。低域濾波された位相誤差信号ＰＥ５ｃ（Ｌ　Ｐ　Ｆ）は電圧制御発振器（ＶＣＯ）４２に供給され、主のビデオ信号ＰＶＳの水平同期信号成分Ｈ３Ｓ、に位相および周波数が固定される２０ＭＨｘの第１のクロック信号ＦＣ３を発生する。

ビデオ成分処理回路１００は２つのクロック信号、すなわち（１）主のビデオ信号ＰＶＳの水平同期信号成分Ｈ８５Ｄに位相と周波数が固定されている第１のクロック信号ＦＣ８（主のクロック信号、システム・クロック信号、表示固定のクロック信号、あるいはライン固定のクロック信号とも呼ばれる）、および（２）第１のクロック信号を位相シフトさせたクロック信号である第２のクロック信号ＳＣＳ　（スキュー・シフトされたクロック信号とも呼ばれる）を使う。第２のクロック信号ＳＣ８は、二次的ビデオ信号ＳｖＳの水平同期信号成分Ｈ３Ｓ、の位相と整合がとれるように水平ライン毎に位相シフトされ、連続する位相調整間の第１のクロック信号ＦＣ３の周期に等しい周期を有する。

複合ビデオ信号が、ビデオ信号（サンプリングされつつある）の水平同期成分に位相固定されておらず、またライン固定されていないクロック信号でサンプリングされると、サンプルすなわちピクセルは垂直方向に整合がとれない。表示画像におけるぎざぎざの付いた垂直エツジとして現れるこの問題はスキュー誤差あるいは位相誤差の問題点と呼ばれる。本発明の実施例においては、二次的ビデオ信号ＳｖＳは、スキュー誤差を避けるためにライン毎に一回水平同期信号成分Ｈ３Ｓ８と位相整合がとられる第２のクロック信号ＳＯ３によりサンプリングされる。

二次的ビデオ信号ＳｖＳが位相整合された第２のクロック信号ＳＯ８によりサンプリングされると、これらのサンプルは、−次的ビデオ信号ＰｖＳの水平同期信号成分Ｈ３Ｓ、に固定されている第１のクロック信号ＦＣ３に同期して表示される。さもなければ、Ｈ３Ｓ、（表示ラスターのタイミングを制御する）およびＳＯＳクロック信号（挿入画像を決めるサンプルのタイミングを制御する）間の不整合に因り、スキュー誤差が表示された挿入画像に生じることがある。

後で説明するように、ビデオ成分処理回路１００は、第２のクロック信号ＳＣ８と同期して生じる二次的ビデオ信号ＳｖＳのサンプルを表示固定された第１のクロック信号ＦＣ８に同期して生じるサンプルに変換するためのクロック転送回路を含んでいる。前述のマクニーリイ氏外による米国特許出願（出願番号第０８７，０６０号）は、このような２つのクロックのビデオ信号処理システムの詳細を開示している。

第２図に示すように、ビデオ成分処理回路１００は以下に示す各部から成る。

・Ａ／Ｄ部３００、・入力部４００、・信号挿入部５００、・タイミングおよび制御部６００、・出力部７００これらの各部について最初に簡単に説明し、それから第３図−第９図を参照して詳細に説明する。

Ａ／Ｄ部３００の主な機能は、デコーダ３０からアナログのＹ、Ｕ、Ｖの信号を受け取り、それらをＦｅ２のクロック周波数で発生し、次のようなシーケンスを有する一連の６ビツトのディジタル・サンプルに変換するこＹ、Ｕ、、ここで、添字０，１．２．・・・はサン９１”’ プル番号を表わす。またＡ／Ｄ部３００は、二次的ビデオ信号ＳｖＳの各ラインにおける最初のサンプルすなわち最初のビクセルのタイミングを表わすＨＲ３Ｔ、を入力部４００に供給する働きもする。（第９図参照。）入力部４００は、Ａ／Ｄ部３００からＦｅ２の周波数で６ビツトのディジタル・サンプルを受け取り、それらをＦＣ８／Ｈの周波数で発生する一連の４ビツトのニブルに変換する。

ここで、Ｎはサンプル低減あるいは抜き取り率を表わす整数である。例えば、全体の画像の大きさの１／３の小さい画像を発生させるためには、Ｎは３に等しく設定される。４ビツトのニブル形式は次のように与えられる。

ツメ下余白表１・下付きの添字０．Ｎ、２Ｎ・・・はサンプル番号を表わし、・括弧内の数字０．１．２・・・は６ビツトのサンプルのビット番号を表わし、・Ｘは２ビツトの切り換え信号ＳＳの２ビツトの中の１つについての空白スペースを表わす。

切り換え信号挿入部５００は、２ビツトの切り換え信号ＳＳの各ビットを入力部４００から得られる４ビツトのニブル中に設けられる空白スペースに挿入する。

切り換え信号挿入部５００の４ビツト出力はメモリ９００に送られ、次のような形式を有する。

・下付きの添字０．Ｎ、２Ｎ・・・はサンプル番号を表わし、・括弧内の数字０，１．２・・・はビット番号を表わす。

メモリ９００に貯えられる４ビツトのニブルは、タイミングおよび制御部６００からの６ビツトのメモリ制御信号に応答して取り出され、出力部７００に送られる。

出力部７００は４ビツトのニブルを受け取り、それらを−次的ビデオ信号ＰｖＳにより形成される主の画像中の挿入画として表示される縮小された大きさの画像を表わすアナログのルマ信号および色差信号Ｙ’　、Ｕ’　とＶ′に変換する。

ｙ’　、ｕ’　とＶ′の信号に加えて、出力部７００は出力スイッチ８０に供給される高速の切り換え信号ＦＳＳを供給する。

タイミングおよび制御部６００は、−次的ビデオ信号ＰｖＳおよび二次的ビデオ信号ＳＶＳの水平および垂直の同期信号成分を受け取り、６ビツトのメモリ制御信号を含めて多数の制御信号を発生する。

第３図は、Ａ／Ｄ部３００を示す。二次的ビデオ信号ＳｖＳのＹ、Ｕ、Ｖの成分は各サンプルホールド回路３０２．３０４および３０６に供給される。サンプルホールド回路３０２は、Ｓ　ＣＳ／２のクロック信号により決まる時点でルマ信号Ｙをサンプリングし、連続するサンプリング点の間その値を保持する。Ｓ　ＣＳ／２のクロック信号に応答するＡ／Ｄ変換器３０８は、サンプリングされたルマ信号ＹをＳ　ＣＳ／２の周波数（すわち、約１ＯＭＨｘ）で一連の６ビツトのディジタル・サンプルに変換する。ルマ用Ａ／Ｄ変換器３０８の出力はマルチプレクサ３１０（以下、“ＭＵＸ”）の第１の入力端子に供給される。

ＳＯ３／１６のクロック信号（約１．２５ＭＨｚ　）に応答するサンプルホールド回路３０４および３０６は、ＵおよびＶ信号のサンプルを発生する。ＳＯ３／１６の周波数で生じるサンプリングされたＵおよびＶ信号はマルチプレクサ３１２に供給される。ＳＣ８／１６のクロック信号に応答するマルチプレクサ３１２は、Ｓ　ＯＳ／８の周波（約２．５ＭＨり　テ発生し、Ｕ　、Ｖｏ　、Ｕｌ、Ｖ＋　、ＵＯ２、Ｖ２・・・のようなシーケンスを有する一連の多重化されたサンプルを発生する。

Ｓ　ＣＳ／８のクロック信号に応答するＡ／Ｄ変換器３１４は、Ｕ　、Ｖ　、Ｕ　、Ｖ、・・・のストリームを一連の６ビツトのディジタル・サンプルに変換する。Ａ／Ｄ変換器３１４からＳ　ＣＳ／８の周波数で発生する６ビツトのＵ　、Ｖ　、Ｕ　およびｖｌ・・・等のサンプルはマルチプレクサ３１０の第２の入力端子に送られる。マルチプレクサ３１０の第１の入力端子はＳ　ＯＳ／２の周波数で発生する６ビツトのルマ・サンプルＹ、Ｙ、、Ｙ、。

・・・等を受け取る。Ｓ　ＣＳ／２のクロック信号に応答するマルチプレクサ３１０は、ＳＣＳの周波数（約２０ＭＨりで発生し、Ｙ　、Ｕ　、Ｙ　、Ｕｏ、Ｙ２．ＵＯ，Ｙ３゜Ｕ　、Ｙ　、Ｖ　、Ｙ　、Ｖ　、Ｙ　、Ｖ　、Ｙ　、ＶＯ４０５０６０７、Ｙ、Ｕ、・・・、のシーケンスを有する一連の６ビツトのディジタル・サンプルを発生する。

マルチプレクサ３１０の出力は、基本的に先入れ先出しくＦＩＦＯ）方式の転送装置であるクロック転送回路３１６に送られる。第１および第２のクロック信号ＦＣ８およびＳＣ８に応答するクロック転送回路３１６は、ＳＯ８のクロック信号に同期して発生ずる一連のＹＵＶのサンプルをＦｅ２のクロック信号に同期して発生する一連のＹＵＶのサンプルに変換する。前述のマクニーリイ氏外による米国特許出願（出願番号第０８７，０６０号）には適当なりロック転送回路が開示されている。

第３図のＡ、　／　Ｄ部３００には第２のクロック信号ＳＣ８を発生するためのスキュー・シフターすなわち位相整合回路３１８が設けられけている。スキュー・シフト回路３１８嘴安定な基準信号Ｈ８Ｓ　’が必要である。これは第１図に示す位相ロックループ１０４により実現される。低域通過の濾波済み位相誤差信号ＰＥ５Ｈ（ＬＰＦ）に応答する電圧制御発振器（ＶＣＯ）５２は、安定化されたＨＳＳ’信号を発生する。（ここで、下付きの添字“Ｈ”は水平同期信号を表わす。）位相検出器１０６は２つの信号Ｈ３Ｓ　およびＨ３Ｓ　’の位相を比較ＩＩ　１１し、位相誤差信号ＰＥ５Ｈを発生する。位相誤差信号ＰＥ５Ｈは低域通過フィルタ（ＬＰＦ）５０を介して電圧制御発振器５２に供給される。

第９図に示す波形はスキュー・シフト回路３１８の動作を示す。ＳＯ８信号を発生するために、第１のクロック信号ＦＣ８の位相は、各信号遷移（例えば、上リエッジ）間に一定の間隔δが存在するように、二次的ビデオ信号ＳＶＳの水平同期信号成分Ｈ３Ｓ　’のパルスの発生ごとに応答してシフトされる。マクニーリイ　（ＭｃＮｅｅｌＹ）氏により出願番号第０８２．４１９号として出願された “信号位相整合回路”という名称の米国特許出願には適当なスキュー・シフト回路３１８が開示されている。

クロック転送回路３１６は、ＳＣ８のクロック信号に同期して発生するサンプルをＦｅ２のクロック信号に同期して発生するサンプルに変換することに加えて、第９図に示され、第１のクロック信号ＦＣ３と整合がとれている二次的ビデオ信号ＳｖＳの最初のサンプルを表わすリセット信号ＨＲ８Ｔ、を発生する。第９図において、ＨＲ３Ｔ、はＳＣ８のクロック信号に同期して発生する二次的ビデオ信号ＳｖＳの最初のサンプルのタイミングを表わす。リセット信号ＨＲ８Ｔ、はビデオ成分処理回路１００における種々の信号処理動作のタイミング制御のために使われる。

第４図は入力部４００を示す。先に説明したよように、入力部４００はＦｅ２の周波数で発生する６ビツトのＹＵＶのサンプルを受け取り、それらをＦＣ８／Ｎの周波数で発生する一連の４ビツトのニブルすなわちデータに変換する。ここで、Ｎはサンプル低減率である。画像の大きさを３対１に縮小する場合、Ｎは３に等しい。このために、Ａ／Ｄ部３００からの６ビツトのＹＵＶ信号はデマルチプレクサ（ＤＥＭＵＸ）４０２に送られる。Ｆｅ２のクロック信号に応答するデマルチプレクサ４０２は、入って来るサンプル・ストリームを６ビツトから成る２つのサンプル・ストリームに分離する。１つはＦＣ３／２の周波数（約１０ＭＨりで発生する一連のルマ・サンプルＹ　、Ｙ＋　、Ｙ２・・・、もう１つはＦ　ＣＳ／８の周波数（約２．５ＭＨｚ）で発生する一連のクロマ・サンプルＵｏ、Ｖｏ、Ｕ　、Ｖ　、Ｕ２．Ｖ２−・・である。

６ビツトのルマ・サンプルＹはルマ用水平折返し雑音防止フィルタ４０４に供給される。水平折返し雑音防止フィルタ４０４の出力はルマ用垂直折返し雑音防止フィルタ４０６に供給される。水平および垂直の折返し雑音防止フィルタ４０４および４０６は、ピクチャーインピクチャーのモードにおいて縮小された大きさの挿入画像における折返し雑音の影響を減少させるために、水平および垂直の各方向におけるルマ信号Ｙの最高周波数を制限する。

ルマ用の垂直折返し雑音防止フィルタのブロック４０６は抜き取り回路も含んでいる。ピクチャーインピクチャー（Ｐ　ｉｘ　−ｉｎ　−Ｐ　ｉｒ）モードにおいて、ルマ用抜き取り回路は水平方向において（Ｎ−１）置きのサンプルを貯え、垂直方向において（Ｎ−１）置きのラインを貯える。中間のピクセルおよびラインは捨てられる。例えば、縮小因数Ｎは整数値２，３．４・・・等の中の任意の１つをとることができる。ズームのモードあるいはフリーズ・フレームのモードでは、メモリ９００に貯えられるビデオ信号がサブサンプリングされないように、縮小因数Ｎは１にセットされる。

ＦＣ３／２Ｎの周波数［すなわち、（Ｆ　ＣＳ／２）（１／Ｎ）］で生じる６ビツトのルマ・サンプルＹｏ。

Ｙ　、Ｙ　、・・・等の上位３ビツトおよび下位３ビツトは、マルチプレクサ４０８の第１および第２の入力端子にそれぞれ送られる。Ｆ　ＣＳ／２　Ｎのクロック信号に応答するマルチプレクサ４０８は、ＦＣ３／Ｎの周波数で発生し、次のようなフォーマットを有する３ビツトのサンプル・ストリームを発生する。

５ス千余白平折り返し雑音防止フィルタ４１０に供給される。クロ人−１・下付きの添字０．Ｎ、２Ｎ・・・はサンプル番号を表わし、・括弧内の数字０，１．２・・・は６ビツトのサンプルのビット番号を表わす。

デマルチプレクサ４０２からの６ビツトのクロマ・サンプＪｖＵ　、Ｖ　、Ｕ　、Ｖ、−（ＦＣ８／８（７）周波数で生じる）は、折り返し雑音の影響を避けるように水平方向における最高のクロマ周波数を制限するクロマ用水Ｃ３／Ｈの周波数で生じ、表１に与えられる形式を有する４ビツトのニブルを発生する。

第５図に示す切り換え信号挿入部５００は、４ビツトのニブルすなわちビデオ・データおよび関連する２ビツトの切り換え信号ＳＳを合成し、表２に示す形式の４ビット信号を発生する。４ビツトのニブルは入力部４００もしくはビデオ・メモリ９００のどちらかから受け取られる。入力部４００からのデータは、サンプリングされ、ディジタル化された入来の二次的ビデオ信号ＳｖＳを表わす。メモリ９００からのデータは、前にサンプリングされ、ディジタル化され、メモリに貯えられ、それから切り換え信号挿入部５００に供給するために再び読み出された二次的ビデオ信号ＳｖＳを表わす。

メモリ９００からの４ビツトのデータが切り換え信号挿入部５００に再送される幾つかの理由がある。例えば、データのブロックを取り出し、それからそのままメモリ９００中の別の場所に複製することが望ましいことがある（スクリーン上にモンタージュのような効果を発生させるために）。別の例としては、データのブロックを読み出し、それに関連する２ビツトの切り換え信号を変更し、それからメモリ９００中の同じ場所あるいは別の場所に貯え戻すことが望ましい場合がある。

この後者の機能は、貯えられた情報中に英数字を挿入するために使われる。貯えられた情報は、異なる番組（例えば、９）を表わすビデオ信号の各フィールド形式のものでよい。文字はチャンネル番号もしくは他の任意の適当な番組を識別する情報（例えば、放送網の名称）形式のものでよい。これらの文字は、この目的のために専用に割り当てられるメモリ９００の一部に貯えられる。

８閑なとき、これらの文字はメモリ９００から読み出され、適当な切り換え信号ＳＳと合成され、それからメモリ中の適当な場所に再送され、チャンネル番号の識別を与える。

入力部４００およびビデオ・メモリ９００からの４ビツト・データは、第５図に示す方法でマルチプレクサ５０２に送られる。入力部４００からのデータはＦＣ３／Ｎの周波数で繰り返す。ここで、Ｎはサンプル減少率である。ピクチャーインピクチャーのモードにおいて、サンプル減少率Ｎは、挿入画像の大きさの所望の縮小に応じて、２，３．４・・・等に設定される。ズームのモードおよびフリーズ画像のモードにおいては、Ｎは１に設定される。

ビデオ・メモリ９００から読み出されるデータは、ＦＣ３／にの周波数でマルチプレクサ５０２に再送される。

メモリ９００が読み出される周波数はテレビジョン受像機のモードに依る。ピクグ・ヤーインピクチャーおよびフリーズ画像モードでは、メモリ９００は完全なるＦｅ２のクロック周波数（すなわちに＝１）で読み出される。

ズーム・モードの場合、メモリ９００は低減されたＦＣ８／にの周波数で読み出される。ここで、Ｋは所望の増大すなわち拡大に依存して２．３．４・・・等に設定される。

例えば、画像の一部を２対１に拡大する場合、Ｋは２に設定される。

マルチプレクサ５０２は、タイミングおよび制御部６００からの制御信号に応答し、切り換え信号合成器５０４の第１の入力端子に供給される２つの入力ストリームの中の１つを選択する。切り換え信号合成器５０４のもう１つの入力端子は２ビツトの切り換え信号ＳＳを受け取るように結合される。

２ビツトの切り換え信号ＳＳは４つの状態を取り得る（００，０１．１０．１１）。これらの４つの状態は多数の異なる方法で割り当てることができる。これらの状態の割り当てを理解するためには、高速の切り換え信号ＦＳＳを発生するために状態信号ＳＳがどのように使われるかを知ることが重要である。先に述べたように、状態信号ＳＳはビデオ・メモリ９００から読み出される４ビツトのデータから再生される。再構成された状態信号ＳＳ′はコンチクスト符号信号ＣＣ８（タイミングおよび制御部５００から供給される）と比較され、高速の切り換え信号ＦＳＳ　（例えば、０または１）を発生する。

第５図の実施例において、二次的ビデオ信号ＳｖＳの上側フィールドすなわち奇数フィールドはメモリ９００の第１の指定領域に貯えられる。メモリ９００の第１の領域に貯えられる切り換え信号ＳＳ（すなわち、二次的ビデオ信号ＳＶＳの上側フィールドに関連する）は１０の値が割り当てられる。

二次的ビデオ信号ＳＶＳの下側フィールドすなわち偶数フィールドはメモリ９００中の第２の指定領域に貯えられる。メモリ９００の第２の領域に貯えられる切り換え信号ＳＳ（二次的ビデオ信号ＳＶＳの下側フィールドに関連する）は０１の値が割り当てられる。

−次的ビデオ信号ＰＶＳ上側（すなわち奇数）フィールドが表示されており、その中に再構成された二次的ビデオ信号ｓｖｓ’　の奇数フィールドを挿入画として表示することが望ましいとき、タイミングおよび制御部６゜Ｏはコンチクスト符号信号ＣＣ８を１０に等しく設定するようにプログラムされる。これにより、メモリ９００の指定された第１の領域（ｓｖｓ’信号の奇数フィールドを含んでいる）が読み出されるときだけ、ＦＳＳ信号が論理“１”となる。

一次的ビデオ信号ＰｖＳの下側（すなわち偶数）フィールドが表示されており、その中に再構成された二次的ビデオ信号ｓｖｓ’の偶数フィールドを小さな画像として表示することが望ましいとき、タイミングおよび制御部６００は、コンチクスト符号信号ＣＣ８を０１に等しく設定する。これにより、メモリ９００の指定された第２の領域（ｓｖｓ’信号の偶数フィールドを含んでいる）が読み出されるときだけ、ＦＳＳ信号が論理“１“となるように条件づけられる。

ビデオ・メモリ９００の残りの領域に貯えられる切り換え信号ＳＳの値は００に設定される。再構成された切り換え信号ＳＳ′が００のとき、−次的ビデオ信号ＰｖＳが受像管９０に送られる。切り換え信号ＳＳの状態１１は本実施例では使われない。

メモリ中の切り換え信号システムのもう１つの実施例において、ビデオ・メモリ９００は３つの領域に分割される。二次的ビデオ信号ＳｖＳの順次に入って来るフィールド（すなわち、奇数、偶数、奇数・・・等）は、循環的な方法すなわちラウントロピン形式でメモリ９００の３つの領域に順次貯えられる。例えば、最初の−回りにおいて、入って来る二次的ビデオ信号ＳｖＳの第１番目の奇数フィールド、第２番目の偶数フィールドおよび第３番目の奇数フィールドがメモリ９００の第１．第２．および第３の領域にそれぞれ貯えられる。第２回の−回りにおいて、第４番目の偶数フィールド、第５番目の奇数フィールドおよび第６番目の偶数フィールドがメモリ９００の第１．第２．第３の領域にそれぞれ貯えられ、以下同様である。

循環型メモリ・システムの利点は、入って来る二次的ビデオ信号ＳｖＳのどのフィールド（すなわち、奇数または偶数）が現在メモリ９００に書き込まれていても、書き込みが終っていない表示用に利用可能な同種（すなわち、奇数または偶数）のもう１つのフィールドが常に存在することである。例えば、第４番目の偶数フィールドがメモリ９００の第１の領域に現在書き込まれており（第２番目の −回りの間）、偶数フィールドが表示用に必要ならば、第１番目の−回りの間にメモリの第２の領域に先に書き込まれた第２番目の偶数フィールドをメモリから読み出し、受像管９０に送ることができる。

テレビジョン受像機のモード（すなわち、ＰＩＦ、ズーム等）に依存して、信号が異なる速度でメモリ９００に書き込まれ、読み出されるから、メモリの所定領域が同時に書き込まれ、読み出される状態を避けることが重要である。この状態は、書き込みおよび読み出し間の交差が生じる時点において表示画像に裂は目を発生させる。

先に述べた循環型のメモリ機能はこの問題を回避する。

循環型のメモリ機能を実現するために、メモリ９００の第１．第２．第３の領域に貯えられる切り換え信号ＳＳは、０１．１０．１１にそれぞれ設定される。メモリ９００の別の場所に貯えられる切り換え信号ＳＳＯ値すなわち状態は００である。タイミングおよび制御部６００はメモリ９００の３つの領域に貯えられるフィールドの情報を得て、交差すなわち画像の切れ目の問題を回避する方法でコンチクスト符号信号ＣＣ８の値を設定する。

本発明のメモリ中の切り換え信号システムは可変の連想機能を有することに注目されたい。再構成された切り換え信号ＳＳ′それ自体は高速の切り換え信号ＦＳＳの状態を決定しない。ＦＳＳ信号の状態は、ビデオ成分処理回路１００のタイミングおよび制御部６００から供給されるコンチクスト符号信号ＣＣ８と共同して再構成された切り換え信号ＳＳ′によって決まる。

第５図の実施例において、マルチプレクサ５０６は２つの入力を有する。１つは、入って来る二次的ビデオ信号の奇数フィールドまたは偶数フィールドのどちらがメモリ９００に貯えられているかに存在して１０または０１のどちらかの２ビット信号であり、もう１つは、ビデオ成分処理回路１００のＩＭＢＵＳ部５０８から供給される２ビット信号である。二次的ビデオ信号ＳＶＳの奇数フィールドがメモリ９００に書き込まれているとき、切り換え信号ＳＳの最下位ビット（ＬＳＢ）を決める結線５１０上のＬ　ＯＷＥ　Ｒ／ＷＲＩ　Ｔ　Ｅ信号は低くなる。

反転回路５１２は結線５１０上の信号を反転させて結線５１４上に切り換え信号ＳＳの最上位ピッ）（ＭＳＢ）を発生し、それによって信号ＳＳの値を１０に設定する。

二次的ビデオ信号ＳＶＳの偶数フィールドがメモリ９００に書き込まれているとき、結線５１０上のＬＯＷＥＲ／ＷＲＩＴＥ信号が高くなり、結線５１４上の信号は低くなり、それによって信号ＳＳは０１に設定される。

先に述べたように、メモリ内の切り換え信号システムの実施例の１．つにおいて、英数字はこの目的のために専用に割り当てられるビデオ・メモリ９００の一部に貯えられる。メモリ９００のこの部分に貯えられる文字に関連づけられる切り換え信号ＳＳは００に設定され、その結果メモリのこの部分が読み出されるとき、これらの文字は表示されない。プログラム源を識別する目的で貯えられたビデオ信号の各フィールド中にこれらの文字を挿入するために、これらの文字はメモリ９００から読み出され、これらの文字と適当な切り換え信号ＳＳ（すなわち、１０または０１）とを合成するために切り換え信号挿入部５００に送られ、それから貯えておくためにメモリに再び送り戻される。このモードにおいて、Ｉ　ＭＢＵＳ部５０８はマルチプレクサ５０６に所望の切り換え信号ＳＳを供給する。

マルチプレクサ５０６は、制御信号に応答し、第１の入力端子が４ビツトのビデオ・データを受け取るように結合される切り換え信号合成回路５０４の第２の入力端子に所望の２ビツトの切り換え信号ＳＳを供給する。合成回路５０４に供給される４ビツトのビデオ・データの形式はその源に依存する。ビデオ・データが入力部４００からのものであるとき、その形式は表１に示されるものである。ビデオ−データがメモリ９００からのものであるとき、その形式は表２に示されるようなものである。

切り換え信号合成回路５０４は、クロック信号（ＦＣ３／ＮまたはＦ　ＣＳ／Ｋ）に応答してラウントロピン形式で一連の状態（この実施例では８）によって繰り返して順序づけされる有限の状態回路である。通常、切り換え信号合成回路５０４は、各状態の情報を得るためのカウンタおよび切り換え信号ＳＳの２ビツトを４ビツトのデータ・ストリームに挿入するだめの組み合わせ論理回路を含んでいる。切り換え信号ＳＳの２ビツトは、表２に示す方法で適当な箇所に挿入される。

ビデオ・メモリ９００の全体を境界色（例えば、青色）で満たすのが望ましい。

このために、切り換え信号挿入部５００には出力マルチプレクサ５１８が設けられ。マルチプレクサ５１８の第１および第２の入力端子は、切り換え信号合成回路５０４およびＩＭＢＵＳ部５０８にそれぞれ結合される。ＩＭＢＵＳ部５０８は、必要なときに所望の境界色を定めるビデオ・データをマルチプレクサ５１８に供給する。マルチプレクサ５１８は、制御信号に応答し、ビデオ・メモリ９００に送るために２つの入力信号の中の適当な１つを選択する。

表２に示す形式の４ビツトのニブルは、６ビツトのメモリ制御信号に応答してビデオ・メモリ９００に書き込まれる。メモリ９００は、個別の入力ボートと出力ボートを有する自己順序づけのデュアルφボートのメモリである。メモリ９００は４ビツト蓄積ロケーシヨンすなわち蓄積セルの格子網として構成される。テレビジョン信号の完全な１フイールド（すなわち約２１８すなわち２６２．１４４個の４ビツト・ニブル）を蓄積するためには、４ビツトの蓄積ロケーションから成る２８　（２５６）行および２１０（１０２４）列が必要である。

この種の適当なメモリについての詳細な説明は、ライリス（Ｗｉｌｌｉｓ）氏により出願番号第００８．７２９号として出願された、“半同期のデータ入力およびデータ出力を有するデュアル・ボートのビデオ・メモリシステム”という名称の米国特許出願において行なわれている。このメモリは、（株）日立製作所により集積回路形式で製造されるモデルＮ（１８Ｍ５３０５１　Ｐである。

書き込みアドレスＷ　Ａおよび読出しＲＡはそれぞれ１３ビツト幅である。１３ビツトの中の上位８ビツト（２８すなわち２５６個の位置）は行アドレスを定める。下位の５ビツト（２５すなわち３２個のブロック）が３２列の中の１ブロツクを指定するアドレスを定める。

ピクチャーインピクチャーのモードにおいて、入って来るビデオ信号ＳＶＳは、低減された速さく例えば、ＦＣ３／ＮおよびＦＨ／Ｎ）でメモリ９００に書き込まれ、一方完全な速さくすなわち、Ｆｅ２およびＦｌｌ）でメモリから読み出される。このため、書込みアドレス信号ＷＡ（すなわち、１３ビツト）の行アドレス成分（すなわち、上位５ビツト）は、垂直同期信号に応答してフィールド毎に一回適当な行アドレスにリセットされ、Ｎ本の水平ライン（もしくは水平同期信号パルス、ここでＮ（２，３・・・）は縮小率である。）毎に一回進められる。

先に述べたように、ＰＩＰのモードにおいてＮは２，３・・・に設定され、ズーム・モードでは１に設定される。書込みアドレス信号ＷＡの列アドレス成分（すなわち、下位８ビツト）は、水平同期信号に応答して水平ライン毎に一回適当な列の値にリセットされ、クロック信号ＦＣ８のＮパルス毎に一回進められる。従って、縮小された大きさの挿入画像（すなわち、サブサンプリングされた二次的ビデオ信号）を表わすディジタル・サンプルが順次のロケーションに貯えられることが分る。行アドレスおよび列アドレスを種々の値にリセットすることができることにより、フィールド−メモリ中に多数の縮小された大きさのフィールド（例えば、２）を貯えることができる。３対１の縮小の場合、連続する３つのピクセルの中の１ピクセルおよび連続する３本の水平ラインの中の１本だけがメモリ９００に貯えられる。

ピクチャーインピクチャのモードにおいて、読出しアドレス信号ＲＡの行アドレス成分は、フィールド毎に適当な開始行アドレスにリセットされ、水平ライン毎に進められる。列アドレス成分は、水平ライン毎に適当な開始列アドレスにリセットされ、クロック・サイクル毎に進められる。これによって、二次的ビデオ信号ＳｖＳは主の画像に同期してメモリ９００から読み出される。

メモリのアドレスとラスターすなわち表示位置との対応関係は開始行アドレスおよび開始列アドレスによって決まる。縮小された同一のビデオ画像の異なる２つのフィールドがフィールド・メモリの異なる２つのロケーションに貯えられると、開始行アドレス値および開始列アドレス値はコンチクスト符号信号ＣＣ８に同期して変えられ、同じ表示領域（例えば、右手下側の隅）に縮小された連続するフィールドが見られる。

ズーム・モードの場合、入って来るビデオ信号ＳｖＳは完全な速さく例えば、Ｆｅ２．ＦＩＩ）でメモリ９００に貯えられるが、低減された速さく例えば、ＦＣ８／Ｋ。

ＦＨ／Ｋ）でメモリから読み出される。ここで、Ｋは拡大係数である。このために、書込みアドレス信号ＷＡの行アドレス成分はフィールド毎にリセットされ、ライン毎に進められる。書込みアドレス信号ＷＡの列アドレス成分はライン毎にリセットされ、クロック・サイクル毎に進められる。

ズーム・モードにおいて、読出しアドレス信号ＲＡの行アドレス成分はフィールド毎に適当な開始行アドレスにリセットされるが、Ｋ水平ライン毎に一回進められる。

列アドレス成分はライン毎に適当な初期列アドレスにリセットされ、Ｋクロック・サイクル毎に進められる。これによって、ズーム・モードでは各ピクセルおよび各ラインがメモリ９００の出力側においてに回繰り返される。

ズーミングされた表示領域の左手上部の隅は開始行アドレスおよび開始列アドレスによって決まる。

先に述べたように、ビデオ・メモリ９００の自己順序づけ機能によりメモリに書き込まれる各サンプルとメモリから読み出される各サンプルと同時に書込みアドレスおよび読出しアドレスを供給する必要がない。その代り、書込みアドレスＷＡおよび読出しアドレスＲＡは同期が必要なときだけ初期化される。順次のアドレスはメモリ９００内において最後に受け取られたアドレスから始まって自動的に発生される。

先に述べたように、ＰＩＰモードおよびズーム・モードにおいて、情報は低減された速さく例えば、ＹＰｃｓ／Ｎ、Ｆ／ＮおよびＦＣ９／に、ＦＨ／Ｋ）でメモリ９００に書き込まれ、それから読み出される。これが達成される手段は次の信号を使用することによる。

・ＣＧＷ、クロック・ゲート書込み、・ＷＥ、書込みエネイブル、・ＣＧＲ，クロック・ゲート読出し、ＰＩＦモードにおいて、Ｎ番目のサンプル毎に順次のメモリ・ロケーションに貯えるために、クロック・ゲート書込み信号ＣＧＷはＮクロック・パルス集に一回高くなるように条件づけられる。Ｎ番目のライン毎にメモリ９００に書き込み、中間の（Ｎ−１）、本のラインを飛ばすために、クロック・ゲート書込み信号ＣＧＷはＮ本のラインの中の（Ｎ−１）本のライン毎に論理“０″の状態になるように条件づけられる。書込みエネイブル信号ＷＥは高いままである。

縮小された同じビデオ画像がフィールド・メモリの異なる２つのロケーションに貯えられる場合、書込みエネイブル信号ＷＥは、フィールド・メモリの第１の指定領域に奇数フィールド、その第２の指定領域に偶数フィールドを貯えるために使われる。

ズームのモードにおいて、すべてのサンプルをに回繰り返すために、クロック・ゲート読出し信号ＣＧＲはに個のクロック・パルス毎に一回高くなるように条件づけられる。すべてのラインをに回繰り返すために、各行アドレスはに本のラインについて一定に保持される。

第６図は、メモリ９００の書込みおよび読出し動作のタイミングを制御するための各種の制御信号（例えば、ＷＡ、ＣＧＷ、ＷＥ、ＲＡ、ＣＧＲ等）を発生するタイミングおよび制御部６００を示す。タイミングおよび制御部６００は入力タイミング・ブロック６０２、出力タイミング・ブロック６０４、および直列アドレス・インターフェース・ブロック６０６から成る。

入力タイミング・ブロック６０２は、メモリ９００の同期のために必要とされるとき行アドレスおよび列アドレスをリセットするために使われる垂直および水平のリセット信号ＶＲ８ＴとＨＲ８Ｔを受け取るように結合される。入って来る二次的ビデオ信号ＳｖＳがメモリ９００に貯えられるとき、二次的ビデオ信号の垂直同期信号成分ｖｓｓ　およびＨＲ３ＴＦ信号（Ｆｅ２のクロックと整合のとれている二次的ビデオ信号の最初のサンプルを示す）は、入力タイミング・ブロック６０２により垂直および水平のリセット信号ＶＲ３ＴおよびＨＲ３Ｔとしてそれぞれ使われる。

メモリ９００からのビデオ・データが表示偏向信号に同期してメモリ９００に再送され戻されているとき（例えば、データの１ブロツクを別のロケーションに写すために）、−次的ビデオ信号ＰＶＳの垂直同期信号成分ＶＳＳ　およびＨＲ３Ｔ、信号（メモリから読み出されるビデオ信号の中のＦＣＳクロックと整合のとれている最初のサンプルを示す）は、入力タイミング・ブロック６０２によりＶＲ８ＴおよびＨＲ３Ｔ信号としてそれぞれ使われる。マルチプレクサ６０８および６１０は、各制御信号に応答し、適当な垂直および水平のリセット信号ＶＲ３ＴおよびＨＲ３Ｔを選択する。

入力タイミング・ブロック６０２は、直列アドレス・インターフェース・ブロック６０６に供給される１ビツトの書込み要求信号ＷＲを発生し、書込みアドレス信号ＷＡを更新する。同様に、出力タイミング・ブロック６０４は、読出し要求信号ＲＲを直列アドレス・インターフェース６０６に供給する。

入力タイミング・ブロック６０２からの書込みアドレス信号ＷＡおよび書込み要求信号ＷＲは直列アドレス・インターフェース・ブロック６０６に送られる。クロック・ゲート書込み信号ＣＧＷおよび書込みエネイブル信号ＷＥは、直列アドレス・インターフェース・ブロック６０６の３ビツト出力と直接合成される。

出力タイミング・ブロック６０４は、−次的ビデオ信号ＰｖＳの垂直および水平の同期信号成分ＶＳＳ、およびＨ８５Ｄに応答し、読出しアドレス信号ＲＡ、クロック・ゲート読出し信号ＣＧＲ，読出し要求信号ＲＲを発生ずる。読出しアトｌメス信号ＲＡおよび読出し要求信号ＲＲは直列アドレス・インターフェース・ブロック６０６に送られる。出力タイミング・ブロック６０４からのクロック・ゲート読出しＣＧＲは直列アドレス・インク−フェース・ブロック６０６の３ビツト出力と直接合成される。

書込みアドレス、読出しアドレス、書込み要求、読出し要求を受け取るように結合される直列アドレス・インターフェース・ブロック６０６は、３つの１ビット信号を発生する。

・ＳＡＳ、アドレス・クロック信号・ＳＡＤ、直列アドレス信号・ＴＡＳ、アドレス転送信号基本的に、ＳＡＳはメモリ９００への直列アドレス・データの転送速度を制御するゲート制御されたクロック信号である。ＳＡＤは、１３ビツトの書込みアドレス信号、１３ビツトの読出しアドレス信号、および６ビツトの制御情報（すなわち、フラグ等）から成る３２ビツトのパケットで構成される。ＴＡＳ信号は、それが低くなるとき３２ビツトのデータの実際の転送に影響を与える。

直列アドレス転送ブロック６０６の３ビツト出力は、３つの１ビット信号ＣＧＷ、ＷＥおよびＣＧＲと合成され、６ビツトのメモリ制御信号ＭＣＬを定める。各種のメモリ制御信号についての更に詳しい説明は、ライリス（Ｗｉ　ｌ　Ｉ　ｉ　ｓ）氏により出願番号第００８，７２９号として出願された前記の米国特許出願を参照されたい。

第７図は、ＲＧＢマトリックス７０および複合信号エンコーダ７２に供給するために、メモリ９００からの４ビツトのビデオ・データをアナログのＹ’　、Ｕ’ 　およびＵ′の信号に変換する出力部７００である。先に述べたように、Ｋは拡大率であり、ズーム・モードにおいて２゜３．４・・・に設定される。ＰＩＰモードでは、Ｋは１に設定される。

表２に示される形式を有し、ＦＣ８／にの周波数で発生す′る４ビツトのビデオ・データの上位３ビツトは、縦続接続され、両方ともＦＣ８／にのクロック信号で駆動される一対のラッチ７０２および７０４に供給される。

第１のラッチ７０２は、データとＦＣ３／にのクロック信号とを同期化させる。

ラッチ７０４の入力における上位３ビツトは、その出力における下位３ビツトと合成され６ビツトのルマ・サンプルＹを発生する。

６ビツトのルマ・サンプルＹは各段６ビツトで１６段のシフトレジスタ７０６に供給される。１６段のシフトレジスタ７０６は、ＦＯ８／２にのクロック信号に応答し、入って来るルマ・サンプルＹが関連するＵ′およびＶ′サンプルと整合がとれるようにルマ・サンプルＹを遅延させる。

マルチプレクサ７０８は、出力タイミング・ブロック６０４からの複合ブランキング信号に応答し、所望の黒レベルをルマ信号Ｙ′に挿入する。Ｄ／Ａ変換器７１０は、ＦＣ８／２のクロック信号に応答してアナログのルマ信号Ｙ′を発生する。

メモリ９００からの４ビツトのビデオ・データの最下位ビットは、ＦＣ３／にのクロック信号で駆動される８段のシフトレジスタ（直列人力−並列出力）７１２に供給される。８ビツトのシフトレジスタ７１２は８ビツトのサンプルを出力に発生する。８ビツトの中の下位２ビツトは再構成された切り換え信号ＳＳ′を表わす。

シフトレジスタ７１２からの８ビツトの中の上位６ビツトは、交互の形式で６ビツトのＵおよび■の信号を表わす。ラッチ７１４は６ビツトのＵと■のサンプルを結集させる。一対のラッチ７１６および７１８はＵ′　とＵ′のサンプルをそれぞれ分離する。

ラッチ７１６および７１８の出力は各補間器７２０および７２２に供給される。

補間器７２０および７２２は、追加のサンプルを発生させることによりＵ′およびＶ′倍信号おける急な階段を平らにする。マルチプレクサ７２４および７２６は、複合ブランキング信号に応答してＵ′およびｖ′信号中に所望の黒レベルを挿入する。Ｄ／Ａ変換器７２８および７３０はアナログのＵ′およびＶ′倍信号発生する。

第８図は、ビデオ成分処理回路１００の出力部７００の一部であるデコーダ８００を示す。デコーダ８００は、第７図の出力部７００から再構成された切り換え信号ＳＳ′を受け取り、タイミングおよび制御部６００からコンチクスト符号信号ＣＣ８を受け取る。デコーダ８００の出力はビデオ・出力スイッチ８０に供給される１ビツトの高速の切り換え信号ＦＳＳである。先に説明したような方法で、出力スイッチ８０は、ＦＳＳ信号に応答し一次的ビデオ信号ＰＶＳおよび再構成された二次的ビデオ信号ｓｖｓ’間の切り換えを行い、大きな主の画像中に小さな挿入画像を定める。

２ビツトの切り換え信号ＳＳ′は、入って来るＳＳ′サンプルをＦ　ＣＳ／８　Ｋのクロック信号と整合させるラッチ８０４に供給される。切り換え信号ＳＳ′ およびコンチクスト符号信号ＣＣ８の最上位ビットおよび最下位ビットは、一対のアンドゲート８０６およびおよび８０８の第１および第２の入力端子にそれぞれ供給される。

アンドゲート８０６および８０８の出力はオアゲート８１０に供給される。オアゲート８１０の出力はＦＳＳ信号である。

２つのアンドゲート８０６と８０８およびオアゲート８１０への入力、それらの各出力は次の表５のように要約される。

以下余白（ａ）ＳＳ’およびＣＣ８が１１に等しい場合は除外しである。

（ｂ）オアゲート８１０の出力は１ビツトのＦＳＳ信号である。

２つの信号ＳＳ′とＣＣ８の各最上位ビットおよび最下位ビットおよび最下位ビット間に一致（例えば、表５の番号１および番号４）があると、オアゲート８１０の出力ＦＳＳは論理“１”である。さもなければ、オアゲートｓｉｏの出力ＦＳＳは論理“０”である。

オアゲート８１０の出力ＦＳＳは、ＦＳＳ信号と関連のあるＹ’　、Ｕ’　、Ｖ ’の信号とを整合させるために、縦続接続された一対のラッチ８１２と８１４およびプログラム可能な遅延要素８１６に供給される。プログラム可能な遅延要素８１６の出力はビデオ出力スイッチ８０に送られる。

特表千３−５００９５１（１５）補正書の翻訳文提出書（特許法第１８４条の８）平成２年４月２７日特許庁長官　吉　１）文　毅　殿１　特許出願の表示ＰＣＴ／ＵＳ８８１０３０１８２　発明の名称メモリ内に切り換え信号を有するテレビジョン受像機３　特許出願人住所　アメリカ合衆国ニュージャージ州　０８５４０プリンストン　インデベンデンス・ウェイ　２名称　アールシーニー　ライセンシング　コーポレーション４　代理人郵便番号　１００住所　東京都千代田区内幸町二丁目１番１号飯野ビル　３３６号室１９８９年９月２２日６　添付書類の目録７　補正の対象出願翻訳文の請求の範囲８　補正の内容１、出願翻訳文の請求の範囲第１項から第１３項を補正書の翻訳文の請求の範囲第１項から第１２項に減縮する。その内容は、（１）出願翻訳文の請求の範囲第１項、第２項、第３項、第４項、および第５項を補正し、それぞれの項を補正書の翻訳文の請求の範囲第１項、第２項、第３項、第４項および第５項に置換える。

（２）出願翻訳文の請求の範囲第６項を削除する。

（３）出願翻訳文の請求の範囲第７項および第８項を補正し、それぞれの項を補正書の翻訳文の請求の範囲第６項および第７項に置換える。

（４）出願翻訳文の請求の範囲第９項および第１０項の内容は変わらないが、それぞれの項を補正書の翻訳文の請求の範囲第８項および第９項に置換える。

（５）出願翻訳文の請求の範囲第１１項、第１２項および第１３項を補正し、それぞれの項を補正書の翻訳文の請求の範囲第１０項、第１１項および第１２項に置換える。

請求の範囲１、第１のビデオ信号ＦＶＳの源と、第２のビデオ信号ＳＶＳの源と、前記第２のビデオ信号を受け取るように結合され、且つ周波数ｆｃｓのクロック信号ＦＣ３に応答し、前記クロック信号に同期して生じるｍ　（ｍは１より大きい正の整数）ビットでディジタルの第２のビデオ信号サンプルを発生するサンプリング手段を含む手段と、ｎ　（ｎは１より大きい正の整数）ビットの切り換え信号ＳＳの源（６０，５０８）と、前記ｎビットの切り換え信号のビットと前記サンプリングされた第２のビデオ信号の所定のサンプルとを連結し、前記クロック信号に同期して生じるサンプルから成るディジタルの合成信号を形成する手段（５００）と、前記クロック信号に応答し、前記サンプリングされた合成信号を貯え、且つ前記クロック信号に同期してその出力端子に前記サンプリングされた合成信号を供給するメモリ手段（９００）を含んでいる手段と、前記サンプリングされた合成信号を受け取るように結合され、且つ前記クロック信号に応答し、前記第２のビデオ信号および前記ｎビットの切り換え信号を再構成する手段（７０２，７１２）と、コンチクスト符号信号ＣＣ８の源（６０４）と、前記再構成された切り換え信号（以下、ｓｓ’）を受け取るように結合され、且つ前記コンチクスト符号信号ＣＣ８に応答し、前記再構成された切り換え信号が前記コンテント符号信号に一致するとき第１の状態をとり、そうでないとき第２の状態をとる高速の切り換え信号ＦＳＳを前記クロック信号に同期して発生するデコーディング手段（８００）と、前記第１のビデオ信号ＦＶＳと前記再構成された第２のビデオ信号（以下、ＳｖＳ′）を受け取るように結合され、且つ前記高速の切り換え信号ＦＳＳに応答し、前記高速の切り換え信号ＦＳＳがそれぞれ前記第１の状態と前記第２の状態にあるとき、前記第１のビデオ信号Ｆ■Ｓと前記再構成された第２のビデオ信号ｓｖｓ’をその出力端子に発生する切り換え手段（８０）とを含むことを特徴とするテレビジョン（Ｔ　Ｖ）信号処理システム。

２、前記第２のビデオ信号ＳｖＳは、奇数フィールドと偶数フィールドとから成るインターレースしたビデオ信号であり、前記第２のビデオ信号ＳＶＳの奇数フィールドと偶数フィールドをそれぞれ貯える２つの領域を前記メモリが含んでおり、前記メモリの前記２つの領域に貯えられる前記切り換え信号ＳＳが前記切り換え手段の出力端子に供給される前記第２のビデオ信号の前記奇数および偶数のフィールドをそれぞれ表わし、前記メモリの別の領域に貯えられる切り換え信号ＳＳが前記メモリから前記切り換え手段の出力端子への前記再構成された第２のビデオ信号の非通過を表わすことを特徴とする請求項１に記載のシステム。

３、前記第２のビデオ信号ＳＶＳがルマ信号Ｙと一対の色差信号Ｕおよび■を含んでおり、前記サンプリング手段を含む前記手段が、前記第２のビデオ信号を受け取るように結合され、Ｙ　ｏ　、　Ｕ　ｏ　１Ｙ　ｔ、Ｕｏ１Ｙ２、Ｕ　ｏ　１Ｙ３、Ｕ　ｏ　、　Ｙ　４、Ｖ　ｏ　、　Ｙ　５．　Ｖ　ｏ　、　Ｙ　ｓ、ＶｏＸＹ７、Ｖ　ｏ　、　Ｙ　ｓ、Ｕ　１−（下付きの添字０．１．２・・・はサンプル番号を表わす）なるシーケンスを有するｍビットのディジタル・サンプル（サンプルはクロック周波数ＦＣ３で生じる）のストリームを発生する手段を含んでいることを特徴とする請求項２に記載のシステム。

４、前記サンプリング手段を含んでいる前記手段が、更に、前記ｍビットの第２のビデオ信号サンプルを受け取るように結合され、（ｍ／２）＋Ｂ　（Ｂはｍより小さい整数）ビットのビデオ信号ニブルのストリームを発生する手段を含んでおり、前記ｍビットのルマ・サンプルに応答し、前記の周波数ｆｃｓより低い第１のサブサンプリング周波数でｍビットのルマ・サンプルを発生する第１の抜き取り手段と、前記サブサンプリングされたルマ・サンプルに応答し、前記第１のサブサンプリング周波数のＲ（Ｒは整数）倍で生じるｍ　／　Ｒビットのルマ・サンプル（連続する２個のｍ　／　Ｒビットのルマ・サンプルは前記サブサンプリングされたルマ・サンプルの互いに排他的なｍ／Ｒの隣接ビットを有する）のシーケンスを発生する手段と、前記ｍビットとＵおよび■の色差サンプルに応答し、前記第１のサブサンプリング周波数より低い第２のサブサンプリング周波数で生じるｍビットで交互のＵと■の色差サンプル・シーケンスを発生する第２の抜き取り手段と、前記ｍビットのサブサンプリングされた色差サンプルの互いに排他的なりビットを前記ｍ　／　Ｒビットのルマ・サンプルの連続サンプルに連結させ、（ｍ／Ｒ）　十Ｂビットのニブル・シーケンスを発生する手段とを含み、前記ニブルの中の規則的に生じる所定のニブルが前記ｍ／Ｒビットのルマ・サンプルに連結された前記色差サンプルのビットを含まないことを特徴とする請求項３に記載のシステム。

５、連結するための前記手段が、前記ｎビットの切り換え信号と前記（ｍ＋Ｒ）＋Ｂｎビットニブル・シーケンスに応答し、前記ｎビットの切り換え信号のビットを、前記色差サンプルのビットを含まない前記ニブルの中の前記所定のニブルのｍ　／　Ｒビットのルマ・サンプルに連結する手段を含んでいることを特徴とする請求項４に記載のシステム。

６、再構成されたｍビットのルマ信号Ｙ　／、再構成された一対のｍビットの色差信号Ｕ′とＶ′および再構成されたｎビットの切り換え信号ＳＳ′を発生するために、前記再構成手段が前記クロック信号に同期して生じる前記（ｍ／Ｒ）＋Ｂｎビットニブルを受け取ることを特徴とする請求項５に記載のシステム。

７、前記再構成手段が、更に、前記再構成されたｍビ・シトのディジタルのルマとクロック差信号Ｙ′、Ｕ′およびＶ′を受け取るように結合され、且つ前記色信号に応答し、再構成されたアナログのルマ信号と色差信号を発生する手段を含んでいることを特徴とする請求項６に記載のシステム。

８、前記再構成手段が、更に、前記再構成されたアナログのルマ信号と色差信号を受け取るように結合され、前記切り換え手段に供給される前記第２のビデオ信号を表わす再構成されたベースバンドの複合ビデオ信号ＳｖＳ′を発生するエンコーディング手段を含んでいることを特徴とする請求項７に記載のシステム。

９、前記第２のビデオ信号ＳＶＳが交番の奇数フィールドと偶数フィールドから成るインターレースしたビデオ信号であって、前記第２のビデオ信号ＳｖＳの連続する入来フィールドを循環またはラウントロピン形式で貯えるための少なくとも３つの領域を前記メモリが備えており、前記少なくとも３つの領域に貯えられる前記切り換え信号ＳＳは前記切り換え信号の幾つかの状態の中の各１つに固定的に割り当てられ、前記メモリ内の別の場所に貯えられる前記切り換え信号ＳＳは前記切り換え信号の更に別の状態に固定的に割り当てられることを特徴とする請求項１に記載のシステム。

１０、　ルマ信号成分Ｙと一対の色差信号Ｕ（ａｄ）およびＶを有するビデオ信号の源と、クロック信号の源と、前記ビデオ信号成分Ｙ、ＵおよびＶを受け取るように結合され、且つ前記クロック信号に応答し、ＹＵＯゝ　０ゝＹＵＹＵＹＵＹＶＹ１）　０旭　２’　Ｏ’　３’　Ｏ’　４’　０’５”　Ｏ”　６”　Ｏ”　７ ”　０’　”８”　１’　Ｙ９’Ｕ］、・・・（下付きの添字０．１．２、・・・はサンプル番号を表わす）のシーケンスを取り、前記クロック信号に同期して生じる６ビツトのディジタル・サンプル（サンプルはクロック周波数ＣＫで生じる）のストリームを発生するサンプリング手段と、前記ＣＫの周波数で前記６ビツトのサンプルを受け取るように結合され、ＣＫ／Ｎ　（Ｎは１より大きいか１に等しい整数である）の周波数で生じる４ビツトのディジタル・ニブルのストリームを発生する手段と、前記６ビツトのＹ成分サンプルに応答し、周波数ＣＫ／２Ｎで生じる６ビツトのＹ成分サンプルを発生する第１の抜き取り手段と、前記６ビツトのＵおよびＶの成分サンプルに応答し、周波数ＣＫ／８Ｎで生じる６ビツトのＵとＶの成分サンプルの交番シーケンスを発生する第２の抜き取り手段と、前記第１の抜き取り手段に結合され、且つ周波数ＣＫ／２Ｎで生じる６ビツトのＹ成分サンプルに応答し、周波数ＣＫ／Ｎで生じる３ビツトのＹ成分サンプル、ＣＫ／２Ｎの周波数で生じる前記６ビツトのＹ成分サンプルのそれぞれ上位３ビツトと下位３ビツトを含む周波数ＣＫ／Ｎで生じる交番３ビツトのサンプルのシーケンスを発生する手段と、前記３ビツトのＹ成分サンプルとＣＫ／８Ｎの周波数で生じる前記６ビツトのＵおよび■の成分サンプルとに応答し、前記ＵおよびＶのサンプルを前記Ｙ成分サンプルに交互に連結して４ビツトのニブル・シーケンスを発生する手段とを含み、それぞれ６ビツトのＵまたはＶサンプルの互いに排他的な単一ビットが連続する６つの３ビツトＹサンプルに連結され、連続する６つの連結サンプルの各グループ間における３ビツトＹサンプルの中の所定サンプルが連結されたＵまたはＶのビットを含まず、前記４ビツトのニブルを貯えるためのメモリ手段を含んでいることを特徴とするテレビジョン（Ｔ　Ｖ）信号処理システム。

１１．２ビツトのディジタル・サンプル形式の切り換え信号の源と、前記４ビツトのニブルおよび前記２ビツトの切り換え信号サンプルを受け取るように結合され、且つＣＫ／Ｎのクロック信号に応答し、前記２ビツトの切り換え信号サンプルの各単一ビットと３ビツトＹサンプルの中の前記所定のサンプルとを連結する手段を含んでいることを特徴とする請求項１０に記載のシステム。

＋２．前記クロック信号に同期して生じる１ビツトの切り換え信号の源と、前記４ビツトのニブルと前記１ビツトの切り換え信号を受け取るように結合され、且つＣＫ／Ｎのクロック信号に応答し、前記１ビツトの切り換え信号サンプルの各々を３ビツトＹサンプルの中の複数の前記所定のものに連結する手段とを含んでいることを特徴とする請求項１０に記載のシステム。

国際調査報告＋１′＋ｊ判＋−ロー＾””””　’＝　ＰＣＴ／ＵＳ　８８１０３０１Ｂ国際調査報告ＰＣＴ／ＬＩ５８８１０３０１８

Claims

【特許請求の範囲】

１．第１のビデオ信号ＦＶＳの源（２２）と、第２のビデオ信号ＳＶＳの源（２４）と、前記第２のビデオ信号を受け取るように結合され、クロック信号ＦＣＳに応答するサンプリング手段を含み、前記クロック信号に同期して生じるｍ（ｍは１より大きい正の整数）ビットのディジタルの第２のビデオ信号を発生する手段と、前記クロック信号に同期して生じるｎ（ｎは１より大きい正の整数）ビットのディジタルの切り換え信号サンプルのストリーム形式の切り換え信号ＳＳの源（６０、５０８）と、前記サンプリングされた第２のビデオ信号と前記サンプリングされた切り換え信号とを合成し、前記クロック信号に同期して生じるサンプルから成る合成ディジタル信号を形成する手段（５００）と、前記クロック信号に応答し、前記クロック信号に同期して、前記合成されたサンプル信号を貯え、その出力端子に前記合成されたサンプル信号を発生するメモリ手段（９００）を含む手段と、前記合成サンプル信号を受け取るように結合され、前記クロック信号に応答し、前記第２のビデオ信号および前記切り換え信号を再構成する手段（７０２、７１２）と、コンテクスト符号信号ＣＣＳの源（６０４）と、前記再構成された切り換え信号（以下、ＳＳ′）を受け取るように結合され、前記コンテクスト符号信号ＣＣＳに応答し、前記クロック信号に同期して高速の切り換え信号ＦＳＳを発生するデコーディング手段（８００）と、前記第１のビデオ信号ＦＶＳおよび前記再構成された第２のビデオ信号（以下、ＳＶＳ′）を受け取るように結合され、前記高速の切り換え信号ＦＳＳに応答し、前記高速の切り換え信号ＦＳＳがそれぞれ第１の状態および第２の状態にあるとき、その出力端子に前記第１のビデオ信号ＦＶＳと前記再構成された第２のビデオ信号ＳＶＳ′を発生する切り換え手段（８０）とを含む、テレビジョン信号処理システム。
２．前記第２のビデオ信号ＳＶＳが奇数フィールドと偶数フィールドから成るインターレースしたビデオ信号であり、前記第２のビデオ信号ＳＶＳの奇数フィールドと偶数フィールドをそれぞれ貯える２つの領域がメモリに設けられ、前記メモリの前記２つの領域に貯えられる前記切り換え信号ＳＳが前記切り換え手段の出力端子に供給される前記第２のビデオ信号の前記奇数フィールドと偶数フィールドをそれぞれ表わし、前記メモリの残りの領域に貯えられる前記切り換え信号ＳＳは前記再構成された第２のビデオ信号の前記メモリから前記切り換え手段の出力端子への非通過を表わすことを特徴とする請求項１に記載のシステム。
３．前記第２のビデオ信号ＳＶＳがルマ信号Ｙと一対の色差信号ＵおよびＶとから成り、前記サンプリング手段を含んでいる手段が、前記第２のビデオ信号ＳＶＳを受け取るように結合され、Ｙ０、Ｕ０、Ｙ１、Ｕ０、Ｙ２、Ｕ０、Ｙ３、Ｕ０、Ｙ４、Ｖ０、Ｙ５、Ｖ０、Ｙ６、Ｙ７、Ｖ０、Ｙ８、Ｕ１（添字０、１、２ …はサンプル番号を表わし、サンプルはクロック周波数ＦＣＳで生じる）なるシーケンスを有する６ビットのディジタル・サンプルのストリームを発生する手段を含むことを特徴とする請求項２に記載のシステム。
４．前記サンプリング手段を含む手段が、更に、前記６ビットの第２のビデオ信号サンプルを受け取るように結合され、ＦＣＳ／Ｎ（Ｎはサンプル減少すなわち抜き取り率を表わす整数である）の周波数で生じ、次の形式をとる４ビットのビデオ信号ニブルのストリームを発生する手段を含んでいることを特徴とする請求項３に記載のシステム。 ▲数式、化学式、表等があります▼ ・下付きの添字０，Ｎ，２Ｎ…はサンプル番号を表わし、・括弧内の数字０，１，２…は６ビットのサンプルのピット番号を表わし、・Ｘは２ビットの切り換え信号ＳＳの２ビットの中の１つについての空白スペースを表わす。
５．前記切り換え信号が２ビットの信号であって、合成手段が前記４ビットの第２のビデオ信号ニブルおよび前記２ビットの切り換え信号ＳＳを受け取るように結合され、ＦＳＣ／Ｎの周波数のクロック信号に応答し、ＦＣＳ／Ｎの周波数で生じ、次の形式をとる４ビット合成信号ニブルのシーケンスを発生することを特徴とする請求項４に記載のシステム。 ▲数式、化学式、表等があります▼ ・ここで下付き添字０，Ｎ，２Ｎ…はサンプル番号を表わし、・括弧内の数字０，１，２…はビット番号を表わす。
６．メモリ手段が４ビットの記憶セルすなわち記憶場所から成る行と列を含むことを特徴とする請求項５に記載のシステム。
７．再構成手段が前記クロック信号に同期して生じる前記４ビットの合成信号サンプルを受け取り、再構成された６ビットのルマ信号Ｙ′、再構成された６ビットの一対の色差信号Ｕ′およびＶ′と再構成された２ビットの切り換え信号ＳＳ ′を発生することを特徴とする請求項６に記載のシステム。
８．再構成手段が、更に、前記再構成された６ビットのルマ信号、色差信号Ｙ′ 、Ｕ′およびＶ′を受け取るように結合され、前記クロック信号に応答し、再構成されたアナログのルマ信号と色差信号を発生する手段を含んでいることを特徴とする請求項７に記載のシステム。
９．再構成手段が、更に、前記再構成されたアナログのルマ信号と色差信号を受け取るように結合され、前記切り換え手段に供給される前記第２のビデオ信号を表わす再構成されたベースバンドの複合ビデオ信号ＳＶＳ′を発生するエンコーディング手段を含んでいることを特徴とする請求項８に記載のシステム。
１０．前記第２のビデオ信号ＳＶＳが交番の奇数フィールドと偶数フィールドから成るインターレースしたビデオ信号であって、前記第２のビデオ信号ＳＶＳの連続する入来フィールドを循環またはラウンドロビン形式で貯えるための少なくとも３つの領域を前記メモリが備えており、前記少なくとも３つの領域に貯えられる前記切り換え信号ＳＳは前記切り換え信号の幾つかの状態の中の各１つに固定的に割り当てられ、前記メモリ内の別の場所に貯えられる前記切り換え信号ＳＳは前記切り換え信号の更に別の状態に固定的に割り当てられることを特徴とする請求項１に記載のシステム。
１１．ルマ信号成分Ｙおよび一対の色差信号成分ＵとＶを有するビデオ信号源と、クロック信号源とを含んでおり、前記ビデオ信号成分Ｙ、Ｕ、およびＶを受け取るように結合され、前記クロック信号に応答し、前記クロック信号に同期して生じ、Ｙ０、Ｕ０、Ｙ１、Ｕ０、Ｙ２、Ｕ０、Ｙ３、Ｕ０、Ｙ４、Ｖ０、Ｙ５、Ｖ０、Ｙ６、Ｖ０、Ｙ７、Ｖ０、Ｙ８、Ｕ１、Ｙ９、Ｕ１…（下付き添字０、１、２…はサンプル番号を表わし、サンプルはクロック周波数ＣＫで生ずる）のシーケンスを有する６ビットのディジタル・サンプルのストリームを発生するサンプリング手段と、前記ＣＫの周波数で前記６ビットのサンプルを受け取るように結合され、ＣＫ／Ｎ（Ｎは１より大きいか１に等しい整数）の周波数で生じる４ビットのディジタル・ニブルのストリームを発生する手段とを含み、前記４ビットのニブルが次の形式を取るテレビジョン信号処理システム。 ▲数式、化学式、表等があります▼ ・下付き添字０，Ｎ，２Ｎ…はサンプル番号を表わし、・括弧内の数字０，１，２…は６ビット・サンプルのビット番号を表わし、・Ｘは空白スペースを表わし、・メモリ手段は４ビットの記憶セルを有し前記クロック信号に応答して前記ＣＫ／Ｎの周波数で前記４ビットのニブルを貯える。
１２．前記クロック信号に同期して生じる２ビットのディジタル・サンプルのストリーム形式の切り換え信号源と、前記４ビットのニブルと前記２ビットの切り換え信号サンプルを受け取るように結合され、ＣＫ／Ｎのクロック信号に応答し、前記ＣＫ／Ｎの周波数で生じ且つ次の形式を取る４ビットの合成信号ニブルのシーケンスを発生する手段を更に含むことを特徴とする請求項１１に記載のシステム。 ▲数式、化学式、表等があります▼ ・下付きの添字０，Ｎ，２Ｎ…はサンプル番号を表わし、・括弧内の数字０，１，２…はビット番号を表わす。
１３．前記クロック信号に同期して生じる１ビットの切り換え信号源と、前記４ビットのニブルと前記１ビットの切り換え信号を受け取るように結合され、ＣＫ／Ｎのクロック信号に応答し、前記ＣＫ／Ｎの周波数で生じ、次の形式を取る４ビットの合成信号ニブルのシーケンスを発生する手段を更に含むことを特徴とする請求項１１に記載のシステム。 ▲数式、化学式、表等があります▼ ・下付きの添字０，Ｎ，２Ｎ…はサンプル番号を表わし、・括弧内の数字０．１，２…はビット数を表わし、・Ｙは前記１ビットの切り換え信号用に取ってあるスペースを表わす。