JPS6026350B2

JPS6026350B2 - 複数画像画面合成装置

Info

Publication number: JPS6026350B2
Application number: JP5778178A
Authority: JP
Inventors: 和雄樫木; 振武香山
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1978-05-15
Filing date: 1978-05-15
Publication date: 1985-06-22
Also published as: JPS54148426A

Description

【発明の詳細な説明】本発明はテレビジョン画像信号の同期処理装置に関し、
特に非同期の複数の画像信号を縦割りに画面合成する複
数画像画面合成装置に関する。

従来、この種の非同期画像２入力信号画面合成装鷹は第
１図の系統図に示すように、互いに非同期の２入力信号
１，１′のそれぞれを垂直及び水平方向共議出しタイミ
ング基準信号１９に同期化するためのフレーム・シンク
ロナイザ装置２９，２９′の合計２台と、ミックスアン
ドキー増幅器装置３０より構成されていた。すなわち、
入力テレビジョン画像信号はビデオ信号入力端子１に入
り、入力側ローバスフイルタ２で入力信号中の５．３９
ＭＨＺ以上の周波数成分は帯城制限されてからアナログ
デジタル（Ａ／Ｄ）コンバータ４で周波数１０．７ＭＨ
ＺでサンプリングされＰＣＭパラレルｎ（＝８）ビット
データ５に変換される。さらに入力信号のカラーバース
トに同期した誓込クロツクパルス１２が警込クロツク発
生器１１で作られさらに、入力信号の同期信号に同期し
た書込アドレス信号１４が書込アドレス発生器１３で作
られる。そしてパラレルｎビットデータ５の１フレーム
期間の情報は約２．４メガ・ビットの容量のェラステイ
ツク・デジタルメモリ６にそれぞれ書込アドレス信号１
４によって決められた場所に青込まれる。一方論出しタ
イミング基準信号（カラーブラック信号）１９のカラー
バーストに同期した議出しクロックパルス１２′が講出
しクロツク発生器１１′で作られ、議出しタイミング基
準信号１９の同期信号に同期した講出しアドレス信号１
４′が議出しアドレス発生器１３′で作られる。

そしてこれら議出しアドレス信号と議出しクロツクによ
りメモリ６内のＰＣＭデータが鈴出されＤ／Ａコンバー
タ８でＰＡＭ信号に変換され、出力側ローパスフイルタ
２′で５．３９ＭＨＺ以上のスプリアスを除去すること
により、読出しタイミング基準信号に同期した、すなわ
ち同期変換されたテレビジョン信号１０が得られる。さ
て、書込みアドレス発生器１３では、入力信号１から水
平同期（Ｈ）パルス２１がＨパルス分離器２０で作られ
、さらに垂直周期（Ｖ）パルス２５がＶパルス分離器２
４で作られる。

そしてＨパルス２１と書込みクロツクパルス１２から、
Ｈアドレス・カウンタ２２で、Ｈアドレス信号２３が毎
日ごとに交互に０〜２２７又は０〜２２６になるように
作られる。また、Ｖパルス２５とＨパルス２１とからに
よってＶアドレスカウンタ２６で、Ｖアドレス信号２７
が０〜２６２又は０〜２６１になるように作られる。

Ｈアドレス信号２３とＶアドレス信号２７は水平・垂直
（Ｈ／Ｖ）アドレス混合器２８でミックスされて書込み
アドレス信号１４が作られる。一方読出しタイミング基
準信号（カラーブラック信号）１９のカラーバーストに
同期した議出しクロックパルス１２′が講出しク。ック
発生器１１′で作られ、議出しタイミング基準信号１９
の同期信号に同期した論出しアドレス１４′が論出しア
ドレス発生器１３′とＨ／Ｖアドレス混合器２８′で作
られる。そしてこれら論出しアドレスと読出しクロック
によりメモリ６内のＰＣＭデータが謙出されＤ／Ａコン
バータ８でＰＡＭ信号９に変換され出力側ローパスフィ
ルタ２′で５．３８ＭＨＺ以上のスプリアスを除去する
ことにより議出しタイミング基準信号に同期した、すな
わち同期変換されたテレビジョン信号１０が、フレーム
シンクロナィザ装置２９より得られる。更に第１図の議
出し側には水平同期パルス分離回路２０′、水平同期パ
ルス２１′、水平アドレスカウンタ２２′、水平アドレ
ス信号２３′、垂直同期パルス分離回路２４′、垂直同
期パルス２５′、垂直アドレスカウン夕２６′、垂直ア
ドレス信号２７′が示されている。

またメモリ６に関連して書き込み読み出し制御回路１５
、書き込み読み出し制御信号１６、メモリアドレス選択
回路１７、アドレス信号１８が示されている。同様にし
てもう１つの異種同期系入力テレビジョン画像信号１′
も、別のフレ−ムシンクロナィザ装置２９′に入り、フ
レームシンクロナィザ２９′から同期変換されたテレビ
ジョン信号１０′が得られる。

２台のフレームシンクロナイザ２９，２９′から得られ
た出力信号１０，１０′はミックスアンドキイア増幅器
３０で合成され、合成出力信号３１が得られる。

一方、第１図においてミックス・アンド−キィア増幅器
３０と、第２のフレーム・シンクロナィザ装置２９′中
のＤ／Ａコンバータ８、講出し側ローパスフイルタ２′
、議出しクロック発生器１１′、議出しアドレス発生器
１３′読出し側Ｈ／Ｖアドレス混合器を共有化し、第１
図の装置よりは安価に提供しうる画面合成装置の系統図
を第２図に示す。

第１図では２つの１フレーム・メモリのそれぞれからＨ
／Ｖ共に論出しタイミング基準信号に同期変換されて、
アナログ信号に変換されてからミックス・アンド・キィ
ア増幅器３０で画面合成する装置であるのに対して、第
２図では１フレーム・メモリをそれぞれ含む装置７７，
７７′からＨ／Ｖ共に謙出しタイミング基準信号に同期
変換されたデジタル信号を、新らたに追加したデータ選
択器３２及び信号選択制御器３３にて、画面合成し、そ
れからアナログ信号に変換する装置である。しかし第１
図、第２図の非同期画像２入力信号画面合成装置のいず
れもが２．４メガ・ビットの大容量の１フレームメモリ
を２つ持たねばならない欠点があった。第１図、第２図
で非同期画像入力が２つの場合には２．４メガ・ビット
の大容量の１フレーム・メモリが２つ必要であることを
示したが、非同期画像入力数がｎの場合には大容量の１
フレームモリｎケ必要となる欠点があった。

したがって、本発明の目的は、非同期画像入力数がｎの
場合にも、大容量メモリは１つだけで、あと（ｎ−１）
ケの小容量（映像：約１９キロビット、垂直アドレス：
約２キロビット）のメモリを使用するだけの複数非同期
入力画像の画面合成装置を提供することにある。

本発明によれば複数非同期画像信号のそれぞれに同期し
た垂直アドレス「水平アドレスを発生する箸込アドレス
発生器と、画像入力と、その垂直アドレスの両方を同時
に書込んでそれらを先ず水平方向に同時に同期化するこ
とを特徴とする第一のェラステイツクメモリ群と、第一
のェラステイツクメモリ群より得られる水平方向に同期
化された複数画像信号とその複数垂直アドレスをタイム
・シェアリングで選択合成する選択回路と、選択合成さ
れた垂直アドレスを第二のェラステイツクメモリの書込
みアドレスとして使用し、かつ選択合成された画像信号
を第二のェラスティックメモ川こ書込むことにより今度
は垂直方向に同期化する回路とを具備した複数画像画面
合成装置が得られる。

入力数ｎの非同期画像は（ｎ−１）ケの小容量の第一の
ェラスティックメモリで水平方向にすべて同期化される
が垂直方向には未だすべて非同期である。

しかしそれら非同期花ＣＭデータに、いわば書込先表示
ラベル代わりに垂直アドレスをそれぞれ一諸に大容量の
第二のェラスティックメモリに送出してやれば、迷うこ
となく、その書込まれるべき垂直アドレスにＰＣＭデー
タが書き込まれるので、第二のェラステイツクメモリか
らは垂直方向にも同期化されたＰＣＭデータが得られる
ことになる。次に本発明の一実施例の図面を参照して本
発明を詳細に説明する。第３図が非同期画像２入力信号
縦割画面合成器の系統図である。非同期画像２入力１，
１′から、Ａ／Ｄコンバータ４、書込クロック発生器１
１、書込アドレス発生器１３等を含むＡ／Ｄコンバータ
、書込アドレス発生部３５，３５′にて２入力１，１」
にそれぞれ同期したＰＣＭデータ５，５′、垂直アドレ
ス２７，２７′、水平アドレス２３，２３′、水平パル
ス２１，２１′が得られる。入力１′に同期した第２の
非同期画像ＰＣＭデータ５′と垂直アドレス２７′は、
第一のェラスティックメモリとして１９キロビットの小
容量の４日バッファメモリ３６の書込みデータとして入
力され、水平アドレス２３′を４日バッファメモリの書
込アドレスとして使用し、水平アドレス２３を４日バッ
ファメモリの議出しアドレスとして使用すれば４日バッ
ファメモリからは第１の非同期画像入力１の水平方向に
同期化されたＰＣＭデータ３８、垂直アドレス３９が得
られることになる。ここで入力画像１を合成後の画面の
左に、入力画像１′を右にする場合には、第１の入力画
像に同期した水平パルス２１を基準にして信号選択制御
器３３′にて切替制御を行えばよい。つまり画面右半分
に相当した期間だけデータ選択器３２はＰＣＭデータ３
８をアドレス選択器３２′は垂直アドレス３９を選択す
るようにし、逆に、画面左半分に相当した期間にはデー
タ選択器３２はＰＣＭデータ５を、アドレス選択器３２
′は垂直アドレス２７を選択するようにすればよい。選
択器３２，３２′は選択部３４にある。これらの制御は
制御パルス３７によって行なわれる。このようにして選
択合成されたＰＣＭデータ４８‘ま第二のェラスティッ
クメモリとしての１フレーム・メモリ６の書込データと
して入力され、一方、選択合成された垂直アドレス４１
は、Ｈ／Ｖアドレス混合器２６でさらに、水平アドレス
２３が混合されて１フレーム・メモリ６の書込アドレス
１４としてメモリアドレス選択器１７を経由してから１
フレーム・メモリ６に供給される。１フレーム・メモリ
の書込データが第２の画像入力に対応したＰＣＭデータ
３８が入力されている期間には、やはり第２の画像入力
に対応した垂直アドレス３９が１フレーム・メモリの書
込みアドレスに使用されているので、この１フレーム・
メモリに書込んだ後、論出しタイミング基準信号１９に
同期した謙出しクロツク１２′及び講出しアドレス１４
′でメモリ６内のＰＣＭデータを議出してＤ／Ａコンバ
ータ８、ＬＰＦ２′を通せば、第１と第２の非同期画像
１，１′が左半分と右半分に合成されしかも水平方向及
び垂直方向共に同期変換されたテレビジョン信号出力１
０が得られる。

第４図は第３図中の４日バッファメモリ３６の具体的系
統図である。

書込み／議出し可能日制御回路４５は、４日メモリ４３
の中のどの日のメモリも書込み動作と、読出し動作とを
同時には行なわないようにする。すなわち書込み側と議
出し側でそれぞれ独立に』日シーケンスを作る為の書込
山日カウンタ４６、議出し４日カウンタ４６′と、それ
ら４日シーケンスから誓込可能パルス５５，５５′，５
５″，５５′′′と議出し可能パルス５６，５６′，５
６″，５６′′′を作る為の書込可能日デコーダ４７、
読出し可能日デコーダ４７′と、書込み可能パルス５５
と、読出し可能パルス５６の接近を検出する為の書込／
謙出日位相一致検出器４８と、検出パルス５７により山
のうち汎づっのベアを書込側で交換するための排他論理
和回路５２の以上の回路で構成されている。ここで２日
づつのベアで交換するのは、ＮＴＳＣカラーテレビジョ
ン信号のサブ・キャリア周波数ナｓｃと、水平同鰯周波
数ナ日とは〆３Ｃ＝４５５×圭ナ日の関係があり、が周
期でサブキャリァの数が整数になるから、交換時の位相
変化を防止できる為である。書込み／読出しアドレス選
択器４４はＩＨメモリ４２に書込み可能パルス５５が存
在する期間はＩＨ〆モリの書込日アドレス２３′を選択
し、議出し可能パルス５６が存在する期間はＩＨメモリ
４２の稀出日アドレス２３を選択してＩＨメモリ４２の
アドレスとして送出します。４日メモリ４３で、ＰＣＭ
データ５′と垂直アドレス２７′を同時に、書込Ｈパル
ス２１′すなわち第２の画像入力１′に同期して書込み
、議出しＨパルス２１すなわち第１の画像入力１に同期
して読出せば、第１の画像入力１に同期変換されたＰＣ
Ｍデータ３８、垂直アドレス３９のそれぞれが得られる
。

本発明はち久上説明したように、非同期信号入力数ｎの
場合にも小容量の（ｎ−１）のメモリを併用し、データ
とアドレスを同時に同期することにより、大容量のメモ
リは１つだけで実現でき安価で簡単な画面合成装魔を提
供できる効果がある。

【図面の簡単な説明】

第１図は従来の非同期画像２入力信号画面合成菱檀の系
統図、第２図は第１図よりは安価に提供しうる画面合成
装置の系統図、第３図は本発明の一実施例を示す非同期
画像２入力信号縦割画面合成器の系統図、第４図は第３
図中の岬バッファメモリの具体的系統図。猪４図図球図へ鮒図ｈ球

Claims

【特許請求の範囲】

１同期関係が不定の複数の入力テレビジヨン信号を縦
割りに合成する合成装置であつて、複数の入力テレビジ
ヨン信号をそれぞれデジタル画像信号に変換するＡ／Ｄ
変換器と、変換されたデジタル画像信号にそれぞれ同期
した垂直及び水平アドレスを発生する書き込みアドレス
発生手段と、前記デジタル画像信号とその垂直アドレス
とをその水平アドレスで同時に書き込み所定の水平アド
レスで読み出される第一のエラステイツクメモリ群と、
第一のエラステイツクメモリ群から読み出されたデジタ
ル画像信号とその垂直アドレスをタイムシエアリングで
選択する選択回路と、前記選択回路からのデジタル画像
信号を前記所定の水平アドレス及び前記選択回路からの
垂直アドレスにより記憶する第二のエラステイツクメモ
リと、前記第二のエラステイツクメモリを基準の同期で
読み出す読み出し制御手段とを具備する複数画像画面合
成装置。