JPS63268374A

JPS63268374A - 映像信号同期化装置

Info

Publication number: JPS63268374A
Application number: JP62102684A
Authority: JP
Inventors: Yoshitoku Imanishi; 今西　由徳
Original assignee: EE P P CO KK
Current assignee: EE P P CO KK
Priority date: 1987-04-25
Filing date: 1987-04-25
Publication date: 1988-11-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、同期のとられていない複数の映像信号（ビ
デオ信号）から、同期のとれたそれら映像信号の合成信
号を形成する場合に用いられる映像信号同期化装置に間
する。

「従来の技術」例えば、２台の独立したＶＴＲ（ビデオテープレコーダ
）により再生された２つの映像信号を用いて特殊効果が
付与された合成画像（例えば、スーパーインポーズ、テ
レビ−イン−テレビあるいは画面分割）を形成する場合
、前記２つの映像信号は互いに同期がとられている必要
がある。このような場合、従来は、外部基準同期信号発
生器（タイムベースコレクタ等）を用いて２台のＶＴＲ
を同期運転し、これによって同期のとれた合成映像信号
を得るようにしていた。

「発明が解決しようとする問題点」しかしながら、このような外部基準同期信号発生器によ
り同期運転をすることができるＶＴＲは、一般に業務用
の高価なＶＴＲに限られているのが現状である。

この発明は上述した事情に鑑みてなされたもので、その
目的は、外部基準同期信号発生器を必要とせず、又、例
えば家庭用の安価なＶＴＲを用いて、従来業務用のＶＴ
Ｒでしか形成することができなかった同期のとれた合成
映像信号を形成することができ、これによって低コスト
で特殊効果が付与された映像を形成することができる映
像信号同期化装置を提供することにある。

ｒ問題点を解決するための手段」この発明は、第一の映像信号をデジタルデータに変換す
る変換手段と、各々が前記デジタルデータを少なくとも
一画面分記憶する容量を持つ少なくとも３個の記憶手段
と、前記第一の映像信号の同期信号に同期させて前記デ
ジタルデータを前記３個の記憶手段に順次記憶させる書
込制御手段と、第二の映像信号の同期信号に同期させて
前記３個の記憶手段から前記デジタルデータを順次読み
出す読出制御手段と、前記第一の映像信号の同期信号と
前記第二の映像信号の同期信号とに基づいて前記デジタ
ルデータの書込み及び読出が前記３個の記憶手段の内の
同一の記せ手段に対して同時になされないように前記書
込手段及び前記読出手段を制御する制御手段とを各々設
け、読み出された前記デジタルデータから前記第二の映
像信号に同期した前記第一の映像信号を再生することを
特徴としている。

「作用」この発明によれば、第一の映像信号はデジタルデータに
変換されたのち、その同期信号に同期して３個の記憶手
段（メモリ）に順次記憶される。

この場合、各メモリは、一画面分の記憶容量を持ってい
る。そして、記憶されたデジタルデータは、第二の映像
信号の同期信号に同期して読み出される。これらデータ
の書き込み及び続出は、同一のメモリに対して同時にな
されないように制御される。読み出されたデジタルデー
タは前記第一の映像信号に対応し、かつ、前記第二の映
像信号に同期している。

「実施例」以下、図面を参照してこの発明の一実施例である映像信
号同期化装置を説明する。

第１図において、ｌＯは、この発明による映像信号同期
化装置である。又、Ａ及びＢは、この映像信号同期化装
置ｌＯと共に使用されるＶＴＲ（ビデオテープレコーダ
）であり、互いに独立している。これらのＶＲＴ−Ａ及
びＶＴＲ−Ｂとしては、例えば家庭用のＶＴＲが用いら
れる。ＶＴＲ−へのビデオ出力信号ＶＳ−Ａは、チャン
ネルＡ側のビデオ入力端子Ｃ１（−Ａを介して同期分離
回路１１Ａに供給される。同様に、ＶＴＲ−Ｂのビデオ
出力信号ＶＳ−Ｂは、チャンネルＢ側のビデオ入力端子
ＣＨ−Ｂを介して同期分前回１１１Ｂに供給される。同
期分離回路１１Ａは、供給されたビデオ信号ＶＳ−Ａか
ら垂直同期信号ＶＳＹＮ−Ａを分離し、該同期信号ＶＳ
ＹＮ−Ａをアドレス発生器１２Ａ及びスイッチ制御回路
１３へ供給すると共に、同期信号を含まないビデオ信号
ｖｓをＡ／Ｄ変換器１４へ供給する。一方、同期分離回
路１１Ｂは、供給されたビデオ信号ＶＳ−Ｂの垂直同期
信号ＶＳＹＮ−Ｂを分離し、該同期信号ＶＳＹＮ−Ｂを
アドレス発生器１２Ｂ及びスイッチ回路１３へ供給する
。

Ａ／Ｄ変換器１４は、前記ビデオ信号ｖｓを所定のサン
プリング周期でデジタル信号に変換し、とデオデータＶ
ＤＴとして出力する。このビデオデータＶＤＴは、スイ
ッチ回路５Ｗ−１ａを介して、メモリ１５−１又はメモ
リ１５−２又はメモリ１５−３のデータ入力端子ＤＩに
供給される。

スイッチ回路５Ｗ−１ａは、入力データを３つの出力端
子から選択的に出力する回路である。又、メモリ１５−
１，１５−２及び１５−３は、各々ｌフレーム分のビデ
オデータＶＤＴを記憶するに充分な記憶容量を持つＶ−
ＲＡＭであり、例えばダイナミックＲＡＭで構成される
。一方、アドレス発生器１２Ａは、前記同期信号ＶＳＹ
Ｎ−Ａにより起動され、同期信号ＶＳＹＮ−Ａの各１周
期の間にメモリ１５−１（又は１５−２、又は１δ−３
）の全番地に順次アクセスするようなアドレスデータＷ
　Ａ　Ｄを発生する。このアドレスデータＷＡＤは、ス
イッチ回路５Ｗ−１ａと同様に構成されたスイッチ回＃
ｉｓｗ−ｂを介して、メモリ１５−１又はメモリ１５−
２又はメモリ１５−３のアドレス入力端子ＡＤに供給さ
れる。このアドレスデータＷＡＤには、メモリへのデー
タの書き込を指令する書込信号が含まれている。

アドレス発生器ｉ２Ｂは、上記アドレス発生器１２Ａと
同様に構成されたもので、同期信号信号ＶＳＹＮ−Ｂに
より起動され、同期信号ＶＳＹＮ−Ｂの各１周期の間に
メモリ１５−１（又は１５−２、又は１５−３）の全番
地に順次アクセスするようなアドレスデータＡＤＤを発
生する。このアドレスデータＡＤＤは、アドレス制御回
路１６に供給される。アドレス制御回路１６は、合成さ
れる映像に特殊効果を付与する場合に使用される回路で
、供給されたアドレスデータＡＤＤに修飾を施した後、
アドレスデータＲＡＤとして出力する。例えば、ある映
像に他の映像の縮小画像を組み込んだ合成映像を得たい
場合、アドレス制御回路１６は、飛び飛びの番地を順次
示すアドレスデータを発生する。このアドレス制御回路
１６は、特殊効果の付与が必要ない場合は、とくに設け
る必要はなく、この場合、アドレス発生回路１２Ｂが発
生するアドレスデータＡＤＤをアドレスデータＲＡＤと
すればよい。尚、アドレスデータＲＡＤは、データを読
み出すべき番地を示す。

次ぎに、アドレスデータＲＡＤは、前記スイッチ回路５
Ｗ−１ａと同様な構成のスイッチ回路ＳＷ　−２ａを介
して、メモリ１５−１又はメモリ１５−２又はメモリ１
５−３のアドレス端子ＡＤに供給される。尚、スイッチ
制御回路１３は、後で詳述するように、メモリ１５−１
ないし１５−３の内、同一のメモリに対してデータの書
き込み及び読出が同時に行われることがないように、各
スイッチ回路ＳＷ　−１ａ、　　ＳＷ　−１ｂ、　　Ｓ
Ｗ　−２ａ及び５Ｗ−２ｂを制御する。

メモリ１５−１．１６−２及び１５−３の各データ出力
端子ＤＯから出力されるビデオデータは、前記スイッチ
回路５Ｗ−２ａと同様な構成のスイッチ回路５Ｗ−２ｂ
を介して、Ｄ／Ａ変換器１７へ供給される。Ｄ／Ａ変換
器１７は、これらとデオデータを前記Ａ／Ｄ変換器と同
様の変換レートでアナログ信号に変換し、再生されたビ
デオ信号ＲＶＳとして出力する。このビデオ信号ＲＶＳ
は、ミキサ１８に第一の入力信号として供給される。

一方、このミキサ１８には、第二の入力信号として、チ
ャンネルＢのビデオ信号、即ち、前記ＶＴＲ−Ｂの出力
ビデオ信号ＶＳ−Ｂが供給されている。そして、ミキサ
１８は、ミキシング制御回路１９の出力信号に応じて、
前記ビデオ信号Ｒ３Ｖ及びＶＳ−Ｂを選択的に出力して
ビデオ出力端子ＶＯＵＴへ供給する。

次ぎに、前記スイッチ制御回路１３の動作および映像信
号同期化装置１０の全体の動作を第２図及び第３図に示
すタイムチャートに従って説明する。尚、以下の説明に
おいては、メモリ１５−１をブロック＃ｌ、メモリ１５
−２をブロック＃２、またメモリ１５−３をブロック＃
３として、各々参照する。

第２図は、ブロック＃ｌないし＃３に対するビデオデー
タの書込／読出制御の第一の方法を示している。

第２図において、　（イ）は、ＶＴＲ−Ａのビデオ信号
ＶＳ−Ａ（７）同期信号ＶＳＹＮ−Ａが、ＶＴＲ−Ｂの
ビデオ信号ＶＳ−Ｂの同期信号ＶＳＹＮ−Ｂより僅かに
先行している場合を示している。

今、スイッチ制御回路１３が、同期信号ＶＳＹＮ−Ａに
応答して該同期信号ＶＳＹＮ−Ａに続くとデオデータＶ
ＤＴをブロック＃ｌに書き込むようにスイッチ回路５Ｗ
−１ａ及びＳＷ−１ｂを切り替えたとする。この場合、
スイッチυ制御回路１３は、上記同期信号ＶＳＹＮ−Ａ
の後の最初の同期信号ＶＳＹＮ−Ｂが人力されると、令
書き込み中のブロックの２つ先のブロックから、即ち、
ブロック＃３からビデオデータが読み出されるように、
スイッチ回路Ｓ　Ｗ　−２ａ及び５Ｗ−２ｂを切り替え
る。以後、スイッチ回路１３は、ビデオデータの書き込
がブロック＃２、ブロック＃３、ブロック＃１１００．
の順に行われる様に、またビデオデータの読出がブロッ
ク＃ｌ、ブロック＃２、ブロック＃３１００．の順に行
われるように、スイッチ回路ＳＷ　−１ａ、　　ＳＷ　
−１ｂ、、、　ＳＷ　−２ａ。

５Ｗ−２ｂを各々切り替え制御する。

第２図の（ロ）は、同期信号ＶＳＹＮ−Ａの中程に、同
期信号ＶＳＹＮ−Ｂが位置する場合を示している。今、
スイッチ制御回路１３が、同期信号ＶＳＹＮ−Ａに応答
して該同期信号ＶＳＹＮ−Ａに続くとデオデータＶＤＴ
をブロック＃ｌに書き込むようにスイッチ回路５Ｗ−１
ａ及び５Ｗ−１ｂを切り替えたとする。この場合、スイ
ッチ制御回路１３は、上記同期信号ＶＳＹＮ−Ａの後の
最初の同期信号ＶＳＹＮ−Ｂが入力されると、令書き込
み中のブロックの２つ先のブロックから、即ち、ブロッ
ク＃３からビデオデータが読み出されるように、スイッ
チ回ｉ？ａＳ　Ｗ　−２ａ及び５Ｗ−２ｂを切り替える
。以後、スイッチ回路１３は、ビデオデータの書き込が
ブロック＃２、ブロック＃３、ブロック＃Ｌ、、、　　
の１ｌｉｉに行われる様に、またビデオデータの読出が
ブロック＃１、ブロック＃２、ブロック＃３５０９．の
順に行われるように、スイッチ回路５Ｗ−１ａ、　　５
Ｗ−１ｂＳＳＷ−２ａ、５Ｗ−２ｂを各々切り替え制御
する。

第２図の（ハ）は、同期信号ＶＳＹＮ−Ａの直前に、同
期信号ＶＳＹＮ−Ｂが位置する場合を示している。今、
スイッチ制御回路１３が、同期信号ＶＳＹＮ−Ａに応答
して該同期信号ＶＳＹＮ−Ａに続くビデオデータＶＤＴ
をブロック＃ｌに書き込むようにスイッチ回路５Ｗ−１
ａ及び５Ｗ−１ｂを切り替えたとする。この場合、スイ
ッチ制御回路１３は、上記同期信号ＶＳＹＮ−Ａの後の
最初の同期信号ＶＳＹＮ−Ｂが入力されると、今とデオ
データの書き込が終了したブロックと同一のブロックか
ら、即ち、ブロック＃ｌから同ビデオデータが読み出さ
れるように、スイッチ回路５Ｗ−２ａ及び５Ｗ−２ｂを
切り替える。以後、スイッチ回路１３は、ビデオデータ
の書き込がブロック＃２、ブロック＃３、ブロック＃ｌ
１０．。

の順に行われる様に、またビデオデータの読出がブロッ
ク＃２、ブロック＃３、ブロック＃ｌ１．。

、の順に行われるように、スイッチ回路５Ｗ−ｔａ、５
Ｗ−１ｂ％　５Ｗ−２ａ％　５Ｗ７２ｂを各々切り替え
制御する。

第２図から明らかなように、上記の様なスイッチの切り
替え制御を行えば、同一のブロックに対してデータの書
き込と読出とが同時に行われるのを避けることができる
。

第３図は、ブロック＃ｌないし＃３に対するビデオデー
タの書込／読出制御の第二の方法を示している。

第３図において、　（イ）は、同期信号ＶＳＹＮ−Ａが
、同期信号ＶＳＹＮ−Ｂより僅かに先行している場合を
示している。今、スイッチ制御回路１３が、同期信号Ｖ
ＳＹＮ−Ａに応答して該同期信号ＶＳＹＮ−Ａに続くと
デオデータＶＤＴをブロック＃ｌに書き込むようにスイ
ッチ回路５Ｗ−１ａ及び５Ｗ−１ｂを切り替えたとする
。この場合、スイッチ制御回路１３は、上記同期信号Ｖ
ＳＹＮ−Ａの後の最初の同期信号ＶＳＹＮ−Ｂが入力さ
れると、令書き込み中のブロックの２つ先のブロックか
ら、即ち、ブロック＃３からビデオデータが読み出され
るように、スイッチ回路５Ｗ−２ａ及び５Ｗ−２ｂを切
り替える。以後、スイッチ回路１３は、とデオデータの
書き込がブロック＃２、ブロック＃３、ブロック＃１５
００．の順に行われる様に、またビデオデータの続出が
ブロック＃１、ブロック＃２、ブロック＃３１８．。

の順に行われるように、スイッチ回路Ｓ　Ｗ　−１ａ、
５Ｗ−１ｂ、５Ｗ−２ａ、５Ｗ−２ｂを各々切り替え制
御する。

第３図の（ロ）は、同期信号ＶＳＹＮ−Ａの中程に、同
期信号ＶＳＹＮ−Ｂが位置する場合を示している。今、
スイッチ制御回路１３が、同期信号ＶＳＹＮ−Ａに応答
して該同期信号ＶＳＹＮ−Ａに続くビデオデータＶＤＴ
をブロック＃ｌに書き込むようにスイッチ回路５Ｗ−１
ａ及び５Ｗ−１ｂを切り替えたとする。この場合、スイ
ッチ制御回路１３は、上記同期信号ＶＳＹＮ−Ａの後の
最初の同期信号ＶＳＹＮ−Ｂが人力されると、令書き込
み中のブロックの２つ先のブロックから、即ち、ブロッ
ク＃３からビデオデータが読み出されるように、スイッ
チ回路５Ｗ−２ａ及び５Ｗ−２ｂを切り替える。以後、
スイッチ回路１３は、ビデオデータの書き込がブロック
＃２、ブロック＃３、ブロック＃１１１９．の順に行わ
れる様に、またとデオデータの読出がブロック＃ｌ、ブ
ロック＃２、ブロック＃３１８１．の順に行われるよう
に、スイッチ回路ＳＷ　−１ａ、　　ＳＷ　−１ｂ、　
　５Ｗ−２ａ、５Ｗ−２ｂを各々切り替え制御する。

第３図の（ハ）は、同期信号ＶＳＹＮ−Ａの直前に、同
期信号ＶＳＹＮ−Ｂが位置する場合を示している。今、
スイッチ制御回路１３が、同期信号ＶＳＹＮ−Ａに応答
して該同期信号ＶＳＹＮ−Ａに続くビデオデータＶＤＴ
をブロック＃１に書き込むようにスイッチ回路５Ｗ−１
ａ及び５Ｗ−１ｂを切り替えたとする。この場合、スイ
ッチ制御回路１３は、上記同期信号ＶＳＹＮ−Ａの後の
最初の同期信号ＶＳＹＮ−Ｂが入力されると、令書き込
み中または書き込が終了したブロックの２つ先のブロッ
クから、即ち、ブロック＃３からビデオデータが読み出
されるように、スイッチ回路５Ｗ−２ａ及び５Ｗ−２ｂ
を切り替える。以後、スイッチ回路１３は、ビデオデー
タの書き込がブロック＃２、ブロック＃３、ブロック＃
ｌ１９．。

の順に行われる様に、またビデオデータの読出がブロッ
ク＃ｌ、ブロック＃２、ブロック＃３１．。

、の順に行われるように、スイッチ回路ＳＷ−１ａ％　
５Ｗ−１ｂ、５Ｗ−２ａ、５Ｗ−２ｂを各々切り替え制
御する。

第３図から明らかなように、上記の様なスイッチの切り
替え制御を行えば、同一のブロックに対してデータの書
き込と読出とが同時に行われるのを避けることができる
。この第二の方法を実現するには、スイッチ回路１３を
、同期信号ＶＳＹＮ−Ａの後の最初の同期信号ＶＳＹＮ
−Ｂによって上記同期信号ＶＳＹＮ−Ａにより書き込が
開始されたブロックの２つ先のブロックの続出が開始さ
れるように、構成すればよい。

前記２つの方法によれば、メモリ１５−１ないし１５−
３から詠み出されたデータに基づくビデオ信号ＲＶＳは
、ビデオ信号ＶＳ−Ｂに同期し□ており、従って、ミキ
サ１８において映像の合成ができる。

尚、上記の実施例では、メモリ１５−１ないし１５−３
として例えば通常のダイナミックＲＡＭを用いるとした
が、これに代えて、デュアルポートＲＡＭを用いてもよ
い。この場合は、読み出されたビデオデータから再生さ
れるビデオ信号と元のビデオ信号との遅れを上記実施例
の場合より少なくすることができる。

「発明の効果」以上説明したように、この発明によれば、外部基準信号
発生器等の特別の装置を使用することなく、一般家庭用
の安価なＶＴＲ等を用いて、複数の映像信号の合成信号
を得ることができる。またこの発明によれば、水平同期
信号の周波数が互いに異なる複数の映像信号を同期、合
成することも可能であり、又、ある水平周波数の映像信
号を異なる水平周波数の映像信号に変換することも可能
である。更に、この発明は、方式の異なる映像信号（例
えばＰＡＬ方式とＮＴＳＣ方式）同志を同期、合成する
こともできる。また、本発明は、他　・のデータ通信等
への応用も考えられる。

【図面の簡単な説明】

第１図は、この発明の一実施例である映像信号同期化回
路のブロック図、第２図は、同実施例の動作を説明するための第一のタイ
チャート、第３図は、同実施例の他の動作を説明するための第一の
タイチャートである。１２Ａ−−−アドレス発生器（書込制御手段）、１２Ｂ
−ｍ−アドレス発生器（読出制御手段）、１３−−−ス
イッチ制御回路（制御手段）、１４−−−Ａ／Ｄ変換器
（変換手段）、１５−１．１５−２．１５−３−−−メ
モリ（記憶手段）。

Claims

【特許請求の範囲】第一の映像信号をデジタルデータに変換する変換手段と
、各々が前記デジタルデータを少なくとも一画面分記憶す
る容量を持つ少なくとも３個の記憶手段と、前記第一の映像信号の同期信号に同期させて前記デジタ
ルデータを前記３個の記憶手段に順次記憶させる書込制
御手段と、第二の映像信号の同期信号に同期させて前記３個の記憶
手段から前記デジタルデータを順次読み出す読出制御手
段と、前記第一の映像信号の同期信号と前記第二の映像信号の
同期信号とに基づいて前記デジタルデータの書込み及び
読出が前記３個の記憶手段の内の同一の記憶手段に対し
て同時になされないように前記書込手段及び前記読出手
段を制御する制御手段と、を各々有し、読み出された前記デジタルデータから、前
記第二の映像信号に同期した前記第一の映像信号を再生
することを特徴とする映像信号同期化装置。