JPS6212917B2 - - Google Patents

Info

Publication number
JPS6212917B2
JPS6212917B2 JP56046667A JP4666781A JPS6212917B2 JP S6212917 B2 JPS6212917 B2 JP S6212917B2 JP 56046667 A JP56046667 A JP 56046667A JP 4666781 A JP4666781 A JP 4666781A JP S6212917 B2 JPS6212917 B2 JP S6212917B2
Authority
JP
Japan
Prior art keywords
code
bit
image data
bit code
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56046667A
Other languages
English (en)
Other versions
JPS57161784A (en
Inventor
Shinichi Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56046667A priority Critical patent/JPS57161784A/ja
Publication of JPS57161784A publication Critical patent/JPS57161784A/ja
Publication of JPS6212917B2 publication Critical patent/JPS6212917B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 本発明は図形伝送方に関し、特に図形を大まか
なイメージから順次に細部が明らかになるように
階層的に表現することにより、復元するとき図形
を次第に細部が明確に浮びくるように表示した図
形伝送方法に関する。
従来図形をデイスプレイ部に伝送する場合には
画像データをその画面の左上から順次に列あるい
は行単位に送出していた。したがつてこのような
伝送方法ではすべてのデータの伝送が終了するま
でその図形の内容がわからず、その内容にもとづ
く高速な判定ができないので、例えばフアイルに
格納された図形との比較を行なうような場合、そ
の比較判定に時間がかかるという問題がある。
したがつて本発明はこのような問題を改善する
ため図形を図形パターンコードを使用して階層的
にコード化し、上位階層から伝送することにより
高速に全体の図形の形状を把握できるようにした
図形伝送方法を提供することを目的とするもので
ある。そしてこのために本発明における図形伝送
方法では、画像データが1ラインごとに入力さ
れ、引き続いて入力される2ライン分を用い、ラ
イン当たりで連続する2ビツト毎に組み合わせた
4ビツトの図形パターン・ビツトを作成する窓部
作成手段と、該窓部作成手段における図形パター
ン・ビツトにもとづき図形パターン・コードを発
生する図形パターン・コード発生手段と、該図形
パターン・コードを上下位に分離すると共に分離
した上位ビツト・コードを保持する上位ビツト保
持手段と、該分離したときの下位ビツト・コード
を保持する下位ビツト保持手段とを具備して密画
像データを疎画像データに分解する画像データの
分解部、及び該分離された上位ビツト・コードと
下位ビツト・コードを再結合する手段を具備して
疎画像データから密画像データを再生する画像デ
ータの再生部から成り、該窓部作成手段を介して
出力した図形パターン・コードを分離した上下位
のそれぞれのビツト・コードをそれぞれの保持手
段に格納し、該格納した上位ビツト・コードを該
窓部作成手段に入力する処理手順を反復すること
で、画像データを疎な画像データに逐次分解格納
し、前記分解処理手順の完了したときの該上位ビ
ツト・コードを該再生部に伝送し、続いて該下位
ビツト・コードを該格納手段から読出し伝送して
該再生部で上位ビツト・コードと下位ビツト・コ
ードを結合させ、前記接合したビツト・コードと
次に該格納手段から読出し伝送されてくる下位ビ
ツト・コードを結合する手順を反復することを特
徴とする。
まず本発明を詳述するに先立ち、第1図ないし
第3図にもとづき本発明の原理について概略的に
説明する。
第1図に示す如く、2×2の窓を設け、そのパ
ターンにもとづき第3層の4ビツトの図形パター
ン・コードを設定する。そして、第1図の第3層
の隣接する図形パターン・コードのうち、上位3
ビツトの等しいものを、第1図の第2層に方形図
形の図形パターン・コードとして設定する。そし
てその最上位ビツトにより第1図の第1層に方形
図形を表示するように定める。
そして表示面に表示すべき図形のコードを伝送
するとき、第2図イに示す如く、まず第1層の4
ビツトA0ないしA3を伝送し、第2図ロに示す表
示面αの4つの領域αないしαに上記A0
A3の図形パターン・コードで示される図形を表
示する。次に第2層で示すように、A0に対して
は3ビツトのコードB1,B2,B3を伝送し、A1
対しては3ビツトのコードC1,C2,C3を伝達
し、A2に対してはD1,D2,D3を伝達し、A3に対
してはE1,E2,E3を伝達する。そして領域α
を「A0、B1、B2、B3」で示される図形で表示
し、領域αを「「A1、C1、C2、C3」で示される
図形で表示し、領域αを「A2、D1、D2、D3
で示される図形で表示し、また領域α
「A3、E1、E2、E3」で示される図形で表示する。
このようにして領域αないしαがそれぞれα
00ないしα03,α10ないしα13,α20ないしα23
α30ないしα33として細分化されて表示されたの
ちに、第3層の3ビツトのコードをそれぞれ伝達
する。そしてα00ないしα33の最下位ビツトとこ
の第3層の3ビツトのコードにより形成される図
形パターン・コードにより第2図ハの16の領域が
更に細分化して表示され、第2図ニに示されるよ
うに64の領域として表示される。このようにして
所定の階層まで順次図形を細分化して表示するこ
とができる。
例えば、第3図イに示す256ビツトの原パター
ンを第3図トに示す状態より細分表示する場合に
ついて説明する。
まず第1層の図形パターン・コードとして
「0001」を表示部に伝送する。これにより第3
図トの状態が表示される。
次に第2層の3ビツトが伝達されるが、この
とき第3図トの領域1に対しては「101」が、
領域2に対しては「110」が伝達されるので、
領域1は「0101」の図形パターン・コードによ
り第3図ホの左上部のように表示され、領域2
は「1110」の図形パターン・コードにより第3
図ホの右下部のように表示されることになる。
そして第3層の3ビツトが伝達させることに
なるが、このとき第3図ホの領域3に対しては
「001」が伝達されるので、先の図形パターン・
コード「0101」の領域3に相当するビツト
「0」とこの「001」とによる「0001」により、
第3図ハの左上隅のようになる。また第3図ホ
の領域4に対しては「000」が伝達されること
になるので、先の図形パターンコード「1110」
の領域4に相当するビツト「0」とこの
「000」による「0000」により第3図ハの右下隅
のようになる。
それから第4層の3ビツトが伝達されること
になるが、このとき第3図ハの領域5および6
にはいずれも「000」が伝達されるので、上記
と同様にして領域5,6はいずれも「0000」
という図形パターン・コードで示される。そし
て他の領域についても同様な処理が行なわれ、
その結果第3図イに示す如き原パターンが表示
されることになる。
次に本発明の一実施例構成を第4図ないし第6
図にもとづき説明する。
第4図はコード作成回路、第5図はウインドウ
抽出ストローブ発生部の動作説明図、第6図は図
形表示回路である。
図中、10はメモリ、11は第1アドレス・コ
ントローラ、12は補助メモリ、13は第2アド
レス・コントローラ、14ないし16はマルチプ
レクサ、17は1ビツト第1遅延回路、18は1
行遅延回路、19は1ビツト第2遅延回路、20
はコード変換部であつて第1図の第3層に示す4
ビツトの図形パターンコード表が格納されている
もの、21はウインドウ抽出ストローブ発生回
路、22はラツチ、23はマルチプレクサ、24
はコード・バツフア、25は第3アドレス・コン
トローラ、30は演算部、31は表示用バツフ
ア、32は第4アドレス・コントローラ、33は
拡大部、34は表示部である。
第4図において、1ビツト第1遅延回路17、
1行遅延回路18および1ビツト第2遅延回路1
9は、いずれもシフトレジスタで構成され、2×
2の窓部を作成する回路である。いまマルチプレ
クサ16から、第5図イに示すように画像パター
ンにもとづく第1行目の入力ビツトd0,d1,d4
d5………が伝達し、次に第2行目の入力ビツト
d2,d3,d6,d7,d10………第3行目の入力ビツ
トb0,b1,b4,b5,b8………が順次伝達されるも
のとする。そして第1行目の最初の入力ビツトd0
が1ビツト第2遅延回路19に入力されたとき、
1行遅延回路18の先頭部には入力ビツトd1が位
置している。そしてこの1行遅延回路18には最
初の1行の残りの入力ビツトが全部保持されてお
り、第2行目の先頭の入力ビツトd2が1ビツト第
1遅延回路17に保持される。このときマルチプ
レクサ16から第2行目の2番目の入力ビツトd3
が出力されているので、この結果、例えばROM
で構成されているコード変換部20には、上記入
力ビツトd0,d1,d2,d3が同時に入力され、この
入力ビツトd0ないしd3にもとづき、コード変換部
20から第1図の第3層に示される4ビツトの図
形パターン・コードが出力される。
このとき、1ビツト第1遅延回路17、1行遅
延回路18および1ビツト第2遅延回路19は、
第5図ロに示す如き、基本クロツクCKにより1
ビツトづつシフト動作する。したがつて時刻t0
おいて、第5図イにおける入力ビツトd0,d1
d2,d3により2×2の窓部が形成されるとき、時
刻t1では入力ビツトd1,d4,d3,d6により2×2
の窓部が形成され、時刻t2では入力ビツトd4
d5,d6,d7により2×2の窓部が形成されること
になる。したがつてアドレス変換部20に対する
ストローブ信号は、時刻t0,t2………と基本クロ
ツクCKの1つ置き毎に発生させなければならな
い。
しかも初めに第1行目の入力ビツトd0,d1……
…と第2行目の入力ビツトd2,d3………とにより
2×2の窓部で図形パターン・コードが作成され
たとき、もしも引続いて2×2の窓部で同様の制
御が行なわれるとすれば、第2行目の入力ビツト
d2,d3………と第3行目の入力ビツトb0,b1……
…との間で図形パターン・コードが作成されるこ
とになるので、第2行目の入力ビツトd2,d3……
…が1ビツト第2遅延回路19に保持されている
ときはこれまたアドレス変換部20に対するスト
ローブ信号は休止しなければならない。
それ故、ウインドウ抽出ストローブ発生部21
から出力されて、アドレス変換部20からの変換
出力を保持するためにラツチ22に伝達されるス
トローブ信号Stは、第5図ロに示す如く、第1行
目の入力ビツトd0,d1………、第3行の入力ビツ
トb0,b1………等が1ビツト第2遅延回路19に
保持されている期間T0,T2………の間は基本ク
ロツクCKの1つ毎に出力されるようにこのウイ
ンドウ抽出ストローブ発生部21は制御される。
そしてその間の期間T1,T3………ではストロー
ブ信号Stを発生しないように制御されるものであ
る。
次に次4図の動作について説明する。
(1) いま、例えば第3図イに示す原パターンを読
出して得た画像データを1行づつマルチプレク
サ14に入力する。この画像データの最初の行
がマルチプレクサ16を通つて1ビツト第1遅
延回路17、1行遅延回路18および1ビツト
第2遅延回路19に順次伝達される。そして次
の行の画像データがマルチプレクサ14,16
を経由して出力し、その第2行目の先頭のビツ
トが1ビツト第1遅延回路17に入力されたと
き、第5図において説明したように、2×2の
窓部によりその入力画像データにもとづきコー
ド変換部20から図形パターン・コードが出力
され、これがラツチ22に保持される。このと
き最上位1ビツト(第1図の第1層のビツト)
はマルチプレクサ23および15を経由してメ
モリ10に保持される。このとき第1アドレ
ス・コントローラ11はこの最上位1ビツトを
格納すべきアドレスを発生するものである。そ
してラツチ22から出力される下位3ビツト
(第1図の第2層のビツト)はコードバツフア
24に伝達され、第3アドレス・コントロ ラ
25により指示されるアドレス領域に保持され
る。このようにしてマルチプレクサ14に伝達
された画像データは、上記の如く、図形パター
ン・コードに変換され、その下位3ビツトはコ
ードバツフア24に保持され、上位1ビツトは
メモリ10に保持される。このようにして第3
図イの上位1ビツトは、メモリ10において、
第3図ハに示される状態で格納されることにな
る。
(2) 次に第1アドレス・コントローラ11によ
り、第3図ハに示される状態で格納されている
メモリ10におけるビツトを1行づつ読出し
て、マルチプレクサ14,16を経由して、1
ビツト第1遅延回路17、1行遅延回路18お
よび1ビツト第2遅延回路19に伝達し、同様
にして2×2の窓部によりコード変換部20か
ら今度は第3図ハに対するパターンについての
図形パターン・コードを出力させ、その上位1
ビツトを、マルチプレクサ23および15を経
由して、今度は第2アドレス・コントローラ1
3により指示された補助メモリ12のアドレス
領域に格納される。そしてその下位3ビツト
を、第3アドレス・コントローラ25により指
示されたコードバツフア24のアドレス領域に
保持する。かくして補助メモリ12には、第3
図ホに示される状態でその上位1ビツトが格納
されることになる。
(3) 今度は、第2アドレス・コントローラ13に
より、第3図ホに示される状態で格納されてい
る補助メモリ12におけるビツトを1行づつ読
出して、マルチプレクサ16を経由して出力
し、上記(1)、(2)と同様にして2×2の窓部によ
りコード変換部20から図形パターン・コード
を出力させる。そして今度は各窓部の最上位の
1ビツトも、下位3ビツトもコードバツフア2
4に保持するものである。この結果、この最上
位ビツトの4ビツトで示される図形パターンは
第3図トに示す如きものとなる。
(4) このようにしてコードバツフア24に保持さ
れた図形パターン・コードにもとづき表示部3
4に図形を表示する場合、まず、第3アドレ
ス・コントローラ25によりコードバツフア2
4に保持された上記最上位の4ビツトが出力さ
れる。この4ビツトの図形パターン・コード
は、第6図に示される演算部30に伝達される
が、最初はこの演算部30をスルーして、第4
アドレス・コントローラ32により指示された
表示用バツフア31のアドレス領域に保持され
る。そしてこの図形パターン・コードは拡大部
33に伝達される。この拡大部33は図形パタ
ーン・コードをこれに対応する図形に変換する
とともに図形を拡大表示する機能をも有するの
で、これにより表示部34に、上記図形パター
ン・コードにより示される。第3図ホの図形が
拡大表示されることになる。
(5) 次に第4図における第3アドレス・コントロ
ーラ25により上記(3)においてコード・バツフ
ア24に保持した下位3ビツトを順次出力す
る。これによりこの下位3ビツトが、第6図に
おける表示用バツフア31に保持されている上
位1ビツトと、演算部30において連結されて
4ビツトの図形パターン・コードが得られ、こ
れが表示用バツフア31に格納される。そして
今度はこのようにして得られた図形パターン・
コードにもとづき、第3図ホに示す如き図形が
表示部34に表示されることになる。
(6) そしてこのようなことが順次繰返されて表示
部34には第3図イの図形が表示され、そして
最後に第3図イに示される原パターンが表示さ
れることになる。
なお上記の説明では、第3図ト→ホ→ハ→イと
いう表示を行なう場合について説明したが、第3
図トの状態において、次の2ビツトのみを送出
し、演算部30にて3ビツトの図形パターン・コ
ード(第1図の第2層に相当する)を作成し、こ
れにもとづき、第1図の第2層の図形を表示させ
て第3図ヘの状態の表示を表示部34で行なわ
せ、それから最下位1ビツトを送出して4ビツト
の図形パターン・コードを演算部30で作成し、
第3図ホに示す表示を行なう。そして再び下位2
ビツトを送出して第3図ニの表示を行なわせ、次
に1ビツトを送出して4ビツトの図形パターン・
コードにもとづく第3図ハに示す表示を表示部3
4で行なわせる。それからまた下位2ビツトを送
出して、第3図ロの表示を行なわせ、最後に1ビ
ツトを送出して、4ビツトの図形パターン・コー
ドにもとづく第3図イに示す表示を行なうという
制御もできる。このような制御によれば、例えば
図形の比較を行なうような場合に、2ビツト送出
といつた早い時点でその図形の一致の可能性を判
断できることもある。
なお、上記説明ではメモリ、補助メモリ、コー
ドバツフア等を使用した例について説明したが、
勿論これらに限定されるものではなく、例えば補
助メモリを使用せずメモリとコードバツフアを使
用することもできるしまたそのいずれか一方のみ
を使用することもできる。
以上説明の如く、結局本発明によれば、表示す
べき図形パターンがどのようなものか、この中途
の段階である程度認識することができるので、パ
ターン認識等の場合に非常に早く一致・不一致の
可能性を識別することができる。
【図面の簡単な説明】
第1図は図形パターン・コードの説明図、第2
図はその図形パターン・コードの連結構成状態の
説明図、第3図は図形の変遷状態説明図、第4図
ないし第6図は本発明の一実施例構成図およびそ
の動作説明図である。 図中、10はメモリ、11は第1アドレス・コ
ントローラ、12は補助メモリ、13は第2アド
レス・コントローラ、14ないし16はマルチプ
レクサ、17は1ビツト第1遅延回路、18は1
行遅延回路、19は1ビツト第2遅延回路、20
はコード変換部、21はウインドウ抽出ストロー
ブ発生回路、22はラツチ、23はマルチプレク
サ、24はコード・バツフア、25は第3アドレ
ス・コントローラ、30は演算部、31は表示用
バツフア、32は第4アドレス・コントローラ、
33は拡大部、34は表示部をそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 1 画像データが1ラインごとに入力され、引き
    続いて入力される2ライン分を用い、ライン当た
    りで連続する2ビツト毎に組み合わせた4ビツト
    の図形パターン・ビツトを作成する窓部作成手段
    と、該窓部作成手段における図形パターン・ビツ
    トにもとづき図形パターン・コードを発生する図
    形パターン・コード発生手段と、該図形パター
    ン・コードを上下位に分離すると共に分離した上
    位ビツト・コードを保持する上位ビツト保持手段
    と、該分離したときの下位ビツト・コードを保持
    する下位ビツト保持手段とを具備して密画像デー
    タを疎画像データに分解する画像データの分解
    部、及び 該分離された上位ビツト・コードと下位ビツ
    ト・コードを再結合する手段を具備して疎画像デ
    ータから密画像データを再生する画像データの再
    生部から成り、 該窓部作成手段を介して出力した図形パター
    ン・コードを分離した上下位のそれぞれのビツ
    ト・コードをそれぞれの保持手段に格納し、該格
    納した上位ビツト・コードを該窓部作成手段に入
    力する処理手順を反復することで、画像データを
    疎な画像データに逐次分解格納し、 前記分解処理手順の完了したときの該上位ビツ
    ト・コードを該再生部に伝送し、続いて該下位ビ
    ツト・コードを該格納手段から読出し伝送して該
    再生部で上位ビツト・コードと下位ビツト・コー
    ドを結合させ、前記接合したビツト・コードと次
    に該格納手段から読出し伝送されてくる下位ビツ
    ト・コードを結合する手順を反復することを特徴
    とする図形伝送方法。
JP56046667A 1981-03-30 1981-03-30 Graphic transfer system Granted JPS57161784A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56046667A JPS57161784A (en) 1981-03-30 1981-03-30 Graphic transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56046667A JPS57161784A (en) 1981-03-30 1981-03-30 Graphic transfer system

Publications (2)

Publication Number Publication Date
JPS57161784A JPS57161784A (en) 1982-10-05
JPS6212917B2 true JPS6212917B2 (ja) 1987-03-23

Family

ID=12753698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56046667A Granted JPS57161784A (en) 1981-03-30 1981-03-30 Graphic transfer system

Country Status (1)

Country Link
JP (1) JPS57161784A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389585U (ja) * 1989-12-27 1991-09-12

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134170A (ja) * 1984-12-05 1986-06-21 Kokusai Denshin Denwa Co Ltd <Kdd> 階層的画像の分散蓄積供給方式
JP2642363B2 (ja) * 1987-11-26 1997-08-20 富士通株式会社 図形データ転送方法
JPH0229786A (ja) * 1988-07-20 1990-01-31 Fujitsu General Ltd 画像表示方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389585U (ja) * 1989-12-27 1991-09-12

Also Published As

Publication number Publication date
JPS57161784A (en) 1982-10-05

Similar Documents

Publication Publication Date Title
JPS6238733B2 (ja)
JPS6212917B2 (ja)
JPS63285682A (ja) 電子イメージ処理方法及び回路
JPS6158037B2 (ja)
JP2920919B2 (ja) インターフェイス装置
JPS6218170A (ja) 多階調型プリンタ
JPS6242278B2 (ja)
JPH023997B2 (ja)
JPS5854395B2 (ja) 文字パタ−ン発生方式
JPS61148487A (ja) 拡大縮小装置
JPS58143380A (ja) 太字発生装置
JPS63189980A (ja) デ−タ並べ換え回路
JPS6350706Y2 (ja)
KR850005645A (ko) 확대화상 출력장치
JPH0411283A (ja) パターン変換装置
JPH0523013Y2 (ja)
JPS5836784B2 (ja) 文字信号発生装置
JPS5831381A (ja) 図形発生装置
JPS6057373A (ja) 記憶信号パタ−ンの回転方式
JPS6321197B2 (ja)
JPH0533589B2 (ja)
JPH02106363A (ja) 印字装置の図形情報回転回路
JPS62217287A (ja) 画像信号フオ−マツト変換方法
JPS59158666A (ja) 線密度変換方式
JPS6184964A (ja) 画素密度変換装置