JPS6184964A - 画素密度変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ｌ！ｉ素密度変換によって１鍮を所定の倍率
に拡大又は縮小する画素密度変換装置に関し、更に詳し
くは、原画像に変換画素を投影したときに変換画素が原
画素上のどの分割Ｉｉ域に対応するかを知り、各分割領
域毎に予め用意してある変換画素濃度算出用論理演算式
を用いて前記変換画素の濃度を求め、画素密度変換を行
う画素密度変換装置に関する。

（従来の技術） ファクシミリや編集機能を有するインテリジ［ント複写
機笠においては、電気信号を介して画像の読込みや記録
等が行われるが、画像全体又はイの一部を特定の領域に
割付ける場合、所定の（８・収で前記画像全体又はその
一部を拡大又は縮小する（叩ち変倍操作する）必要が生
じる。又、画像伝送シスチムニにおいては、入出力装置
間の走査線密度の、相違から、原画像と伝送後の記録画
像の大きさが異なってしまう場合があり、これを補正す
るのに、画素密度変換が必要とされる。

このような場合に画像を拡大又は縮小する方法として、
従来からＳＰＣ法、９分割法などの画素密度変換法が提
案されている。しかし、ＳＰＣ法では、縮小画像に「ヌ
ケ」　（黒画素の欠落）が目立ち、９分割法では、拡大
画像及び縮小画像共、線が太くなる等の欠点がある。そ
こで、所謂幾何学モード変換に属する画素密度変換であ
る投影法が新たに提案されている。この投影法は変換画
像と原画像のｍ度が略等しく、黒画素の増減による図形
の成分の連結や分離等の変化の少ない方法であり、前記
二つの方法に比して良好な画質を１得られることが知ら
れている。

ところで、この投影法でも一般的には演算処理が多大で
あり、このため、複雑なハードウェア構成を必要とする
と共に演算処理に多くの時間を要する。そこで、この問
題を解決するために変換イ８率をａ／ｂ（ａ；変換倍率
にかかわらず一定の自然数、ｂ；所望の変換倍率を与え
るための変数である自然数）に選び、装置の簡素化及び
処理の高速化を図ることが本件出願人によって輯に提案
されている（特願昭５７−１４５３８９号）。これは前
述の如くａを一定に選ぶことにより、連続した変換画素
に対応する前記分割領域がａなる周期で変化していくこ
とに看目し、段数ａのジット−レジスタを用いて分割領
域データを臼−テートするように構成したものである。

（発明が解決しようとする問題点） しかし、このような構成においては、ａか一定であるこ
とから変換倍率を小刻みにとることができず１例えばａ
＝（３の場合、１　（８／８）、１゜１４　（８／７）
、１．３３　（８／６）、１．６（８１５）、２　（８
／４）、２．７　（８，１５）。

４　（８／２）　、　８　（８／１　）となり、数％刻
み等のように等差板数的に変化させること（通常、変倍
はこのように選ぶことが多い）が回器であった。

本発明は上記問題点に鑑みてなされたもので、その目的
は、高速処理が可能でしかし小刻みのｆ８率設定も可能
な画素密度変換装置を提供することにある。

（問題点を解決するための手段） 上記問題点を解決する本発明は、原画像に変換画像を投
影したときに変換画素が原画素上のど゛の分割領域に対
応するかを知り、各分割領域毎に予め用意してある変換
画素１度吐出用論理演痺式を用いて前記変換画素の濃度
走水め、画素密度変換を行う画素密度変換装置において
、画素密度変換倍率をｍ／ｎ（ｍ、ｎ共自然数）とした
とき、前記変換画素がどの分割領域に対応するかを示す
周期ｍの分割領域データを各変換倍率に応じて記憶手段
に占き込んでおき、画素密度変換倍率が設定されると該
当するデータをシフトレジスタに読み出し、該当周期−
の分割領域データを得るＪ：うに該シフトレジスタの何
れかの段の出力をマルチプレクサで選択して循環させる
ようにしたことを特徴とするものである。

（実施例） 以下、図面を用いて本発明の実施例を詳細に説明する。

第１図及び第２図は本発明の一実施例を示す構成図であ
る。まず、この実施例の説明に先☆ら、この実施例にて
採用されている投影法について、横方向及び縦方向の変
換倍！＄ｐ及び（１を１以上とする拡大（等倍も含む）
の場合を例にとっ（１，１２明する。

第３図は原画素Ａ、Ｂ、Ｃ，Ｄ　（Ａｏ　、　８ｏ　。

Ｃｏ　、Ｄｏはぞれぞれ原画素Ａ、Ｂ、Ｃ，Ｄの中心を
示す）と変換画素Ｒ（Ｒｏ、は変換画素Ｒの中心点を示
す）とを干ねた状態、即ら投影しＩζ状態を示している
。この例での投影法では、この第３図において、変ＶＡ
ＩＵｉｉ素の中心点Ｒｏが、原画素の中心点、Ａｏ、Ｓ
ｏ、Ｇｏ、Ｄｏを結んだ正方形領域内のどこに存在づる
かによって、変換画素Ｆくの濃度を算出するもので、具
体的には、該正方形領域を８分割し、その分割領域ｆ４
に、前記変換画素Ｒのｍｅ−を前記原画素Ａ、　Ｂ、　
Ｃ，Ｄｆ７）ｉｌｉ１度から算出するための論理演算式
を用意しておき一１変換画索Ｒの中心点Ｒｏの位置によ
って所定の論理演算式を選択プ゛るものである。

第４同では、前記中心点Ａｏ、Ｂｏ、Ｇｏ、ＤＯを結ん
だ正方形領域を８分割した場合の一例を、ｘ、ｙ座標上
に示している（ここでは、中心点Ａｏ　、Ｂｏ　、Ｇｏ
　、Ｄｏが、ｘ、ｙ座標上それぞれ第二象限、第三象限
、第四象限、第一象限に存在づるように座標を定めてい
る）。この８分割した■乃至■の分割領域の境界の内、
ｘ＝Ｏ及びｙ＝Ｏの直線境界を除いた境界、即ち分割領
域■と■。

■と■、■と■、■と■を区切る境界は、それぞれ下記
の（イ）、（ロ）、（ハ）、（ニ）の式で示す曲線で決
められている。

（１／２−ｏｘ）（１／２＋ＱＶ）＝１／２−（イ）（
１／２−Ｄｘ）（１／２−ｑｙ）−１／２・・・（ロ）
（１／２＋ｐｘ）＜１／２−ａｙ）−１／２・・・（ハ
）（１／２＋ｐｘ）（１／２−ｚ＋ｙ）＝１／２・・・
（ニ）又、この例での投影法によれば、変換画素Ｒの中
心点Ｒｏが、例えば分割領域■に位置した場合変換画素
Ｒの１ｌａｌＲは ｒＲ＝　ＩＡ　−（ｒ’Ｂ＋　ｒｃ＋　１０）−＋ＩＢ
ＩＣ・ＩＤ という論理演算式で与えられる。但し、ＩＡ、ＩＢ、Ｉ
Ｃ，ＩＤは、それぞれ原画素Ａ、Ｂ、Ｃ。

Ｄの濃度を示すもので、黒画素の場合１、その他の場合
Ｏである。又、・は論理積を、トは論理和を意味してい
る。

８つの分割領域のそれぞれについで変換画素の値ＩＲを
求める論理演算式をまとめて示すと次のようになる。

Ｒｏの位置が■の場合；ＩＡ Ｒｏの位置が■の場合；ＩＢ Ｒｏの位置が■の場合；ＩＣ Ｒｏの位置が■の場合：【Ｄ Ｒｏの位置が■の場合； ＩＡ・（ＩＢ＋ＩＣ＋ＩＤ＞＋ＩＢ−ＩＣ・ＩＤＲｏの
位置が■の場合： １Ｂ・（ＩＣ＋　ＩＤ＋　ＩＡ）＋　ＩＣ・（Ｄ・ＴＡ
Ｒｏの位置が■の場合； ＩＣ・（ＩＤ＋　ＩＡ＋　ＩＢ）＋　ＩＤ　−ＩＡ・１
８Ｒｏの位ｌが■の場合： ＩＤ・（ＩＡ＋　ＩＢ＋　ＩＣ）＋　ＩＡ・■８・ＩＣ
即ち、この例での投影法においては、上記論理演算式者
しくは他の論理演算式を予め記憶手段に１き込んでおき
、変換画素Ｒの中心点Ｒｏがどこに位置するかによって
所定の論理演算式を選択し、変換画素の濃度ＩＲを得て
いる。

本実施例′Ｖ装置においては、変換画素の濁度判定を上
ｊホのように行うだけでなく、変換倍率を前述の如＜ｉ
／ｎに選んでいる。

一例を）ホベれば、変換倍率ａ＋／ｎを決めるｌ。

ｎを、ｍ＝１６又は１０とし、ｎ−８〜２３としている
。このようにすれば、変換画素と原画素の位１１１ｉ’
ｌｌ係（これにより、原画素Ａ、Ｂ、Ｃ，Ｄとして原画
像面のどの位置にある原画素を用いるか、又、変換画′
ＲＲの中心点Ｒｏが正方形領域内のどの分割領域にある
かがわかる）が周期ｍ＝１６又は１０で変化するため、
この位置関係を容易に知ることができる。以下、この事
情をｌｌ１＝１６の場合を例にとり縮小と拡大の場合に
分けて説明づる。

（Ｉ）縮小時（１＝１６．ｎ≧１７） 例えば倍率を１６／２０にとった場合は、第５図に示す
ような原画素（破線）の中心点（Ｘ印）と変換画素（実
線）の中心点（○印）とのずれが生じていく。従って、
この例の場合、変換画素１ｌＩｌａを求めるのに使用す
る４つの原ＩＩｉ素は、変換画素濃度の鋒出毎に、横方
向（Ｘ方向即ち主走査方向）に次の規則に従ってシフト
した位置のものを使用することになる（周期が１６より
小さい４となっているが、これは１６／２０が４１５と
約分できるためであり、原則的には、周期１６と考える
ことができる）。

０００１０００１０００１０００１・　（１）ここで、
０は１つ右にシフトした位置の４つの原画素を用いるこ
とを意味し、１は右に２つシフトした位置の４つの原画
素を用いることを意味する。従って、この場合、１回目
（処理開始時）の変換ｇｌｊ　Ｊｉｉ　８度の弾出は、
最初の４つの原画素を用い、２回目から４回目までの変
換画素濃度の弾出は、１つずつ右にシフトしていった位
置での原画素（４叫）を用い、５回目の変換画ｆｉｔｉ
ｉ１度の弾出は、４回目より更に２つ右にシフトした位
置での原画素（４個）を用い、以下２回目から５回目ま
での動作が繰り返されることになる。

同様に縦方向（ｙ方向部ら副走査方向）の規則を挙げれ
ば次のようになる。

０００１０００１０００１０００１・・・（２〉縮小時
であれば、変換倍率に関係なく各桁の０．１に相応する
シフト量は同一である。

但し、０．１の並び方は変換倍率によって異なる。等倍
の場合のシフト量も縮小時の場合と同一である（この場
合は全桁がＯになる）。

一方、この縮小時の分割領域■〜■を第６図の如く形成
すれば、変換画素の中心点は、第７図に示す如く、ｍ−
１６の周期性を持ちながら分割領域に位置していく。

（１）拡大時（ｍ−１６，ｍ＝１５） 第８図は、１６／１２の拡大時における原画素（破線）
の中心点（Ｘ印）と変換画素（実線）の中心点（○印）
との位置関係を示すもので、使用する４つの原画素の選
択は、次の規則の通りである。

横方向 ００１０００１０００１０００１０・・・　（３）縦方
向 ００１０００１０００１０００１０・・・（４）但し、
縮小時と異なり、各ｔｔｉの１は直前に使用した４つの
原画素を用いることを意味し、０は右に１つシフトした
位置の原画素を用いることを意味する。

又、この場合の分割領域■〜■を第９図の如く形成すれ
ば、変換画素の中心点は、第１０図に示す如き周期性を
持らながら各分割領域に位置していく。

以上の説明はｍ＝１６の場合であったが、ｍ＝１０の場
合は、周期が１０になるｔどけのことで、周期性を有す
ることは全く同様である。

本実施例装置では、（１）〜〈４）や第６図及び第９図
等に示した情報−（前述の説明を例にとればｍ＝１６．
１０、ｎ　−５〜２３の組合せに係る倍率の内から適宜
選択したものについての情報）をＲＯＭ（リード・オン
リー・メモリ）等に山き込んでおき、適宜出力できるよ
うにしてあるので、変換画素と原画素との位置関係を、
変換画素１ｌｉ１度を求める都度鋒出する必要はない。

このため、位置関係の算出のための演算回路が不要にな
るし、処理スピードも速くなる。

次に第１図及び第２図の実施例の具体的説明に入る。

ここでは、原画像が横方向Ｗ個、縦方向り個の画素行シ
１で構成されているとし、変換倍率を、主走査方向をｐ
、副走査方向をｑとし、変換後の画像がＷＯＩＪｔ　Ｘ
　Ｌ　ｏｕｔの画素行列で与えられるとする。尚、この
場合、Ｗｏｕｔ　、　Ｌｏｌｔは次のようになる。

（Ｉ＞縮小時 Ｗｏｕｔ　−［ｐＷ］　、　Ｌｏｕｔ　＝　［Ｑ　Ｌ　
］（「）拡大時 Ｗｏｕｔ　−［ｐＷ　−１−Δ］。

１、−ｏｕｔ　−［ｑ　ｌ−−１−Δ］但し、記号［］
は小数部分の切捨てを意味し、Δは非常に小さい数をさ
す。

第１図及び第２図において、へカバソファ部３１内には
記憶部３１１が設けられており、この記憶部３１１は、
三つのＲＡＭ　（ランダム・７りせス・メモリ＞３１１
Ａ、３１１Ｂ、３１１Ｃから構成されている。更に、入
ｈバッファ部３１内には、これらＲＡＭへの原画像（を
月（入力データシ書込み時のアドレスを設定する入力カ
ウンタ３１２、上記ＲＡＭからの読出し簡のアドレスを
設定する読出しカウンタ３１３、全行データが人力され
たことを知るための入力（ｊカウンタ３１４、指定され
たＲＡＭに入力カウンタ３１２又は読出しカウンタ３１
３から出力されたアドレス信号を供給する？ドレスマル
チプレクサ３１６、入力バッフ７部３１の最終段を構成
し指定されたＲＡＭから読み出された信号を次段に出力
づるデータマルチプレクサ３１５が設けられている。尚
、上記入力カウンタ３１２及び読出しカウンタ３１３は
スタート時にＷにセットされ、入力行カウンタ３１４は
しにセットされる。

３２は入力バッファ部３１の出力をフリップフロップＦ
／「１〜Ｆ／Ｆ４を介して受ける画素判足部、３３は各
種のタイミング制御を行うタイミング生成回路である。

このタイミング生成回路３３には、前述のＷｏｕｔが初
期設定される出力カウンタ３３１と、Ｌ　ｏｕｔが初期
設定される出力行ノＪウンタ３３２が接続されている。

３４は原画素位置出力部、３５は領域出力部である。こ
の原画素位置出力部３４は、変換画素濃度の算出に必要
な４つの原画素の位置を示す信号を出力するものであり
、主走査方向の位置を示す情報（例えば前述の（１）の
データ）が主走査方向の変換倍率の種類に応じた数だけ
変換倍率に対応して書き込まれたＲＯＭ３４１と、副走
査方向の位置を示す情報（１５１１えば前述の（２）の
データ）が副走査方向の変換倍率の種類に応じた数だけ
変換倍率に対応して書き込まれたＲＯＭ３４２と、これ
らＲＯＭ３４１．３４２の出力が入力される１１！！ｉ
Ｅ！出力部３４３．３４４とから構成される。ここで循
環出力部３４３．３４４は、第１図に示す如（，８ビツ
トの縦列接続されたシフトレジスタ１１．１２と、これ
らシフトレジスタ１１．１２の各段の出力の１つをアド
レスＡ’ｏ＝Ａ３で選択して取り出し、前記シフトレジ
スタ１１．１２を全体としてｍ段（可変）のシフトレジ
スタとして動作させるマルチプレクサとから構成される
。尚、本実施例では、変換倍率１／ｎの種類がｎ＋＝１
６及び１＝１０の場合から適宜１６通り選択してあるた
め、主走査方向、副走査り向の各変換倍率を与える信号
Ｐ、Ｑは４ピツトで構成されている。

そして、それぞれの信号が、ＲＯＭ３４１．３４２のア
ドレス入力となっており、又、ＲＯＭ３４１．３４２の
１６ビツトの出力の内、データとして有効な一ビットの
出力、即ち画一１６であればＢＯ−Ｂｔｓの出力、５−
１９であればＢｏ〜Ｂ９の出力が、並列・直列変換され
、更にローデートされながら、タイミング生成回路３３
に、１ビツトずつ入力されるようになっている。領域出
力部３５は、前述の■〜■のいずれの領域にあるかを示
す信号を出力するものであり、３ビツトにて出力ザる。

この実施例では、各ビット毎に、ＲＯＭ及び循環出力部
が設けられている。即ち、ＲＯＭ３５１〜３５３及び循
環出力部３５４〜３５６とから構成される。３つのＲＯ
Ｍ３５１〜３５３には、前述の第７図や第１０図等で示
されるマトリックス（前述の如く、このマトリックスの
各要素は分割領域■〜■を表現するため、その構成は３
ビツトとなっている）を、各要素が１ビツトで表現され
た３つのマトリックス、即ち、最上位ビットで構成した
マトリックス、中間ビットで構成したマトリックス、最
下位ヒツトで構成したマトリックスに分解したものが、
それぞれに２つの変換倍率の種類の積に応じｔＳ数だけ
書き込まれている（ｍの１直によって、有効なマトリッ
クスサイズは異なる。即ち、隈＝１６なら１６Ｘ１６、
ｍ＝１０なら１０Ｘ１０が有効なサイズとなる）。使用
されるマトリックスは、主走査方向及び副走査方向の変
換倍率が与えられて初めて特定されるため、主走査方向
及び副走査方向の変換倍率の信号Ｐ、Ｑは、ＲＡＭ３５
１〜３５３へのアドレス入力の一部を構成している。更
に、マトリックスの何行目を使用するかを特定するため
に、改行うロックＣＫ３を計数づるカウンタ３６の出力
も、アドレス入力の一部として与えられている。ここで
、このカウンタ３６はｌ進カウンタとして動作づるちの
で、倍率ｐ、ｑによって−の値が異なるため、図示しな
いが倍率り、Ｑを示す信号Ｐ、Ｑを入力し、内蔵の複数
種類のカウンタ（＋＝１６．１０であれば１６進カウン
タ及び１０進カウンタ）の出力を切り換え−（出力する
。このために、ＲＯＭ３５１〜３５３のアドレス入力端
子は、１２ビツトで構成されている。シフトレジスタ３
５４〜３５６は、ＲＯＭ３５１〜３５３の出力を並列・
直列変換し、史にローデートし、３ビツトの分割領域信
号として画素判定部３２に出ルする。この循環出力部３
５４〜３５６の構成は循環出力部３４３．３４４と全く
同様である。尚、循環出力部３４３．３５４〜３５６内
のシフトレジスタ１１゜１２は、改行うロック信号ＣＫ
３でロードされ、且つ、シフトクロック信号ＧＫ２でシ
フトされるようにタイミング生成回路３３と接続され、
循環出力部３４４内のシフトレジスタ１１．１２は、ス
タートクロック信＠ＣＫ４でロードされ、■つ、改行う
ロック信号ＣＫ３でシフトされるように接続されている
。更に、力・クンタ３６は、スタートクロック信号ＣＫ
４でリセットされるように接続されている。

又、上記実施例の場合、変換倍率は４ビツトの信号Ｐ、
Ｑで示され（例えば１６／８倍が１１１１に相当し１０
／２３がｏｏｏｏに相当する）、ＭＳＢに１″が立った
とき拡大となり、他の場合は縮小（等倍も含む）となる
ようになっている。

そこで、タイミング生成回路３３は、拡大・縮小の判断
を、このＭＳＢを示す信号ＰＡ３　、Ｑ△３を入力する
ことによって行っている。

尚、タイミング生成回路３３からデータマルヂプレクサ
３１５及びアドレスマルチプレクサ３１６へのセレクト
信号（Ｓｚ　、　Ｓｏ　）によって、ＲＡＭ３１１Ａ、
３１１Ｂ及び３１１Ｃがとる状態は、次の通りである。

（ＳｓＳｏ）　　３１１Ａ　　３１１Ｂ　　３１１Ｇ（
０，０）　　　ＩＩ込み　　読出し　　読出しく０．１
＞　　　読出し　　出込み　　読出しく１．Ｏ）　　　
読出し　　読出し　　書、込み＜１．１）　　　　−−
− 但し、（Ｓ＋　、Ｓｏ　）が（１，１＞の時は禁１１さ
れている。

又、ＲＡＭ３１１Ａ、３１１８Ｂ！、び３１１Ｇの出力
ＯＡ、０８及びＤＣとデータマルチブレクリ３１５の出
力Ｄ＋及びＤ２とめ関係は次の如くである。

（Ｓ＋、　　Ｓｏ）　　ＤＩ　　　Ｄ２（０、Ｏ）　　
　ＤＢ　　　［）Ｃ ＜０．　１）　　　ＤＣＤＡ （１、０）　　　ＤＡ　　　ＤＢ 以上のように構成された本発明の実施例の動作を次に説
明する。

まず、タイミング生成回路３３は、アドレスマルチプレ
クサ３１５へのセレクト信号（Ｓ＋　、　ＳＯ）を、（
０，０＞に設定し、外部装置に原画１ｇｔ信号を出力し
てもよい旨を示すレディ信号（Ｏウアクティブ）をＯ”
（ＬＯＷ）とし、入力イネーブル信号を１″にする。

従って、この初期状態においては、ＲＡＭ３１１Ａにデ
ータを山き込む状態になっており、画素データは、１画
素ずつ、入力ストローブ信号に同期して各ＲＡＭに与え
られ、甫込みストローブ信号によってＲＡＭ３１１Ａに
順次書き込まれる。

尚、１画素の書込み毎に、タイミング生成回路３３は、
りＯツク信号ＷＣＬＫを入力カウンタ３１２に与え、１
ずつダウンカウントさせていくので、１ライン分（Ｗ画
素）の情報は、ＲＡＭ３１１△のＷ番地から１番地に記
憶される。１ライン分が入力され計数値がＯとなった時
の入力カウンタ３１２の出力は、１ライン入力終了信号
として、タイミング生成回路３３に検知される。これに
よって、タイミング生成回路３３は、レディ信号を“１
″にし、入力カウンタ３１２の計数値をＷにプリセット
すると共に、入力行カウンタ３１４から１を減する。こ
れと同時に（Ｓ＋　、Ｓｏ　）を（０，１）とする。従
って、入力カウンタ３１２の出力及びタイミング生成回
路３３の書込みストローブ信号が今度はＲＡＭ３１１１
３に！ｊえられることになる。

この切換後、タイミング生成回路３３はレディ信号を０
″にして、２行目のＷ画素の入力を１可能にし、１行目
の画素データと同様なタイミングで２行目の画素データ
をＲＡＭ３１１Ｂにｉｌ！き込む。

２行目の画素データの書込みが終了すると、タイミング
生成回路３３は、（Ｓ＋　、Ｓｏ　）を（１゜Ｏ〉とし
、入力カウンタ３１２の出力及び書込みストローブ信号
をＲＡＭ３１１Ｇに入力する状態に移す（但し、レディ
信９はこの哨点Ｃは１°。

である）、、又、これと同時に、スタートクロックＣＫ
４．改行うロックＣＫ３により、ＲＯＭ　３　／１１、
ＲＯＭ３４２及びＲＯＭＲ３５１〜３５３（１）出力（
倍率信号Ｐ、Ｑがアドレス入力となっているため、設定
倍率に相応したしのとなっている）を、循環出力部３４
３．３４４及び３　ｂ　４　・”　３　ｂ６内のシフト
レジスタ１１．１２に占き込む、１この後、レディ信号
が″０″になり、３１１目の画素データのＲＡＭ３３１
　Ｃへの書込みが開始すると共にＲＡＭ３１１Ａ、及び
ＲＡＭ３１１　Ｂに記憶されている１行目及び２行目の
データを用いた画素密度変換処理が開始される。

まず（Ｓ＋　、Ｓｏ　）が（１，０）のとき、読出しカ
ウンタ３１３の出力はＲＡＭ３１１Ａ及びＲへＭ３１１
Ｂに与えられており、両出力端Ｄｏからは、出力信号Ｄ
Ａ、ＤＢとして、１行目、２行目の第１列目の画素デー
タが出力されている。このＯＡ、ＤＢ信号はデータマル
チプレクサ３１５からそれぞれＤ＋　、Ｄ２信号として
出力される。

そこで、タイミング生成回路３３は、シフトクロック信
号ＣＫ１によって前記信号ＤＩ、Ｄ２を７リツプ７０ツ
ブＦ／Ｆ１．Ｆ／Ｆ２にラッチすると共に、りＯツク信
号ＲＣＬＫを出力して読出しカウンタ３１３の計数値か
ら１を減じ、２列目の画素データをＲＡＭ３１１Ａ及び
ＲＡＭ３１１　Ｂから出力させる。

この後、更にシフトクロック信号ＣＫ１を７リツプ７０
ツブＦ／Ｆ１〜Ｆ／Ｆ４に出力して１列目の画Ｆ’７−
タを７リツプ７０ツブＦ、／Ｆ３．Ｆ７／Ｆ４に転送し
ラッチさせると共に、ノリツブ７０ツブＦ／Ｆ１．Ｆ／
Ｆ２に２列目の画素データをラッチさせる。これで最初
の４点の画素データが７リツプフロツプＦ／Ｆ１〜Ｆ／
Ｆ４に揃ったわけで、この画素データが画素判定部３２
へ入力されることとなる。

画素判定回路３２は、循環出力部３５４〜３５６の出力
から、分割領域■〜■のどの領域に変換画素の中心点が
あるかを知り、前記論理式に該当する演算の結果を、変
換画素値として出力づる。

以上で、第１Ｔｏ目の変換画素の！ｌ！ｌ理が終了する
。

第２番目の変換画素の処理は、横方向倍率を示す信号Ｐ
のＭＳＢである信号ＰＡ３　（拡大・縮小を示す）と循
環出力部３４３の出力【Ｗの値によって異なる。即ら、
次の（Ｉ）〜（ＩＶ　）のいずれかの動作をタイミング
生成回路３３がとる。

（Ｉ）（ＲＡＭ　、ＩＷ）＝　（０，０＞のときクロッ
ク信号ＲＣＬＫ及びシフトクロック信号ＣＫ１を用いて
フリップ７０ツブＦ、／　Ｆ　１〜Ｆ／Ｆ４の画素デー
タを１ビツトシフトする。

（ＩＩ）（ＲＡＭ　、ＩＷ）＝　（０，１＞のときりＯ
ツク信号ＲＣＬＫ及びシフトクロック信号ＣＫ１を用い
てフリップ７０ツブＦ／Ｆ１〜Ｆ／Ｆ４の画素データを
２ビツトシフトする。

（ＤＩ＞（ＰＡｓ　、ＩＷ）、＝　（１，１＞のときり
Ｏツク信号ＲＣＬＫ及びシフトクロック信号ＣＫ１を出
力せず、従って、フリップフロップＦ／Ｆｌ〜Ｆ／Ｆ４
の画素データはそのままにする。

（［Ｖ）（ＰＡｓ　、ｒＷ＞−（１，０）（７）ときり
Ｏツク信号ＲＣＬＫ及びシフトクロック信号ＣＫ１を用
いてフリップ７０ツブＦ／Ｆ１〜Ｆ／Ｆ４の画素データ
を１ビツトシフトする。

タイミング生成回路３３は、上記（Ｔ）〜（［Ｖ　）の
実行後、シフトクロックＣＫ２により、循環出力部３４
３，３４４，３５４〜３５６内のシフトルレジスタ１１
．１２を１ビツトシフトさせる。画素判定部３２は、新
たな画素データを用いて、循環出力部３５４〜３５６の
出力信号に従った演算を行い、第２番目の変換画素値を
出力する。

以下同様な動作を繰り返すことにより次々と新たな変換
画素値（１行目）を求めることができる。

ところで、変換画素値を出力する旬に、出力カウンタ３
３１はダウンカウントしていく。従って、出力カウンタ
３３１がＯとなったとき、ｗｏｕｔ画素（１ライン分）
だけ出力したことになる。次に、タイミング生成′回路
３３は、入力カウンタ３１２の出力がＯ（１ライン入力
終了）になり、出力力ウンタ３３１の出力がＯ（１ライ
ン出力終了）になると、出力行カウンタ３３２を１１Ａ
少させる。

次の処理は、縦方向倍率を示１信号ＱのＭＳＢであるＯ
Ａ３　　（拡大・縮小を示す）と循環出力部３４４の出
、力ＩＬの値によって異なる。

（１）（ＯＡ３　、ｊＬ）＝　（０，０）のと＠（Ｓ＋
　、Ｓｏ　）を（０，０＞にして、ＲＡＭ３１１Ｂ、Ｒ
ＡＭ３１１Ｃ内の２行目。

３行目の画素データを読み出せるようにしておいて、レ
ディ信号を０′°にし、４行目の画素データをＲＡＭ３
１１Ａに入力できるようにする。

（ＩＦ）（ＱＡ３．　　ＩＬ）＝（０，１）（７）とき
（Ｓ＋、Ｓｏ）を（０，Ｏ）にして、４行目の画素デー
タをＲＡＭ３１１Ａに入力し、更に、（Ｓ！、Ｓｏ　）
を（０，１）にして、５行目の画素データをＲＡＭ３１
１Ｂに入力できるようにすると共に、ＲＡＭ３１１Ｃ，
ＲＡＭ３１１Ａ内の３行目、４行目の画素データを読み
出せるようにしておく。

（Ｉ［［）（ＱＡｓ、ＩＬ）＝（１，１）のとき（Ｓｓ
　、　Ｓｏ　）をそのままにし、レディ信号も１″のま
まＲＡＭ３１１Ａ、ＲＡＭ３１１Ｂ内の１行目、２行目
の画素データを読み出せるようにする。

（ＩＶ）（ＱＡ３．１Ｌ）−（１，Ｏ）のとき（Ｉ＞と
同じ処理を行う。

上記（Ｉ）〜（ｒＶ）の実行後、改行り【コック信号Ｃ
Ｋ３により、ＲＯＭ３４１，３５１へ・３５３の出力を
、循環用ツノ部３４３．３５４〜３５６内のシフトレジ
スタ１１．１２に書き込み、循環出力部３４４内のシフ
トレジスタ１１．１２を１ビツトシフトさせる。そして
、２行目の変換画：Ａ値を求めていく。

以下同様な動作で画素密度変換を行っていくうちに、人
力行カウンタ３１４がＯとなる。この時は、もはや入力
すべき画素データは無いのであるが、変換画素値出力が
終了するまでは入力イネーブル信号をＯ″にし、あたか
もＯが入力されているかのようにＲＡＭ３１１Ａ〜３１
１ＣにＯを書込みを続ける（但し、レディ信６号は“１
°′のまま）。そして、出力行カウンタ３３２が０とな
ると、その旨の信号（出力終了信号）がタイミング生成
回路３３に入力されるので、タイミング生成回路３３は
、丈べでの処理を終了する。

尚、本発明は上記実施例に限られるものではない。例え
ば、正方形領域を（イ）〜（ニ）式を用いて８分割した
ものを示したが、４分割であってもよい。又、８分割で
あっても、論理演算式として前述のものと異なるものを
採用してもよい（参照画素の数を４個に限る必要もない
）。要は、画素判定部３２を、所望の論理演算をするよ
うなロジック回路で構成すればよい。又、タイミング生
成回路３３としては、マイクロプロセッサを用いること
が好ましい。更に、変換倍率を示す信号Ｐ。

Ｑから信号ＰＡｓ　、ＱＡ３を取り出してタイミング生
成回路３３に与えたが、ＭＳＢにて拡大・縮小を判断で
きないように構成される場合には、拡大・縮小を示す信
号を別途骨て、これをタイミング生成回路３３に与える
ようにすればよい。又、記憶部３１を３つのＲＡＭで構
成したが、２つのＲＡＭで構成することもできる。

（発明の効果） 以上説明したように、本発明は、変換倍率をｍ／ｎ（ｎ
＋、ｎ；整数）とし、且つ周期ｍの分割領域データを各
変換倍率に応じて記憶手段に書き込んでおき、画素密度
変換倍率が設定されると該当するデータをシフトレジス
タに読み出し、該当周期ｍの分割領域データを得るよう
に該シフトレジスタの何れかの段の出力をマルチプレク
サで選択して循環させるようにしたものである。従って
、高速処理が可能でしかも小刻みの倍率設定も行える。

【図面の簡単な説明】

第１図は本発明の一実施例の要部を示げ構成図、第２図
は本発明の一実施例を示す構成図、第３図は４つの原画
素と変換画素を重ねた状態を示す説明図、第４図は正方
形領域の分割を示す説明図、第５図及び第８図は原画素
中心点と変換画素の中心点とのずれの説明図、第６図及
び第９図は領域分割の一例を示す説明図、第７図及び第
１０図は領域データの一例を示す説明図である。 １１．１２・・・シフトレジスタ １３・・・マルチブレクリ゛ ３１・・・入力バッファ部 ３１１・・・記憶部 ３１１Ａ、３１１Ｂ、３１１Ｇ・・・ＲＡ　Ｍ３１２・
・・入力カウンタ ３１３・・・読出しカウンタ ３１４・・・入力行カウンタ ３１５・・・データマルチプレクサ ３１６・・・アドレスマルヂプレクサ ３２・・・画素判定部 ３３・・・タイミング生成回路 ３４・・・原画素位置出力部 ３４１．３４２．３５１〜３５３・・・ＲＯＭ３４３．
３４４．３５４〜３５６・・・循環出力部３５・・・Ｉ
Ｉ域出力部　　３６・・・カウンタ特許出願人　　小西
六写真工業株式会社代　　理　　人　　　弁理士　　井
　　島　　藤　　治外１名 吊１図 出力 篇３図 Δ 絶４図 ■ 諮５図 篇６図 諮７図 画一一一一一〉横方向 萬８図 話９図 横方向

Claims (1)

【特許請求の範囲】
1. 原画像に変換画像を投影したときに変換画素が原画素上
   のどの分割領域に対応するかを知り、各分割領域毎に予
   め用意してある変換画素濃度算出用論理演算式を用いて
   前記変換画素の濃度を求め、画素密度変換を行う画素密
   度変換装置において、画素密度変換倍率をｍ／ｎ（ｍ、
   ｎ共自然数）としたとき、前記変換画素がどの分割領域
   に対応するかを示す周期ｍの分割領域データを各変換倍
   率に応じて記憶手段に書き込んでおき、画素密度変換倍
   率が設定されると該当するデータをシフトレジスタに読
   み出し、該当周期ｍの分割領域データを得るように該シ
   フトレジスタの何れかの段の出力をマルチプレクサで選
   択して循環させるようにしたことを特徴とする画素密度
   変換装置。