JPS6083852A - 文字パタ−ン強調制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明はドツトマトリクス構造の文字フォノ］へ情報を
扱う文書作成装置、文字出力装置等に用いられる文字パ
ターン強調制御方式に関する。

［発明の技術的背景とその問題点］ 文書作成装置等、規定されたドラ１へマトリクスｌｒ４
成の文字フォントを扱う装置に於いて、規定されたドツ
トマトリクス構成の文字フｔントを成る倍率で拡大・縮
小することのできる機能をもたせる場合、従来では、第
１図に（ａ）乃至（Ｃ）に示すように原文字パターンド
ツトｓｄ・・・がら単純にドラ１−を増加又は削除する
所謂単純拡大方式が採られていた。

このような従来の拡大・縮小手段は、比較的簡単かつ安
価に実現出来るが、例えば斜線部分にお（）る階段状の
形成部（括れ）が目立つ等、出ツノされるパターン形状
が本来の表現すべき文字形態がら逸れてしまい、認識し
難い不自然な文字表現になってしまうという不都合があ
った。又、上記したような従来の拡大・縮小手段におい
ては、斜体、回転体、白抜き、更には線入等各種の変形
字体を容易に得ることができず又その変形範囲が大幅に
制約されるという欠点を有し、特に文字を多色表現しよ
うとした場合、上記した欠点かより顕著で（ｂ　つ　Ｉ
こ　。

［発明の目的］ 本光明は上記実情に捲みなされたもので、基本ドツトマ
トリクス構成の文字パターンを任意の拡大１＆率にて、
かつ１１品賀を保ち、文字の輪郭部とその内部とを異な
る色で高度の文字修飾効果をもって容易に表現できる文
字パターン強調゛制御方式を提供づることを目的とづる
。

［発明の実施例］ 以下図面を参照して本発明の一実施例をに１明する。

第２図は本発明の一実施例を示す回路ブロック図である
。図中、１０はシステム全体の制御用を司るｃｐｕ、１
１はメインメモリ（Ｍｆｖｌ）、１２はＣＰＵバス、１
３は表示制御３１１回路（ＣＲＴ−Ｃ）　、１４Ａ。

１４Ｂは豆いに異なる第１、第２の色（Ｕの表示パター
ンを別個に貯える一対のフレームメモリ（Ｆ　ｆｖｌ　
）、１５は一対のパラレル−シリアル変換回路（Ｐ−３
）、１（３はＣＲＴカラー表示部である。

２１乃至２４、及び２５Ａ　、　２５Ｂはそれぞれｃ　
ｐ、ｕバ１２につながれたＩ１０レジスタであり、２１
はトド補間時に於けるＸ方向のドツト刻み幅（ｄｘ）を
貯えるレジスタ、２２はドツト補間時のＸ方向のｖノ期
値（イニシャルアドレス；ＳＸ）を貯えるレジスタ、２
３はドツト補間時に於けるＹ方向のドラ１−刻み幅（ｄ
ｙ）を貯えるレジスタ、２４はドラ１〜補間１１５　（
７）　Ｙ方向の初期値（イニシャルアドレス：　ｓｙ）
を貯えるレジスタ、２５Ａ及び２５Ｂはそれぞれ後）ホ
する補間値との比較を行なうための各々異なる比較値、
即ち閾値（ｔｈｌ　）　、（ｔｈ２　）を貯える一対の
レジスタである。

２Ｇは後述するラッチ回路２８の値にレジスタ２１のｆ
ｉｎ　（ｄｘ’）を加算する加算回路（ＡＤＤ）、２７
はスター１へ詩に於いてレジスタ２２の値（ＳＸ）を選
択し、・でれ以後は加算回路２Ｇの出力を３Ｎ択するデ
ータセレクタ（ＳＥＬ）、２Ｂはデータセレクタ２７よ
り出力される整数部と小数部で表わされるドラ１〜補間
時の新たなドツトアドレス（ｓｘ＋１−ｄｘ）を貯える
ラッチ回路である。２９は後述するラッチ回路３１の値
にレジスタ２３の値（ｄｙ）を加算する加算回路、３０
はスター１〜時に於いてレジスタ２４の値ＣＳＶ＞を選
択し、それ以後は加算回路２９の出ノｊを選択するデー
タセレクタ、３１はデータセレクタ３０より出力される
整数部と小数部で表わされるドツト補間時の新たなドツ
トアドレス（ｓｙ＋ｊ　−ｄＹ）を貯えるラッチ回路で
ある。３２はデータセレクタ２７．３０の切替え制御を
行なう制御フリップ７０ツブである。

３３は漢字を含む所定ドットマ］〜リンス単位（例えば
１６ｘ　１６ドツト）の文字パターンデータが格納さ１
１た漢字パターンメモリ（Ｋ　Ｐ　Ｍ　）である。３４
は漢字パターンメモリ３３より読出した１文字分のドツ
トパターンを貯える高速ＲＡ〜１により構成され！、＝
１文字バッファであり、ここでは１文字分のドツトパタ
ーン のピットパターンで埋めた状態で記憶する。３５は１文
字バッフノア３４に貯えられた文字パターンデータのう
ち、ラッチ回路２８．　３１の各整数部の値に従い、新
たなドラ１−を囲む１格子４点のドツｌ〜情報を選択的
に出力りるヒツト選択回路である。３６はピッ″ト選択
回路３５より出力された４ピッ１−の情報をラッチする
ラッチ回路である。

３７乃至３９はピッ１〜選択回路３５より出力されるド
ツト情報のパターンを認識し、４点のドラ］〜で囲まれ
る新ドツトの補間値を選択的に切替え制御１１るドツト
パターン認識部（ＤＳＰ）の構成要素をなりもので、３
７はラッチ回路３６のビット内容から４点のトンドパタ
ーン状態を認識し、後述する特定のドツトパターン状態
である際に、更にその周囲の特定の２格子分のドツト情
報を順次選択すべくヒツト選択回路３５を制御する判別
制御回路、３８はこの判別制御回路３１の制御で読出さ
れた４ピッ；・の情報をそれぞれラッチするラッチ回路
、３９は判別制御回路３７の制御で読出された２格子分
のドラ１−情報とラッチ回路３６のドツト情報とのドラ
１〜パターン状態に応じた１ピッ１−の補間値切替選択
信号を出力するドツト判別回路である。４０はラッチ回
路２８に貯えられた小数部の値（５ピッ１−のＸ方向オ
フセット値）とラッチ回路３１に貯えられた小数部の値
（５ビツトのＹ方向オフセラ１〜値）と）ツヂ回路３Ｇ
に貯えられた４点のドツト情報とドツト判別回路３９よ
り出力される１ヒツトの補間値切替選ＪＲ（：号とを人
力１ｉｌｉ報として前記４点のドツト情報で囲まれた領
域内に於ける新たなドラ］〜の補間値（Ｑｘｙ）を出力
４°る補間テーブルＲＯＭで４５す、ここでは２５６Ｋ
（３２Ｋｘ８）ピッ１−のマスクＲＯＭを用い、前記し
た１５ピツ１〜の読出しア１−レスに従い８ピツ）・（
０〜２５５レベル）の補間値を出力づる。４１Ａ及び４
１Ｂはそれぞれ補間テーブルＲＯＭ４０Ｊ：り出力され
る補間値と予め対応付されたレジスタ２５Ａ　、　２５
Ｂに貯えられた閾値との比較をとるコンパレークであり
、それぞれ補間ｉｆｌ　ｈ’比較ＩＩＩ　即’５１ｔｌ
　ｌ１１（ｊｌｌｌ　、　ｔｌ１２　＞を越えた際ニオ
ンドツ１〜（輝点）を示す１“レベルの信号を出力する
。４２Ａ及び４２［３はそれぞれ対応するコンパレータ
４１Δ、４１［３，Ｊ：り出力されたドラ１へ情報を順
次貯え、所定ビット長単位（ここては１バイｉ・とする
）毎にＣＰｔＪバス１２上に出力する一対のＩ／′０レ
ジスタである。

第３図（ａ）乃至（ｆ）はそれぞれ補間処理により生成
される新たなドツトを囲む１格子４点のドツト情′報（
ドツトパターン）と補間テーブルＲＯＭ４０に設定され
た補間値のレベル区分とテーブルタイプとの関係を示す
図であり、ここでは補間値をＯ〜２５５段階の輝度（明
暗レベル）で表わし、その区分された一部の領域を等高
綿で示している。

第４図は前記１格子４点のドツトパターンのうし、１ド
ツトのみがオン（“１″）又はＡフ（０°′）である際
のテーブルタイプの選択切替例を説明するためのもので
、ドツトパターン認識部（ＤＳＰ）は、例えば周囲４点
のドラｈ（Ｄｏ。

１）１．Ｄ２．Ｄ３　）のうち、１点のみがＡフ即ち“
Ｏ″（図では白抜きで示すＤｏ）である際、更にその周
囲の格子の特定ドツト（Ｄａ、Ｄｂ）のオン・Ａノ状態
を認識し、Ｄａ、Ｄ　ｂ　＝　”　１　”であれば、第
３図（ｄ）に示づようなコーナタイプのテーブル（Ｔ１
）を選択し、又、Ｄａ、［］ｂの少なくども何れか一方
がＩＩ　Ｏ１１であれば、第３図（ｆ）に示ｌような斜
形タイプのテーブル（ＴＯ）を選択する。

このように、４点のドラ１〜領域内に位置する新た４１
ドツ１〜の補間値は、その４点のドツトが上記し！、−
ような特定のパターンをなすとき、更にその周囲のドツ
ト状態にＪ：って定められる。

ここで第２図乃至）〕４図を参照しＣ−実施例の動１ｖ
を説明する。ドツト補間時に於いて、ＣＰＵ１０は先ず
レジスタ２１．２２．２３．２４及び２５　Ａ　、　２
　Ｊ　Ｂの初期設定を行なう。即ら、レジスタ２１にＸ
方向のドツト刻み幅（ｄｘ）、レジスタ２２にＸ方向の
初期値（イニシャルアドレス；Ｓ×）、レジスタ２３に
Ｙ方向のドツト刻み幅（＋Ｉｙ）、レジスタ２４にＹ方
向の初期値（イニシャルアドレス：ｓｙ）、レジスタ２
５Ａ、　２５Ｂに補間値との比較を行なうための比較値
即ち閾値（ｔｈｌ、ｔｂ２）をそれぞれヒツトづる。

ここで、レジスタ２１．２３のドラ１〜刻み幅は拡大縮
小倍宰の逆数値どして与えられる。又、レジスタ２２に
は、ＩＸ　＝　（（ＩＸ−１）　／２でなるＩＩが初期
ＷｄＳＸとしてセラ１−され、レジスタ２４には、１ｙ
＝　（ｄＶ−１）　／２でなるＩｙが初期ｌ１ｔｉＳｙ
としてヒラ１−されるもので、ｄｘ又はｄｙが１以下の
ときく即ｌ）拡大時）はｌｘ又はＩｙが負となって１文
字バッファ３４の原文字パターン格納領域外のアドレス
を示し、ｄｘ又はｄｙが１以上のとき（即ち縮小時）は
ｌｘ又はＩＶが正となって１文字バッファ３４の原文字
パターン格納領域内のアドレスを示す。又、レジスタ２
５Ａ　、　２５［３には、それぞれ補間テーブルＲｏＮ
・１４０より出力される補間値と比較をとり新ドツトの
何れのレベル以上のものを意味のあるドラ１〜とするか
を決定するための任意（Ｏ〜２５５）レベルの比較値即
ち閾値（ｔｈｌ、ｔｈ２）がセラ１−される。ここでは
、ｔｈｌ　＜ｌ１１２とし、レジスタ２５△に、太線幅
の文字パターンドツトを得るための閾揃（ｔＮ）をセッ
トし、レジスタ２５Ｂに、細線幅の文字パターンドツト
を得るための閾値（ｔｌ＋２）をヒラ１へづるものとす
る。

更にＣＰ　Ｕ　１０は漢字パターンメモリ３３よりドラ
１−補間対象となる１文字分のドツトパターン（即ち、
ここでは輪郭部をその内部と異なる色にした修飾文字を
得るための原始文字パターン）データを読出し、１文字
バッファ３４に書込む。この際、１文字バッファ３４に
は、上述したように、ドラ１−補間対象となる１文字分
のトン１〜パターンデータが、その周囲を意味の無い０
″のドツトで囲まれた状態で記憶される。この各レジス
タ２１．２２゜２３、２４．２５Ａ　、　２５Ｂへのデ
ータセット、及び１文字バッファ３４への補間対象文字
パターンの取出しが終了した後、レジスタ２２．２４に
貯えられたイニシ１フルアドレスデータ（ＳＸ、　ＳＶ
）が制御フリップフロツノ３２の制御のもとにデータセ
レクタ２７．３０ノこりｉＢ択され、それそ′れ対応す
るラッチ回路２８゜３１にラッチされる。このラッチ回
路２８．３１に貯えられたドラ１〜アドレスデータは、
その整数部の値がビット選択回路３５に与えられ、小故
部の値力＜ｒｍ間チーツルＲＯ１ｖ１４（＋に与えられ
る。ピン１〜選択回路３５はその整数部の愉にもとすい
て１文字バッファ３４より１格子ｌ１点のドツト情報を
選択し、補間デープルＲＯＭ４０に供給づる。この際、
拡大時（＋ｌｘ、　ｄｙ＜　１　＞に於いては、ヒツト
選択回路３５に、１文字バッファ３４の原文字パターン
格納領域外のアドレスを示す負の鎖が与えらることがら
原文字パターン格納領域外のドツトを含む１格子４点の
ドラ］・情報よりドツト選択を開始する。又、縮小肪（
ｄｘ、　ｄｙ＞　１　）に於いては、ビット選択回路３
５に、１文字バッフ１３４の原文字パターン格納領域内
のアドレスを示す正の１直が与えらることから原文字パ
ターン格納領域内の１格子４点のドツト情ｌｊよりドツ
ト選択を開始する。

補間テーブルＲＯＭ４０は、上記ラッチ回路２８゜３１
からのＸ方向及びＹ方向の各オフセラｌ−１ｍ（！！１
１０ヒッ１へ）とピッ１−選択回路３５からの周囲４点
のドツト情報とドツトパターン認識部（ＤＳＰ＞からの
１ビットの補間値切替選択信号とを入力情報どして、そ
の内容に従う８ヒツ１〜の補間値を出力づる。この際、
ビット選択回路３５より出力された゛１１格子４のドツ
トパターンがドラ１−パターン認識部（ＤＳＰ）により
認識され、第４図に示される如く特定のドツトパターン
である際は、更にその周囲の格子の特定ドツトのオン・
オフ状態を認識して、そのドツト状態に応じた１ピッ１
−の補間値切替選択信号を出力する。即ち、例えば第４
図に示ず如く、周囲４点のドラ］〜（Ｄ　Ｏ，Ｄ　Ｉ、
Ｄ　２゜［）３）のうち、１点のみがオフ即ち’Ｏ”（
図では白抜きで示すＤｏ）ｒある際は、更にその周囲の
格子の特定ドラＩ−（Ｄａ、ＤＩ＋　）のオン・オフ状
態を’ＲＲ？＝し、（）ａ、［）ｂ　＝　”　１”’で
あれば、第３図（ｄ）に示すようなコーナタイプのテー
ブル（Ｔ１）を選択し、又、Ｑａ、［）ｂの少なくとも
何１か一方が′Ｏ″であれば、第３図（ｆ）に示づよう
な斜形タイプのテーブル（ＴＯ）を選択づべく補間値切
替選択信号を出力する。又、周囲４点のドツト（ＤＯ，
Ｄｌ、Ｄ２．Ｄａ　）のうら、１点のみかオン即ち”１
”（図では黒点で示１’ＤＯ）であ・４′Ｉ際は、更に
その周囲の格子の特定ドラ１〜（Ｑａ。

１’ｌｌ＋）のオン・オフ状態を認識し、［）ａ、１）
ｂ＝”　（Ｊ　”であれば、第３図（ａ）に示１ような
コープタイプのテーブル（１−１）を選択し、又、Ｄａ
。

Ｄ　１１の少なくとも何れか一方が°゛１′°であれば
第３図（ｅ）に示Ｊような斜形タイプのテーブル（−ｒ
ｏ）を選択すべく補間値切替選択信号を出力づる。この
ように、４点のドツト領域内に位置する新たなドツトの
補間値は、その４点のドツトが上記したような特定のパ
ターンをなすとき、更にその周囲のドラ１〜状態によっ
て定められる。そして上記補間テーブルＲＯＭ４０より
出力された８ピツ１〜（０〜２５５レベル）の補間値は
コンパレータ４１Ａ、４１Ｂに入力されて、それぞれ対
応するレジスタ２５Ａ、２５Ｂに貯えられた比較値即ち
閾値（【１０．ｔｌ＋２＞と比較され、補間値が閾値を
越えていれば意味の有るドツトであることを示す゛１゛
ルベルの信号を出ツノし、又、補間値が閾値を越えでい
なければ意味の無いドツトであることを示１゛″０″レ
ベルの信号を出力する。ここでは、ｔ（１１−、’ｔ１
１２どして、］ンパレータ４１Δより太線幅の文字パタ
ーンドツト情報を得、コンパレータ４１ＢＪ：り細線幅
の文字パターンドツト情報を１９でいる。

一方、補間テーブルＲＯＭ４０より補間値が選択出力さ
れた後、ラッチ回路２８の内容とレジスタ２１の内容と
が加算回路２Ｇにより加算されるとともに、ラッチ回路
３１の内容とレジスタ２３の内容とが加算回路２９によ
り加算され、その加算結果のデータが制御フリップ７０
ツブ３２の制御のもどにそれぞれ対応するデータ［レク
タ２７．３０より選択されて、ラッチ回路２８．３１に
ラッチされる。このように、補間テーブルＲＯＭ４０よ
り補間値が出力される毎に、ラッチ回路２８のアドレス
値がレジスタ２１の値（刻み幅；ｄｘ）に従って更新さ
れるとともに、ラッチ回路３１のアドレス１自がレジス
タ２３の値（刻み幅：ｄｙ）に従って更新される。

このようにして、順次、補間テーブルＲＯＭ４０より出
力された補間値がコンパレータ４１Δ、４１Ｂにより、
レジスタ２５Ａ、２５Ｂの閾ＩＦｉ（ｔＮ、ｔｈ２）と
比較され、太線幅、ｍｓ幅の新たな文字パターンドツト
が同時に生成される。

そして上記コンパレータ４１Ａ、、ＮＢより出力された
補間処理後の各新ドッ１−情報はぞれぞれ対応づるレジ
スタ４２Ａ、　４２Ｂに貯えられ、１バイト単位でＣＰ
Ｕバス１２上に出力される。このＣＰＵバス１２Ｆに出
力された補間処Ｊ！！！後の新ドッ）〜情報はｃ　ｐ　
ｕ　１ｏの制御のもとに順次メインメモリ１１内の予め
定められた第１、第２の文字パターン保存領・Ｉｐｉ　
ＩＣ入線幅、細線幅のパターン別に貯えられる。

ＣＰ　Ｕ　１０は、メインメモリ１１の第１、第２の文
字パターン保存領域に、太線幅、細線幅各の文字パター
ンが記憶されると、太線幅の文字パターンを第１のフレ
ームメモリ１４Ａに転送し、細線幅の文字パターンを第
２のフレームメモリ１４Ｂに転送する。この第１、第２
のフレームメモリ１４Ａ、フレームメモリ１４Ｂに貯え
られた各文字パターンは表示制御回路１３の制御の下に
ＣＲＴカラー表示部１５に送られ合成された後、表示出
力される。これにより細線幅の文字パターン部分は第１
、第２の色相を合成した第３の色相をもって表示され、
その周囲の太線幅のパターン部分は第１の色相をもって
表示される。このように文字の輪郭部がその内部の色と
異なる色で表示される。

これにより、ＣＲＴカラー表示部１６の表示画面には、
輪郭部がその内部の色と異なる色で表示された非常に目
立つ文字が表示でき、文字の強調効果を大幅に高めるこ
とができるとともに、任意の文字を任意の拡大倍率をも
って、しかも斜線部分を）ｌらかに表現でき、文字品質
及び文字の拡大縮小開催を大幅に高めることができる。

尚、上記した実施例に於いては、補間値との比較をとり
新ドツト情報を得るための回路を２相段＋ＪＴ、２つの
コンパレータ４１Ａ　、　４１３より同時に２（重のド
ラ１〜ｌｌ’Ｊ報を１ワる偶成としたが、これに限らず
、例えば上記比較手段を１組のみとし、比較値を書換え
ることによって同一文字）Ａントに対し？ｆｆｆｆＩ［
ｉ＜太線幅、細線幅）の文字パターンを順）欠ｉりるに
うにしてもよい。

［発明の効果］ 以上詳記したように本発明によれば、規定されたドツト
７ 侃に於いて、規定されたドツトマトリクス文字パターン
を任意の拡大倍率にて、かつ高品質を保ち、文字の輪郭
部とその内部とを異なる色で高度の文字修飾効果をもっ
て容易に表現できる文字パターン強調制御方式が提供で
きる。

【図面の簡単な説明】

第１図（ａ）乃至（Ｃ）はそれぞれ従来のドラ１〜補間
処理手段を説明するための図、第２図は木ｙｔ明の一実
施例に於ける要部の偶成を示す回路プロ゛ツク図、第３
図（ａ）乃至（ｆ）、及び第４図はそれぞれ上記実施例
の動作を説明づるためのもので、第３図（ａ）乃至（ｆ
）はそれぞれ補間処理により生成される新たなドツトを
囲む１　ｆ８子４点のドツト情報（ドツトパターン）と
補間テーブルＲＯＭ４０に設定された補間値のレベル区
分とテーブルタイプとの関係を示す図、第４図はデープ
ルタイプの選択切替動作を説明するための図である。 １０・・・ＣＰＵ、１１・・・メインメモリ、１２・・
・ＣＰＵバス、１３・・・表示制御回路、１４Ａ，　１
４Ｂ・・・フレームスｔす、１５・・・ＣＲＴカラー表
示部、２１〜２４・・・レジスタ、２５Ａ、２５Ｂ・・
・レジスタ、２６・・・加界回路、２７・・・データセ
レクタ、２８・・・ラッチ回路、２９・・・加吟回銘、
３０・・・データセレクタ、３１・・・ラッチ回路、３
２・・・制御フリップフロップ、３３・・・漢字パター
ンメモリ、３４・・・１文字バッファ、３５・・・ピッ
１ル選択回路、３Ｇ・・・ラッチ回路、３１・・・判別
制御回路、３８・・・ラッチ回路、３９、・ドツト判別
回路、４０・・・補間テーブルＲＯＭ、４１Ａ、　４１
３・・・コンパレータ、　４２Ａ、　４２Ｂ・・・レシ
スク、ＤＳＰ・・・ドツトパターン認識部。 出願人代理人　弁理士　鈴江武彦

Claims (1)

【特許請求の範囲】
1. （１）　ｎＸｒｎドットマＩ・リクスの文字パターンを
   拡大Ｊる手段と、この拡大された文字パターンから太線
   幅の文字パターンを得る手段、及びこの文字パターンを
   記１１　する第１の記憶手段と、前記拡大された文字パ
   ターンから細線幅の文字パターンを得る手段、及びこの
   文字パターンを記憶する第２の記憶手段どを具備し、前
   記第１の記憶手段に記憶された文字パターンと第２の記
   憶手段に紀１へされた文字パターンどを相異なる色相で
   かつ同一位置に重ねて出力することにより、文字の線幅
   に関して輪郭部とその内部とを異なる色で表現すること
   を特徴とした文字パターン強調制御方式。