JPH01130205A

JPH01130205A - 数値制御装置

Info

Publication number: JPH01130205A
Application number: JP28888387A
Authority: JP
Inventors: Teruo Nakagawa; 中川　照夫
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-11-16
Filing date: 1987-11-16
Publication date: 1989-05-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コこの発明は、出力回路における過電流の発生を検知でき
る数値制御装置に関するものである。

［従来の技術］第４図は従来の数値制御装置の構成を示すブロック図で
ある。図において、１はマイクロプロセッサ（ＣＰＵ−
中央処理装置）、２はデータを転送するシステムバス、
３はＲＯＭ（読出し専用メモリ）やＲＡＭ（読出し書込
みメモリ）を含む記憶装置としてのメモリ、４はＣＲＴ
　（陰極線管）コントローラ（ＣＲＴＣ）、５は出力装
置としての表示装置であるＣＲＴ、６は制御指令などの
入力装置としてのキーボード、７は外部機器８や制御対
象１７とデータの人出力を行う機器インタフェース（機
器１／Ｆ）、９は制御対象１７からの信号を入力するた
めの入力インタフェース（入力Ｉ　／Ｆ）、ｌＯはスタ
ート回路１３をＯＮして出力パワートランジスタ１４に
より制御対象１７内の負荷１８を駆動するためのスター
ト回路１３に対するデータを保持するラッチ回路１２と
、出力サージ保護クランプダイオードＩ５から成る出力
回路１１　ａ、　　１　ｌ　ｂ、　　１１　ｃを複数個
集めた出力インタフェース（出力Ｔ／Ｆ＞、１０１はラ
ッチ回路１２へのデータ信号線、１０２はデータをラッ
チするためのデータラッチ信号線、１０３は出力をリセ
ットするためのリセット信号線、１６は制御対象１７の
モータ駆動回路である。

次に、上記した従来の数値制御装置の動作について説明
する。メモリ３には、あらかじめ与えられている制御プ
ログラムやキーボード６あるいは外部機器８によって入
力された加ニブログラムや制御データが格納されており
、制御指令に従ってＣＰ　Ｕ　１がそのメモリ３にプロ
グラムされている内容を解読し、一定の手順で入力イン
タフェース９、モータ駆動回路１６からのデータを含む
制御データを処理し、出力インタフェース１０内のラッ
チ回路１２にデータをラッチすることにより、スタート
回路Ｉ３をＯＮ、ＯＦＦし、これにより出力パワートラ
ンジスタ１４をＯＮ、ＯＦＦさせて制御対象１７内の負
荷１８を駆動し、モータ駆動回路１Ｇによって制御対象
１７の制御を行っている。

［発明が解決しようとする問題点］上記した従来の数値制御装置は以上のように構成されて
いるので、制御対象１７内で負荷１８が短絡等を生じた
場合に直ちに出力パワートランジスタ１４の破壊に至っ
たり、過大な電流が流れることにより制御対象１７ある
いは数値制御装置自身の破壊に至る場合があるなどの問
題点があった。

また、出力パワートランジスタ１４が過電流状態になっ
たままの状態が検知できないため、ユーザはそのまま工
作機械等を使用し続けてついには素子の破壊に至る危険
性があるという問題点かあった。

この発明はかかる問題点を解決するためになさ益たもの
で、出力回路の制御対象内で負荷の短絡等が発生した場
合における過電流を防止し、ざらにその過電流状態を検
知できるようにした数値制御装置を得ることを目的とす
る。

［問題点を解決するための手段］この発明に係る数値制御装置は、制御対象を制御するた
めの出力回路に電流制限回路と過電流検知回路を設け、
上記出力回路が過電流状態になった時、その過電流を制
限すると共に、その過電流状態を検知して過電流警告と
過電流状態の回路ナンバーをＣＲＴ等の表示装置に表示
するようにしたものである。

［作用］この発明の数値制御装置においては、制御対象を制御す
るための出力回路に設けた電流制限回路と過電流検知回
路により、負荷の短絡等によフて大電流が流れる状態で
も出力パワートランジスタの定格以内に出力電流を制限
すると共に、過電流検知信号により過電流状態であるこ
とをＣＲＴ等の表示装置によって表示警告し、さらに過
電流状態の回路ナンバーの表示を行う。

［実施例］第１図はこの発明の一実施例である数値制御装置の構成
を示すブロック図で、第４図と同一符号は同−又は相当
部分を示しており、その詳細な説明は省略する。図にお
いて、２０はスタート回路１３に対するデータを保持す
るラッチ回路１２゜出力パワートランジスタ１４の出力
電流を制限する電流制限回路２２．過電流になったこと
を検知して過電流検知信号１０５ａを出力する過電流検
知回路２３．過電流検知信号１０５ａをデータとして読
み出すためのゲート２４と過電流検知信号リード線１０
４から成る出力回路２１ａ、２１ｂ２１　ｃ＝と、これ
らの出力回路２１ａ、２１ｂ、２１Ｃからの過電流検知
信号１０５　ａ、　　１０５　ｂ。

１０５ｃを１つのアラーム信号２６にまとめるマルチプ
レクサ回路２５とから成る出力インタフェース（１／Ｆ
）である。

第２図は第１図の数値制御装置における過電流状態の回
路ナンバーを示す説明図、第３図は第１図の数値制御装
置における動作を示すフローチャートである。

次に、上記したこの発明の一実施例である数値制御装置
の動作について説明する。メモリ３には、あらかじめ与
えられている制御プログラムやキーボード６あるいは外
部機器８によって入力された加ニブログラムや制御デー
タが格納されており、制御指令に従ってＣＰＵ　１がそ
のメモリ３にブログラムされている内容を解読し、一定
の手順で入力インタフェース９．モータ駆動回路１６か
らのデータを含む制御データを処理し、制御対象１７を
制御している場合において負荷１８の短絡等の過電流状
態が発生すると、電流制限回路２２によって出力パワー
トランジスタ１４に流れる電流を制限して出力パワート
ランジスタ１４や制御対象１７の破壊を防止する。ざら
に過電流検知回路２３は電流制限回路２２が動作してい
ることから過電流検知信号１０５ａを発生し、マルチプ
レクサ回路２５は他の出力回路２１ｂ、２１ｃからの過
電流検知信号１０５ｂ、１０５ｃをマルチプレクサして
ＣＰＵ　１へのアラーム信号２６を発生する。

ＣＰＵＩが出力インタフェース２０からのアラーム信号
２６を検知すると、メモリ３に格納されている診断プロ
グラムにより第２図に示すような過電流警告メツセージ
をＣＲＴ５に表示すると共に、ゲート２４をイネーブル
して各出力回路２１ａ、２１ｂ、２１ｃの過電流検知信
号１０５　ａ。

１０５ｂ、１０５ｃをデータとして読み込み、過電流で
ある場合には対応する出力回路ナンバーをＣＲＴ５上に
表示し、また対応ビットを赤色表示し、過電流状態にあ
る出力回路を明示する。

従って、ケーブルの誤接続や負荷１８の短絡などによっ
て過電流になっても、数値制御装置の破　。

壊を防止し、なおかつ過電流状態の回路ナンバー（例え
ば第２図に示すＹＯ，Ｙｌ、Ｙｌ）が明示されるので、
数値制御装置と工作機械の信頼性が向上し、保守が容易
になるなどの特長がある。

なお、上記実施例では、各出力回路２１ａ、２１ｂ、２
１ｃを別々のものとして示したが、複数個、例えば８個
の出力回路２１ａと１個のマルチプレクサ回路２５を１
個のＩＣにまとめて実装密度を高める構成としても良い
。

また、上記実施例では、過電流状態の回路ナンバーに対
応するビットを赤色表示で示したが、対応するヒツトを
背景と反転、又は太線にすることで正常状態と区別する
表示としても良い。

［発明の効果コこの発明は以上説明したとおり、数値制御装置においで
、制御対象を制御するための出力回路に電流制限回路と
過電流検知回路を設け、上記出力回路が過電流状態にな
った時、その過電流を制限すると共に、その過電流状態
を検知して過電流警告と過電流状態の回路ナンバーをＣ
ＲＴ等の表示装置に表示する構成をしたので、出力回路
の制御対象内で負荷の短絡等が発生した場合における過
電流を防止し、さらにその過電流状態を検知できるため
に、この種の従来装置と比べてより一層信頼性が向上し
て保守が容易になるという優れた効果を奏するものであ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例である数値制御装置の構成
を示すブロック図、第２図は第１図の数値制御装置にお
ける過電流状態の回路ナンバーを示す図、第３図は第１
図の数値制御装置におけ・る動作を示すフローチャート
、第４図は従来の数値制御装置の構成を示すブロック図
である。図において、ｌ・・・マイクロプロセッサ（ＣＰＵ）、
２・・・システムバス、３・・・メモリ、４・・・ＣＲ
Ｔコントローラ（ＣＲＴＣ）、５・・−ＣＲＴ、６・・
・キーボード、７・・・機器インタフェース（機器Ｉ／
Ｆ）、８・・・外部機器、９・・・入力インタフェース
（入力Ｉ／Ｆ）、１０．２０・・・出力インタフェース
（出力１／Ｆ）、１１　ａ、　　１　ｌ　ｂ、　　１１
　ｃ、　　２１　ａ、　　２１ｂ、２１ｃ・・・出力回
路、１２・・・ラッチ回路、１３・・・スタート回路、
１４・・・出力パワートランジスタ、１５・・・出力サ
ージ保護クランプダイオード、１６・・・モータ駆動回
路、１７・・・制御対象、１日・・・負荷、２２・・・
電流制限回路、２３・・・過電流検知回路、２４・・・
ゲート、２５・・・マルチプレクサ回路、２６・・・ア
ラーム信号、１０１・・・データ信号線、ｌＯ２・・・
データラッチ信号線、１０３・・・リセット信号線、１
０４・・・過電流検知信号リード線、１０５ａ、　　１
０５　ｂ、　　１０５　ｃ・・・過電流検知信号　であ
る。なお、図中、同一符号は同一、又は相当部分を示す。代　　理　　人　　　　　大　　岩　　増　　雄９３図十次ステ、アフ。手続補正書（自発）１．事件の表示　　　特願昭　６２−２８８８８３号２
、発明の名称数値制御装置３、補正をする者５、補正の対象　　明細書の「発明の詳細な説明」の欄６、補正の内容（１）明細書第８頁第７行のｒＹｏ、Ｙｌ、ＹＩＪをｒ
ＹＯ，Ｙｌ、Ｙ２Ｊと補正する。

Claims

【特許請求の範囲】

中央演算処理装置にて制御入力を一定のプログラムに従
つて演算し、その演算結果に基づき制御対象を制御する
数値制御装置において、上記制御対象を制御するための
出力回路に電流制限回路と過電流検知回路を設け、上記
出力回路が過電流状態になつた時、その過電流を上記電
流制限回路によって制限し、また上記過電流検知回路か
ら出力される過電流検知信号により上記出力回路が過電
流になつたことを認識し、ＣＲＴ等の表示装置に過電流
警告を表示すると共に、過電流状態の回路ナンバーを表
示することを特徴とする数値制御装置。