JPS5914315A

JPS5914315A - デイジタル保護継電器

Info

Publication number: JPS5914315A
Application number: JP57124223A
Authority: JP
Inventors: 健二大垣
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1982-07-14
Filing date: 1982-07-14
Publication date: 1984-01-25
Also published as: JPH0456532B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、ディジタル保護リレーのソフトウェアが処理
している、入力データ、出力データ、演算処理データな
どの諸データを、ディジタルリレーの整定値を表示する
表示器を使用して表示するディジタル保護継電器に関す
るものである。

ディジタル保護継電器は、電力系統の電圧、電流等のア
ナログ量をとシ込んで演算を行ない、系統事故を検出す
る。この演算は、従来の演算増幅器を使用したアナログ
演算ではなく、マイクロプロセッサを利用したディジタ
ル演算処理により行われる。すなわちマイクロプロセッ
サを使用し、メモリーに記憶されたプログラムによシミ
力系統の情報を計算処理する。そしてその演算結果と、
整定値と呼ばれる系統事故の有無を判定するための基準
となる値を比較して、事故と判定すれば、事故を除去す
るために、しゃ断器に対してトリップ信号を出力する。

このようなディジタル保護継電器の性能や特性をチェッ
クするには、内部で演算処理されているデータを知る必
要がある。ここで、ディジタル保護継電器によシ距離リ
レーを構成した場合について説明する。送電線の事故除
去を行なうためには距離リレーが用いられるが、距離リ
レーで用いられている演算方法の一つに、送電の電圧・
電流情報から直接、事故点までのインピーダンスを計算
し、そのインピーダンスが整定・　値以内であるかどう
かを判定して行なう方法がある。この方法では電圧・電
流情報を電気角９０度間隔でサンプリングし、その時の
電圧・電流の値を取シ込む。この９０度間隔でサンプリ
ングされた値を使用して、次に示す計算式に従い演算処
理する。

電流Ｉ２＝　１２（ｔ）　＋１（ｔ−９ｏ°）　　　　
　・・・曲・曲■ＶＩｃｏｓφ＝　ｉ　（ｊ　−９０’
）　・ｖ（ｆ　　９０’）＋１（’）　”　Ｖ（ｊ）　
−−■ＶＩ　ｓｉｎφ＝　１（ｔ）−ｖ（ｔ−９ｏ０）
　−１（ｔ−ｃ＋ｏ０）−ｖ（ｔ）　、曲−６０式と０
式よシＶＩいφ　　ＶＲ＝□＝一部φ　　　　　・・・・間開■２Ｉ ■式と０式よシとなる。この■式、■式によつで、インピーダンスの抵
抗分Ｒとリアクタンス分Ｘが求められる。

この距離リレーの特性図を第１図に示す。第１図の特性
図において、円の内部が動作域で、外部が不動作域であ
る。すなわち、送電線において事故が発生すると、その
時の電圧・電流情報をもとに事故点までのインピーダン
スを計算し、そのインピーダンスが一定値以内、言いか
えれば第１図の円の内側であれば距離リレーとして動作
信号を出カレ、一定値以上であれば、第１図の円の外側
であるため、距離リレーの保護区間外ということで、距
離リレーとしては不動作と判定する。この事故点までの
インピーダンスは、送電線の距離に比例するため、ディ
ジタル保護継電器で演算したインピーダンス値を知るこ
とによシ、事故点までの距離を知ることができる。すな
わち、ディジタルリレーの内部の演算データを読み出す
ことが重要な意味を持っていることがわかる。

次に従来のディジタル保護継電器では上記動作をどのよ
うにして行なっていたかを説明する。第２図は、従来の
ディジタル保護継電器の概要構成を示すブロック図で、
１はディジタルリレーの頭脳にあたるＴイクロプロセッ
サ（以下略してＣＰＵと呼称する）、２はプログシムお
よびデータを記憶するメモリ、６は系統の電圧・電流の
アナログ入力をディジタル値に変換し入力するアナログ
入力部、４はディジタルリレーの出方を出すディジタル
出力部、５はリレーの動作判定の基準となる整定値を設
定する整定部でおる。これら１〜５までがディジタル保
護継電器を構成する主要部分である。

次に６はメンバネ・インターフェイスで、メンテナンス
時に使用するもので、メンテナンスパネル７とＣＰＵＩ
とのインターフェイスを司どる。

７はメンテナンスパネルで、オペレータがディジタルリ
レーのプログラムデバッグ、記憶データの読出しなどの
動作を行なうための装置である。８はアドレスレジスタ
、９はデータ入力レジスタ、１０はデータ出力レジスー
タで、６のメンバネ噂インターフェイスを構成している
回路ブロックである。６のメンバネ・インターフェイス
は、この８〜１０を含む総称である。１１はメンテナン
スパネル７に取付られているディジタル表示器で、ディ
ジタルリレーの内部データをディジタル値にて表示する
ものである。１２は数値設定器であシ、アドレスデータ
、数値データ等を設定する場合の設定器である。

第２図において、オペレータがディジタル保護継−電器
の内部で処理されたデータ、例えば前述の事故点までの
インピーダンスの値を知シたい場合は次の様な動作を行
なう。まず、ディジタル保護継電器が通常運転している
状態では、メンテナンスをする必要がないため、メンバ
ネΦインターフェイス６およびメンテナンスパネル７は
接続されていない。電力系統に事故が発生し、ディジタ
ル保護継電器で実現された距離リレーが演算した事故点
までのインピーダンスをディジタルリレーがら読出す時
に、メンバネ・インターフェイス６をＣＰＵ１のバスに
接続する。そしてメンテナンスパネル７もメンバネ・イ
ンター７エイス６に接続する。つぎにメンテナンスパネ
ル７の数値設定器１２を操作して、メンバネ・インター
フェイス６中のアドレスレジスタ８にディジタル保護継
電器が計算した上記事故点までのインピーダンスを記憶
しているメモリ番地を設定する。そして、ＣＰＵ１に対
してメンバネ・インターフェイス６よシ割込み信号を入
力する。ＣＰＵ１はこの割込み信号を受付けると、メン
バネ・インター７エイス６中のアドレスレジスタ８のデ
ータを読み取る。ぞしてアドレスレジスタ８に設定され
ているメモリ番地情報を解読し、メモリ２からアドレス
レジスタ８で指定されたインピーダンス情報を読出す。

そしてその読出した値を再びメンバネ・インターフェイ
ス乙に出力する。この値はメンバネ・インターフェイス
乙の中のデータ出力レジスタ１０に記憶保持される。こ
のようにＣＰＵＩはメンバネ・インターフェイス６のア
ドレスレジスタ８で指定されたメモリ番地の情報をメモ
リ２から読み出し、データ出力レジスタ１０に出力する
よう動作する。データ出力レジスタ１０はメンテナンス
パネル７のディジタル表示器１１に接続されておシ、デ
ータ出力レジスタ１０に出力された前述の事故点までの
インピーダンス値が表示される。このように従来のゲイ
ジタルリレーでは、メンテナンスパネル７とメンバネ・
インターフェイス６を接続してＣＰＵＩが演算した結果
、すなわちメモリ２の内容を読み出していた。

次にこの従来のディジタル保護継電器の整定部について
説明する。この整定部５は、ディジタル保護継電器の演
算結果が、事故有と判定するか事故無しと判定するかの
基準値となる整定値を設定し、記憶している部分で、第
３図によシ詳細を説明する。第３図は従来のディジタル
保護継電器の整定部の概略構成を示すブロック図である
。これは第２図の整定部５とＣＰＵ１の関係のみを抜出
したもので、整定部５について詳細に記述したものであ
る。第３図において、第２図と同一符号を付したものは
同一であるため説明を省略する。１３はリレーの整定値
を書込むためのデータ設定器で、複数ビットの整定値を
設定できるスイッチである。

１４はデータ表示器で、記憶されている整定値を表示す
るだめのものである。１５は複数のリレー整定要素を選
択するためのリレー要素選択スイッチ、１６はエンコー
ダ回路、１７は不揮発性メモリ、１８はマルチプレクサ
を示す。

第３図において、オペレータがリレー整定を行なう場合
、まず、設定するリレー要素を指定するため、リレー要
素選択スイッチ１５の該当選択ス・イツチｎをＯＮにす
る。スイッチｎの信号は、エフ　：７−タ回路１６に入
力され、エンコータ回路１．６では、スイッチｎに対応
したアドレスコード″′ｎ番地”を出力する。ここでス
イッチｎ＋３が選択されてＯＮになったとすると、エン
コーダ回路１６はアドレスコード″′ｎ＋３番地”を出
方する。またエンコーダ回路１６は、リレー要素選択ス
イッチ１５の内いずれか１個でもＯＮ操作されると、そ
のＯＲ条件であるリレー要素選択信号ＳＥＬを出力する
。このリレー要素選択信号５Ｆ２Ｌは、マルチプレクサ
１８に入力され、マルチプレクサの２つのアドレス入力
の内、エンコーダ回路１６からの入力信号を有効として
出方するように働く。

このＳＥＬ信号が無い場合は、マルチプレクサ１８は、
ＣＰＵ１からのアドレスコード信号を出方する様に切換
えられる。すなわち、ＳＥＬ信号の有無によってマルチ
プレクサ１８は２つの入力信号のいずれか一方を出力す
る切換機能をはたす。リレー要素選択スイッチ１５のス
イッチｎがＯＮになった場合では、マルチプレクサ１８
は、エンコーダ回路１６のアドレスコード出力信号を不
揮発性メモリ１７に出力する。すなわち、アドレスコー
ドｎ″が不揮発性メモリ１７に入力されたことになる。

不揮発性メモリ１７には、ＣＰＵ１で演算に使用される
整定値が記憶され、その出力はデータ表示器１４とＣＰ
Ｕ１に接続されている。そのためアドレスコート″ｌｌ
ｎ番地”が入力されると、その該当番地に記憶されてい
るデータを不揮発性メモリ１７は出力し、その値がデー
タ表示器１４に表示される。このようにオペレータがリ
レー要素選択スイッチ１５の該当リレー要素スイッチを
操作すると、データ表示器１４に現在整定されている整
定値が不揮発性メモリ１７から読出されて表示される。

ぞして、次に表示された整定値の値を変更する場合は、
データ設定器１３に変更するデータを設定し、不揮発性
メモリ１７に書込む。データ設定器１６の出力は、不揮
発性メモリ１７に接続されておシデータが書込まれる。

不揮発性メモリ１７の該当アドレスｎ番地の内容がデー
タ設定器１６で指定された値に書きかえられると、その
書込まれた新らしい値がデータ表示器１４に表示され、
オペレータはその値を確認する。次に他のリレー要素も
整定変更するのであれば、順次リレー要素選択スイッチ
１５を”　＋　”　十”　ｅ　”　＋２　＋　”　＋３
゜・・・・・・と操作して、同一方法にょシネ揮発性メ
モリ１７の内容を書きかえて行く。書込みが終了すると
、ＣＰＵ１は不揮発性メモリ１７の内容を読み出して、
リレー演算に使用する。

ＣＰＵ１が整定部の不揮発性メモリをアクセスする場合
は、リレー要素選択スイッチ１５が操作されていない時
であるため、リレー要素選択信号ＳＥＬは無い状態であ
る。従って、マルチプレクサ１８はＣＰＵ１に接続され
たアドレスコードを有効として出力する。そして不揮発
性メモリ１７は、ＣＰＵ１から出力されるアドレス信号
によシ制御される。

ＣＰＵＩがリレー整定値を読み出す場合は、ＣＰＵ１が
該当するリレー要素のアドレス信号、例番地を出力する
と、前述の通、！１ｌｌＳＥＬ信号が無いため、マルチ
プレクサ１８はＣＰＵ１からのアドレス信号を不揮発性
メモリ１７に伝える。不揮発性メモリ１７はｎ番地に記
憶しているリレー整定値のデータを出力する。不揮発性
メモリ１７がらの出力データは、ＣＰＵ１に出力される
。このようにＣＰＵ１は不揮発性メモリ１７から整定値
を読み出す。

以上のように従来のディジタル保護継電器の整定部は、
整定値のみの設定と表示が可能な構成であった。そのた
めディジタル保護継電器の内部で演算処理された、リレ
ー特性を知るための情報を知るためには、本来ディジタ
ル保護継電器が運用されている時には不必要であるメイ
ンテナンス用の数値表示器およびアドレス設定器を持っ
たメインテナンス装置を接続して行なわなければならな
い。またディジタル保護継電器が運用されている時にメ
インテナンス装置を接続しなければならず、本来のリレ
ー機能に影響を与えないよう回路的にも、また接続時に
も十分注意しなければならない欠点がある。また、ディ
ジタル保護継電器に当初からメインテナンス用表示器、
アドレス設定器等を設けることは、整定値用の表示器と
２個になシ、装置外形も大きくなシ、価格も高くなシ、
かえって信頼性を悪くすることになる。またディジタル
保護継電器の内部演算データを表示する機能がない場合
には、ディジタルリレーの運用状態の把握ができなくな
シ、保守が非常にゃシにくくなる。

この発明は、上記のような従来の欠点を除去するために
なされたもので、整定値を設定するデータ設定器とデー
タ表示器を用いて、内部の演算結果や入力データなどメ
モリーに格納されるデータを表示するようにすることに
より、ハードウェアを大きくすることなく簡単に必要な
データを表示することができ、保守のしやすくしたディ
ジタル保護継電器を提供することを目的としている。

以下、この発明の一実施例を図について説明する。第４
図はこの発明による整定部の構成を示すブロック図で、
第２図、第３図に示しだものと同等の部分は同一符号を
付し、説明を省略する。第４図において、２０はデータ
表示レジスタ、２１はマルチプレクサで、マルチプレク
サ１８と同一動作をする回路である。２２はゲート回路
Ａ１２６はゲート回路Ｂ１２４は演算データ表示スイッ
チ、２５は比較回路、２６はアドレス発生回路を示す。

ＣＰＵ１からメモリ２に対してデータの読出しを指令す
る場合は、ＣＰＵ１からアドレスバスＡに複数ピットの
アドレス指定信号を出力する。メモリ２はこのアドレス
指定信号に従ったメモリ番地のデータをデータバスＤに
出力する。これが第５図の読出しサイクルＲＤである。

また書込みサイクルＷＥにおいては、同様にｃｐｕｉか
らアドレス指定信号が出力されたのち、データバスＤに
書込むべきデータを出力する。メモリ２は、このアドレ
ス指定信号に従い、データバスＤのデータをメモリ２の
該当アドレスに書込む。

つぎに不揮発性メモリに記憶している整定値を表示して
見る場合について説明する。リレー整定値を表示する場
合、第３図で説明しだのと同様、リレー要素選択スイッ
チ１５の該当選択スイッチｎをＯＮにする。エンコーダ
回路１６は前述のＳＥＬ信号と、該当選択スイッチｎに
対応するアドレスコードｎ番地を出力する。マルチプレ
クサ１８は、ＳＥＬ信号が入力されているため、ＣＰＵ
１からのアドレス信号を無効とし、エンコーダ回路１６
の出力であるアドレスコードｎ番地を不揮発性メモリ１
７に出力する。ＳＥＬ信号がｃｒｔｔｌへも入力されて
いるため、ＣＰＵ１はＳＥＬ信号が「有」の期間に不揮
発性メモリ１７を読み出さないよう制御される。またこ
の時、演算データ表示スイッチ２４はＯＦＦ状態として
おく。このスイッチの信号はＣＰＵ１へも入力されてい
る。演算データ表示スイッチ２４の信号は、ＣＰＵ１の
他に、マルチプレクサ２１と、ゲート回路Ａ２２゜ゲー
ト回路Ｂ２３へ入力されている。演算データ表示スイッ
チ２４がＯＦＦ状態の時は、ゲート回路Ａ２２は「開」
状態となシ、データ設定器１６の出力信号を不揮発性メ
モリ１７へ出力する。逆にゲート回路Ｂ２３は「閉」状
態となシ、データ設定器１６の出力信号をロックしてア
ドレス発生回路２６へ伝えないようになる。またマルチ
プレクサ２１は、演算データ表示スイッチ２４がＯＦＦ
の時、不揮発性メモリ１７の読出し出力データを出力し
、データ表示レジスタ２０の出力を出力しないように切
換えられるよう動作する。すなわちマルチプレクサ２１
は不揮発性メモリ１７の出力をデータ表示器１４に出力
するよう動作する。従って、リレー要素選択スイッチ１
５によってｎ番地が指定されることによシ、不揮発性メ
モリ１７からｎ番地の整定値データが出力され、データ
表示器１４に表示される。リレー要素選択スイッチ１５
のスイッチをｎ＋１に切換えるとｎ＋１番地の整定値が
読出され、データ表示器１４に表示される。

次に整定値を書きかえ変更する場合について説明する。

まず、リレー要素選択スイッチ１５の該当スイッチｎ＋
１をＯＮにする。前述と同様、エンコーダ回路１６はマ
ルチプレクサ１８へｎ＋１番地のアドレス信号を出力す
る。そしてＳＥＬ信号も出力される。ＳＥＬ信号はマル
チプレクサ１８へ入力されておシ、前述の読出し表示の
場合と同様、エンコーダ回路１６の出力がマルチプレク
サ１８の出力となシ、不揮発性メモリ１７へ入力される
。また演算データ表示スイッチ２４はＯＦＦ状態である
ため、ゲート回路Ａ２２は「開」状態、ゲート回路Ｂ２
６は「閉」状態となっている。そしてマルチプレクサ２
１も不揮発性メモリ１７の読出しデータをデータ表示器
１４へ出力するようになっている。この状態において、
不揮発性メモリ１７にアドレス信号ｎ＋１番地が入力さ
れると、不揮発性メモリはｎ　−）−１番地に記憶して
いる整定値をデータ表示器１４に出力する。オペレータ
はこのデータ表示器１４に表示される整定値を見て現在
の整定値を確認する。そしてデータ設定器１６に変更し
たい新しい整定値を設定する。すでにリレー要素選択ス
イッチ１５のスイッチｎ＋ｉが操作され、不揮発性メモ
リ１７のｎ＋１番地が選択されておシ、演算データ表示
スイッチ２４からの信号によって、ゲート回路Ａ２２は
、データ設定器１６よシの出力を不揮発性メモリ１７の
データ入力ＤＩに出力する。そして不揮発性メモリ１７
に新しい整定値が書込まれる。さらに他のリレー要素の
整定値を変更する場合は、同様にリレー要素選択スイッ
チ１５をｎ＋１からｎ−）−ｍへ切換えて、データ設定
器１６に変更する整定値を設定して順次整定変更を行な
っていけばよい。整定変更が終了すれば、リレー要素選
択スイッチ１５のスイッチを全てＯＦＦにする。これに
よシエンコーダ回路１６はマルチプレクサ１８へのアド
レス出力を止める。そしてＳＥＬ信号の出力もなくなる
。

この結果、マルチプレクサ１８は、エンコーダ回路１６
の出力から、ＣＰＵ１のアドレス出力を不揮発性メモリ
１７に入力する状態となる。すなわち不揮発性メモリ１
７は全てＣＰＵ１側に接続された形となる。エンコーダ
回路１６からのＳＥＬ信号が無くなったことをＣＰＵ１
は検出すると、オペレータによる整定変更が終了したも
のとし、オペレータが設定した整定値が正しいかどうか
をプログラムによシチェックする。

次にこの発明の重要機能であるＣＰＵＩ内部の演算デー
タ、例えば、事故点までのインピーダンス情報を読出し
表示する動作について説明する。

まず、オペレータが、ディジタルリレーが計算したイン
ピーダンスの値を知るために、演算データ表示スイッチ
２４をＯＮ操作する。このス・ｆツチがＯＮ状態になる
と、マルチプレクサ２１は、今までの不揮発性メモリ１
７からの読出しデータをデータ表示器１４へ出力するの
ではなく、データ表示レジスタ２０の出力をデータ表示
器１４へ出力する様に切換えられる。ゲート回路Ａ２２
は「閉」状態となシ、データ設定器１６の出力を不揮発
性メモリ１７へ入力しなくなる。逆にゲート回路Ｂ２３
は「開」状態となり、データ設定器１６の出力をアドレ
ス発生回路２６へ入力する状態となる。また演算データ
表示スイッチ２４は、比較回路２５へも入力されている
。比較回路２５は、演算データ表示スイッチ２４がＯＮ
状態になったことを検出すると、ＣＰＵ１からのアドレ
ス／（スＡとアドレス発生回路２６の出力データと比較
する動作を開始する。

次にオペレータは、データ設定器１６にてリレー整定値
を設定するのではなく、あら７５＼じめ定められたＣＰ
Ｕ１にて演算されたデータに対応する数値コードを設定
しておく。例えば、ディジタル保護継電器にて計算した
インピーダンスを表示する場合、それに対応した数値コ
ードを設定する。

例えば、Ａ、Ａ＋１．Ａ＋２．Ａ＋３．Ａ＋４゜・・・
・・・の数値コードを、データ設定器１６で設定する。

このＡ、Ａ＋１．Ａ＋２．人＋３．Ａ＋ｊ、。

・・・・・・に対応してデータ設定器１６からの出力信
号が入力されているアドレス発生回路２６には、ディジ
タル保護継電器のメモリ一番地である「Ｂ番地」「Ｃ番
地」「Ｄ番地ｊ　　「Ｅ番地」等の表示して確認したい
ディジタルリレーが演算した演算データを記憶している
アドレスが記憶されている。

このアドレス発生回路２６は、とのＡ、Ａ＋１゜Ａ＋２
．Ａ＋３．Ａ＋４．・・・・・・の数値コードが入力さ
れると、それに対応した「Ｂ番地Ｊ　ｒＣ番地。

「Ｄ番地Ｊ　　ｉ番地」・・・・・・のメモリアドレス
を出力する。このメモリアドレス信号は、比較回路２５
に入力される。従ってオペレータが、データ設定器１３
で表示したいデータに対応した数値コードＡ＋１を設定
すると、アドレス発生回路２６から「Ｃ番地」が出力さ
れる。この時にＣＰＵ１は演算処理して行く過程におい
て、オペレータが表示したいとして設定した数値コード
に対応するデータをメモリー２に書込む。この表示すべ
きデータの記憶されるメモリー２のメモリ一番地が「Ｃ
番地」であるｂＣＰＵｌが演算処理したデータをメモリ
ー２に書込む時に、ＣＰＵ１はアドレスノ（スＡに書込
むべきアドレス「Ｃ番地」を出力し、データバスＤに演
算結果のインピーダンス情報を出力する。そしてメモリ
ー２の「Ｃ番地」にそのインピーダンス情報が書込まれ
る。この時にアドレスバスＡに「Ｃ番地」が出力される
と、比較回路、２５はアドレス発生回路２６からの出力
である「Ｃ番地」と一致したことを検出する。その結果
、１　　比較回路２５から一致信号がデータ表示レジス
タ２０に入力される。データ表示レジスタ２０は、ＣＰ
Ｕ１からのデータバスＤに接続されておシ、比較回路２
５からの一致信号によって、データノくスＤに出力され
ているデータをラッチ記憶保持する。すなわちアドレス
が一致した時に、表示したいインピーダンス情報をデー
タ表示レジスタ２０は記憶する。このデータ表示レジス
タ２０に出力されたデータは、演算データ表示スイッチ
２４がＯＮになっているため、マルチプレクサ２１を経
由してデータ表示器１４に表示される。このインピーダ
ンス情報は、演算データ表示スイッチ２４がＯＮになっ
ている間、いいかえれば、データ設定器１６にインピー
ダンス情報が記憶されている゛アドレス「Ｃ番地」に対
応する数値コードｒＡ＋１」が設定されている間、一定
周期または任意の周期で繰シかえしデータ表示レジスタ
２０に出力され、データ表示器１４に表示される。

次に表示したいデータを変えたい時は、演算データ表示
スイッチ２４をＯＮ状態のままで、データ設定器１６の
数値コードをｌ−Ａ＋１ｊから「Ａ十３」に変更する。

アドレス発生回路２６は「Ａ＋３」に対応するメモリア
ドレス番地データ「Ｅ番地」を比較回路２５へ出力する
。ＣＰＵ１は、やはシ演算処理の過程で、メモリー２に
上記「Ｅ番地」のデータを書込んだシ読み出したシする
。

この時に再び、アドレスバスＡのアドレスと比較回路２
５に入力されている「Ｅ番地」とが一致する。そしてそ
の時のデータバスＤのデータがデータ表示レジスタ２０
にラッチ記憶される。すなわち新らしい「Ｅ番地」のデ
ータがデータ表示レジ　　５スタ２０に記憶される。そ
してその値がデータ表示器１４に表示される。データの
表示を止めようとする場合には、単に演算データ表示ス
イッチ２４を元のＯＦＦ状態にすると、比較回路２５は
、アドレスバスＡとアドレス発生回路２６の出力との比
較動作を止める。そしてマルチプレクサ２１は元の不揮
発性メモリ１７の出力をデータ表示器１４へ出力するよ
うに切換わる。

このようにディジタル保護継電器の整定部の整定値を設
定するデータ設定器とその整定値を表示するデータ表示
器を利用して、ディジタル保護継電器が演算したデータ
を表示することができる。

なお上記の実施例において、表示する演算データは、デ
ィジタル保護継電器で距離リレーを構成した場合の事故
点までのインピーダンスデータを表示する方法について
のみ説明したが、この表示する演算データはどのような
ものでもよく、例えば、演算の中間結果であるとか、し
ゃ断器トリップの判定結果、タイマーの値、等でもよい
。さらに演算したデータではなく、原始データでもよく
、例えば電力系統の入力データ、すなわち系統電圧・電
流の瞬時値または実効値等でもよい。整定部のデータ設
定器に設定するコードは、表示したけデータを格納する
メモリ一番地をアドレス発生回路に記憶させておき、Ｃ
ＰＵとのアドレスバスの一致を検出するという手段で間
接的にメモリ一番地を指定したが、データ設定器で直接
表示したいデータのアドレスを指定し、アドレス発生回
路を設ｆｆなくても同様の効果がある。またアドレス発
生回路にはメモリ一番地を記憶させているが、データ設
定器で設定されるコードがＢ　ＣＤ　’（２進化１０進
符号）であれば、２進化ｌＯ進符号から２進数に変換す
る回路でも同一の効果がある。さらにデータ設定器にて
複数のデータを一群としたデータ群を指定するコードを
設定し、表示されるデータが、オペレータが見て判読可
能な周期であらかじめ定められた順番で、連続して複数
のデータを表示するようにしても同様の効果を奏する。

以上のようにこの発明によれば、ディジタル保護継電器
の整定部の整定値を表示するデータ表示器と整定値を設
定するデータ設定器は、リレー整定を行なわない時は、
ディジタル保護継電器から演算したデータや入力データ
を表示器に出力するために上記データ設定器を利用し、
表示したいデータを指定し、データ表示器に表示する。

従ってディジタル保護継電器の運用中の状態の把握を行
なうためにわざわざメンテナンスパネルを接続しなくて
も、簡単に整定部から表示できるため、メンテナンスが
非常にやシやすくなる。また本来ディジタル保護継電器
運用中には必要のないメンテナンスパネルが不要となる
ため低価格になる。さらにディジタル保護継電器を点検
したシ、特性をチェックしたシする時にも簡単に演算デ
ータが表示できるため、特性試験も簡単に短時間ででき
るという利点がある。保護継電器の定期点検時間が短縮
されると点検のための保護継電器のロック期間も短かく
なシ、電力系統の安定度が向上する利点がある。

【図面の簡単な説明】

第１図は距離リレーの特性を表わすグラフ、第２図は従
来のディジタル保護継電器の構成を示すブロック図、第
３図は第１図のディジタル保護継電器の整定部の構成を
示すブロック図、第４図はこの発明の一実施例によるデ
ィジタル保護継電器の構成を示すブロック図、第５図は
第４図の構成におけるマイクロプロセッサのアドレス指
定信号およびデータ信号のタイムチャートである。１・・・マイクロプロセッサ（ＣＰＵ）、　　２・・・
メモリ、　１６・・・データ設定器、　１４・・・デー
タ表示器、　　１５・・・リレー要素選択スイッチ、１
６・・・エンコーダ回路、　　１７・・・不揮発性メモ
リ、１８・・・マルチプレクサ、　２０・・・データ表
示レジスタ、　　２１・・・マルチプレクサ、　　２２
・・・ゲート回路Ａ１２６・・・ゲート回路Ｂ１２４・
・・演算データ表示スイッチ、　　２５・・・比較回路
、　　２６・・・アドレス発生回路。なお、図中同一符号は同−又は相当部分を示す。代理人　　葛　　野　　１言　　−（ほか１名）第　　
５　　図データ信号　　Ｄｏ−Ｄ７

Claims

【特許請求の範囲】

電力系統の電圧、電流等を示す入力データを、メモリに
記憶されたプログラムにもとづくマイクロプロセッサの
動作を利用して演算し、その演算結果を所定の整定値と
比較し、この比較結果で事故と判定したときにしゃ断器
に対してトリップ信号を出力するようにしたディジタル
保護継電器において、入出力データ、および上記演算結
果を示すデータの一つまたは複数のアドレスを設定する
数値設定器と、設定されたアドレスと上記マイクロプロ
セッサのアドレスの一致を検出する比較器とを備え、こ
の一致が検出されたときに上記マイクロプロセッサのデ
ータバスの値を上記表示器に表示させるようにしたこと
を特徴とするディジタル保護継電器。