JPH011257A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はフリップチップである半導体装置において、半
導体装置本体にエネルギー線遮蔽樹脂からなる被覆膜を
設けると共に電極より配線導体を引き出してこの配線導
体上にバンプを設け、バンプが電極に対して食い違って
被覆膜に対向して配された構成とし、パッシベーション
膜のクラック及びソフト１ラーが生じないようにしたも
のである。

〔産業上の利用分野〕

本発明は半導体装置、特にノリツブチップである半導体
装置に関する。

特にフェイスダウンで実装される半導体装置では、実装
時に受ける圧力及びその後の熱応力によりパッシベーシ
ョン膜にクラックが生じ易く、■つＰｂ−３ｎバンブか
らのα線によりソフトエラーが生じ易い。従って、これ
らの障害が生じないようにする必要がある。

（従来の技術〕 第４図は従来の半導体装置（ノリツブチップ）１が基板
２上に実装されている状態を示づ。図中、３は半導体装
置本体、４はＡ之電極、５はパッシベーションＥ！、６
はＡ之電極４土のベリ７メタルである。７はｐｂ・−３
ｎバンプであり、第５図に併せて示すように、電極４と
一致した位置に配設されている。

素子１は、バンブ７を基板２上の３・１応する電極８と
接続されてフェイスダウンで実装されている◇〔発明が
解決しようどする問題点〕 実装の際にバンブ７には力Ｆがかかる。この力Ｆはパッ
ジベージコン膜５に直接作用する。また実装後は熱履歴
によりバンブ７には横１ノ向に熱応力σが作用する。こ
の熱応力もパッシベーション膜５に直接作用する。この
結果、膜５にクラックが生じ、保護が不完全となること
があった。

またｐｂ−８ｎバンブ７からの波線で表わすα線９が素
子不休３内に侵入して素子領域１０に及び、これらにｉ
ｌｌを及ぼして、ソフトエラーが起きてしまう虞れもあ
った。そこで、実際には、第６図に併せて示すように、
バンブ７の周りの部分を除いた部分を素子領域１０とし
て、α線９の影響が素子領域１０に及びにくいようにし
ている。

しかし、このようにすると、バンブ７に対向する部分及
びこの周りの部分１１がデッドスペースとなり、素子部
の集積度が制限を受け、素子１のサイズがその公人とな
ってしまう。

なお、デッドスペース１１は、力ＦがＸＦ部に作用する
のを避けるためでもある。

また゛電極４はデッドスペース１１内にあるため、電極
４と素子部との間には余分な内部配線が必要となり、内
部配線が複雑となる。

〔問題点を解決ザるための手段〕

本発明の半導体装置は、半導体装置本体表面上の電極が
形成された領域を除く領域に１ネルギー線遮蔽樹脂から
なる′Ｐ＆覆膜を設けると共に、該電極より該被覆膜上
に沿って延出する配線導体を設け、 法被）１膜上の配線導体の電極が形成された領域とは別
の領域に、バンブを設けでなる構成としたものである。

〔作用〕

バンブと装置本体との間にあるポリイミド等のエネルギ
ー線遮蔽樹脂からなる被覆膜により、実装の際及びその
後にバンブよりパッシベーション膜に及ぶ力を緩衝させ
ると共に、α線を遮蔽する。

これによりパッシベーション膜のクラックが確実に防止
されると共に、デッドスペースが無くなって素子領域が
拡大する。

〔実施例〕

第１図は本発明の一実施例による半導体装置（フリップ
チップ）２０を示す。装置２０は、バンブ２１を基板２
２上の電極２３．と接続されてフェイスダウンで実装さ
れている状態を示す。

２４は電極であり、半導体装置本体２５の下面に形成し
である。

２６はパッシベーション膜であり、装置本体２５の下面
に電極２４を除いて形成しである。

２７は第１のポリイミド層であり、所定の厚さｔ（例え
ば２０〜３０μ）を有し、パッシベーション膜２６上に
電極２４を除いて形成しである。

２８は配線導体であり、第２図及び第３図に併ぜて示す
ように、一端を電極２４に接続されて、第１のポリイミ
ド層２７上にバンブ形成予定個所の方向に延出して形成
しである。

２９は第２のポリイミド層であり、配線導体２８のうち
バンブ形成予定開所を除いて、配線導体２８上及び第１
のポリイミド層２７上に形成しである。バンブ２１は配
線導体２８の仙端近１′Ｐ１のバンプ形成予定個所に形
成しである、。

第２のポリイミド層２９は、千に、配線導体２８を保４
りるためと、バンブ形成のためにある。

上記構成の装置２０によれば、各バンブ２１は電極２４
に対してずれており、月っ各バンブ２１と装置本体２５
の底而との間、厳密には各バンブ２１とパッシベーショ
ン膜２６との間に第１のポリイミド層２７が介在してい
る。この構成により、以下に）ホベる効果を有する。

まず、第１のポリイミド層２７は暖′ｆｉｍ能を有りる
。第４図に示す従来の装置１の場合と同様に、バンブ２
１には、装置２０の実装の際に力Ｆが作用し、及びその
後の熱履歴による熱応力σが互いに逆向きに作用する。

この力Ｆはポリイミド層２７をその厚み方向に伝わる間
に緩和され、パッシベーション膜２６には小さな力しか
作用しない。また熱応力σは、ポリイミド層２７の面方
向へのずれるような変形により吸収され、膜２６には作
用しない。

従って、パッシベーションＩｔ！Ｊ　２６に作用する力
は僅かなものとなり、膜２６にクラックは生ぜず、装置
本体２５の保護が損なわれることはない。

次に、上記のポリイミド層２７はα線を遮蔽する様能を
有する。

各バンブ２１からは、第１図中波線で示すようにα線３
０が出る。このα線３０は、第１のポリイミド層２７に
より、又は第１．第２のポリイミド層２７．２８により
遮蔽され、装置本体２５内には侵入しない。従って、ソ
フトエラーの発生の虞れなく、第３図中破線で囲まれる
領域全体を素子領域３１とすることが出来る。これによ
り、従来のようなデッドスペースが皆無となり、その弁
素子の集積度が従来に比べて大となり、素子数が同じで
あれば装置本体２５のサイズを小さくでき、装置本体２
５のサイズが同じであれば素子の数を増やすことが出来
る。

次に配線導体２８の作用についで説明する。

第３図に示すように、配線導体２８は任意の方向に任意
の長さで形成できるため、電極２４をバンブ２１の配線
に拘束されずに配線出来、これにより素子のレイアウト
の自由度を土げることか出来る。

また第１図に示すように素子を電極２４の真上に設ける
ことがｑ能となり、その分、面倒な内部配線を省略出来
、装置本体２５の内部構造を＠Ｉ甲化出来る。

なお、上記バンブ２１はＡｕ製でもよい。

〔発明の効果〕

本発明によれば、バンブと半導体装置本体との間にポリ
イミド等のエネルギー線遮蔽樹脂からなる被覆膜を設け
、これが緩衝作用をしてパッシベーション膜にクラック
が生ずることを確実に防止することが出来パッシベーシ
ョン膜による保護効果が損なわれることを防止すること
が出来る。また上記ポリイミド等はα線等のエネルギー
線を遮蔽する機能を有するので、ソフトエラーの発生を
防止出来、しかもデッドスペース無く、全体を素子領域
とし得、素子集積度を向上し得る。また、配線導体によ
り、電極はバンブに対してずれており、これにより電極
の真上の部分にも素子を配することが出来、内部配線を
その分省略出来、素子本体、の内部構造を簡単化し得る
。

【図面の簡単な説明】

第１図は本発明の半導体装置の一実施例の実装状態にお
ける要部の断面図、 第２図は第１図中第２のポリイミド層を省略して示す半
導体装置の底面図、 第３図は第２のポリイミド層を省略してバンブと電極と
の配線及び素子領域を示す半導体装置の全体の底面図、 第４図は従来の半導体装置の１例の実装状態における一
部の断面図、 第５図は第４図中半導体装置の底面図、第６図はバンブ
と電極との配線及び素子領域を示す半導体装置全体の底
面図である。 図において、 ２０は半導体装置、 ２１はＰｂ−３ｎバンフ。 ２４は電極、 ２５は半導体装置本体、 ２６はパッシベーション膜、 ２７は第１のポリイミド層、 ２８は配線導体、 ２９は第２のポリイミド層、 ３０はα線、 ３１は素子領域である。 λｑ半導因Ｎ矢量 ３１を像域 窮３Ｚ 木むくの牛甫ス恢艮１１の一枦１の奏３史仄豫Ｉ：ぢす
る一甲ｎ動１ｙ口 １４ヌ 第４図の牛糊枝雪、底＠丙 苓５″Ｆ：１ 日６Ｘ

Claims (1)

1. 【特許請求の範囲】 　半導体装置本体（２５）表面上の電極（２４）が形成
   された領域を除く領域にエネルギー線遮蔽樹脂からなる
   被覆膜（２７）を設けると共に、該電極より該被覆膜（
   ２７）上に沿って延出する配線導体（２８）を設け、 該被覆膜上の配線導体（２８）の電極が形成された領域
   とは別の領域に、バンプ（２１）を設けてなる構成とし
   たことを特徴とする半導体装置。