JPH01110725A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01110725A
JPH01110725A JP62268527A JP26852787A JPH01110725A JP H01110725 A JPH01110725 A JP H01110725A JP 62268527 A JP62268527 A JP 62268527A JP 26852787 A JP26852787 A JP 26852787A JP H01110725 A JPH01110725 A JP H01110725A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
film
silicon film
glass film
phosphosilicate glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62268527A
Other languages
English (en)
Other versions
JP2551040B2 (ja
Inventor
Masaaki Yabuki
矢吹 正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62268527A priority Critical patent/JP2551040B2/ja
Publication of JPH01110725A publication Critical patent/JPH01110725A/ja
Application granted granted Critical
Publication of JP2551040B2 publication Critical patent/JP2551040B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Laminated Bodies (AREA)
  • Shaping By String And By Release Of Stress In Plastics And The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法のうち、ランプアニールによる不
純物層の形成方法に関し、 ランプアニールによって燐珪酸ガラス膜から燐を拡散し
てn型不純物層を形成することを目的とし、 半導体基板上に多結晶シリコン膜を被着し、該多結晶シ
リコン膜上に燐珪酸ガラス膜を被着し、該燐珪酸ガラス
膜上に第2の多結晶シリコン膜を被着し、該第2の多結
晶シリコン膜の上からランプアニールによって燐珪酸ガ
ラス膜を加熱して、前記半導体基板面に燐を拡散させる
工程が含まれることを特徴とする。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に、ランプア
ニールによる不純物層の形成方法に関する。
〔従来の技術と発明が解決しようとする問題点〕半導体
デバイスの高速化のために、浅い不純物層の形成が望ま
れており、例えば、第2図に示すようなnpnバイポー
ラトランジスタのn型エミッタ領域は厚さ1000〜2
000人、不純物濃度10  /c+を程度が必要にな
っている。第2図において、lはn型コレクタ領域、2
はp型ベース領域、3はn型エミッタ領域、4はフィー
ルド絶縁膜、5はエミッタ電極(多結晶シリコン膜/ア
ルミニウム膜)を示し、上記のエミッタ領域3に対して
p型ベース領域の厚さは2000〜3000人、不純物
濃度は10 15/ctl程度で、ベース領域、エミッ
タ領域ともできるだけ浅い層に形成して(浅シ)接合を
形成して)、それによってベース幅を薄(シ、電流増幅
率を大きくすると動作が高速化される。
ところで、このエミッタ領域のような不純物濃度が高く
、厚みの薄い不純物層を従来の電気炉を利用した熱処理
で形成することは困難であり、最近、短時間加熱できる
急速熱処理方式、例えば、レーザアニール、ランプアニ
ールなどが使用されている。そのうち、レーザアニール
はビームを走査させるμS以下の短時間加熱方式で、1
200℃程度の高温度に瞬間的に加熱され、急熱、急冷
されるために結晶欠陥が発生し易い欠点がある。又、上
記のエミッタ領域3のような面積3〜5μm2程度の微
細な領域をアニールすることはスルーブツトの点から問
題がある。
従って、その場合はウェハー全面を均一に加熱する方式
が望まれ、ランプアニール(Lamp Anneal)
法を利用した不純物層の形成がおこなわれている。この
ランプアニール法は秒単位のアニール法で、1ooo℃
程度に加熱され、不純物拡散によって歪んだ結晶は容易
に回復される。
第3図は一例のランプアニール装置の概要図を示してお
り、11はウェハー、 12は載置台、 13は石英管
、14は反射板、15はタングステンハロゲンランプで
、上下に複数のタングステンハロゲンランプ15を配置
し、その外側に反射板を設け、反射板14は水冷して温
度上昇を防止している構造で、透明な石英管13はラン
プの光エネルギーを吸収せずに透過し、ウェハー11が
光エネルギーを吸収して加熱される。且つ、上下のタン
グステンハロゲンランプ15のうち、下側のランプは直
接ウェハーの主面を照射せず、ウェハー裏面を加熱する
補助的な役目のものである。尚、光源としては、タング
ステンハロゲンランプ15の他、キセノンアークランプ
なども使用されている。
一方、従来からの不純物層の形成方法においては、燐を
拡散させるn型固体拡散源として燐珪酸ガラス(PSG
)膜が極めて重用されている。しかし、燐珪酸ガラス膜
は石英と同様に透明であって、ランプの光エネルギーは
燐珪酸ガラス膜を透過して燐珪酸ガラス膜が加熱されず
、従って、ランプアニールによって燐珪酸ガラス膜から
燐を拡散させて浅い不純物層を形成することは不可能で
ある。第4図はこの従来の問題点を示す図で、6は燐珪
酸ガラス膜、15はタングステンハロゲンランプ、その
他の記号は第2図と同一部位に同一記号が付けである。
本発明はこの問題点を解決し、ランプアニールによって
燐珪酸ガラス膜から燐を拡散してn型不純物層を形成す
ることを目的とした製造方法を提案するものである。
〔問題点を解決するための手段〕
その目的は、半導体基板上に多結晶シリコン膜を被着し
、該多結晶シリコン膜上に燐珪酸ガラス膜を被着し、該
燐珪酸ガラス股上に第2の多結晶シリコン膜を被着し、
該第2の多結晶シリコン膜の上からランプアニールによ
って燐珪酸ガラス膜を加熱して、前記半導体基板面に燐
を拡散させる工程が含まれる半導体装置の製造方法によ
って達成される。
〔作 用〕
即ち、本発明は燐珪酸ガラス膜を多結晶シリコン膜で包
囲し、ランプアニールの光エネルギーを多結晶シリコン
膜で吸収させて熱エネルギーに換え、その多結晶シリコ
ン膜の熱エネルギーによって燐珪酸ガラス膜を加熱して
、下層の多結晶シリコン膜を透過して、燐を半導体基板
に拡散させる方法である。
〔実施例〕
以下、図面を参照して実施例により詳細に説明する。
第1図(al〜(e)は本発明にかかる製造方法の工程
順断面図で、前記したnpnバイポーラトランジスタの
エミッタ形成方法について説明する。
第1図(a)参照;公知の製法によりn型コレクタ領域
1 (半導体基板)をエピタキシャル成長して、p型ベ
ース領域2.フィールド絶縁膜4を形成し、次に、露出
させたエミッタ形成領域を含む半導体基板全面に厚さ5
00人程度の多結晶シリコン膜20を化学気相成長(C
VD)法で被着し、その上に厚さ数千人の燐珪酸ガラス
(PSG)膜を化学気相成長法で被着し、フォトプロセ
スによってパターンニングしてエミッタ形成領域部分に
のみ燐珪酸ガラス膜6を残存させる。
なお、この多結晶シリコン膜20を半導体基板(ベース
領域2)と燐珪酸ガラス膜6との間に薄い多結晶シリコ
ン膜20を介在させる方法は従来より公知であり、これ
は燐珪酸ガラス膜から拡散してエミッタ領域を形成し、
次に、燐珪酸ガラス膜6をエツチング除去する際、半導
体基板がエツチングされないように保護するために介在
させるもので、また、この多結晶シリコン膜20はその
ままエミッタ電極の下層として使用されている。尚、多
結晶シリコン膜20を設けておくと、エミッタ領域形成
の目安としての電流増幅率(hFz)の測定精度が高く
なり、半導体装置の品質向上に大いに役立つとして知ら
れているものである。
第1図(b)参照;次いで、更に、その上面に厚さ50
0人程度の第2の多結晶シリコン11*21を化学気相
成長法で被着する。この第2の多結晶シリコン膜21が
ランプアニールの光エネルギー吸収体として特に貢献す
る。
第1図(C)参照;次いで、第3図に示すようなランフ
アニール装置に挿入し、タングステンハロゲンランプを
点火して約60〜100秒間加熱する。そうすると、光
エネルギーで加熱された第2の多結晶シリコン膜21お
よび多結晶シリコン膜20によって燐珪酸ガラス膜6が
加熱されて1000℃程度に昇温し、燐が多結晶シリコ
ン膜20を透過してp型ベース領域2に拡散して、n型
エミッタ領域3を形成する。
第1図+d)参照;次いで、弗酸と硝酸の混合液でエツ
チングして、燐珪酸ガラス膜6上の第2の多結晶シリコ
ン膜21をエツチング除去する。これは、燐珪酸ガラス
膜6上の第2の多結晶シリコン膜21がランプアニール
によって燐を含有しており、他部分の第2の多結晶シリ
コン膜21よりエツチングレートが大きくなる。そのた
め、エツチング時間を調整すれば、燐珪酸ガラス膜6上
の第2の多結晶シリコン膜21のみをエツチング除去で
きるものである。
第1図(el参照;次いで、弗酸溶液でエツチングして
燐珪酸ガラス膜6を除去する。
その後、多結晶シリコン膜20の上にアルミニウム膜を
スパッタ法で被着し、それをフォトプロセスによってパ
ターンニングしてエミッタ電極に形成する (第2図参
照)。
このような製造方法によれば、固体拡散源の燐珪酸ガラ
ス(PSG”)膜を用いてランプアニールによって浅い
接合(シャロージヤンクション)を形成することができ
る。
〔発明の効果〕
以上の説明から明らかなように、本発明によればランプ
アニールを利用して燐珪酸ガラスから燐を拡散させて浅
い接合を形成することができ、半導体デバイスの高速化
に寄与するものである。
【図面の簡単な説明】
第1図(al〜(e)は本発明にかかる製造方法の工程
順断面図、 第2図はnpnバイポーラトランジスタの部分断面図、 第3図はランプアニール装置の概要図、第4図は従来の
問題点を示す図である。 図において、 1はn型コレクタ領域、 2はp型ベース領域、 3はn型エミッタ領域、 4はフィールド絶縁膜、 5はエミッタ電極、 6は燐珪酸ガラス膜、 l5はタングステンハロゲンランプ、 20は多結晶シリコン膜、 21は第2の多結晶シリコン膜 を示している。 第1図(セ司2) npn+℃°イP−フ()〉シーxり/ItP+#rh
cx第2m

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に多結晶シリコン膜を被着し、該多結晶
    シリコン膜上に燐珪酸ガラス膜を被着し、該燐珪酸ガラ
    ス膜上に第2の多結晶シリコン膜を被着し、該第2の多
    結晶シリコン膜の上からランプアニールによって燐珪酸
    ガラス膜を加熱して前記半導体基板面に燐を拡散させる
    工程が含まれてなることを特徴とする半導体装置の製造
    方法。
JP62268527A 1987-10-23 1987-10-23 半導体装置の製造方法 Expired - Lifetime JP2551040B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62268527A JP2551040B2 (ja) 1987-10-23 1987-10-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62268527A JP2551040B2 (ja) 1987-10-23 1987-10-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01110725A true JPH01110725A (ja) 1989-04-27
JP2551040B2 JP2551040B2 (ja) 1996-11-06

Family

ID=17459756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62268527A Expired - Lifetime JP2551040B2 (ja) 1987-10-23 1987-10-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2551040B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338561A (ja) * 2002-05-20 2003-11-28 Hynix Semiconductor Inc 半導体素子のトランジスタ形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338561A (ja) * 2002-05-20 2003-11-28 Hynix Semiconductor Inc 半導体素子のトランジスタ形成方法

Also Published As

Publication number Publication date
JP2551040B2 (ja) 1996-11-06

Similar Documents

Publication Publication Date Title
JPH01187814A (ja) 薄膜半導体装置の製造方法
JPH0410216B2 (ja)
US5180684A (en) Semiconductor growth process
JPS622531A (ja) 半導体装置の製造方法
JPH01110725A (ja) 半導体装置の製造方法
JPH0411722A (ja) 半導体結晶化膜の形成方法
JP2872930B2 (ja) 光起電力素子の製造方法
JPH02224340A (ja) 薄膜トランジスタの製造方法
JPH02140916A (ja) 薄膜トランジスタの製造方法
JPS61166074A (ja) 絶縁ゲ−ト型トランジスタ及びその製造方法
JPH06140324A (ja) 半導体薄膜の結晶化方法
JP2007043192A (ja) 結晶性半導体膜の作製方法、結晶性珪素膜の作製方法及び薄膜トランジスタの作製方法
JP2519207B2 (ja) 半導体装置の製造方法
JPH01110726A (ja) ランプアニール方法
JPH05109619A (ja) 薄膜半導体の製造法
JPH049371B2 (ja)
JPS59197129A (ja) 半導体装置の製造方法
JPH11195613A (ja) 紫外線アニール装置およびアニール方法
JPS6011459B2 (ja) 拡散形半導体装置の製造方法
JPS643343B2 (ja)
JPH0582545A (ja) Mis型半導体装置の製造方法
JPH04229664A (ja) 光起電力装置及びその製造方法
JPH11195612A (ja) 半導体熱拡散層の形成方法
JPH08250493A (ja) 半導体装置の製造方法
JPS62297289A (ja) 単結晶薄膜の形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Effective date: 20050715

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20060627

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Effective date: 20060809

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20060925

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090108

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20130123

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5