JPH01109466A - コプロセッサの並行動作制御方式 - Google Patents
コプロセッサの並行動作制御方式Info
- Publication number
- JPH01109466A JPH01109466A JP62267796A JP26779687A JPH01109466A JP H01109466 A JPH01109466 A JP H01109466A JP 62267796 A JP62267796 A JP 62267796A JP 26779687 A JP26779687 A JP 26779687A JP H01109466 A JPH01109466 A JP H01109466A
- Authority
- JP
- Japan
- Prior art keywords
- coprocessor
- signal
- instruction
- processing
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 47
- 239000013256 coordination polymer Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 101150108431 CLDN4 gene Proteins 0.000 description 1
- 102100038447 Claudin-4 Human genes 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマスタプロセッサがデータバスを共有している
１個以−トのコプロセッサを制御するコプロセッサの並
行動作制御方式に関する。
１個以−トのコプロセッサを制御するコプロセッサの並
行動作制御方式に関する。
第７図は従来のコプロセッサ制御方式を示す構成図、第
８図は第７図におけるＣＰＵ３旧側の制御手順を示すフ
ローチャート、第９． Ｉｎ、１１．１２図は第７図に
おけるコプロセッサ３０２とＣＰＵ３０１との動作を示
すタイミングチャートである。
８図は第７図におけるＣＰＵ３旧側の制御手順を示すフ
ローチャート、第９． Ｉｎ、１１．１２図は第７図に
おけるコプロセッサ３０２とＣＰＵ３０１との動作を示
すタイミングチャートである。
中央処理装置３０１（以降ＣＰ Ｕ ３０１と記す）は
、コプロセッサ３０２とアドレスバス１０４とデータバ
ス＋０５とを共有し、アドレスバス１０４とデータバス
１０５とを介して主記憶装置１０３と接続されている。
、コプロセッサ３０２とアドレスバス１０４とデータバ
ス＋０５とを共有し、アドレスバス１０４とデータバス
１０５とを介して主記憶装置１０３と接続されている。
コプロセッサ３０２は、ｃ ｐ Ｕ ３０１がコプロセ
ッサ３０２の処理の終了を待ち合わせる必要があること
をコプロセッサ３０２からｃ ｐ Ｕ ３０１に伝える
ＢＵＳＹ信号１１１と、ＢＵＳＹ信号１１１をインアク
ティブにする時に、コプロセッサ３０２において例外が
発生しておりＣＰ Ｕ ３０１がコプロセッサ３０２の
ステータスを読む必要があることを伝えるＣＰＥＲＲ信
号■２信号比２し、命令を実行する実行ユニット１２４
と、ｃ ｐ Ｕ ３０１とのデータ授受のためのコマン
ドボート１２２、ステータスボート１２１、オペランド
ボート１２３とを有する。コマンドボート１２２はコプ
ロセッサ３０２に対する命令をｃ ｐ ｕ ｔｏｔが書
き込むための入力ボートであり、コプロセッサ３０２は
命令のオペコードがコマンドボート１２２に書込まれる
ことにより処理を開始する。
ッサ３０２の処理の終了を待ち合わせる必要があること
をコプロセッサ３０２からｃ ｐ Ｕ ３０１に伝える
ＢＵＳＹ信号１１１と、ＢＵＳＹ信号１１１をインアク
ティブにする時に、コプロセッサ３０２において例外が
発生しておりＣＰ Ｕ ３０１がコプロセッサ３０２の
ステータスを読む必要があることを伝えるＣＰＥＲＲ信
号■２信号比２し、命令を実行する実行ユニット１２４
と、ｃ ｐ Ｕ ３０１とのデータ授受のためのコマン
ドボート１２２、ステータスボート１２１、オペランド
ボート１２３とを有する。コマンドボート１２２はコプ
ロセッサ３０２に対する命令をｃ ｐ ｕ ｔｏｔが書
き込むための入力ボートであり、コプロセッサ３０２は
命令のオペコードがコマンドボート１２２に書込まれる
ことにより処理を開始する。
ステータスポート１２１はコプロセッサ３０２の実行処
理の結果１例外が発生した場合にＣＰＯ３０１にその内
容を伝えるための出力ボートであり、ＣＰ Ｕ ３０１
はコプロセッサ３０２が処理を終えた時にＣＰＥＲＲ（
、；号１１２がアクティブだった場合、ステータスポー
ト１２１を読むことにより例外の発生とその種類を知る
ことができる。
理の結果１例外が発生した場合にＣＰＯ３０１にその内
容を伝えるための出力ボートであり、ＣＰ Ｕ ３０１
はコプロセッサ３０２が処理を終えた時にＣＰＥＲＲ（
、；号１１２がアクティブだった場合、ステータスポー
ト１２１を読むことにより例外の発生とその種類を知る
ことができる。
オペランドポート１２３はコプロセッサ３０２の実行処
理に必要なオペランドデータをｃ ｐ Ｕ ３０１から
与える必要があるときや、実行処理の結果をＣＰ ０３
０１に書き戻す必要があるときにそのデータをｃ ｐ
Ｕ ３０１とコプロセッサ３０２との間で転送するため
のボートである。
理に必要なオペランドデータをｃ ｐ Ｕ ３０１から
与える必要があるときや、実行処理の結果をＣＰ ０３
０１に書き戻す必要があるときにそのデータをｃ ｐ
Ｕ ３０１とコプロセッサ３０２との間で転送するため
のボートである。
次に、本従来例の動作について説明する。
（＋）コプロセッサ３０２の実行結果をＣＰ ０３０１
に書き戻す命令の場合の動作を第８図、第９図を参照し
て説明する。
に書き戻す命令の場合の動作を第８図、第９図を参照し
て説明する。
ｃ ｐ Ｕ ３０１は主記憶装置１０３から取り出した
命令コードのオペコードをコプロセッサ３０２に転送す
る（ステップ４０１）。ＣＰ Ｕ ３０１はオペコード
転送のバスサイクルが終了するのを待ち（ステップ４０
３）、終了すると、ＢＵＳＹ信号Ｕｔがインアクティブ
になるまで待つ（ステップ４０４）。インアクティブに
なると、コプロセッサ３０２はコマンドボート１２２に
書込まれたデータが実行結果をＣＰＵ３０１に書き戻す
命令であるから、命令処理実行中はＢυＳＹ信号１１１
をアクティブにし続け、コプロセッサ３０２の実行処理
が正常終了すると、ステータスポート１２１をｃ ｐ
Ｕ ３０１に書き戻す必要がないため、コプロセッサ３
０２はＣＰＥＲＲ信号１１’２をインアクティブにした
後、ＢＵＳＹ信号１１１をインアクティブにする（ステ
ップ４０４）。
命令コードのオペコードをコプロセッサ３０２に転送す
る（ステップ４０１）。ＣＰ Ｕ ３０１はオペコード
転送のバスサイクルが終了するのを待ち（ステップ４０
３）、終了すると、ＢＵＳＹ信号Ｕｔがインアクティブ
になるまで待つ（ステップ４０４）。インアクティブに
なると、コプロセッサ３０２はコマンドボート１２２に
書込まれたデータが実行結果をＣＰＵ３０１に書き戻す
命令であるから、命令処理実行中はＢυＳＹ信号１１１
をアクティブにし続け、コプロセッサ３０２の実行処理
が正常終了すると、ステータスポート１２１をｃ ｐ
Ｕ ３０１に書き戻す必要がないため、コプロセッサ３
０２はＣＰＥＲＲ信号１１’２をインアクティブにした
後、ＢＵＳＹ信号１１１をインアクティブにする（ステ
ップ４０４）。
ＣＰ Ｕ ３０１はＢＵＳＹ信号１１１がインアクティ
ブになった時のＣＰＥＲＲ信号１１２を調べる。ＣＰＥ
ＲＲ信号１１２がインアクティブであるため、Ｃｐ Ｕ
３０１はステータスポート１２１を読出さずに実行結
果をオペランドポート１２３から読み出しくステップ４
０９）、次のＣＰＵ処理に移る。
ブになった時のＣＰＥＲＲ信号１１２を調べる。ＣＰＥ
ＲＲ信号１１２がインアクティブであるため、Ｃｐ Ｕ
３０１はステータスポート１２１を読出さずに実行結
果をオペランドポート１２３から読み出しくステップ４
０９）、次のＣＰＵ処理に移る。
（２）第９図と同じ命令を実行し、例外が発生した場合
の動作を第８図、第１θ図を参照して説明する。
の動作を第８図、第１θ図を参照して説明する。
ＢＵＳＹ信号１１１がインアクティブになるまでの動作
は第９図と同じである。コプロセッサ３０２の実行処理
中に例外が発生し、ステータスポート１２１をＣＰ ０
３０１に書き戻す必要があるため、コプロセッサ３０２
はＣＰＥＲＲ信号１１２をアクティブのままにする。Ｃ
Ｐ Ｕ ３０１はＢＵＳＹ信号Ｉｌｌがインアクティブ
になった時のＣＰＥＲＲ信号１１２を調べる（ステップ
４０５）。ＣＰＥＲＲ信号１！２がアクティブであるた
め、ＣＰ ０３０１はステータスポート１２１を読み出
す（ステップ４ｏ６）。
は第９図と同じである。コプロセッサ３０２の実行処理
中に例外が発生し、ステータスポート１２１をＣＰ ０
３０１に書き戻す必要があるため、コプロセッサ３０２
はＣＰＥＲＲ信号１１２をアクティブのままにする。Ｃ
Ｐ Ｕ ３０１はＢＵＳＹ信号Ｉｌｌがインアクティブ
になった時のＣＰＥＲＲ信号１１２を調べる（ステップ
４０５）。ＣＰＥＲＲ信号１！２がアクティブであるた
め、ＣＰ ０３０１はステータスポート１２１を読み出
す（ステップ４ｏ６）。
ステータスポート１２１の情報から例外が発生している
かどう判定しくステップ４０７）、例外が発生している
と例外処理に移る（ステップ４０８）。
かどう判定しくステップ４０７）、例外が発生している
と例外処理に移る（ステップ４０８）。
（３）コプロセッサ３０２の実行結果をＣＰ Ｕ ３０
１に書き戻さない命令であってコプロセッサ３０２の実
行処理が例外を発生しない場合の動作について第８図、
第１１図を参照して説明する。
１に書き戻さない命令であってコプロセッサ３０２の実
行処理が例外を発生しない場合の動作について第８図、
第１１図を参照して説明する。
ＢＵＳＹ信号１１１がインアクティブになるまでの動作
は第９図と同じである。コプロセッサ３０２はコマンド
ボート１２２に書込まれたデータが実行結果をＣＰ Ｕ
３０１に古き戻さない命令であるので、処理の終了を
待たずにＢＵＳＹ信号Ｉ信号全１ンアクティブにする。
は第９図と同じである。コプロセッサ３０２はコマンド
ボート１２２に書込まれたデータが実行結果をＣＰ Ｕ
３０１に古き戻さない命令であるので、処理の終了を
待たずにＢＵＳＹ信号Ｉ信号全１ンアクティブにする。
このとき、コプロセッサ３０２は例外を検出していない
ため、ＣＰＥＲＲ信号１１２をインアクティブにする。
ため、ＣＰＥＲＲ信号１１２をインアクティブにする。
ＣＰＵ３０１はＢＵＳＹ信号１■がインアクティブにな
った時のＣＰＥＲＲ信号１１２を調べる（ステップ４０
５）。
った時のＣＰＥＲＲ信号１１２を調べる（ステップ４０
５）。
ＣＰＥＲＲ信号１１２がインアクティブであるため、ｃ
ｐ Ｕ ３０１はステータボート１２１を読出さずに
そのまま次のＣＰＵ処理に移る。
ｐ Ｕ ３０１はステータボート１２１を読出さずに
そのまま次のＣＰＵ処理に移る。
（４）コプロセッサ３０２の実行結果をＣＰ Ｕ ３０
１に書き戻さない命令であってコプロセッサ３０２の実
行処理が例外を発生した場合の動作について第８図、第
１２図を参照して説明する。
１に書き戻さない命令であってコプロセッサ３０２の実
行処理が例外を発生した場合の動作について第８図、第
１２図を参照して説明する。
コプロセッサ３０２に対し命令を転送し次のＣＰＵ処理
に移るまでは第１１図の動作と同様である。
に移るまでは第１１図の動作と同様である。
ｃ ｐ Ｕ ３０１とコプロセッサ３０２の並行動作中
にコプロセッサ３０２に例外が発生する。しかし、ＣＰ
Ｕ ３０１は他の処理を実行中であるためこの例外は
検知されずコプロセッサ３０２は例外保留状態となり、
休止している。次にＣＰ ０３０１がコプロセッサ３０
２に実行処理を指示すると、コプロセッサ３０２は保留
されている例外を保持しているため、１度アクティブに
したＢＵＳＹ信号１１．１をすぐにインアクティブに戻
す（ステップ４０４）。そのときＣＰＥＲＲ信号■２を
アクティブのままにしておく。ＣＰ Ｕ３０１はＢＵＳ
Ｙ信号目１がインアクティブになった時のＣＰＥＲＲ信
号１１２を調べる（ステップ４０５）。ＣＰＥＲＲ信号
目２がアクティブであるため、ＣＰ Ｕ ３０１はステ
ータスボート１２＋を読出しくステップ４０６）、保留
例外を検知して（ステップ４０７）例外の処理を始める
（ステップ４０８）。
にコプロセッサ３０２に例外が発生する。しかし、ＣＰ
Ｕ ３０１は他の処理を実行中であるためこの例外は
検知されずコプロセッサ３０２は例外保留状態となり、
休止している。次にＣＰ ０３０１がコプロセッサ３０
２に実行処理を指示すると、コプロセッサ３０２は保留
されている例外を保持しているため、１度アクティブに
したＢＵＳＹ信号１１．１をすぐにインアクティブに戻
す（ステップ４０４）。そのときＣＰＥＲＲ信号■２を
アクティブのままにしておく。ＣＰ Ｕ３０１はＢＵＳ
Ｙ信号目１がインアクティブになった時のＣＰＥＲＲ信
号１１２を調べる（ステップ４０５）。ＣＰＥＲＲ信号
目２がアクティブであるため、ＣＰ Ｕ ３０１はステ
ータスボート１２＋を読出しくステップ４０６）、保留
例外を検知して（ステップ４０７）例外の処理を始める
（ステップ４０８）。
このように、実行結果をｃ ｐ Ｕ ３０１に書き戻さ
ない（３） 、 （４）の場合は、後続するＣＰＵ処理
に対し、コプロセッサ３０２の実行結果が影響を及ぼさ
ないため、ＣＰＯ３０１はコプロセッサ３０２の実際の
実行終了を待たずに次の処理を始めることができる。つ
まり、ＣＰ Ｕ ３０１ とコプロセッサ３０２は並行
に動作することが可能である。ただし、ＣＰＵ３０１が
コプロセッサ３０２の実行終了を待ち合わせずに次の処
理に移る場合には、コプロセッサ３０２の実行中に例外
が発生してもこれを検知することができない。この問題
を回避するために、コプロセッサ３０２は実行中に例外
が発生したことを示すステータスポート１２１が読出さ
れないまま、新しいコプロセッサ命令がコマンドボート
１２２に書込まれた場合は、その命令を実行せずにＢＬ
ＩＳＹ信号ＩＩＩを１度アクティブにしたのち、すぐに
インアクティブに戻してＣＰ Ｕ ３０１にステータス
ポート１２１を読ませ、前命令の例外が保留されている
ことをＣＰ Ｕ ：１０１に知らせるようにしておく、
このプロトコルによりＣＰ ０３０１とコプロセッサ３
０２の並行動作が可能となる。
ない（３） 、 （４）の場合は、後続するＣＰＵ処理
に対し、コプロセッサ３０２の実行結果が影響を及ぼさ
ないため、ＣＰＯ３０１はコプロセッサ３０２の実際の
実行終了を待たずに次の処理を始めることができる。つ
まり、ＣＰ Ｕ ３０１ とコプロセッサ３０２は並行
に動作することが可能である。ただし、ＣＰＵ３０１が
コプロセッサ３０２の実行終了を待ち合わせずに次の処
理に移る場合には、コプロセッサ３０２の実行中に例外
が発生してもこれを検知することができない。この問題
を回避するために、コプロセッサ３０２は実行中に例外
が発生したことを示すステータスポート１２１が読出さ
れないまま、新しいコプロセッサ命令がコマンドボート
１２２に書込まれた場合は、その命令を実行せずにＢＬ
ＩＳＹ信号ＩＩＩを１度アクティブにしたのち、すぐに
インアクティブに戻してＣＰ Ｕ ３０１にステータス
ポート１２１を読ませ、前命令の例外が保留されている
ことをＣＰ Ｕ ：１０１に知らせるようにしておく、
このプロトコルによりＣＰ ０３０１とコプロセッサ３
０２の並行動作が可能となる。
上述した従来のコプロセッサ制御方式は、コプロセッサ
３０２・の実行結果なｃ ｐ Ｕ ３０１に書き戻す必
要がない場合にもコプロセッサのＢＵＳＹ信号ｉｌｌが
インアクティブになるまで待ってからＣＰＥＲＲ信号１
１２を調べ、例外のないことを確認してから次のＣＰＵ
処理を始めているため、必要のないＢＵＳＹ信号目ｌの
待ち合わせにより、ＣＰＵ３０１とコプロセッサ３０２
が並行動作できる場合にＣＰ ０３０１の次の処理の開
始が遅れるという欠点がある。
３０２・の実行結果なｃ ｐ Ｕ ３０１に書き戻す必
要がない場合にもコプロセッサのＢＵＳＹ信号ｉｌｌが
インアクティブになるまで待ってからＣＰＥＲＲ信号１
１２を調べ、例外のないことを確認してから次のＣＰＵ
処理を始めているため、必要のないＢＵＳＹ信号目ｌの
待ち合わせにより、ＣＰＵ３０１とコプロセッサ３０２
が並行動作できる場合にＣＰ ０３０１の次の処理の開
始が遅れるという欠点がある。
（問題点を解決するための手段〕
本発明のコプロセッサの並行動作制御方式は、実行処理
の待ち合わせを示す第１の信号と、第１の信号により待
ち合わせの終了を示したとき処理が正常に終了している
かどうかを示す第２の信号と、処理を実行中でなく、直
前に実行した命令が正常に終了しているかどうかを示す
第３の信号とをコプロセッサがマスタプロセッサに出力
し、マスクプロセッサは、コプロセッサの実行処理の開
始時に、第３の信号が、コプロセッサが処理を実行中で
なく、直前に実行した命令が正常に終了していることを
示している場合には、そのまま次の処理を前記コプロセ
ッサと並行して開始し、コプロセッサの実行処理の開始
時に、第３の信号がコプロセッサか処理を実行中である
か、または直航に実行した命令が正常に終了していない
ことを示している場合には、第１の信号によりコプロセ
ッサの実行処理の待ち合わせを行なったのち、第２の信
号によりコプロセッサの内部情報を読出すか否かを判断
し、以降の処理を決定する。
の待ち合わせを示す第１の信号と、第１の信号により待
ち合わせの終了を示したとき処理が正常に終了している
かどうかを示す第２の信号と、処理を実行中でなく、直
前に実行した命令が正常に終了しているかどうかを示す
第３の信号とをコプロセッサがマスタプロセッサに出力
し、マスクプロセッサは、コプロセッサの実行処理の開
始時に、第３の信号が、コプロセッサが処理を実行中で
なく、直前に実行した命令が正常に終了していることを
示している場合には、そのまま次の処理を前記コプロセ
ッサと並行して開始し、コプロセッサの実行処理の開始
時に、第３の信号がコプロセッサか処理を実行中である
か、または直航に実行した命令が正常に終了していない
ことを示している場合には、第１の信号によりコプロセ
ッサの実行処理の待ち合わせを行なったのち、第２の信
号によりコプロセッサの内部情報を読出すか否かを判断
し、以降の処理を決定する。
したがって、マスタプロセッサがコプロセッサに対しマ
スタプロセッサに実行結果を書き戻さない命令を行なう
場合、コプロセッサが処理を実行中でなく、直前に実行
した命令が正常に終了していることを第３の信号をアク
ティブにして示していると、マスタプロセッサは第１の
信号による実行処理の待ち合わせを行なわず、コプロセ
ッサの実行処理と並行して自己の次の実行処理を開始す
ることができる。
スタプロセッサに実行結果を書き戻さない命令を行なう
場合、コプロセッサが処理を実行中でなく、直前に実行
した命令が正常に終了していることを第３の信号をアク
ティブにして示していると、マスタプロセッサは第１の
信号による実行処理の待ち合わせを行なわず、コプロセ
ッサの実行処理と並行して自己の次の実行処理を開始す
ることができる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のコプロセッサの並行動作制御方式の第
１の実施例を示す構成図、第２図は第１の実施例のｃ
ｐ ｕ ｔｏｔ側の制御手順を示すフローチャート、第
３、第４図は第１の実施例の動作を示すタイミングチャ
ートである。
１の実施例を示す構成図、第２図は第１の実施例のｃ
ｐ ｕ ｔｏｔ側の制御手順を示すフローチャート、第
３、第４図は第１の実施例の動作を示すタイミングチャ
ートである。
本実施例は、第７図の従来例とは異なり、コプロセッサ
１０２が例外処理を保留にしているかいないかをｃ ｐ
ｕ ｔｏｌに伝えるＣＰＥＮＤ信号１１３を出力して
いる。他の構成は従来例と同様である。
１０２が例外処理を保留にしているかいないかをｃ ｐ
ｕ ｔｏｌに伝えるＣＰＥＮＤ信号１１３を出力して
いる。他の構成は従来例と同様である。
次に本実施例の動作について説明する。
本実施例は、コプロセッサ１０２の実行結果をｃ ｐ
ｕ ｔｏｔに書き戻さない命令の場合にのみ効果がある
ので、説明もその場合にのみとどめる。
ｕ ｔｏｔに書き戻さない命令の場合にのみ効果がある
ので、説明もその場合にのみとどめる。
（１）コプロセッサｌ◎２が命令の実行により例外を発
生しない場合の動作を第２図、第３図を参照して説明す
る。
生しない場合の動作を第２図、第３図を参照して説明す
る。
ｃ ｐ ｕ ｔｏｔは主記憶袋ｆｉ１０３から取り出し
た命令コードがコプロセッサ１０２用の命令だった場合
、そのオペコードをコプロセッサ１０２に転送する（ス
テップ２旧）。ｃ ｐ ｕ ｔｏｔは転送したコプロセ
ッサ重０２用命令が実行結果のＣＰ ０１０１への書き
戻しを伴う命令かどうかを判断しくステップ２０２）、
書き戻しを伴わない命令であるため、ＣＰＥＮＤ信号ｌ
１３をチエツクする（ステップ２１Ｏ）。
た命令コードがコプロセッサ１０２用の命令だった場合
、そのオペコードをコプロセッサ１０２に転送する（ス
テップ２旧）。ｃ ｐ ｕ ｔｏｔは転送したコプロセ
ッサ重０２用命令が実行結果のＣＰ ０１０１への書き
戻しを伴う命令かどうかを判断しくステップ２０２）、
書き戻しを伴わない命令であるため、ＣＰＥＮＤ信号ｌ
１３をチエツクする（ステップ２１Ｏ）。
ここで、コプロセッサ１０２は、現在処理を実行中では
なく直前に実行した命令は例外を発生していないため、
ＣＰＥＮＤ信号１１３をアクティブにしている（ステッ
プ２１０）、ＣＰｏｌｏｌはＣＰＥＮＤ信号１１３がア
クティブになっていることから、現在転送しているコプ
ロセッサ命令に対する以降のサービスは不要であると判
断し、命令転送のバスサイクルの終了を待ったのち（ス
テップ２１１）、次のＣＰＵ処理に移る。よって、ｃ
ｐ Ｕ １０１とコプロセッサ１０２は並行に動作する
ことになる。
なく直前に実行した命令は例外を発生していないため、
ＣＰＥＮＤ信号１１３をアクティブにしている（ステッ
プ２１０）、ＣＰｏｌｏｌはＣＰＥＮＤ信号１１３がア
クティブになっていることから、現在転送しているコプ
ロセッサ命令に対する以降のサービスは不要であると判
断し、命令転送のバスサイクルの終了を待ったのち（ス
テップ２１１）、次のＣＰＵ処理に移る。よって、ｃ
ｐ Ｕ １０１とコプロセッサ１０２は並行に動作する
ことになる。
（２）コプロセッサ１０２が命令の実行により例外を発
生した場合の動作を第２図、第４図を参照して説明する
。
生した場合の動作を第２図、第４図を参照して説明する
。
ｃ ｐ ｕ ｔｏｔが主記憶装置１０３からコプロセッ
サ１０２用の命令を取り出してからＣＰ ０１０１とコ
プロセッサ１０２とが並行に動作するまでは第３図に示
された例と同様である。
サ１０２用の命令を取り出してからＣＰ ０１０１とコ
プロセッサ１０２とが並行に動作するまでは第３図に示
された例と同様である。
ｃ ｐ ｕ １ｏｔとの並行動作中にコプロセッサ１０
２に例外が発生すると、コプロセッサ１０２は実行処理
が終了してもＣＰＥＮＤ信号■３をインアクティブのま
まにしておく。
２に例外が発生すると、コプロセッサ１０２は実行処理
が終了してもＣＰＥＮＤ信号■３をインアクティブのま
まにしておく。
この状態でＣＰ ０１０１が再び実行結果のＣＰｏｌｏ
ｌへの書き戻しを伴わないようなコプロセッサ用命令を
コプロセッサ＋０２に転送する（ステップ２旧）とＣＰ
ｏｌｏｌは前回と同様に書き戻しを伴う命令かどうかを
判断しくステップ２０２）、書き戻しを伴わない命令で
あるため、ＣＰＥＮＤ信号１１３をチエツクする（ステ
ップ２１Ｏ）。コプロセッサ＋０２には保留されている
例外があるため、ＣＰＥＮ０４３号１１３はインアクテ
ィブとなっている。
ｌへの書き戻しを伴わないようなコプロセッサ用命令を
コプロセッサ＋０２に転送する（ステップ２旧）とＣＰ
ｏｌｏｌは前回と同様に書き戻しを伴う命令かどうかを
判断しくステップ２０２）、書き戻しを伴わない命令で
あるため、ＣＰＥＮＤ信号１１３をチエツクする（ステ
ップ２１Ｏ）。コプロセッサ＋０２には保留されている
例外があるため、ＣＰＥＮ０４３号１１３はインアクテ
ィブとなっている。
ｃ ｐ ｕ ｔｏｔはＣＰＥＮＤ信号１１３のインアク
ティブ状態を確認しくステップ２１０）、命令転送のバ
スサイクルの終了を待ったのち（ステップ２０３）、Ｂ
ＵＳＹ信号１１１がインアクティブになるまで待つ（ス
テップ２０４）。コプロセッサ１０２は、直前に実行さ
れた命令が例外を発生し、そのことをまだＣＰ Ｕ ｌ
ｏｔに伝えていないため、コマンドボート１２２に書込
まれた命令を実行せずに、ＢυＳＹ信号ＩＩ＋を１度ア
クティブにした後すぐにインアクティグに戻す。このと
き、コプロセッサ１０２は保留されている例外をｃ ｐ
ｕ ｔｏｔに伝える必要があるため、ＣＰＥＲＲ（３
号１１２はアクティブのままにしておく。ｃ ｐ ｕ
ｔｏｔはＢＵＳＹ信号Ｉ信号炉１１アクティブになった
時のＣＰＥＲＲ（３号１１２を調べる（ステップ２０５
）。ＣＰＥＲＲ信号＋１２がアクティブであるため、ｃ
ｐ ｕ ｔｏｔはステータスポート１２１を読出しく
ステップ２０６）、前に実行したコプロセッサ命令が例
外を発生し、それが保留されていたことを検知して（ス
テップ２０７）、保留された例外に対する処理を始める
（ステップ２０８）。
ティブ状態を確認しくステップ２１０）、命令転送のバ
スサイクルの終了を待ったのち（ステップ２０３）、Ｂ
ＵＳＹ信号１１１がインアクティブになるまで待つ（ス
テップ２０４）。コプロセッサ１０２は、直前に実行さ
れた命令が例外を発生し、そのことをまだＣＰ Ｕ ｌ
ｏｔに伝えていないため、コマンドボート１２２に書込
まれた命令を実行せずに、ＢυＳＹ信号ＩＩ＋を１度ア
クティブにした後すぐにインアクティグに戻す。このと
き、コプロセッサ１０２は保留されている例外をｃ ｐ
ｕ ｔｏｔに伝える必要があるため、ＣＰＥＲＲ（３
号１１２はアクティブのままにしておく。ｃ ｐ ｕ
ｔｏｔはＢＵＳＹ信号Ｉ信号炉１１アクティブになった
時のＣＰＥＲＲ（３号１１２を調べる（ステップ２０５
）。ＣＰＥＲＲ信号＋１２がアクティブであるため、ｃ
ｐ ｕ ｔｏｔはステータスポート１２１を読出しく
ステップ２０６）、前に実行したコプロセッサ命令が例
外を発生し、それが保留されていたことを検知して（ス
テップ２０７）、保留された例外に対する処理を始める
（ステップ２０８）。
このように本発明を通用したシステムは例外の発生時に
も問題なく動作することが容易にわかる。
も問題なく動作することが容易にわかる。
第５図は本発明の第２の実施例を示す構成図、第６図は
第２の実施例の動作を示すタイミングチャートである。
第２の実施例の動作を示すタイミングチャートである。
本実施例は、３個のコプロセッサ１Ｇ２１＋１０２２
、 １０２３をパラレルに接続している点が第１の実施
例と比較して異なる。
、 １０２３をパラレルに接続している点が第１の実施
例と比較して異なる。
ＣＰＥＮＤ信号１１：ｌ、ＢＵＳＹ信号１１１．ＣＰＥ
ＲＲ信号１１２は各コプロセッサ１０２＋ 、ＩＯ２，
。
ＲＲ信号１１２は各コプロセッサ１０２＋ 、ＩＯ２，
。
１０２３からオープンドレインで出力されているため、
各信号ＩＩＩ、１１２，１１３に関して各コプロセッサ
１０Ｌ 、１０２２．１０２３のいずれか１つの出力が
ロウ（ＣＰＥＮＤ信号１１３．ＣＰＥＲＲ信号１１２の
場合はインアクティブ、ＢＵＳＹ信号１１１の場合はア
クティブを示す）であれば、ＣＰ Ｕ １０１に対する
その信号はロウとしてＣＰ Ｕ １０１に印加される。
各信号ＩＩＩ、１１２，１１３に関して各コプロセッサ
１０Ｌ 、１０２２．１０２３のいずれか１つの出力が
ロウ（ＣＰＥＮＤ信号１１３．ＣＰＥＲＲ信号１１２の
場合はインアクティブ、ＢＵＳＹ信号１１１の場合はア
クティブを示す）であれば、ＣＰ Ｕ １０１に対する
その信号はロウとしてＣＰ Ｕ １０１に印加される。
次に、本実施例の動作について第６図を参照して説明す
る。
る。
ＣＰ Ｕ １０１側のコプロセッサ・プロトコルは第２
図に示した第１の実施例の場合と同様である。
図に示した第１の実施例の場合と同様である。
時刻ｔ１で３つのコプロセッサ１０２．．１０２２゜１
０２３は全て動作しておらず、また例外を保留していな
いため、各コプロセッサ１０２ｓ 、１０２２ 。
０２３は全て動作しておらず、また例外を保留していな
いため、各コプロセッサ１０２ｓ 、１０２２ 。
＋０２３のＣＰ Ｅ Ｎ Ｄ （３号１１３はすべてア
クティブ（ハイ）になっている。よって、ＣＰ ０１０
１に人力されるＣＰＥＮＤ信号１１３はアクティブのま
まである。まず時刻ｔ２に第１のコプロセッサ１０２、
に対して命令コードが転送され、その命令が実行結果を
ｃ ｐ ｕ ｌｏｔに書き戻さない命令だった場合、ｃ
ｐ ｕ ｔｏｔは時刻ｔ３にＣＰＥＮＤ信号１１３を
チエツクし、アクティブになっていることを確認する。
クティブ（ハイ）になっている。よって、ＣＰ ０１０
１に人力されるＣＰＥＮＤ信号１１３はアクティブのま
まである。まず時刻ｔ２に第１のコプロセッサ１０２、
に対して命令コードが転送され、その命令が実行結果を
ｃ ｐ ｕ ｌｏｔに書き戻さない命令だった場合、ｃ
ｐ ｕ ｔｏｔは時刻ｔ３にＣＰＥＮＤ信号１１３を
チエツクし、アクティブになっていることを確認する。
このことにより、ｃ ｐ ｕ ｔｏｔは命令転送のバス
サイクルが終了したあとはコプロセッサ１０２２に対す
るサービスは不要であると判断し、時刻ｔ、に次のＣＰ
Ｕ処理に移る。コプロセッサ１０２２に対してＣＰ Ｕ
１０３から命令コードを転送した場合、その命令がコ
プロセッサ３０２゜に実行させた命令と同様に実行結果
をｃｐυに書き戻さない命令であるため、ＣＰ Ｕ １
０１は時刻ｔ６にＣＰＥＮＤ信号１１３をチエツクする
。ここで、実行の指示を受けたコプロセッサ１０２２は
処理を実行中ではなく、保留例外状態でもないため、本
来ならＣＰ Ｕ １０１はＢＵＳＹ信号Ｉｌｌがインア
クティブになるのを待たずに次のＣＰＵ処理を開始して
も構わないが、本実施例ではシステムの安全性を考慮し
、各コプロセッサ１０２．．１０２．。
サイクルが終了したあとはコプロセッサ１０２２に対す
るサービスは不要であると判断し、時刻ｔ、に次のＣＰ
Ｕ処理に移る。コプロセッサ１０２２に対してＣＰ Ｕ
１０３から命令コードを転送した場合、その命令がコ
プロセッサ３０２゜に実行させた命令と同様に実行結果
をｃｐυに書き戻さない命令であるため、ＣＰ Ｕ １
０１は時刻ｔ６にＣＰＥＮＤ信号１１３をチエツクする
。ここで、実行の指示を受けたコプロセッサ１０２２は
処理を実行中ではなく、保留例外状態でもないため、本
来ならＣＰ Ｕ １０１はＢＵＳＹ信号Ｉｌｌがインア
クティブになるのを待たずに次のＣＰＵ処理を開始して
も構わないが、本実施例ではシステムの安全性を考慮し
、各コプロセッサ１０２．．１０２．。
１０２３のＣＰＥＮＤ信号１１３がすべてアクティブに
ならなければｃ ｐ ｕ ｔｏｔに対する人力がアクテ
ィブにならないようになっているため、ＣＰＵ１０１は
時刻ｔ＆にＣＰＥＮＤ信号１１３がインアクティブにな
っていることを確認し、時刻ｔ７に命令転送のバスサイ
クルが終了するのを待ってからさらにＢ Ｕ Ｓ Ｙ
４：３号Ｉｌ＋がインアクティブ（ハイ）になるのを待
つ。各コプロセッサ３０２１ ＋１０２２．１０２３の
ＢＵＳＹ信号Ｉｌｌはオーブンドレインで出力されてい
るため、コプロセッサ１０２２がＢＵＳＹ信号Ｉｌｌを
アクティブ（ロウ）にするだけでＣＰ Ｕ １０１に対
するＢＵＳＹ信号ＩＩＩはアクティブになる。
ならなければｃ ｐ ｕ ｔｏｔに対する人力がアクテ
ィブにならないようになっているため、ＣＰＵ１０１は
時刻ｔ＆にＣＰＥＮＤ信号１１３がインアクティブにな
っていることを確認し、時刻ｔ７に命令転送のバスサイ
クルが終了するのを待ってからさらにＢ Ｕ Ｓ Ｙ
４：３号Ｉｌ＋がインアクティブ（ハイ）になるのを待
つ。各コプロセッサ３０２１ ＋１０２２．１０２３の
ＢＵＳＹ信号Ｉｌｌはオーブンドレインで出力されてい
るため、コプロセッサ１０２２がＢＵＳＹ信号Ｉｌｌを
アクティブ（ロウ）にするだけでＣＰ Ｕ １０１に対
するＢＵＳＹ信号ＩＩＩはアクティブになる。
ＣＰＵＩ旧はＢＵＳＹ信号１１１がインアクティブにな
った時刻ｔｌｌでのＣＰＥＲＲ信号目２をチエツクし、
インアクティブであることからコプロセッサｌ０２２の
ステータス情報の読出しは不要であると判断し、時刻ｔ
９に次のＣＰＵ処理に移る。
った時刻ｔｌｌでのＣＰＥＲＲ信号目２をチエツクし、
インアクティブであることからコプロセッサｌ０２２の
ステータス情報の読出しは不要であると判断し、時刻ｔ
９に次のＣＰＵ処理に移る。
ここで、最初に実行を開始したコプロセッサ１０２１が
時刻ｔ １６に例外を発生したとする。しかし、ｃ ｐ
ｕ ｔｏｔはコプロセッサ１０２１およびコプロセッ
サ１０２２と並行動作しているため、この例外は次に第
１のコプロセッサ１０２１が呼び出される時刻ｔｌｌま
で保留される。時刻ｔ１１にコプロセッサ１０２．に再
度、実行結果なｃ ｐ ｕ ｔｏｔに書き戻さないよう
な命令が転送されたとする。時刻ｔ１２にＣＰ Ｕ １
０１はＣＰＥＮＤ信号１１３をチエツクし、インアクテ
ィブであるため、時刻ｔ１３に命令転送バスサイクルが
終了するのを待ったのち、ＢＵＳＹ信号＋ｔｉがインア
クティブになるのを待つ。コプロセッサ１０２Ｉは保留
例外を保持しているため、転送された命令を実行せずに
ＢＵＳＹ信号１１１を１度アクティブにしたのち、すぐ
時刻ｔ １４にインアクティブに戻す。このとき、ステ
ータス情報をＣＰＵ１０２．に読ませるためにＣＰＥＲ
Ｒ信号１１２はアクティブのままにしておく。
時刻ｔ １６に例外を発生したとする。しかし、ｃ ｐ
ｕ ｔｏｔはコプロセッサ１０２１およびコプロセッ
サ１０２２と並行動作しているため、この例外は次に第
１のコプロセッサ１０２１が呼び出される時刻ｔｌｌま
で保留される。時刻ｔ１１にコプロセッサ１０２．に再
度、実行結果なｃ ｐ ｕ ｔｏｔに書き戻さないよう
な命令が転送されたとする。時刻ｔ１２にＣＰ Ｕ １
０１はＣＰＥＮＤ信号１１３をチエツクし、インアクテ
ィブであるため、時刻ｔ１３に命令転送バスサイクルが
終了するのを待ったのち、ＢＵＳＹ信号＋ｔｉがインア
クティブになるのを待つ。コプロセッサ１０２Ｉは保留
例外を保持しているため、転送された命令を実行せずに
ＢＵＳＹ信号１１１を１度アクティブにしたのち、すぐ
時刻ｔ １４にインアクティブに戻す。このとき、ステ
ータス情報をＣＰＵ１０２．に読ませるためにＣＰＥＲ
Ｒ信号１１２はアクティブのままにしておく。
ＣＰ Ｕ １０１はＢＵＳＹ信号１１１がインアクティ
ブになフだ時刻ｔ １４のＣＰＥＲＲ信号１１２をチエ
ツクし、アクティブになっていることからコプロセッサ
１０２１のステータス情報を睨出す。この情報により、
ＣＰ Ｕ １０１はコプロセッサ＋０２゜が保留例外を
保持していたことを知り、例外処理に移る。本実施例に
より複数のコプロセッサを持つシステムの場合にも効果
を発揮することが明らかである。
ブになフだ時刻ｔ １４のＣＰＥＲＲ信号１１２をチエ
ツクし、アクティブになっていることからコプロセッサ
１０２１のステータス情報を睨出す。この情報により、
ＣＰ Ｕ １０１はコプロセッサ＋０２゜が保留例外を
保持していたことを知り、例外処理に移る。本実施例に
より複数のコプロセッサを持つシステムの場合にも効果
を発揮することが明らかである。
以上説明したように本発明は、マスタプロセッサがコプ
ロセッサに対しマスタプロセッサに実行結果を書き戻さ
ない命令を行なう場合、コプロセッサが処理を実行中で
なく、直前に実行した命令が正常に終了していることを
第３の信号をアクティブにして示していると、マスタプ
ロセッサは第１の信号による実行処理の待ち合わせを行
なわず、コプロセッサの実行処理と並行して自己の次の
実行処理を開始できることにより、コプロセッサを用い
るシステムにおけるマスタプロセッサの使用効率を向上
できる効果がある。
ロセッサに対しマスタプロセッサに実行結果を書き戻さ
ない命令を行なう場合、コプロセッサが処理を実行中で
なく、直前に実行した命令が正常に終了していることを
第３の信号をアクティブにして示していると、マスタプ
ロセッサは第１の信号による実行処理の待ち合わせを行
なわず、コプロセッサの実行処理と並行して自己の次の
実行処理を開始できることにより、コプロセッサを用い
るシステムにおけるマスタプロセッサの使用効率を向上
できる効果がある。
第１図は本発明のコプロセッサの並行動作制御方式の第
１の実施例を示す構成図、第２図は第１の実施例のｃ
ｐ ｕ ｔｏｔ側の制御手順を示すフローチャート、第
３図、第４図は第１の実施例の動作を示すタイミングチ
ャート、第５図は本発明の第２の実施例を示す構成図、
第６図は第２の実施例の動作を示すタイミングチャート
、第７図は従来のコプロセッサ制御方式を示す構成図、
第８図は第７図におけるｃ ｐ Ｕ ３０１側の制御手
順を示すフローチャート、第９図、第１０図、第１１図
、第１２図は第７図におけるＣＰＯ３０１とコプロセッ
サ３０２との動作を示すタイミングチャートである。 １０１−−−−−− ＣＰ Ｕ、 １０２ 、１０２ 、．１０２２．１０２３−−−−−
−コプロセッサ、１０３−−−−−主記憶装置、 １０４−−−−アドレスバス、 １０５−−−−−−データバス、 １１１ −−−−− Ｂ Ｕ Ｓ Ｙ イＪシ
号、＋１２−−−−−・ＣＰ Ｅ Ｒ，Ｒ，信号、＋１
３−−−−−・ＣＰＥＮＤ信号、 １２＋ −−−−−ステータスポート、＋２２−−−−
−−コマンドポート。 １２３−−−−−−オペランドポート、＋２４−−−−
−−実行ユニット。
１の実施例を示す構成図、第２図は第１の実施例のｃ
ｐ ｕ ｔｏｔ側の制御手順を示すフローチャート、第
３図、第４図は第１の実施例の動作を示すタイミングチ
ャート、第５図は本発明の第２の実施例を示す構成図、
第６図は第２の実施例の動作を示すタイミングチャート
、第７図は従来のコプロセッサ制御方式を示す構成図、
第８図は第７図におけるｃ ｐ Ｕ ３０１側の制御手
順を示すフローチャート、第９図、第１０図、第１１図
、第１２図は第７図におけるＣＰＯ３０１とコプロセッ
サ３０２との動作を示すタイミングチャートである。 １０１−−−−−− ＣＰ Ｕ、 １０２ 、１０２ 、．１０２２．１０２３−−−−−
−コプロセッサ、１０３−−−−−主記憶装置、 １０４−−−−アドレスバス、 １０５−−−−−−データバス、 １１１ −−−−− Ｂ Ｕ Ｓ Ｙ イＪシ
号、＋１２−−−−−・ＣＰ Ｅ Ｒ，Ｒ，信号、＋１
３−−−−−・ＣＰＥＮＤ信号、 １２＋ −−−−−ステータスポート、＋２２−−−−
−−コマンドポート。 １２３−−−−−−オペランドポート、＋２４−−−−
−−実行ユニット。
Claims (1)
- マスタプロセッサがデータバスを共有している１個以上
のコプロセッサを制御するコプロセッサの並行動作制御
方式であって、実行処理の待ち合わせを示す第１の信号
と、第１の信号により待ち合わせの終了を示したとき処
理が正常に終了しているかどうかを示す第２の信号と、
処理を実行中でなく、直前に実行した命令が正常に終了
しているかどうかを示す第３の信号とをコプロセッサが
マスタプロセッサに出力し、マスタプロセッサは、コプ
ロセッサの実行処理の開始時に、第３の信号が、コプロ
セッサが処理を実行中でなく、直前に実行した命令が正
常に終了していることを示している場合には、そのまま
次の処理を前記コプロセッサと並行して開始し、コプロ
セッサの実行処理の開始時に、第３の信号がコプロセッ
サが処理を実行中であるか、または直前に実行した命令
が正常に終了していないことを示している場合には、第
１の信号によりコプロセッサの実行処理の待ち合わせを
行なったのち、第２の信号によりコプロセッサの内部情
報を読出すか否かを判断し、以降の処理を決定するコプ
ロセッサの並行動作制御方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62267796A JPH0679307B2 (ja) | 1987-10-22 | 1987-10-22 | コプロセッサの並行動作制御方式 |
| US07/260,699 US4949241A (en) | 1987-10-22 | 1988-10-21 | Microcomputer system including a master processor and a slave processor synchronized by three control lines |
| EP88117683A EP0313097B1 (en) | 1987-10-22 | 1988-10-24 | Microcomputer system including master processor and slave processor |
| DE3852604T DE3852604T2 (de) | 1987-10-22 | 1988-10-24 | Mikrokomputersystem mit einem Masterprozessor und einem Sklavenprozessor. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62267796A JPH0679307B2 (ja) | 1987-10-22 | 1987-10-22 | コプロセッサの並行動作制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01109466A true JPH01109466A (ja) | 1989-04-26 |
| JPH0679307B2 JPH0679307B2 (ja) | 1994-10-05 |
Family
ID=17449714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62267796A Expired - Fee Related JPH0679307B2 (ja) | 1987-10-22 | 1987-10-22 | コプロセッサの並行動作制御方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4949241A (ja) |
| EP (1) | EP0313097B1 (ja) |
| JP (1) | JPH0679307B2 (ja) |
| DE (1) | DE3852604T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154919A (ja) * | 1989-11-13 | 1991-07-02 | Fujitsu Ltd | 付加演算装置制御方式 |
| US5961147A (en) * | 1996-05-28 | 1999-10-05 | Trw Occupant Restraint Systems Gmbh | Anchorage for the belt buckle of a seat belt |
| US8069338B2 (en) | 2007-11-30 | 2011-11-29 | Renesas Electronics Corporation | Data processing device and control method for preventing an exception caused by an instruction sent to a peripheral device by a branch source program from occurring during execution of a branch destination program or interrupt program |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5251295A (en) * | 1988-07-11 | 1993-10-05 | Minolta Camera Kabushiki Kaisha | Image processing system having slave processors for controlling standard and optional modules |
| US5191648A (en) * | 1988-07-11 | 1993-03-02 | Minolta Camera Kabushiki Kaisha | Image processing system |
| US5109514A (en) * | 1988-07-28 | 1992-04-28 | Sun Microsystems, Inc. | Method and apparatus for executing concurrent CO processor operations and precisely handling related exceptions |
| US5615349A (en) * | 1990-09-04 | 1997-03-25 | Mitsubishi Denki Kabushiki Kaisha | Data processing system capable of execution of plural instructions in parallel |
| US5632037A (en) * | 1992-03-27 | 1997-05-20 | Cyrix Corporation | Microprocessor having power management circuitry with coprocessor support |
| FR2696561B1 (fr) * | 1992-10-02 | 1994-12-23 | Sgs Thomson Microelectronics | Micro-calculateur pouvant fonctionner en mode d'émulation avec des périphériques internes et externes. |
| US5579492A (en) * | 1993-11-01 | 1996-11-26 | Motorola, Inc. | Data processing system and a method for dynamically ignoring bus transfer termination control signals for a predetermined amount of time |
| US5495588A (en) * | 1993-11-18 | 1996-02-27 | Allen-Bradley Company, Inc. | Programmable controller having joined relay language processor and general purpose processor |
| US5464435A (en) * | 1994-02-03 | 1995-11-07 | Medtronic, Inc. | Parallel processors in implantable medical device |
| FR2719926B1 (fr) * | 1994-05-10 | 1996-06-07 | Sgs Thomson Microelectronics | Circuit électronique et procédé d'utilisation d'un coprocesseur. |
| JP2987308B2 (ja) * | 1995-04-28 | 1999-12-06 | 松下電器産業株式会社 | 情報処理装置 |
| US5931941A (en) * | 1995-04-28 | 1999-08-03 | Lsi Logic Corporation | Interface for a modularized computational unit to a CPU |
| JP3495173B2 (ja) * | 1996-02-14 | 2004-02-09 | 富士通株式会社 | 演算処理方法および演算処理装置 |
| US5721945A (en) * | 1996-05-06 | 1998-02-24 | Advanced Micro Devices | Microprocessor configured to detect a DSP call instruction and to direct a DSP to execute a routine corresponding to the DSP call instruction |
| US5923893A (en) * | 1997-09-05 | 1999-07-13 | Motorola, Inc. | Method and apparatus for interfacing a processor to a coprocessor |
| US6505290B1 (en) * | 1997-09-05 | 2003-01-07 | Motorola, Inc. | Method and apparatus for interfacing a processor to a coprocessor |
| US6223080B1 (en) * | 1998-04-29 | 2001-04-24 | Medtronic, Inc. | Power consumption reduction in medical devices employing multiple digital signal processors and different supply voltages |
| JP4160705B2 (ja) * | 1999-10-15 | 2008-10-08 | 富士通株式会社 | プロセッサ及びプロセッサシステム |
| EP1391820A3 (en) | 2002-07-31 | 2007-12-19 | Texas Instruments Incorporated | Concurrent task execution in a multi-processor, single operating system environment |
| TWI307022B (en) * | 2005-08-16 | 2009-03-01 | Novatek Microelectronics Corp | System and method for parallel data transmission |
| CN101872336B (zh) * | 2010-05-31 | 2011-12-21 | 浙江大学 | 基于主从架构的协处理器高效执行的装置 |
| WO2014080457A1 (ja) * | 2012-11-20 | 2014-05-30 | 株式会社安川電機 | プログラマブルコントローラ |
| WO2020105099A1 (ja) * | 2018-11-19 | 2020-05-28 | 三菱電機株式会社 | 通信システム、通信装置、通信方法及びプログラム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4395758A (en) * | 1979-12-10 | 1983-07-26 | Digital Equipment Corporation | Accelerator processor for a data processing system |
| US4547849A (en) * | 1981-12-09 | 1985-10-15 | Glenn Louie | Interface between a microprocessor and a coprocessor |
| US4509116A (en) * | 1982-04-21 | 1985-04-02 | Digital Equipment Corporation | Special instruction processing unit for data processing system |
| US4679166A (en) * | 1983-01-17 | 1987-07-07 | Tandy Corporation | Co-processor combination |
| US4715013A (en) * | 1983-04-18 | 1987-12-22 | Motorola, Inc. | Coprocessor instruction format |
| US4598356A (en) * | 1983-12-30 | 1986-07-01 | International Business Machines Corporation | Data processing system including a main processor and a co-processor and co-processor error handling logic |
| US4695945A (en) * | 1985-02-28 | 1987-09-22 | International Business Machines Corporation | Processor I/O and interrupt filters allowing a co-processor to run software unknown to the main processor |
| US4763294A (en) * | 1985-12-19 | 1988-08-09 | Wang Laboratories, Inc. | Method and apparatus for floating point operations |
-
1987
- 1987-10-22 JP JP62267796A patent/JPH0679307B2/ja not_active Expired - Fee Related
-
1988
- 1988-10-21 US US07/260,699 patent/US4949241A/en not_active Expired - Lifetime
- 1988-10-24 DE DE3852604T patent/DE3852604T2/de not_active Expired - Fee Related
- 1988-10-24 EP EP88117683A patent/EP0313097B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154919A (ja) * | 1989-11-13 | 1991-07-02 | Fujitsu Ltd | 付加演算装置制御方式 |
| US5961147A (en) * | 1996-05-28 | 1999-10-05 | Trw Occupant Restraint Systems Gmbh | Anchorage for the belt buckle of a seat belt |
| US8069338B2 (en) | 2007-11-30 | 2011-11-29 | Renesas Electronics Corporation | Data processing device and control method for preventing an exception caused by an instruction sent to a peripheral device by a branch source program from occurring during execution of a branch destination program or interrupt program |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0313097A2 (en) | 1989-04-26 |
| EP0313097B1 (en) | 1994-12-28 |
| DE3852604T2 (de) | 1995-08-17 |
| DE3852604D1 (de) | 1995-02-09 |
| EP0313097A3 (en) | 1992-03-11 |
| JPH0679307B2 (ja) | 1994-10-05 |
| US4949241A (en) | 1990-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01109466A (ja) | コプロセッサの並行動作制御方式 | |
| JPH04367963A (ja) | 共有記憶通信方法 | |
| US20060059489A1 (en) | Parallel processing system, interconnection network, node and network control method, and program therefor | |
| JPS60118977A (ja) | パイプライン制御方式 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH01106158A (ja) | プロセツサ間のデータ通信制御方式 | |
| JPH10198644A (ja) | 同期制御方法およびマルチプロセッサシステム | |
| JP2762441B2 (ja) | コプロセッサ | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JP2785855B2 (ja) | 情報処理装置 | |
| JPH03269752A (ja) | 情報処理システム及びそれに使用される入出力制御装置 | |
| JPS63247861A (ja) | コプロセツサ制御方法 | |
| JP2554423Y2 (ja) | メモリ制御装置 | |
| JP4228275B2 (ja) | 情報処理装置 | |
| JP2875546B2 (ja) | 情報処理システム | |
| JPH02197961A (ja) | 情報処理装置 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPH04326144A (ja) | メモリバスエラー検出システム | |
| JPH0321941B2 (ja) | ||
| EP1193606A2 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| JPS63257856A (ja) | シリアル通信方式 | |
| JPS62260263A (ja) | マルチプロセツサによるプログラム制御方式 | |
| JPH1153291A (ja) | 高速データ転送システム | |
| JPH0424733B2 (ja) | ||
| JPH01108665A (ja) | Ｄｍａ転送制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |