JPH01105560A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH01105560A JPH01105560A JP26198287A JP26198287A JPH01105560A JP H01105560 A JPH01105560 A JP H01105560A JP 26198287 A JP26198287 A JP 26198287A JP 26198287 A JP26198287 A JP 26198287A JP H01105560 A JPH01105560 A JP H01105560A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- wiring layer
- interlayer insulating
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims abstract description 63
- 150000004767 nitrides Chemical class 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 238000001039 wet etching Methods 0.000 claims abstract description 17
- 238000010030 laminating Methods 0.000 claims abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 238000004381 surface treatment Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、配線層が形成され層間絶縁層を形成してなる
半導体装置とその製造方法に関し、特にその配線層にお
ける耐圧の向上を実現するものである。
半導体装置とその製造方法に関し、特にその配線層にお
ける耐圧の向上を実現するものである。
第１の発明は、配線層が形成され層間絶縁層を形成して
なる半導体装置において、層間絶縁層を酸化膜と窒化膜
が順次積層された構造とすることにより、配線層の耐圧
を向上させるものである。
なる半導体装置において、層間絶縁層を酸化膜と窒化膜
が順次積層された構造とすることにより、配線層の耐圧
を向上させるものである。
また、第２の発明にかかる半導体装置の製造方法は、開
口部の露出部のウェットエツチングによる表面処理工程
の以前に、酸化膜と窒化膜を順次積層させた層間絶縁層
を形成し、配線層の耐圧の向上を実現する。
口部の露出部のウェットエツチングによる表面処理工程
の以前に、酸化膜と窒化膜を順次積層させた層間絶縁層
を形成し、配線層の耐圧の向上を実現する。
ＭＯ３ＬＳＩやバイポーラＬＳＩにおいては、その集積
度を向上させるため、配線を複数の層に形成する多層配
線技術が導入されている。
度を向上させるため、配線を複数の層に形成する多層配
線技術が導入されている。
第３図３〜第３図Ｃは、従来の多層配線構造を有する半
導体装置の一般的な製造方法の一例である、これら各図
を参照しながら、簡単に従来の製造方法について説明す
ると、まず、第３図ａに示すように、基体２１上に例え
ば多結晶シリコン層からなる第１配線層２２が所要のパ
ターンで形成される。この第１の配線層２２は、例えば
ＣＶＤ５ｉＯ１膜等の酸化膜２３により被覆される０次
に、第３図すに示すように、第１配線層２２とのコンタ
クトをとるため、開口部２４が形成される。
導体装置の一般的な製造方法の一例である、これら各図
を参照しながら、簡単に従来の製造方法について説明す
ると、まず、第３図ａに示すように、基体２１上に例え
ば多結晶シリコン層からなる第１配線層２２が所要のパ
ターンで形成される。この第１の配線層２２は、例えば
ＣＶＤ５ｉＯ１膜等の酸化膜２３により被覆される０次
に、第３図すに示すように、第１配線層２２とのコンタ
クトをとるため、開口部２４が形成される。
このとき、オーミックコンタクトとするために、フッＭ
（ＨＦ）によるライトエツチングやアンモニア通水洗浄
等のウェットエツチングによる表面処理が施される。す
ると、開口部２４内の第１配線層２２の表面の自然酸化
膜等が除去されて行く。
（ＨＦ）によるライトエツチングやアンモニア通水洗浄
等のウェットエツチングによる表面処理が施される。す
ると、開口部２４内の第１配線層２２の表面の自然酸化
膜等が除去されて行く。
そして、第３図Ｃに示すように、例えば多結晶シリコン
層からなる第２配線層２５が所定のパターンに形成され
る。その第２配線層２５の一部は直接接続されない第１
配線層２２上の酸化膜２６上にも延在される。
層からなる第２配線層２５が所定のパターンに形成され
る。その第２配線層２５の一部は直接接続されない第１
配線層２２上の酸化膜２６上にも延在される。
ところで、上記従来の製造方法においてウェットエツチ
ングは、自然酸化膜等の除去を目的として行われるでい
る。
ングは、自然酸化膜等の除去を目的として行われるでい
る。
しかしながら、このようなウェットエツチングによって
は、層間絶縁層としての酸化膜２３の表面の一部も同時
に除去されてしまう、従って、上記第２配線層２５に直
接接続されない第１配線層２２上の酸化Ｈ２６では、そ
の絶縁耐圧が劣化するという問題が生じていた。
は、層間絶縁層としての酸化膜２３の表面の一部も同時
に除去されてしまう、従って、上記第２配線層２５に直
接接続されない第１配線層２２上の酸化Ｈ２６では、そ
の絶縁耐圧が劣化するという問題が生じていた。
このような問題に対して、絶縁耐圧を維持するために酸
化膜２３の膜厚を厚くすれば、耐圧の問題を解決できる
。しかし、酸化ｌ！２３として用いられるＣ Ｖ Ｄ
Ｓ ｉ Ｏ＊膜の膜厚を厚くした時では、膜のストレス
から基板に結晶欠陥を誘発するという新たな問題が生じ
ることになる。
化膜２３の膜厚を厚くすれば、耐圧の問題を解決できる
。しかし、酸化ｌ！２３として用いられるＣ Ｖ Ｄ
Ｓ ｉ Ｏ＊膜の膜厚を厚くした時では、膜のストレス
から基板に結晶欠陥を誘発するという新たな問題が生じ
ることになる。
そこで、本発明は上述の問題点に鑑み、層間絶縁層の耐
圧の向上を実現する半導体装置とその製造方法を提供す
ることを目的とする。
圧の向上を実現する半導体装置とその製造方法を提供す
ることを目的とする。
まず、上述の問題点を解決するための本願の第１の発明
は、基体上に被接続部と配線層を有し、その配線層と被
接続部間の層間絶縁層は酸化膜と窒化膜を順次積層させ
たものであることを特徴とする半導体装置である。ここ
で、上記基体は、半導体基体、絶縁基体等の種類を問わ
ない、被接続部は、基体に形成される不純物拡散領域で
あっても良く、基体上に形成された配線層とすることも
できる。また、被接続部はミ必ずしも一層であることを
必要とせず、耐圧が問題になる層と接続される層とが別
個の層から構成されても良い、酸化膜は、例えばＣＶ
Ｄ Ｓ ｉＯを膜、ＰＳＧ、ＢＳＧ。
は、基体上に被接続部と配線層を有し、その配線層と被
接続部間の層間絶縁層は酸化膜と窒化膜を順次積層させ
たものであることを特徴とする半導体装置である。ここ
で、上記基体は、半導体基体、絶縁基体等の種類を問わ
ない、被接続部は、基体に形成される不純物拡散領域で
あっても良く、基体上に形成された配線層とすることも
できる。また、被接続部はミ必ずしも一層であることを
必要とせず、耐圧が問題になる層と接続される層とが別
個の層から構成されても良い、酸化膜は、例えばＣＶ
Ｄ Ｓ ｉＯを膜、ＰＳＧ、ＢＳＧ。
Ａｓ５Ｇ、ＢＰＳＧ等のシリケートガラス等の酸化膜で
ある。その酸化膜の膜厚は、１０００人〜２０００人と
することが好ましい、窒化膜は例えば低圧ＣＶＤ５ ｉ
ｌ Ｎ、膜等の窒化膜である。また、窒化膜の膜厚とし
ては、２００人〜８００人とすることが好ましい、また
、本明細書において層間絶縁層は、パフシベーシッン膜
を含まない。
ある。その酸化膜の膜厚は、１０００人〜２０００人と
することが好ましい、窒化膜は例えば低圧ＣＶＤ５ ｉ
ｌ Ｎ、膜等の窒化膜である。また、窒化膜の膜厚とし
ては、２００人〜８００人とすることが好ましい、また
、本明細書において層間絶縁層は、パフシベーシッン膜
を含まない。
また、全面に形成されるものに限定されず、必要な部分
のみ積層させる構造のものでも良い、さらに半導体装置
として特に用途は限定されない。
のみ積層させる構造のものでも良い、さらに半導体装置
として特に用途は限定されない。
また、上述の問題点を解決するための本願の第２の発明
は、基体上に形成した被接続部上に酸化膜と窒化膜を順
次積層して層間絶縁層を形成する工程と、上記層間絶縁
層を開口して、該開口部の露出部をウェットエツチング
により表面処理する工程と、上記層間絶縁層上に配線層
を形成する工程とからなることを特徴とする半導体装置
の製造方法である。ここで、ウェットエツチングにる表
面処理とは、フン酸（ＨＦ）によるライトエツチングや
アンモニア通水洗浄等の表面処理であり、層間絶縁層と
しての酸化膜の膜厚を減らす可能性の有る処理である。
は、基体上に形成した被接続部上に酸化膜と窒化膜を順
次積層して層間絶縁層を形成する工程と、上記層間絶縁
層を開口して、該開口部の露出部をウェットエツチング
により表面処理する工程と、上記層間絶縁層上に配線層
を形成する工程とからなることを特徴とする半導体装置
の製造方法である。ここで、ウェットエツチングにる表
面処理とは、フン酸（ＨＦ）によるライトエツチングや
アンモニア通水洗浄等の表面処理であり、層間絶縁層と
しての酸化膜の膜厚を減らす可能性の有る処理である。
酸化膜と窒化膜を順次積層することで、ウェットエツチ
ングを施した場合でも、酸化膜は窒化膜に被覆されてい
るために、その膜厚が減るようなことが起こらない、従
って、膜厚を厚くしておく必要もな（、層間耐圧劣化の
防止を図ることができる。
ングを施した場合でも、酸化膜は窒化膜に被覆されてい
るために、その膜厚が減るようなことが起こらない、従
って、膜厚を厚くしておく必要もな（、層間耐圧劣化の
防止を図ることができる。
本発明の好適な実施例を図面を参照しながら説明する。
第１の実施例
本実施例は、耐圧劣化の防止がなされる半導体装置の例
である。
である。
この半導体装置の構造について、第１図を参照しながら
説明すると、まず、基体１上に、例えば多結晶シリコン
層からなる被接続部２を有し、その被接続部２を被覆す
る層間絶縁層が酸化膜３と窒化膜４が順次積層されたも
のとされている。上記酸化膜３と窒化膜４からなる層間
絶縁層には、被接続部２が底部に臨む開口部６が形成さ
れ、上記被接続部２とその一部が接続するような配線層
５が形成されている。
説明すると、まず、基体１上に、例えば多結晶シリコン
層からなる被接続部２を有し、その被接続部２を被覆す
る層間絶縁層が酸化膜３と窒化膜４が順次積層されたも
のとされている。上記酸化膜３と窒化膜４からなる層間
絶縁層には、被接続部２が底部に臨む開口部６が形成さ
れ、上記被接続部２とその一部が接続するような配線層
５が形成されている。
上記酸化膜３は、例えばＣＶＤ５ｉＣｈ膜であり、本実
施例では、特にその膜厚が１０００人〜２０００人の膜
厚とされる。これは、窒化膜４と相まって層間絶縁層と
して機能させるためであり、２０００Å以下としたのは
、膜厚が厚すぎる場合の膜ストレスの増大を防止するた
めである。上記窒化膜４は、上記酸化膜３上に積層され
、該酸化膜３を被覆する。このため、ウェットエツチン
グによる表面処理を施した場合でも、酸化膜３の膜厚が
減することもない、窒化Ｂ４は、例えば低圧ＣＶＤ５
ｉｓ Ｎａ膜等の窒化膜である。また、窒化膜の膜厚と
しては、２００人〜８００人とすることが好ましい、こ
のような膜厚にすることで、層間絶縁層全体として薄い
膜厚での耐圧劣化の防止を図ることができる。なお、窒
化膜４上にさらに薄く酸化膜を積層するような構造とす
ることも可能である。
施例では、特にその膜厚が１０００人〜２０００人の膜
厚とされる。これは、窒化膜４と相まって層間絶縁層と
して機能させるためであり、２０００Å以下としたのは
、膜厚が厚すぎる場合の膜ストレスの増大を防止するた
めである。上記窒化膜４は、上記酸化膜３上に積層され
、該酸化膜３を被覆する。このため、ウェットエツチン
グによる表面処理を施した場合でも、酸化膜３の膜厚が
減することもない、窒化Ｂ４は、例えば低圧ＣＶＤ５
ｉｓ Ｎａ膜等の窒化膜である。また、窒化膜の膜厚と
しては、２００人〜８００人とすることが好ましい、こ
のような膜厚にすることで、層間絶縁層全体として薄い
膜厚での耐圧劣化の防止を図ることができる。なお、窒
化膜４上にさらに薄く酸化膜を積層するような構造とす
ることも可能である。
このような構造の半導体装置は、開口部６の形成時にウ
ェットエツチングによる表面処理を施しても、酸化膜３
が窒化膜４に被覆されているため、酸化膜３の膜厚が減
ることがない、従って、配線層５と被接続部２との耐圧
劣化が有効に抑制されることになる。
ェットエツチングによる表面処理を施しても、酸化膜３
が窒化膜４に被覆されているため、酸化膜３の膜厚が減
ることがない、従って、配線層５と被接続部２との耐圧
劣化が有効に抑制されることになる。
第２の実施例
本実施例は、第１の実施例の半導体装置の製造方法にか
かる製造方法の例であり、その製造工程に従って第２図
ａ〜第２図ｄを参照しながら説明する。
かる製造方法の例であり、その製造工程に従って第２図
ａ〜第２図ｄを参照しながら説明する。
（ａ） ま・ず、傳２図ａに示すように、基体１）上
に被接続部１２が全面に形成され、さらに所定の平面形
状を有するようにパターニングされる。この被接続部１
２は例えば多結晶シリコン層を用いて形成される。
に被接続部１２が全面に形成され、さらに所定の平面形
状を有するようにパターニングされる。この被接続部１
２は例えば多結晶シリコン層を用いて形成される。
山） 次に、第２図すに示すように、全面に酸化膜１３
が形成される。この酸化膜１３は、例えばＣＶＤ５ｉＯ
ｔ膜であり、その膜厚が１０００人〜２０００人の膜厚
とされる。
が形成される。この酸化膜１３は、例えばＣＶＤ５ｉＯ
ｔ膜であり、その膜厚が１０００人〜２０００人の膜厚
とされる。
次に、上記酸化膜１３上に、続いて窒化膜１４が形成さ
れる。この窒化膜１４は、例えば低圧のＣＶＤ５ ＋ｓ
Ｎ、膜であり、その膜厚は２００人〜８００人とされ
る。
れる。この窒化膜１４は、例えば低圧のＣＶＤ５ ＋ｓ
Ｎ、膜であり、その膜厚は２００人〜８００人とされ
る。
ｌｅ） 続いて、第２図Ｃに示すように、上記被接続
部１２上の酸化膜１３および窒化膜１４を開口し、開口
部１６を形成する。この開口部１６の底部では上記被接
続部１２が露出し、開口−１６の底部は露出部１７とさ
れる。この開口部１６の形成に際して、酸化膜１３の選
択的な除去を窒化１＊１４をマスクとして行うこともで
きる。
部１２上の酸化膜１３および窒化膜１４を開口し、開口
部１６を形成する。この開口部１６の底部では上記被接
続部１２が露出し、開口−１６の底部は露出部１７とさ
れる。この開口部１６の形成に際して、酸化膜１３の選
択的な除去を窒化１＊１４をマスクとして行うこともで
きる。
次に、開口部１６の形成後、上記露出部１７をウェット
エツチングにより表面処理する。ウェットエツチングは
、例えばフン酸（ＨＦ）によるライトエツチングやアン
モニア通水洗浄等である。
エツチングにより表面処理する。ウェットエツチングは
、例えばフン酸（ＨＦ）によるライトエツチングやアン
モニア通水洗浄等である。
このようなウェットエツチングによって、自然酸化膜の
除去やダスト等の除去が行われ、オーミックコンタクト
が実現される。そして、このとき、上記酸化＋１）１３
は窒化膜１４に被覆されているために、その酸化膜１３
の膜厚はそのまま維持される。
除去やダスト等の除去が行われ、オーミックコンタクト
が実現される。そして、このとき、上記酸化＋１）１３
は窒化膜１４に被覆されているために、その酸化膜１３
の膜厚はそのまま維持される。
（ｄｌ このようなウェットエツチングによる表面処
理の後、被接続部１２と接続する配線層１５が形成され
る。この配線層１５は例えば多結晶シリコン層である。
理の後、被接続部１２と接続する配線層１５が形成され
る。この配線層１５は例えば多結晶シリコン層である。
その一部は上記露出部１７で被接続部１２と接続される
。また、他の部分では、窒化膜１４の上部に延在される
０本実施例の半導体装置の製造方法では、ウェットエツ
チングを行っても、酸化膜１３の膜厚が減っていないた
め、層間絶縁層の層間耐圧は十分に高くなっている。ま
た、酸化膜１３等の膜厚が厚くなり過ぎていないため、
膜ストレスによる結晶欠陥も誘発されないことも勿論で
ある。
。また、他の部分では、窒化膜１４の上部に延在される
０本実施例の半導体装置の製造方法では、ウェットエツ
チングを行っても、酸化膜１３の膜厚が減っていないた
め、層間絶縁層の層間耐圧は十分に高くなっている。ま
た、酸化膜１３等の膜厚が厚くなり過ぎていないため、
膜ストレスによる結晶欠陥も誘発されないことも勿論で
ある。
上述のように、本発明の半導体装置とその製造方法では
、窒化膜で酸化膜が被覆されることから、ウェットエツ
チングを施しても層間耐圧が減少することもない、また
、膜厚を所定の厚み以下に制限することで、基板に対す
る結晶欠陥の誘発も防止することができる。
、窒化膜で酸化膜が被覆されることから、ウェットエツ
チングを施しても層間耐圧が減少することもない、また
、膜厚を所定の厚み以下に制限することで、基板に対す
る結晶欠陥の誘発も防止することができる。
第１図は本発明にかかる半導体装置の一例の構造を示す
断面図、第２図ａ〜第２図ｄは本発明にかかる半導体装
置の製造方法をその工程に従って説明するためのそれぞ
れ工程断面図、第３図ａ〜第３図Ｃは従来の半導体装置
の製造方法をその工程に従って説明するためのそれぞれ
工程断面図である。 １．１）・・・基体 ２．１２・・・被接続部 ３．１３・・・酸化膜 ４．１４・・・窒化膜 ５．１５・・・配線層 ６．１６・・・開口部 １７・・・露出部 特許出願人 ソニー株式会社 代理人弁理士 小池 晃（他２名） へｔ’ｖ）−、ｔ ｔ。 ３１７一
断面図、第２図ａ〜第２図ｄは本発明にかかる半導体装
置の製造方法をその工程に従って説明するためのそれぞ
れ工程断面図、第３図ａ〜第３図Ｃは従来の半導体装置
の製造方法をその工程に従って説明するためのそれぞれ
工程断面図である。 １．１）・・・基体 ２．１２・・・被接続部 ３．１３・・・酸化膜 ４．１４・・・窒化膜 ５．１５・・・配線層 ６．１６・・・開口部 １７・・・露出部 特許出願人 ソニー株式会社 代理人弁理士 小池 晃（他２名） へｔ’ｖ）−、ｔ ｔ。 ３１７一
Claims (2)
- （１）基体上に被接続部と配線層を有し、その配線層と
被接続部間の層間絶縁層は酸化膜と窒化膜を順次積層さ
せたものであることを特徴とする半導体装置。 - （２）基体上に形成した被接続部上に酸化膜と窒化膜を
順次積層して層間絶縁層を形成する工程と、上記層間絶
縁層を開口して、該開口部の露出部をウェットエッチン
グにより表面処理する工程と、上記層間絶縁層上に配線
層を形成する工程とからなることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26198287A JPH01105560A (ja) | 1987-10-17 | 1987-10-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26198287A JPH01105560A (ja) | 1987-10-17 | 1987-10-17 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01105560A true JPH01105560A (ja) | 1989-04-24 |
Family
ID=17369357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26198287A Pending JPH01105560A (ja) | 1987-10-17 | 1987-10-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01105560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007108780A (ja) * | 1997-05-27 | 2007-04-26 | Mitsubishi Electric Corp | アクティブマトリクス基板のコンタクトホール形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174649A (ja) * | 1985-01-29 | 1986-08-06 | Sharp Corp | 半導体装置 |
-
1987
- 1987-10-17 JP JP26198287A patent/JPH01105560A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174649A (ja) * | 1985-01-29 | 1986-08-06 | Sharp Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007108780A (ja) * | 1997-05-27 | 2007-04-26 | Mitsubishi Electric Corp | アクティブマトリクス基板のコンタクトホール形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2994128B2 (ja) | 半導体装置の製造方法 | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| JPH01105560A (ja) | 半導体装置およびその製造方法 | |
| JPH10223852A (ja) | 強誘電体メモリ装置及びその製造方法 | |
| JPH0322567A (ja) | 半導体装置およびその製造方法 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JPS63288042A (ja) | 半導体素子製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH01192157A (ja) | 半導体装置 | |
| JPH0223646A (ja) | 半導体装置 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPH07326668A (ja) | 半導体装置の製造方法 | |
| JPH01110749A (ja) | 半導体装置の製造方法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 | |
| JPS62281466A (ja) | 半導体装置 | |
| JPS61239640A (ja) | 半導体装置 | |
| JPH0464235A (ja) | 半導体装置及びその製造方法 | |
| JPS6222452A (ja) | 半導体装置の製造方法 | |
| JPH01111354A (ja) | 層間絶縁膜の層間接続体の形成方法 | |
| JPS6278853A (ja) | 半導体装置の製造方法 | |
| JPS63226946A (ja) | 半導体装置 |