JPH01105531A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH01105531A JPH01105531A JP26237387A JP26237387A JPH01105531A JP H01105531 A JPH01105531 A JP H01105531A JP 26237387 A JP26237387 A JP 26237387A JP 26237387 A JP26237387 A JP 26237387A JP H01105531 A JPH01105531 A JP H01105531A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- threshold voltage
- annealing
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000137 annealing Methods 0.000 claims abstract description 24
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000005465 channeling Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、能動層がイオン注入により形成された電界効
果−トランジスタ(FET)を含む半導体集積回路の製
造方法に関するものである。
果−トランジスタ(FET)を含む半導体集積回路の製
造方法に関するものである。
化合物半導体を用いたFETでは、能動層4をイオン注
入またはエピタキシャル成長のいずれかの方法により形
感じており、いずれの方法もそれぞれ長所短所を有して
いる。
入またはエピタキシャル成長のいずれかの方法により形
感じており、いずれの方法もそれぞれ長所短所を有して
いる。
イオン注入法の長所としては、レジストなどをマスクに
して選択イオン注入を行うことができるため、素子間分
離の工程が不要であり、さらに、イオン注入の際の注入
エネルギや注入量を制御することで、しきい値電圧を容
易に調整することができることや、製作工程が比較的簡
単であること等が挙げられる。
して選択イオン注入を行うことができるため、素子間分
離の工程が不要であり、さらに、イオン注入の際の注入
エネルギや注入量を制御することで、しきい値電圧を容
易に調整することができることや、製作工程が比較的簡
単であること等が挙げられる。
C発明が解決しようとする問題点〕
しかし、イオン注入で能動層を形成する場合には、チャ
ンネリングという問題が生ずる。チャンネリングは、イ
オン注入の方向選択やパラレル注入によっても完全には
除去することができないため、結果としてFETのしき
い値電圧vthがウェハ面内で片流れ現象を起こす。第
2図はウェハ1表面におけるしきい値電圧vthの片流
れを示したものである。同図(A)はウェハ1表面を複
数の方形領域に区切り、各領域にその領域内の平均しき
い値電圧に応じた模様を施したものであり、同図(B)
はその模様としきい値電圧との関係を示すものである。
ンネリングという問題が生ずる。チャンネリングは、イ
オン注入の方向選択やパラレル注入によっても完全には
除去することができないため、結果としてFETのしき
い値電圧vthがウェハ面内で片流れ現象を起こす。第
2図はウェハ1表面におけるしきい値電圧vthの片流
れを示したものである。同図(A)はウェハ1表面を複
数の方形領域に区切り、各領域にその領域内の平均しき
い値電圧に応じた模様を施したものであり、同図(B)
はその模様としきい値電圧との関係を示すものである。
同図では、概ね左上から右下に向かってしきい値電圧v
thがなだらかに高°くなっていることがわかる。この
ようにウェハ面をマクロ的に眺めたときに、ウェハ面上
に形成されている多数の電界効果トランジスタのしきい
値電圧にどうしてもばらつきが生じてしまう。
thがなだらかに高°くなっていることがわかる。この
ようにウェハ面をマクロ的に眺めたときに、ウェハ面上
に形成されている多数の電界効果トランジスタのしきい
値電圧にどうしてもばらつきが生じてしまう。
本発明の半導体集積回路の製造方広は上記問題点に鑑み
て為されたものであり、半導体集積回路が形成されてい
るウェハ表面に対して局所的な照射を行なうレーザビー
ムを走査すること゛により、電界効果トランジスタのし
きい値電圧のウェハ上での巨視的に見たバラツキに応じ
て局所的に異なる温度でアニールを行うものである。
て為されたものであり、半導体集積回路が形成されてい
るウェハ表面に対して局所的な照射を行なうレーザビー
ムを走査すること゛により、電界効果トランジスタのし
きい値電圧のウェハ上での巨視的に見たバラツキに応じ
て局所的に異なる温度でアニールを行うものである。
アニールによりしきい値電圧が高くなる方向にシフトし
、そのシフト量がアニール温度に応じて異なる。
、そのシフト量がアニール温度に応じて異なる。
通常の製造工程を経て、ウェハ上には既に多数のFET
が形成されているものとする。また、ウェハ上にはFE
Tのしきい値電圧を計7#1するためのモニタ用の素子
が散在している。
が形成されているものとする。また、ウェハ上にはFE
Tのしきい値電圧を計7#1するためのモニタ用の素子
が散在している。
このようなウェハのモニタ用素子におけるしきい値電圧
をまず測定し、ついで、この測定値からウェハ上での巨
視的に見たしきい値電圧がどの様な方向に片流れを起こ
しているかを把握する。
をまず測定し、ついで、この測定値からウェハ上での巨
視的に見たしきい値電圧がどの様な方向に片流れを起こ
しているかを把握する。
つぎに、しきい値電圧の片流れに応じて、レーザビーム
により局所的なアニールを行なう。
により局所的なアニールを行なう。
第1図は、しきい値電圧vthのシフトに関するアニー
ル温度依存性を示す特性図である。同図において特性A
は、アニール前の常温(300K)でのしきい値電圧が
およそ一〇、3vであったものが600に前後のアニー
ルを行なうことにより零V前後まで上昇することを示し
、特性Bは、常温(300K)でのしきい値電圧が一1
v程度であったものが同じ< 600に前後のアニール
を行なうことにより−0,7v前後まで上昇することを
示している。このように、アニール処理を施すことによ
りしきい値電圧はシフトする。
ル温度依存性を示す特性図である。同図において特性A
は、アニール前の常温(300K)でのしきい値電圧が
およそ一〇、3vであったものが600に前後のアニー
ルを行なうことにより零V前後まで上昇することを示し
、特性Bは、常温(300K)でのしきい値電圧が一1
v程度であったものが同じ< 600に前後のアニール
を行なうことにより−0,7v前後まで上昇することを
示している。このように、アニール処理を施すことによ
りしきい値電圧はシフトする。
そこで、モニタ用素子を計測することで既に認識したウ
ェハ面でのしきい値電圧の片流れに基づいて、レーザビ
ームによる局所的アニールを行なう。すなわち、比較的
低いしきい値電圧を持つ領域に対しては比較的長時間の
照射を行なって高温でのアニールを行ない、比較的高い
しきい値電圧を持つ領域に対しては短時間の照射を行な
って低温のアニールを行なうことにより、ウェハ表面全
体のしきい値電圧のバラツキを小さくする。
ェハ面でのしきい値電圧の片流れに基づいて、レーザビ
ームによる局所的アニールを行なう。すなわち、比較的
低いしきい値電圧を持つ領域に対しては比較的長時間の
照射を行なって高温でのアニールを行ない、比較的高い
しきい値電圧を持つ領域に対しては短時間の照射を行な
って低温のアニールを行なうことにより、ウェハ表面全
体のしきい値電圧のバラツキを小さくする。
本実施例では、レーザビームによるアニール処理を施す
前のしきい値電圧の標準偏差σ がth 35mVであったのに対し、アニール処理を施した後の
標準偏差σ が16mVに低減し、ウニth ハ面内でのしきい値電圧のバラツキを大幅に減少させる
ことができた。
前のしきい値電圧の標準偏差σ がth 35mVであったのに対し、アニール処理を施した後の
標準偏差σ が16mVに低減し、ウニth ハ面内でのしきい値電圧のバラツキを大幅に減少させる
ことができた。
なお、レーザビーム走査の方法としては、レーザビーム
照射方向を固定した状態でウェハを移動させる方法と、
ウェハを固定してレーザビームを振らせる方法とがある
が、いずれの方法を用いても走査速度を容易に制御する
ことができる。
照射方向を固定した状態でウェハを移動させる方法と、
ウェハを固定してレーザビームを振らせる方法とがある
が、いずれの方法を用いても走査速度を容易に制御する
ことができる。
また、本実施例では、アニール温度制御のためにレーザ
ビーム照射時間を制御しているが、これに代えて、一定
時間で走査を行ないながら、レーザビーム照射エネルギ
を制御してもよい。
ビーム照射時間を制御しているが、これに代えて、一定
時間で走査を行ないながら、レーザビーム照射エネルギ
を制御してもよい。
さらに、本実施例では、アニール処理に先立ってしきい
値電圧のウェハ面上でのバラツキを測定しているが、バ
ラツキ状態がFETの製造装置に依存することから、−
旦つエバ上のしきい値電圧の片流れを測定した後は、以
後同様の片流れが生じるものと推定してアニール処理を
行なってもよい。
値電圧のウェハ面上でのバラツキを測定しているが、バ
ラツキ状態がFETの製造装置に依存することから、−
旦つエバ上のしきい値電圧の片流れを測定した後は、以
後同様の片流れが生じるものと推定してアニール処理を
行なってもよい。
以上説明したように本発明の半導体集積回路の製造方法
によれば、ウェハ表面に対して局所的な照射を行なうレ
ーザビームを走査することにより、電界効果トランジス
タのしきい値電圧のウェハ上での巨視的に見たバラツキ
に応じて局所的に異なる温度でアニールを行うので、ウ
ェハ面内のしきい値電圧をより均一化することができ、
歩留りの向上を計ることができる。
によれば、ウェハ表面に対して局所的な照射を行なうレ
ーザビームを走査することにより、電界効果トランジス
タのしきい値電圧のウェハ上での巨視的に見たバラツキ
に応じて局所的に異なる温度でアニールを行うので、ウ
ェハ面内のしきい値電圧をより均一化することができ、
歩留りの向上を計ることができる。
第1図は本発明の一実施例を説明するためのFETLき
い値電圧のアニール温度依存特性図、第2図はしきい値
電圧の片流れ現象を示す図である。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
塩 1) 辰 化アニール温度、に 第 2 囚
い値電圧のアニール温度依存特性図、第2図はしきい値
電圧の片流れ現象を示す図である。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
塩 1) 辰 化アニール温度、に 第 2 囚
Claims (1)
- 【特許請求の範囲】 1、能動層がイオン注入により形成された電界効果トラ
ンジスタを含む半導体集積回路の製造方法において、前
記半導体集積回路が形成されているウェハ表面に対して
局所的な照射を行なうレーザビームを走査することによ
り、前記電界効果トランジスタのしきい値電圧のウェハ
上での巨視的にみたバラツキに応じて局所的に異なる温
度でアニールを行うことを特徴とする半導体集積回路の
製造方法。 2、局所的に異なる温度でのアニールをレーザビームの
走査速度を変化させることにより行なう特許請求の範囲
第1項記載の半導体集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26237387A JPH01105531A (ja) | 1987-10-16 | 1987-10-16 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26237387A JPH01105531A (ja) | 1987-10-16 | 1987-10-16 | 半導体集積回路の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01105531A true JPH01105531A (ja) | 1989-04-24 |
Family
ID=17374850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26237387A Pending JPH01105531A (ja) | 1987-10-16 | 1987-10-16 | 半導体集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01105531A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011181553A (ja) * | 2010-02-26 | 2011-09-15 | Toyota Central R&D Labs Inc | 半導体ウエハの処理方法と処理済の半導体ウエハ |
-
1987
- 1987-10-16 JP JP26237387A patent/JPH01105531A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011181553A (ja) * | 2010-02-26 | 2011-09-15 | Toyota Central R&D Labs Inc | 半導体ウエハの処理方法と処理済の半導体ウエハ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0377329A (ja) | 半導体装置の製造方法 | |
DE3603470A1 (de) | Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat | |
US6800887B1 (en) | Nitrogen controlled growth of dislocation loop in stress enhanced transistor | |
JPWO2005112088A1 (ja) | 半導体装置の製造方法および製造装置 | |
JP2809810B2 (ja) | 半導体装置の製造方法 | |
JPH09320978A (ja) | イオン注入方法 | |
JPH01105531A (ja) | 半導体集積回路の製造方法 | |
JPS61263274A (ja) | 半導体装置の製造方法 | |
JPH0444273A (ja) | 絶縁ゲート型電界効果トランジスタ | |
JPH0350771A (ja) | 半導体装置 | |
US4889817A (en) | Method of manufacturing schottky gate field transistor by ion implantation method | |
JPS61216320A (ja) | 半導体装置の製法 | |
JPS6249751B2 (ja) | ||
JPS6237969A (ja) | 半導体装置の製造方法 | |
JP2803619B2 (ja) | 接合型電界効果トランジスタ及びその製造方法 | |
JPS62149172A (ja) | 不純物導入方法 | |
JPS61295670A (ja) | GaAs半導体装置の製造方法 | |
JPS60733A (ja) | 半導体装置とその製造方法 | |
JPH01214169A (ja) | 半導体装置 | |
JPS6278870A (ja) | Mos型半導体装置の製造方法 | |
JPS61121460A (ja) | 半導体装置 | |
JPS61107725A (ja) | 半導体装置の製造方法及び製造装置 | |
JPH06318561A (ja) | 半導体装置の製造方法 | |
JPH04373177A (ja) | 半導体装置およびその製造方法 | |
JPH04370936A (ja) | 半導体装置の製造方法 |