JPS61107725A - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置

Info

Publication number
JPS61107725A
JPS61107725A JP22917984A JP22917984A JPS61107725A JP S61107725 A JPS61107725 A JP S61107725A JP 22917984 A JP22917984 A JP 22917984A JP 22917984 A JP22917984 A JP 22917984A JP S61107725 A JPS61107725 A JP S61107725A
Authority
JP
Japan
Prior art keywords
implantation
crystal
ion
ion implantation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22917984A
Other languages
English (en)
Inventor
Shigeru Okamura
茂 岡村
Shigeru Tatsuta
龍田 茂
Tsuguo Inada
稲田 嗣夫
Takao Taguchi
田口 孝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22917984A priority Critical patent/JPS61107725A/ja
Publication of JPS61107725A publication Critical patent/JPS61107725A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はイオン注入法(;より横方向の広がりの少ない
イオン注入層を形成する方法(;係り、特にチャネリン
グ注入により所望の注入量を横方向の広がりが少なく注
入する方法C二関する。
〔従来の技術〕
従来、イオン注入法C:より注入層を形成する場合、特
定の結晶面C;平平行ユニイオン注入るか(テヤネリ゛
ング注入)、または意識的に結晶面C二平行になること
を避けてイオン注入?行なう(ランダム注入)のが一般
的である。前者のチャネリング注入では結晶原子C二よ
る注入イオンの散乱が少な−ため深くまでイオンが進入
丁尿特徴がある。しかし、イオン注入C二より結晶が破
壊されある程度より注入量が多くなると、だんだんと散
乱が多くなるため、深くまで注入できなぐなるとiう欠
点が、ある。一方、後者のランダム注入では、深くまで
注入できないが、注入量の制限はない。
第3図AC二ランダム注入の例を示しており、図はナプ
ミクロンゲートのセルファラインFETの製造工程にお
ける素子断面を示すものであり、ゲート長が1μm以下
C;なるとゲート52をマスクとして結晶1C二硅層5
4 、55 t−形成する際、注入イオンの横方向の広
がりSoが注入深さdと同程度あるため、ゲート32下
C:3+層54 、55がもぐり込み、ゲート容量を増
加させ、特性を劣化させる。
そして、この横方向散乱(;よるまわり込みのためゲー
ト長が小さくなると1層34.55(ソース。
ドレイン)間がショートしてしまう。第6図Bは本発明
(;よる改善を示すもので後述して―る。
〔発明が解決しようとする問題点〕
本発明は、上記従来のイオン注入法−二おける問題点を
解決するもので、tヤネリング注入の散乱少なくイオン
を注入できる特性を保ちつつ、より高濃度);イオン注
入を行なうものである。
〔問題点を解決するための手段〕 本発明C:お−では、耐熱性材料のマスクを半導体結晶
の表面f二形成し、該半導体結晶の結晶面C二平行C二
所望のイオンを注入する選択的イオン注入′     
  方法を二おいて、イオン注入C二よる半導体結晶の
破壊が十分小さくtヤネリング注入の特性な保つ範囲の
注入量で注入を一旦停止し、次+二結晶性回復の熱部3
Iを行ない、再びイオン注入を行なうことを繰返すもの
である。
〔作用〕
tヤネリング注入が進行し、注入量(ドーズ量)がある
程度より多くなってくると、半導体の結晶性が破壊され
、ランダム注入(:移行してしまう。
その結果注入イオンの散乱が生じ、深くまで注入できな
くなってくる。ところが、本発明C二おいては上述のよ
うt二、半導体結晶の破壊が十分小さくtヤネリング注
入が行なえる範囲の注入量で注入を一且停止し、次に結
晶性回復の熱処理?行なうから、結晶性が回復し、再び
イオン注入を行なうとき散乱の少ないテヤネリ/グ注入
を行なうことができる。そして、本発明によれば、散乱
の少ないtヤネリング注入の特性?保ちつつ、結晶性の
回復を行なうことを繰返丁ので、所望の注入量?横方商
工がり少なく得ることができる。          
、。
〔実施例〕
本発明の適用例として、ナプミクロンゲートのセルファ
ラインFETを製造する方法を示す。
第1図にお−で、注入マスク2を耐熱性材料例ゝえばW
、 WSi 、 polysi等で形成し、結晶面を調
整しくfヤネリングが生ずるよう2;)、例えばSi結
晶1に対してAJFイオン5 k 200 KmVでソ
ース及びドレインとなる領!j44,5c1x1o″c
m−2注入する(図A)。次l二、これをハロゲンラン
プ6゜またはYAGレーデ等で結晶表面を800℃10
秒または1000℃1秒程加熱した後(図B)再びi 
x 1Q”Cl1s−”のイオン注入を行なう(11C
)。以下、これを繰返し所望の濃度シ;する。
以上は、5i結晶の場合であるが、GaAzζ二Siて
はS&イオンな同様【二注入丁れば良い。
零冥施例によれば、従来注入深さdと、横方同店がりS
oが同程度あったものが、第3図BのようC二、 S;
g1/sso程[+=減少させることができる。
次に、本発明を実施するC二適したイオン注入装置ty
k示す。第2図におりて、20が真空槽であり10−’
 torr程度の真空になっており、内部に多角柱型の
回転ホルダ21が設けられ、そ、の多角柱の表面(ニク
エハ結晶1(fヤネリング方向C二配向させる)が固定
されて−る。該クエハ結晶1の9.面C;は上述の耐熱
性マスクがそれぞれ形成されて−る。回転ホルダ21の
回転位置のIIがイオン注入部であり、適当なイオン源
より不純物イオン5が照射され、その反対位置dは第1
図Bの工程を実施するア、エール部であって、ハロゲン
ランプ6または6′、もしくはその両者(;よって結晶
1を加熱する。
以上の装置の動作は、先ず回転ホルダ21の各面C二結
晶1tセットし、真空槽20 ’に: 10−’pur
r位C二引き、イオン注入部IIの結晶11=不純物イ
オン5を注入する。注入量の計測手lR22Cより注入
量が例えばlX101′−ニなったらイオン注入を止め
、回転ホルダ21 t’回転し、次の結晶1tイオン注
入位置II(;置く。また注入量が1×I Q” am
−2になったらイオン注入を止めて回転ホルダを回転さ
丁。そして、IIとメ対側のアニール部ANに来た結晶
1はハロゲンランプ6.6′で加熱され、結晶性の破壊
が完全に回復し、上述のようC:回転ホルダ21が間け
つ的(;動い℃、再びIII;到るまで1:十分冷却さ
れ、次のサイクルのイオン注入が行なわれる。
2回目のサイクルで注入量は2X10“cm−”となり
、N回目のサイクルではN×10″crx−2の注入量
が得られる。回転ホルダの回転数は、目的の注入量で決
定する。
tヤネリング注入は結晶が高温(;なるとうまくい′か
なくなるので、11部での結晶1の温度は常温からせい
ぜい100〜150℃まででなければいけない。この点
C二関して、AN部から11部(:再び結晶がもどるま
でC二冷却されるようにできるので有利である。
一方II部での注入時間は数秒〜1分位とする。
あまり短時間だとイオンビーム全スキャンする方式では
注入領域の均一性がとれない。
〔発明の効果〕
本発明C二よれば、耐熱性のイオン注入マスクを用い、
tヤネリング注入、短時間アニールを繰返、     
 丁ことC二より、上述のようC二横方同店がりの小さ
なイオン注入層を形成することが可能となる。本発明は
、特1;ナプミクロンゲートを使ったFET等や、横方
向の広がりが問題となる素子一般C二適用できる。
【図面の簡単な説明】
第1図A−Cは本発明の実施例の方法を示す工程図、 第2図は本発明の製造装置を示す図、 第3図A、Eはそれぞれ従来のランダム注入と本発明C
二おけるtヤネリング注入を示す素子断面図。 1・・・(クエーハ)結晶 2・・・(注入)マスク 5・・・不純物イオン 4・・・ソース 5・・・ドレイン 6・・・ハロゲンランプ 20・・・真空槽 21・・・回転ホルダ 32・・・ゲート 34.35・・・を層(ソース、ドレイン)第  1 
図 III2  図 第6図

Claims (2)

    【特許請求の範囲】
  1. (1)耐熱性材料のマスクを半導体結晶の表面に形成し
    、該半導体結晶の結晶面に平行に所望のイオンを注入す
    る方法を含む半導体装置の製造方法において、イオン注
    入による半導体結晶の破壊が小さく、チヤネリング注入
    の特性を保つ範囲の注入量で一旦注入を停止し、次に結
    晶回復の熱処理を行ない、その後再びイオン注入を行な
    うことを繰返すことを特徴とする半導体装置の製造方法
  2. (2)真空槽内に複数のウェハ装着面をもつ回転ホルダ
    を設け、該真空槽内の該回転ホルダの回動位置の一部に
    イオン注入部を設けると共に、他の回動位置に欠陥回復
    のための熱処理部を設けることを特徴とする半導体装置
    の製造装置。
JP22917984A 1984-10-31 1984-10-31 半導体装置の製造方法及び製造装置 Pending JPS61107725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22917984A JPS61107725A (ja) 1984-10-31 1984-10-31 半導体装置の製造方法及び製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22917984A JPS61107725A (ja) 1984-10-31 1984-10-31 半導体装置の製造方法及び製造装置

Publications (1)

Publication Number Publication Date
JPS61107725A true JPS61107725A (ja) 1986-05-26

Family

ID=16888030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22917984A Pending JPS61107725A (ja) 1984-10-31 1984-10-31 半導体装置の製造方法及び製造装置

Country Status (1)

Country Link
JP (1) JPS61107725A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126634A (ja) * 1988-11-07 1990-05-15 Hitachi Ltd 半導体装置の製造方法および製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126634A (ja) * 1988-11-07 1990-05-15 Hitachi Ltd 半導体装置の製造方法および製造装置

Similar Documents

Publication Publication Date Title
KR100582484B1 (ko) 크기가 축소된 집적 회로의 제조에 사용하기에 적합한가스 주입 레이저 어닐링 방법
JPH09102465A (ja) イオン注入方法
JP3165051B2 (ja) 半導体素子のウェル形成方法
JPS61107725A (ja) 半導体装置の製造方法及び製造装置
JPS58180028A (ja) 半導体ウエハの処理方法
TWI253122B (en) Method for fabricating semiconductor device
JP2530157B2 (ja) 透明基板の選択的加熱方法
JPH05267333A (ja) Mos型電界効果トランジスタの製造方法
JPH01303727A (ja) 不純物ゲッタリング方法
JPS6057619A (ja) 半導体装置の製造方法
JPH03227525A (ja) 薄膜トランジスタの製造方法
JPH03278430A (ja) 半導体装置の製造方法
JPH04249315A (ja) 半導体素子の製造方法
JP2744022B2 (ja) 半導体装置の製造方法
JPH0547978B2 (ja)
JPH04280422A (ja) 半導体装置の製造方法
JPH07321313A (ja) 半導体デバイスの製造方法
KR100886697B1 (ko) 반도체 소자의 이중 게이트 형성 방법
JPH08148680A (ja) しきい電圧の制御方法
JPH03283626A (ja) トランジスタの製造方法
JPH0529243A (ja) 半導体装置の製造方法
JPS6273704A (ja) 半導体装置の製造方法
JPS595633A (ja) 半導体装置の製造方法
JPS624316A (ja) 半導体装置のアニ−ル方法
JPH02301132A (ja) 半導体基板にアルミニウム拡散層を形成する方法