JP7331213B2 - 表示パネル - Google Patents

Description

本発明の一態様は、表示パネルに関する。または、本発明の一態様は、表示パネルの駆
動方法に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発
明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置
、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

基板の同一面側に集光手段と画素電極を設け、集光手段の光軸上に画素電極の可視光を
透過する領域を重ねて設ける構成を有する液晶表示装置や、集光方向Ｘと非集光方向Ｙを
有する異方性の集光手段を用い、非集光方向Ｙと画素電極の可視光を透過する領域の長軸
方向を一致して設ける構成を有する液晶表示装置が、知られている（特許文献１）。

特開２０１１－１９１７５０号公報

本発明の一態様は、利便性または信頼性に優れた新規な表示パネルを提供することを課
題の一とする。または、画素の開口率が高い表示パネルを提供することを課題の一とする
。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

（１）本発明の一態様は、信号線と、画素と、を有する表示パネルである。

画素は、信号線と電気的に接続され、画素は、第１の表示素子と、第１の導電膜と、第
２の導電膜と、第２の絶縁膜と、画素回路と、第２の表示素子と、を有する。

第１の導電膜は第１の表示素子と電気的に接続され、第２の導電膜は第１の導電膜と重
なる領域を備え、第２の絶縁膜は第２の導電膜と第１の導電膜の間に挟まれる領域を備え
、画素回路は前記第２の導電膜と電気的に接続され、第２の表示素子は、画素回路と電気
的に接続される。

第２の絶縁膜は開口部を備え、第２の導電膜は開口部において第１の導電膜と電気的に
接続され、画素回路は信号線と電気的に接続される。

（２）また、本発明の一態様は、上記画素回路が第１のスイッチおよび第２のスイッチを
備える上記の表示パネルである。第１のスイッチは、上記第１の表示素子と電気的に接続
され、第２のスイッチは、上記第２の表示素子と電気的に接続され、第１のスイッチおよ
び第２のスイッチは前記信号線と電気的に接続される。スイッチはトランジスタを含み、
トランジスタは、酸化物半導体を含む。

（３）また、本発明の一態様は、第１の信号線駆動回路と、第２の信号線駆動回路と、第
１のトランジスタと、第２のトランジスタと、を備える上記の表示パネルである。第１の
信号線駆動回路は、第１のトランジスタを介して上記信号線と電気的に接続され、第２の
信号線駆動回路は、第２のトランジスタを介して上記信号線と電気的に接続される。

（４）また、本発明の一態様は、上記第２の表示素子が第１の表示素子が表示をする方向
と同一の方向に表示をする機能を備える、上記の表示パネルである。

（５）また、本発明の一態様は、上記第２の表示素子の表示領域は第１の表示素子の表示
領域に囲まれた領域である、上記の表示パネルである。

（６）また、本発明の一態様は、上記第１の表示素子が反射膜と、反射する光の強さを制
御する機能と、を有する上記の表示パネルである。

反射膜は入射する光を反射する機能を備え、反射膜は開口部を備える。第２の表示素子
は、開口部に向けて光を射出する機能を有する。

（７）また、本発明の一態様は、第一群の複数の画素と、第二群の複数の画素と、走査線
と、を有する上記の表示パネルである。

第一群の複数の画素は、画素を含み、行方向に配設される。第二群の複数の画素は、画
素を含み、行方向と交差する列方向に配設される。

走査線は、行方向に配設される第一群の複数の画素と電気的に接続される。

列方向に配設される第二群の複数の画素は、信号線と電気的に接続される。

一の画素の行方向または列方向に隣接する他の画素は、一の画素に対する開口部の配置
と異なるように他の画素に配置された開口部を備える。

（８）また、本発明の一態様は、１フレーム期間に少なくとも第１の期間および第２の期
間を有し、記第１の期間においては上記第１のスイッチが選択され、第２の期間において
は上記第２のスイッチが選択される、上記の表示パネルの駆動方法である。

なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブ
ロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分ける
ことが難しく、一つの構成要素が複数の機能に係わることもあり得る。

本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び
各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネ
ル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えら
れる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与え
られる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細
書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの
接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの
呼び方が入れ替わる。

本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部で
あるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トラ
ンジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜
に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。

本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトラ
ンジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレ
インの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続され
ている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジス
タのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレイ
ンの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意
味する。

本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、
供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続
している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは
伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して
間接的に接続している状態も、その範疇に含む。

本明細書において回路図上は独立している構成要素どうしが接続されている場合であっ
ても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数
の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような
、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソー
ス電極を、他方がドレイン電極を指す。

本発明の一態様によれば、利便性または信頼性に優れた新規な表示パネルを提供できる
。または、本発明の一態様によれば、画素の開口率の高い表示パネルを提供することがで
きる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。

実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る画素回路を説明するブロック図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る画素回路を説明する回路図。 実施の形態に係る表示パネルの駆動方法を説明するタイミングチャート。 実施の形態に係る画素回路を説明する回路図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る表示パネルの作製方法を説明するフロー図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係る表示パネルの作製方法を説明する図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る情報処理装置の構成を説明するブロック図および斜視図。 実施の形態に係る表示部の構成を説明するブロック図および回路図。 実施の形態に係るプログラムを説明するフローチャート。 実施の形態に係る画像情報を説明する模式図。 実施の形態に係る半導体装置の構成を説明する断面図および回路図。 実施の形態に係るＣＰＵの構成を説明するブロック図。 実施の形態に係る記憶素子の構成を説明する回路図。 実施の形態に係る電子機器の構成を説明する図。 試料のＸＲＤスペクトルの測定結果を説明する図。 試料のＴＥＭ像、および電子線回折パターンを説明する図。 試料のＥＤＸマッピングを説明する図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成におい
て、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い
、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明の一態様の表示パネルの構成について、図１乃至図６を参照
しながら説明する。

図１は本発明の一態様の表示パネル７００の構成を説明する図である。図１（Ａ）は本
発明の一態様の表示パネル７００の下面図である。図１（Ｂ－１）は図１（Ａ）の一部を
説明する下面図であり、図１（Ｂ－２）は図１（Ｂ－１）に図示する一部の構成を省略し
て説明する下面図である。

図２は本発明の一態様の表示パネル７００の構成を説明する図である。図２（Ａ）は図
１（Ａ）の切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６、Ｘ７－Ｘ８、Ｘ９－Ｘ１０、Ｘ
１１－Ｘ１２における断面図である。図２（Ａ）のＸ５－Ｘ６、Ｘ７－Ｘ８の断面図は、
図１（Ｂ－１）および図１（Ｂ－２）の切断線Ｘ５－Ｘ６、Ｘ７－Ｘ８とも対応している
。図２（Ｂ）は表示パネルの一部の構成を説明する断面図であり、図２（Ｃ）は表示パネ
ルの他の一部の構成を説明する断面図である。

図３は本発明の一態様の表示パネル７００の構成を説明する図である。図３は本発明の
一態様の表示パネル７００が備える画素回路に用いることができる画素回路５３０（ｉ，
ｊ）および周辺回路を示すブロック図である。

図４は本発明の一態様の表示パネル７００の構成を説明する図である。図４（Ａ）は本
発明の一態様の表示パネル７００に用いることができる画素および配線等の配置を説明す
るブロック図である。図４（Ｂ－１）および図４（Ｂ－２）は本発明の一態様の表示パネ
ル７００の開口部７５１Ｈの配置を説明する模式図である。

＜表示パネルの構成例１．＞
本実施の形態で説明する表示パネル７００は、信号線Ｓ（ｊ）と、画素７０２（ｉ，ｊ
）と、を有する（図１（Ｂ－１）および図１（Ｂ－２）参照）。

画素７０２（ｉ，ｊ）は、信号線Ｓ（ｊ）と電気的に接続される。

画素７０２（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）と、第１の導電膜と、第２
の導電膜と、第２の絶縁膜５０１Ｃと、画素回路５３０（ｉ，ｊ）と、第２の表示素子５
５０（ｉ，ｊ）と、を有する（図２（Ａ）および図３参照）。

第１の導電膜は、第１の表示素子７５０（ｉ，ｊ）と電気的に接続される（図２（Ａ）
参照）。例えば、第１の導電膜を、第１の表示素子７５０（ｉ，ｊ）の第１の電極７５１
（ｉ，ｊ）に用いることができる。

第２の導電膜は、第１の導電膜と重なる領域を備える。例えば、第２の導電膜を、スイ
ッチＳＷ１に用いることができるトランジスタのソース電極またはドレイン電極として機
能する導電膜５１２Ｂに用いることができる。

第２の絶縁膜５０１Ｃは、第２の導電膜と第１の導電膜の間に挟まれる領域を備える。

画素回路５３０（ｉ，ｊ）は、第２の導電膜と電気的に接続される。例えば、第２の導
電膜をソース電極またはドレイン電極として機能する導電膜５１２Ｂに用いたトランジス
タを、画素回路５３０（ｉ，ｊ）のスイッチＳＷ１に用いることができる（図２（Ａ）お
よび図３参照）。

第２の表示素子５５０（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）と電気的に接続される
。

第２の絶縁膜５０１Ｃには、第１の接続部５９１Ａが設けられている（図２（Ａ）参照
）。

第２の導電膜は、第１の接続部５９１Ａにおいて第１の導電膜と電気的に接続される。
例えば、導電膜５１２Ｂは、第１の導電膜を兼ねる第１の電極７５１（ｉ，ｊ）と電気的
に接続される。

画素回路５３０（ｉ，ｊ）は、信号線Ｓ（ｊ）と電気的に接続される（図３参照）。な
お、導電膜５１２Ａは、信号線Ｓ（ｊ）と電気的に接続される（図２（Ａ）および図３参
照）。

第１の電極７５１（ｉ，ｊ）は、第２の絶縁膜５０１Ｃに埋め込まれている。

また、本実施の形態で説明する表示パネルの画素回路５３０（ｉ，ｊ）は、スイッチＳ
Ｗ１を備える。スイッチＳＷ１にはトランジスタを用い、トランジスタは、酸化物半導体
を含む。

また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）は、第１
の表示素子７５０（ｉ，ｊ）が表示をする方向と同一の方向に表示をする機能を備える。
例えば、外光を反射する強度を制御して第１の表示素子７５０（ｉ，ｊ）が表示をする方
向を、破線の矢印で図中に示す。また、第２の表示素子５５０（ｉ，ｊ）が表示をする方
向を、実線の矢印で図中に示す（図２（Ａ）参照）。

また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）の表示領
域は、第１の表示素子７５０（ｉ，ｊ）の表示領域に囲まれた領域である（図４（Ｂ－１
）または図４（Ｂ－２）参照）。なお、第１の表示素子７５０（ｉ，ｊ）は、第１の電極
７５１（ｉ，ｊ）と重なる領域に表示をし、第２の表示素子５５０（ｉ，ｊ）は、開口部
７５１Ｈと重なる領域に表示をする。

また、本実施の形態で説明する表示パネルの第１の表示素子７５０（ｉ，ｊ）は、入射
する光を反射する機能を備える反射膜と、反射する光の強さを制御する機能と、を有する
。そして、反射膜は、開口部７５１Ｈを備える。なお、例えば、第１の表示素子７５０（
ｉ，ｊ）の反射膜に、第１の導電膜または第１の電極７５１（ｉ，ｊ）等を用いることが
できる。

また、第２の表示素子５５０（ｉ，ｊ）は、開口部７５１Ｈに向けて光を射出する機能
を有する。

また、本実施の形態で説明する表示パネルは、画素７０２（ｉ，ｊ）と、第一群の画素
７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、第二群の画素７０２（１，ｊ）乃至画素
７０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）と、を有する（図４（Ａ）参照）。なお、ｉは１
以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数で
ある。

また、本実施の形態で説明する表示パネルは、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと
、配線ＡＮＯと、を有する。

第一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、画素７０２（ｉ，ｊ）を
含み、行方向（図中に矢印Ｒで示す方向）に配設される。

また、第二群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、画素７０２（ｉ，
ｊ）を含み、行方向と交差する列方向（図中に矢印Ｃで示す方向）に配設される。

走査線Ｇ１（ｉ）は、行方向に配設される第一群の画素７０２（ｉ，１）乃至画素７０
２（ｉ，ｎ）と電気的に接続される。

列方向に配設される第二群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、信号
線Ｓ（ｊ）と電気的に接続される。

例えば、画素７０２（ｉ，ｊ）の行方向に隣接する画素７０２（ｉ，ｊ＋１）は、画素
７０２（ｉ，ｊ）に対する開口部７５１Ｈの配置と異なるように開口部を備える（図４（
Ｂ－１）参照）。

例えば、画素７０２（ｉ，ｊ）の列方向に隣接する画素７０２（ｉ＋１，ｊ）は、画素
７０２（ｉ，ｊ）に対する開口部７５１Ｈの配置と異なるように画素７０２（ｉ＋１，ｊ
）に配置される開口部を備える（図４（Ｂ－２）参照）。なお、例えば、第１の電極７５
１（ｉ，ｊ）を反射膜に用いることができる。

上記本発明の一態様の表示パネルは、第１の表示素子と、第１の表示素子と電気的に接
続される第１の導電膜と、第１の導電膜と重なる領域を備える第２の導電膜と、第２の導
電膜と第１の導電膜の間に挟まれる領域を備える絶縁膜と、第２の導電膜と電気的に接続
される画素回路と、画素回路と電気的に接続される第２の表示素子と、を含み、第２の絶
縁膜は開口部を備え、第２の導電膜は第１の導電膜と開口部で電気的に接続される。

これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第１
の表示素子と、第１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を
駆動することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供
することができる。

また、本実施の形態で説明する表示パネルは、端子５１９Ｂと、導電膜５１１Ｂと、を
有する（図２（Ａ）参照）。

第２の絶縁膜５０１Ｃは、端子５１９Ｂおよび導電膜５１１Ｂの間に挟まれる領域を備
える。また、第２の絶縁膜５０１Ｃには、第３の接続部５９１Ｂが設けられている。

端子５１９Ｂは、第３の接続部５９１Ｂにおいて導電膜５１１Ｂと電気的に接続される
。また、導電膜５１１Ｂは、画素回路５３０（ｉ，ｊ）と電気的に接続される。なお、例
えば、第１の電極７５１（ｉ，ｊ）または第１の導電膜を反射膜に用いる場合、端子５１
９Ｂの異方性導電接続層ＡＣＦ１と接する面は、第１の電極７５１（ｉ，ｊ）の、第１の
表示素子７５０（ｉ，ｊ）に入射する光に向いている面と同じ方向を向いている。

これにより、端子を介して電力または信号を、画素回路に供給することができる。その
結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。なお、端
子５１９Ｂには、異方性導電接続層ＡＣＦ１を介してフレキシブルプリント基板ＦＰＣ１
が電気的に接続される。

また、本実施の形態で説明する表示パネルの第１の表示素子７５０（ｉ，ｊ）は、液晶
材料を含む層７５３と、第１の電極７５１（ｉ，ｊ）および第２の電極７５２と、を備え
る。なお、第２の電極７５２は、第１の電極７５１（ｉ，ｊ）との間に液晶材料の配向を
制御する電界が形成されるように配置される。

また、本実施の形態で説明する表示パネルは、配向膜ＡＦ１および配向膜ＡＦ２を備え
る。配向膜ＡＦ２は、配向膜ＡＦ１との間に液晶材料を含む層７５３を挟むように配設さ
れる。

また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）は、第３
の電極５５１（ｉ，ｊ）と、第４の電極５５２と、発光性の有機化合物を含む層５５３（
ｊ）と、を備える。

第４の電極５５２は、第３の電極５５１（ｉ，ｊ）と重なる領域を備える。発光性の有
機化合物を含む層５５３（ｊ）は、第３の電極５５１（ｉ、ｊ）および第４の電極５５２
の間に配設される。そして、第３の電極５５１（ｉ，ｊ）は、第２の接続部５９２におい
て、画素回路５３０（ｉ，ｊ）と電気的に接続される。

また、本実施の形態で説明する表示パネルの画素７０２（ｉ，ｊ）は、着色膜ＣＦ１と
、遮光膜ＢＭと、絶縁膜７７１と、機能膜７７０Ｐと、を有する。

着色膜ＣＦ１は、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。遮光膜ＢＭ
は、第１の表示素子７５０（ｉ，ｊ）と重なる領域に開口部を備える。

絶縁膜７７１は、着色膜ＣＦ１と液晶材料を含む層７５３の間または遮光膜ＢＭと液晶
材料を含む層７５３の間に配設される。これにより、着色膜ＣＦ１の厚さに基づく凹凸を
平坦にすることができる。または、遮光膜ＢＭまたは着色膜ＣＦ１等から液晶材料を含む
層７５３への不純物の拡散を、抑制することができる。

機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。機能膜７
７０Ｐは、第１の表示素子７５０（ｉ，ｊ）との間に基板７７０を挟むように配設される
。

また、本実施の形態で説明する表示パネルは、基板５７０と、基板７７０と、機能層５
２０と、を有する。

基板７７０は、基板５７０と重なる領域を備える。機能層５２０は、基板５７０および
基板７７０の間に配設される。

機能層５２０は、スイッチＳＷ１を含む画素回路５３０（ｉ，ｊ）と、第２の表示素子
５５０（ｉ，ｊ）と、絶縁膜５２１と、絶縁膜５２８と、を含む。

絶縁膜５２１は、画素回路５３０（ｉ，ｊ）および第２の表示素子５５０（ｉ，ｊ）の
間に配設される。

絶縁膜５２８は、絶縁膜５２１および基板５７０の間に配設され、第２の表示素子５５
０（ｉ，ｊ）と重なる領域に開口部を備える。第３の電極５５１（ｉ、ｊ）の周縁に沿っ
て形成される絶縁膜５２８は、第３の電極５５１（ｉ、ｊ）および第４の電極５５２の短
絡を防止することができる。

また、本実施の形態で説明する表示パネルは、接合層５０５と、封止材７０５と、構造
体ＫＢ１と、を有する。

接合層５０５は、機能層５２０および基板５７０の間に配設され、機能層５２０および
基板５７０を貼り合せる機能を備える。

封止材７０５は、機能層５２０および基板７７０の間に配設され、機能層５２０および
基板７７０を貼り合わせる機能を備える。

構造体ＫＢ１は、機能層５２０および基板７７０の間に所定の間隙を設ける機能を備え
る。

また、本実施の形態で説明する表示パネルは、端子５１９Ｃと、導電膜５１１Ｃと、導
電体ＣＰと、を有する。

第２の絶縁膜５０１Ｃは、端子５１９Ｃおよび導電膜５１１Ｃの間に挟まれる領域を備
える。また、第２の絶縁膜５０１Ｃには、第３の接続部５９１Ｃが設けられている。

端子５１９Ｃは、第３の接続部５９１Ｃにおいて導電膜５１１Ｃと電気的に接続される
。また、導電膜５１１Ｃは、画素回路５３０（ｉ，ｊ）と電気的に接続される。

導電体ＣＰは、端子５１９Ｃと第２の電極７５２の間に挟まれ、端子５１９Ｃと第２の
電極７５２を電気的に接続する。例えば、導電性の粒子を導電体ＣＰに用いることができ
る。

また、本実施の形態で説明する表示パネルは、駆動回路ＧＤと、駆動回路ＳＤ＿ＬＣと
、駆動回路ＳＤ＿ＥＬを有する（図１（Ａ）および図４（Ａ）参照）。

駆動回路ＧＤは、走査線Ｇ１（ｉ）と電気的に接続される。駆動回路ＧＤは、例えばト
ランジスタＭＤを備える。具体的には、画素回路５３０（ｉ，ｊ）に含まれるトランジス
タと同じ工程で形成することができる半導体膜を含むトランジスタをトランジスタＭＤに
用いることができる（図２（Ａ）および図２（Ｃ）参照）。

駆動回路ＳＤ＿ＬＣは、トランジスタＭ１を介して信号線Ｓ（ｊ）と電気的に接続され
る（図３参照）。駆動回路ＳＤ＿ＬＣは、第１の表示素子７５０を駆動するための信号を
出力する機能を有する。また、駆動回路ＳＤ＿ＥＬは、トランジスタＭ２を介して信号線
Ｓ（ｊ）と電気的に接続される。駆動回路ＳＤ＿ＥＬは、第２の表示素子５５０を駆動す
るための信号を出力する機能を有する。なお、駆動回路ＳＤ＿ＬＣおよび駆動回路ＳＤ＿
ＥＬの代わりに、第１の表示素子７５０および第２の表示素子５５０を駆動するための信
号を選択的に出力する機能を有する駆動回路ＳＤを用いてもよい（図５参照）。図３にお
いて、駆動回路ＳＤ＿ＬＣとトランジスタＭ１を接続する配線を配線ＤＡＴＡ＿ＬＣ、駆
動回路ＳＤ＿ＥＬとトランジスタＭ２を接続する配線を配線ＤＡＴＡ＿ＥＬとする。駆動
回路ＳＤ＿ＬＣおよび駆動回路ＳＤ＿ＥＬをまとめて、信号線駆動回路と呼ぶこともでき
る。

駆動回路ＳＤ＿ＬＣと駆動回路ＳＤ＿ＥＬが信号線Ｓ（ｊ）を共有することで、画素回
路５３０（ｉ、ｊ）に含まれる配線を減らすことができる。画素回路のレイアウトにおい
て、信号線の電位が表示素子を構成する電極に与える影響を抑制するために、該信号線と
該電極とが重畳しないように設けることが好ましい。よって、本発明の一態様の表示パネ
ルは、画素回路５３０（ｉ、ｊ）に含まれる配線を減らすことで、画素の開口率が高い表
示パネルとすることができる。

サンプリング制御回路ＳＡＭＰ＿ＬＣは、トランジスタＭ１のゲート電極と電気的に接
続される。サンプリング制御回路ＳＡＭＰ＿ＬＣは、駆動回路ＳＤ＿ＬＣに対して制御信
号を出力する機能を有する。またサンプリング制御回路ＳＡＭＰ＿ＥＬは、トランジスタ
Ｍ２のゲート電極と電気的に接続される。サンプリング制御回路ＳＡＭＰ＿ＥＬは、駆動
回路ＳＤ＿ＥＬに対して制御信号を出力する機能を有する。

駆動回路ＳＤ＿ＬＣ、駆動回路ＳＤ＿ＥＬは、例えば端子５１９Ｂまたは端子５１９Ｃ
と同一の工程で形成することができる端子に電気的に接続される。

以下に、表示パネルを構成する個々の要素について説明する。なお、これらの構成は明
確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある
。

例えば第１の導電膜を、第１の電極７５１（ｉ，ｊ）に用いることができる。また、第
１の導電膜を、反射膜に用いることができる。

また、第２の導電膜を、トランジスタのソース電極またはドレイン電極の機能を備える
導電膜５１２Ｂに用いることができる。

《基板５７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５７０に用いることが
できる。具体的には厚さ０．７ｍｍの無アルカリガラスを用いることができる。

例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基
板５７０に用いることができる。これにより、大型の表示装置を作製することができる。

有機材料、無機材料または有機材料と無機材料等の複合材料等を基板５７０に用いるこ
とができる。例えば、ガラス、セラミックス、金属等の無機材料を基板５７０に用いるこ
とができる。

具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、
石英またはサファイア等を、基板５７０に用いることができる。具体的には、無機酸化物
膜、無機窒化物膜または無機酸化窒化物膜等を、基板５７０に用いることができる。例え
ば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、
基板５７０に用いることができる。ステンレス・スチールまたはアルミニウム等を、基板
５７０に用いることができる。

例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリ
コンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板５７０に用いることができ
る。これにより、半導体素子を基板５７０に形成することができる。

例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板５７０に用いるこ
とができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポ
リカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板５７０に用い
ることができる。

例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わ
せた複合材料を基板５７０に用いることができる。例えば、繊維状または粒子状の金属、
ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板５７０に用いるこ
とができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散し
た複合材料を、基板５７０に用いることができる。

また、単層の材料または複数の層が積層された材料を、基板５７０に用いることができ
る。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基
板５７０に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を
防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または
複数の膜が積層された材料を、基板５７０に用いることができる。または、樹脂と樹脂を
透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
等が積層された材料を、基板５７０に用いることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネ
ート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基板５７０に用い
ることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、
ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシ
リコーンなどのシロキサン結合を有する樹脂を含む材料を基板５７０に用いることができ
る。

具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基板５７０に用いること
ができる。

また、紙または木材などを基板５７０に用いることができる。

例えば、可撓性を有する基板を基板５７０に用いることができる。

なお、基板５７０上に第２の表示素子５５０（ｉ，ｊ）等を形成する方法として、トラ
ンジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例え
ば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等
を形成し、形成されたトランジスタまたは容量素子等を基板５７０に転置する方法を用い
ることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子
等を形成できる。

《基板７７０》
例えば、透光性を備える材料を基板７７０に用いることができる。具体的には、基板５
７０に用いることができる材料から選択された材料を基板７７０に用いることができる。
より具体的には厚さ０．７ｍｍまたは厚さ０．１ｍｍ程度まで研磨した無アルカリガラス
を用いることができる。

《構造体ＫＢ１》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢ１に用
いることができる。これにより、構造体ＫＢ１を挟む構成の間（例えば、第２の電極７５
２と配向膜ＡＦ１との間）に所定の間隔を設けることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネ
ート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の
複合材料などを構造体ＫＢ１に用いることができる。また、感光性を有する材料を用いて
形成してもよい。

《封止材７０５》
無機材料、有機材料または無機材料と有機材料の複合材料等を封止材７０５等に用いる
ことができる。

例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５等に用いる
ことができる。

例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接
着剤等の有機材料を封止材７０５等に用いることができる。

具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイ
ミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチ
ラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を封止材７０５等
に用いることができる。

《接合層５０５》
例えば、封止材７０５に用いることができる材料を接合層５０５に用いることができる
。

《絶縁膜５２１》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性
の複合材料を、絶縁膜５２１に用いることができる。

具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから
選ばれた複数を積層した積層材料を、絶縁膜５２１に用いることができる。例えば、酸化
シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれら
から選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１に用いることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネ
ート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の
積層材料もしくは複合材料などを絶縁膜５２１に用いることができる。また、感光性を有
する材料を用いて形成してもよい。

これにより、例えば絶縁膜５２１と重なるさまざまな構造に由来する段差を平坦化する
ことができる。

《絶縁膜５２８》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５２８に用いることができる
。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜５２８に用いることができる。

《第２の絶縁膜５０１Ｃ》
例えば、絶縁膜５２１に用いることができる材料を第２の絶縁膜５０１Ｃに用いること
ができる。具体的には、シリコンおよび酸素を含む材料を第２の絶縁膜５０１Ｃに用いる
ことができる。これにより、画素回路または第２の表示素子等への不純物の拡散を抑制す
ることができる。

例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を第２の絶縁膜５０１Ｃ
に用いることができる。

なお、第２の絶縁膜５０１Ｃには、第１の接続部５９１Ａ、第３の接続部５９１Ｂおよ
び第３の接続部５９１Ｃが設けられている。

《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料
を、信号線Ｓ（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、配線ＡＮ
Ｏ、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂまたは導電膜５１１Ｃ等に用いること
ができる。

例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線
等に用いることができる。

具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデ
ン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金
属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金など
を、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を
用いた微細加工に好適である。

具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタ
ン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タ
ンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と
、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構
造等を配線等に用いることができる。

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛
、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。

具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。

例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することに
より、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える
方法や還元剤を用いる方法等を挙げることができる。

具体的には、導電性高分子を配線等に用いることができる。

《第１の導電膜、第２の導電膜》
例えば、配線等に用いることができる材料を第１の導電膜または第２の導電膜に用いる
ことができる。

また、第１の電極５７１（ｉ，ｊ）または配線等を第１の導電膜に用いることができる
。

また、スイッチＳＷ１に用いることができるトランジスタの導電膜５１２Ｂ、または配
線等を第２の導電膜に用いることができる。

《画素回路５３０（ｉ，ｊ）》
画素回路５３０（ｉ，ｊ）は、信号線Ｓ（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）
、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される（図３参照）。

画素回路５３０（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１、スイッチＳＷ２、トラ
ンジスタＭおよび容量素子Ｃ２を含む。

スイッチＳＷ１は、第１の表示素子７５０と電気的に接続される。スイッチＳＷ２は、
トランジスタＭを介して第２の表示素子５５０と電気的に接続される。また、スイッチＳ
Ｗ１およびスイッチＳＷ２は、信号線Ｓ（ｊ）と電気的に接続される。

例えば、走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ（ｊ）と電気
的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることが
できる。

容量素子Ｃ１は、スイッチＳＷ１に用いるトランジスタの第２の電極に電気的に接続さ
れる第１の電極と、配線ＣＳＣＯＭに電気的に接続される第２の電極と、を有する。

例えば、走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ（ｊ）と電気
的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２に用いることが
できる。

トランジスタＭは、スイッチＳＷ２に用いるトランジスタの第２の電極に電気的に接続
されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。

なお、半導体膜をゲート電極との間に挟むように設けられた導電膜を備えるトランジス
タを、トランジスタＭに用いることができる。例えば、トランジスタＭのゲート電極と同
じ電位を供給することができる配線と電気的に接続された導電膜を用いることができる。
該導電膜を、トランジスタＭの第２のゲート電極と呼ぶことができる。

容量素子Ｃ２は、スイッチＳＷ２に用いるトランジスタの第２の電極に電気的に接続さ
れる第１の電極と、トランジスタＭの第１の電極に電気的に接続される第２の電極と、を
有する。

なお、第１の表示素子７５０の第１の電極をスイッチＳＷ１に用いるトランジスタの第
２の電極と電気的に接続し、第１の表示素子７５０の第２の電極を配線ＶＣＯＭ１と電気
的に接続する。これにより、第１の表示素子７５０を駆動することができる。

また、第２の表示素子５５０の第１の電極をトランジスタＭの第２の電極と電気的に接
続し、第２の表示素子５５０の第２の電極を配線ＶＣＯＭ２と電気的に接続する。これに
より、第２の表示素子５５０を駆動することができる。

《スイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ》
例えば、ボトムゲート型またはトップゲート型のトランジスタをスイッチＳＷ１、スイ
ッチＳＷ２、トランジスタＭ、トランジスタＭＤに用いることができる。

例えば、１４族の元素を含む半導体を半導体膜に用いるトランジスタを利用することが
できる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、
単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導
体膜に用いたトランジスタを用いることができる。

例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体
的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物
半導体を半導体膜に用いることができる。

一例を挙げれば、アモルファスシリコンを半導体膜に用いたトランジスタと比較して、
オフ状態におけるリーク電流が小さいトランジスタをスイッチＳＷ１、スイッチＳＷ２、
トランジスタＭ、トランジスタＭＤに用いることができる。具体的には、酸化物半導体を
半導体膜５０８に用いたトランジスタをスイッチＳＷ１、スイッチＳＷ２、トランジスタ
Ｍ、トランジスタＭＤに用いることができる。

これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回
路と比較して、酸化物半導体を半導体膜に用いるトランジスタを利用する画素回路は、画
像信号を保持することができる時間を長くすることができる。具体的には、フリッカーの
発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一
分に一回未満の頻度で供給することができる。その結果、情報処理装置の使用者に蓄積す
る疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。

スイッチＳＷ１に用いることができるトランジスタは、半導体膜５０８および半導体膜
５０８と重なる領域を備える導電膜５０４を備える（図２（Ｂ）参照）。また、スイッチ
ＳＷ１に用いることができるトランジスタは、導電膜５１２Ａおよび導電膜５１２Ｂを備
える。

なお、導電膜５０４はゲート電極の機能を備え、絶縁膜５０６はゲート絶縁膜の機能を
備える。また、導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備
え、導電膜５１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。

また、導電膜５０４との間に半導体膜５０８を挟むように設けられた導電膜５２４を備
えるトランジスタを、トランジスタＭに用いることができる（図２（Ｃ）参照）。

タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、をこ
の順で積層した導電膜を導電膜５０４に用いることができる。

シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚
さ２００ｎｍの膜と、を積層した膜を絶縁膜５０６に用いることができる。

インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、半導体膜５０８に用いる
ことができる。

タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、
チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２Ａまた
は導電膜５１２Ｂに用いることができる。

《第１の表示素子７５０（ｉ，ｊ）》
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子７５
０（ｉ，ｊ）に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成また
はシャッター方式のＭＥＭＳ表示素子等を用いることができる。反射型の表示素子を用い
ることにより、表示パネルの消費電力を抑制することができる。具体的には、反射型の液
晶表示素子を第１の表示素子７５０（ｉ，ｊ）に用いることができる。

ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎ
ｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モー
ド、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅ
ｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉ
ｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓ
ｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒ
ｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いること
ができる。

また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉ
ｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖ
ｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃ
ｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏ
ｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓ
ｕｐｅｒ－Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用
いることができる。

例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電
性液晶、反強誘電性液晶等を用いることができる。または、コレステリック相、スメクチ
ック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いること
ができる。または、ブルー相を示す液晶材料を用いることができる。

《第１の電極７５１（ｉ，ｊ）》
例えば、配線等に用いる材料を第１の電極７５１（ｉ，ｊ）に用いることができる。具
体的には、反射膜を第１の電極７５１（ｉ，ｊ）に用いることができる。

《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む
材料を反射膜に用いることができる。例えば、銀およびパラジウムを含む材料または銀お
よび銅を含む材料を反射膜に用いることができる。

反射膜は、例えば、液晶材料を含む層７５３を透過してくる光を反射する。これにより
、第１の表示素子７５０を反射型の液晶素子にすることができる。また、例えば、表面に
凹凸を備える膜を、反射膜に用いることができる。これにより、入射する光をさまざまな
方向に反射して、白色の表示をすることができる。

なお、第１の電極７５１（ｉ，ｊ）を反射膜に用いる構成に限られない。例えば、液晶
材料を含む層７５３と第１の電極７５１（ｉ，ｊ）の間に反射膜を配設する構成を用いる
ことができる。または、反射膜と液晶材料を含む層７５３の間に透光性を有する第１の電
極７５１（ｉ，ｊ）を配置する構成を用いることができる。

《開口部７５１Ｈ》
１つの第１の表示素子７５０（ｉ，ｊ）の反射膜について、非開口部の総面積に対する
開口部７５１Ｈの総面積の比の値は、好ましくは０．０５２以上０．６以下である。非開
口部の総面積に対する開口部７５１Ｈの総面積の比の値が大きすぎると、第１の表示素子
７５０（ｉ，ｊ）を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開
口部７５１Ｈの総面積の比の値が小さすぎると、第２の表示素子５５０（ｉ，ｊ）を用い
た表示が暗くなってしまう。

また、第１の電極７５１（ｉ，ｊ）を反射膜に用いる場合、１つの開口部７５１Ｈの面
積は、３μｍ^２以上２５μｍ^２以下である。開口部７５１Ｈの面積が大きすぎると、例え
ば液晶材料を含む層７５３に加わる電界が不均一になり、第１の表示素子７５０の表示品
位が低下してしまう。また、第１の導電膜に設ける開口部７５１Ｈの面積が小さすぎると
、第２の表示素子５５０が射出する光から取り出せる光の効率が低下してしまう。

多角形、四角形、楕円形、円形または十字等の形状を開口部７５１Ｈの形状に用いるこ
とができる。また、細長い筋状、スリット状、市松模様状の形状を開口部７５１Ｈの形状
に用いることができる。また、開口部７５１Ｈを隣接する画素に近くなるように配置して
もよい。好ましくは、開口部７５１Ｈを同じ色を表示する機能を備える他の画素に寄せて
配置する。これにより、第２の表示素子５５０が射出する光が隣接する画素に配置された
着色膜に入射してしまう現象（クロストークともいう）を抑制できる。

《第２の電極７５２》
例えば、可視光について透光性を有し且つ導電性を備える材料を、第２の電極７５２に
用いることができる。

例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを第２
の電極７５２に用いることができる。

具体的には、インジウムを含む導電性酸化物を第２の電極７５２に用いることができる
。または、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を第２の電極７５２に用いることがで
きる。または、銀を含む金属ナノワイヤーを第２の電極７５２に用いることができる。

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛
、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、第２の電極７
５２に用いることができる。

《配向膜ＡＦ１、配向膜ＡＦ２》
例えば、ポリイミド等を含む材料を配向膜ＡＦ１または配向膜ＡＦ２に用いることがで
きる。具体的には、所定の方向に配向するようにラビング処理または光配向技術を用いて
形成された材料を用いることができる。

例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いること
ができる。

《着色膜ＣＦ１》
所定の色の光を透過する材料を着色膜ＣＦ１に用いることができる。これにより、着色
膜ＣＦ１を例えばカラーフィルターに用いることができる。

例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料
、黄色の光を透過する材料または白色の光を透過する材料などを着色膜ＣＦ１に用いるこ
とができる。

《遮光膜ＢＭ》
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭを
例えばブラックマトリクスに用いることができる。

《絶縁膜７７１》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７７１に用いることがで
きる。

《機能膜７７０Ｐ》
例えば、偏光板、位相差板、拡散フィルム、反射防止膜または集光フィルム等を機能膜
７７０Ｐに用いることができる。または、２色性色素を含む偏光板を機能膜７７０Ｐに用
いることができる。

また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に
伴う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。

《第２の表示素子５５０（ｉ，ｊ）》
例えば、発光素子を第２の表示素子５５０（ｉ，ｊ）に用いることができる。具体的に
は、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光
ダイオードなどを、第２の表示素子５５０（ｉ，ｊ）に用いることができる。

例えば、青色の光を射出するように積層された積層体、緑色の光を射出するように積層
された積層体または赤色の光を射出するように積層された積層体等を、発光性の有機化合
物を含む層５５３（ｊ）に用いることができる。

例えば、信号線Ｓ（ｊ）に沿って列方向に長い帯状の積層体を、発光性の有機化合物を
含む層５５３（ｊ）に用いることができる。また、発光性の有機化合物を含む層５５３（
ｊ）とは異なる色の光を射出する信号線Ｓ（ｊ＋１）に沿って列方向に長い帯状の積層体
を、発光性の有機化合物を含む層５５３（ｊ＋１）に用いることができる。

また、例えば、白色の光を射出するように積層された積層体を、発光性の有機化合物を
含む層５５３（ｊ）および発光性の有機化合物を含む層５５３（ｊ＋１）に用いることが
できる。具体的には、青色の光を射出する蛍光材料を含む発光性の有機化合物を含む層と
、蛍光材料以外の緑色および赤色の光を射出する材料を含む層または蛍光材料以外の黄色
の光を射出する材料を含む層と、を積層した積層体を、発光性の有機化合物を含む層５５
３（ｊ）および発光性の有機化合物を含む層５５３（ｊ＋１）に用いることができる。

例えば、配線等に用いることができる材料を第３の電極５５１（ｉ，ｊ）または第４の
電極５５２に用いることができる。

例えば、配線等に用いることができる材料から選択された、可視光について透光性を有
する材料を、第３の電極５５１（ｉ，ｊ）に用いることができる。

具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、イ
ンジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛など
を、第３の電極５５１（ｉ，ｊ）に用いることができる。または、光が透過する程度に薄
い金属膜を第３の電極５５１（ｉ，ｊ）に用いることができる。

例えば、配線等に用いることができる材料から選択された可視光について反射性を有す
る材料を、第４の電極５５２に用いることができる。

《駆動回路ＧＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。例え
ば、トランジスタＭＤ、容量素子等を駆動回路ＧＤに用いることができる。具体的には、
トランジスタＭと同一の工程で形成することができる半導体膜を備えるトランジスタを用
いることができる。

または、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジス
タＭＤに用いることができる。具体的には、導電膜５２４を有するトランジスタをトラン
ジスタＭＤに用いることができる（図２（Ｃ）参照）。

導電膜５０４との間に半導体膜５０８を挟むように、導電膜５２４を配設し、導電膜５
２４および半導体膜５０８の間に絶縁膜５１６を配設し、半導体膜５０８および導電膜５
０４の間に絶縁膜５０６を配設する。例えば、導電膜５０４に供給する電位と同じ電位を
供給する配線に導電膜５２４を電気的に接続する。

なお、トランジスタＭと同一の構成を、トランジスタＭＤに用いることができる。

《駆動回路ＳＤ＿ＬＣ、駆動回路ＳＤ＿ＥＬ》
例えば、集積回路を駆動回路ＳＤ＿ＬＣ、駆動回路ＳＤ＿ＥＬに用いることができる。
具体的には、シリコン基板上に形成された集積回路を駆動回路ＳＤ＿ＬＣ、駆動回路ＳＤ
＿ＥＬに用いることができる。

例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、画素回路５３０（ｉ，ｊ
）と電気的に接続されるパッドに駆動回路ＳＤ＿ＬＣおよび駆動回路ＳＤ＿ＥＬを実装す
ることができる。具体的には、異方性導電膜を用いて、パッドに集積回路を実装できる。

なお、パッドは、端子５１９Ｂまたは端子５１９Ｃと同一の工程で形成することができ
る。

＜表示パネルの駆動方法＞
ここで、本発明の一態様の表示パネルの駆動方法について説明する。図６は、図３に示
す回路構成における配線または回路に加えられる電圧のタイミングチャートを表す図であ
る。なお、図６に示す配線ＧＳＰ＿ＬＣ、ＧＳＰ＿ＥＬは、駆動回路ＧＤにスタートパル
ス信号を供給する機能を有する配線である。また、走査線Ｇ１（ｄｕｍ）、走査線Ｇ２（
ｄｕｍ）はダミー配線であるが、本発明の一態様の表示パネルがダミー配線を有していな
くてもよい。

１フレーム期間は、少なくとも期間ＰＴ１および期間ＰＴ２を含む。期間ＰＴ１では駆
動回路ＳＤ＿ＬＣが第１の表示素子７５０を駆動するための信号を出力する。また、期間
ＰＴ１においてはサンプリング制御回路ＳＡＭＰ＿ＬＣが出力するサンプリング信号によ
ってトランジスタＭ１が選択状態（オン状態）となる。一方、期間ＰＴ２では駆動回路Ｓ
Ｄ＿ＥＬが第２の表示素子５５０を駆動するための信号を出力する。また、期間ＰＴ２に
おいてはサンプリング制御回路ＳＡＭＰ＿ＥＬが出力するサンプリング信号によってトラ
ンジスタＭ２が選択状態となる。

画素回路５３０（ｉ、ｊ）が有する第１の表示素子７５０と電気的に接続されるスイッ
チＳＷ１は、期間ＰＴ１中の第ｉゲート選択期間において選択状態となり、それ以外の期
間では非選択状態（オフ状態）となる。そして期間ＰＴ１中の第ｉゲート選択期間の後に
、第ｉ＋１ゲート選択期間が設けられる。また、画素回路５３０（ｉ、ｊ）が有する第２
の表示素子５５０と電気的に接続されるスイッチＳＷ２は、期間ＰＴ２中の第ｉゲート選
択期間において選択状態となり、それ以外の期間では非選択状態（オフ状態）となる。そ
して期間ＰＴ２中の第ｉゲート選択期間の後に、第ｉ＋１ゲート選択期間が設けられる。
このように順次走査が行われることで、１フレーム期間内に全ての画素が順番に選択状態
となる。なお、図６では期間ＰＴ１、期間ＰＴ２のそれぞれについて、第１ゲート選択期
間、第２ゲート選択期間および第ｍゲート選択期間を示している。

駆動回路ＳＤ＿ＬＣは、トランジスタＭ１が選択状態で、かつｉ段目の画素回路５３０
（ｉ、１）乃至５３０（ｉ、ｎ）のスイッチＳＷ１が選択状態の間に、配線ＤＡＴＡ＿Ｌ
Ｃを介して各画素回路の第１の表示素子７５０の表示を行うためのデータ信号を第１の表
示素子７５０に出力する。トランジスタＭ１が非選択状態の間は、配線ＤＡＴＡ＿ＬＣの
電位は任意でよい。また、駆動回路ＳＤ＿ＥＬは、トランジスタＭ２が選択状態で、かつ
ｉ段目の画素回路５３０（ｉ、１）乃至５３０（ｉ、ｎ）のスイッチＳＷ２が選択状態の
間に、配線ＤＡＴＡ＿ＥＬを介して各画素回路の第２の表示素子５５０が表示を行うため
のデータ信号を出力する。トランジスタＭ２が非選択状態の間は、配線ＤＡＴＡ＿ＥＬの
電位は任意の値とすればよい。

駆動回路ＳＤ＿ＬＣと駆動回路ＳＤ＿ＥＬが信号線Ｓ（ｊ）を共有するため、１フレー
ム期間が第１の表示素子７５０が駆動する期間ＰＴ１および第２の表示素子５５０が駆動
する期間ＰＴ２を含むことで、画素回路５３０（ｉ、ｊ）を備える表示パネル７００の表
示を行うことができる。

＜酸化物半導体膜の抵抗率の制御方法＞
酸化物半導体膜の抵抗率を制御する方法について説明する。

所定の抵抗率を備える酸化物半導体膜を、半導体膜５０８または導電膜５２４に用いる
ことができる。

例えば、酸化物半導体膜に含まれる水素、水等の不純物の濃度及び／又は膜中の酸素欠
損を制御する方法を、酸化物半導体膜の抵抗率を制御する方法に用いることができる。

具体的には、プラズマ処理を水素、水等の不純物濃度及び／又は膜中の酸素欠損を増加
または低減する方法に用いることができる。

具体的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、ボロン、リン及び窒素
の中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、
Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アン
モニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処
理、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度
が高く、抵抗率が低い酸化物半導体膜にすることができる。

または、イオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプ
ランテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入
して、抵抗率が低い酸化物半導体膜にすることができる。

または、水素を含む絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体
膜に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリ
ア密度を高め、抵抗率を低くすることができる。

例えば、膜中の含有水素濃度が１×１０^２２ａｔｏｍｓ／ｃｍ^３以上の絶縁膜を酸化物
半導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることがで
きる。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いるこ
とができる。

酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
これにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。

具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓ
ｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、８×１０^１９ａｔｏｍｓ／
ｃｍ^３以上、好ましくは１×１０^２０ａｔｏｍｓ／ｃｍ^３以上、より好ましくは５×１０
^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物半導体を導電膜５２４に好適に用いることがで
きる。

一方、抵抗率の高い酸化物半導体をトランジスタのチャネルが形成される半導体膜に用
いることができる。具体的には半導体膜５０８に好適に用いることができる。

例えば、酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を酸化物
半導体に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面
の酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にするこ
とができる。

例えば、酸化シリコン膜または酸化窒化シリコン膜を、酸素を放出することが可能な絶
縁膜に用いることができる。

酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実
質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物
半導体膜のキャリア密度が、８×１０^１１／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ
^３未満、さらに好ましくは１×１０^１０／ｃｍ^３未満であることを指す。高純度真性また
は実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア
密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物
半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。

また、高純度真性または実質的に高純度真性である酸化物半導体膜を備えるトランジス
タは、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長が１０μｍの
素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖ
の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１
×１０^－１３Ａ以下という特性を備えることができる。

上述した高純度真性または実質的に高純度真性である酸化物半導体膜をチャネル領域に
用いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓ
ｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、２×１０^２０ａｔｏｍｓ／
ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１
０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、
さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下である酸化物半導体を、トランジ
スタのチャネルが形成される半導体膜に好適に用いることができる。

なお、半導体膜５０８よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化
物半導体膜を、導電膜５２４に用いる。

また、半導体膜５０８に含まれる水素濃度の２倍以上、好ましくは１０倍以上の濃度の
水素を含む膜を、導電膜５２４に用いることができる。

また、半導体膜５０８の抵抗率の１×１０^－８倍以上１×１０^－１倍未満の抵抗率を備
える膜を、導電膜５２４に用いることができる。

具体的には、１×１０^－３Ωｃｍ以上１×１０^４Ωｃｍ未満、好ましくは、１×１０^－
３Ωｃｍ以上１×１０^－１Ωｃｍ未満である膜を、導電膜５２４に用いることができる。

＜表示パネルの構成例２．＞
以下より、本発明の一態様の表示パネルの別の構成について説明する。

図７は、本発明の一態様の表示パネルに用いることができる画素回路の構成を説明する
回路図である。図７（Ａ）乃至図７（Ｄ）に示す画素回路は、図３に示す画素回路７３０
（ｉ，ｊ）に替えて用いることができる。

なお、図７（Ａ）に示す画素回路７３０（ｉ，ｊ）は、容量素子Ｃ２の第２の電極がト
ランジスタＭの第２の電極に電気的に接続される点、およびトランジスタＭが第２のゲー
ト電極を有さない点が、図３を参照しながら説明する画素回路７３０（ｉ，ｊ）とは異な
る。

また、図７（Ｂ）に示す画素回路７３０（ｉ，ｊ）は、配線ＭＬ１（ｊ）と電気的に接
続される点、およびスイッチＳＷ３を含む点が、図７（Ａ）を参照しながら説明する画素
回路７３０（ｉ、ｊ）とは異なる。スイッチＳＷ３として、スイッチＳＷ２と同様の構成
を備えるトランジスタを用いることができる。スイッチＳＷ３に用いるトランジスタのゲ
ート電極は走査線Ｇ２（ｉ）と電気的に接続され、第１の電極は容量素子Ｃ２の第２の電
極と電気的に接続され、第２の電極は配線ＭＬ１（ｊ）と電気的に接続される。なお、配
線ＭＬ１（ｊ）は例えばモニター線としての機能を有する。

また、図７（Ｃ）に示す画素回路７３０（ｉ，ｊ）は、走査線Ｇ３（ｉ）と電気的に接
続される点、およびスイッチＳＷ３に用いるトランジスタのゲート電極が走査線Ｇ３（ｉ
）と電気的に接続される点が、図７（Ｂ）を参照しながら説明する画素回路７３０（ｉ、
ｊ）とは異なる。

また、図７（Ｄ）に示す画素回路７３０（ｉ，ｊ）は、配線ＭＬ２（ｊ）と電気的に接
続される点、およびスイッチＳＷ１に用いるトランジスタの第１の電極が配線ＭＬ２（ｊ
）と電気的に接続される点が、図７（Ｃ）を参照しながら説明する画素回路７３０（ｉ、
ｊ）とは異なる。なお、配線ＭＬ２（ｊ）は例えば信号線およびモニター線としての機能
を有する。具体的には、図７（Ｄ）に示す画素回路７３０（ｉ、ｊ）を備える表示パネル
の駆動において配線ＭＬ２（ｊ）は、期間ＰＴ１では第１の表示素子７５０を駆動するた
めの信号を伝達する信号線として機能し、期間ＰＴ２では容量素子Ｃ２に保持された電位
を伝達するモニター線として機能する。

＜表示パネルの構成例３．＞
図８は、本発明の一態様の表示パネルの構成を説明する図である。図２６は図１（Ａ）
に示す切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６、Ｘ７－Ｘ８、Ｘ９－Ｘ１０、Ｘ１１
－Ｘ１２における本発明の一態様の表示パネル７００Ａの断面図である。

なお、図８に示す表示パネル７００Ａは、第２の絶縁膜５０１Ｃに埋め込まれた第１の
電極７５１（ｉ、ｊ）および第２の電極７５２（ｉ、ｊ）を備える点が、図２（Ａ）を参
照しながら説明する表示パネル７００とは異なる。

具体的には、表示パネル７００Ａは第１の表示素子７５０として、ＩＰＳモード等で動
作することができる液晶表示素子を備える。

＜表示パネルの構成例４．＞
図９は本発明の一態様の表示パネル７００Ｂの構成を説明する図である。図９（Ａ）は
図１（Ａ）の切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６、Ｘ７－Ｘ８、Ｘ９－Ｘ１０、
Ｘ１１－Ｘ１２における断面図である。図９（Ｂ）は表示パネルの一部の構成を説明する
断面図である。

なお、表示パネル７００Ｂは、ボトムゲート型のトランジスタに換えてトップゲート型
のトランジスタを有する点が、図２を参照しながら説明する表示パネル７００とは異なる
。ここでは、上記の説明と同様の構成を用いることができる部分について上記の説明を援
用し、異なる部分について詳細に説明する。

《スイッチＳＷ１Ｂ、トランジスタＭＢ、トランジスタＭＤＢ》
スイッチＳＷ１Ｂに用いることができるトランジスタ、トランジスタＭＢおよびトラン
ジスタＭＤＢは、第２の絶縁膜５０１Ｃと重なる領域を備える導電膜５０４と、第２の絶
縁膜５０１Ｃおよび導電膜５０４の間に配設される領域を備える半導体膜５０８と、を備
える。なお、導電膜５０４はゲート電極の機能を備える図９（Ｂ）。

半導体膜５０８は、導電膜５０４と重ならない第１の領域５０８Ａおよび第２の領域５
０８Ｂと、第１の領域５０８Ａおよび第２の領域５０８Ｂの間に導電膜５０４と重なる第
３の領域５０８Ｃと、を備える。

トランジスタＭＤＢは絶縁膜５０６を、第３の領域５０８Ｃおよび導電膜５０４の間に
備える。なお、絶縁膜５０６はゲート絶縁膜の機能を備える。

第１の領域５０８Ａおよび第２の領域５０８Ｂは、第３の領域５０８Ｃに比べて抵抗率
が低く、ソース領域の機能またはドレイン領域の機能を備える。

なお、例えば本実施の形態において詳細に説明する酸化物半導体の抵抗率を制御する方
法を用いて、第１の領域５０８Ａおよび第２の領域５０８Ｂを半導体膜５０８に形成する
ことができる。具体的には、希ガスを含むガスを用いるプラズマ処理を適用することがで
きる。

また、例えば、導電膜５０４をマスクに用いることができる。これにより、第３の領域
５０８Ｃを、導電膜５０４をマスクとして自己整合的に形成することができる。

トランジスタＭＤＢは、第１の領域５０８Ａと接する導電膜５１２Ａと、第２の領域５
０８Ｂと接する導電膜５１２Ｂと、を備える。導電膜５１２Ａおよび導電膜５１２Ｂは、
ソース電極またはドレイン電極の機能を備える。

トランジスタＭＤＢと同一の工程で形成することができるトランジスタをトランジスタ
ＭＢに用いることができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

（実施の形態２）
本実施の形態では、本発明の一態様の表示パネルの作製方法について、図１０乃至図１
７を参照しながら説明する。

図１０は本発明の一態様の表示パネル７００の作製方法を説明するフロー図である。図
１１乃至図１７は、図２（Ａ）に示す切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６、Ｘ７
－Ｘ８、Ｘ９－Ｘ１０、Ｘ１１－Ｘ１２における作製工程中の表示パネル７００の断面図
である。

＜表示パネルの作製方法＞
本実施の形態で説明する表示パネル７００の作製方法は、以下の１１のステップを有す
る。

《第１のステップ》
第１のステップにおいて、第１の絶縁膜５０１Ａを工程用の基板に形成する（図１０（
Ｕ１）参照）。例えば、第１の絶縁膜５０１Ａを、基板５１０との間に剥離膜５１０Ｗを
挟むように形成する。

例えば、基板５１０と、基板５１０と重なる領域を備える剥離膜５１０Ｗと、を有する
基板を工程用の基板に用いることができる。

作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５１０に用いることが
できる。

例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基
板５１０に用いることができる。これにより、大型の表示装置を作製することができる。

有機材料、無機材料または有機材料と無機材料等の複合材料等を基板５１０に用いるこ
とができる。例えば、ガラス、セラミックス、金属等の無機材料を基板５１０に用いるこ
とができる。

具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、
石英またはサファイア等を、基板５１０に用いることができる。具体的には、無機酸化物
、無機窒化物または無機酸化窒化物等を、基板５１０に用いることができる。例えば、酸
化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム等を、基板５１０に用
いることができる。ステンレス・スチールまたはアルミニウム等を、基板５１０に用いる
ことができる。

例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板５１０に用いるこ
とができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポ
リカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板５１０に用い
ることができる。

例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わ
せた複合材料を基板５１０に用いることができる。例えば、繊維状または粒子状の金属、
ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板５１０に用いるこ
とができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散し
た複合材料を、基板５１０に用いることができる。

また、単層の材料または複数の層が積層された材料を、基板５１０に用いることができ
る。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基
板５１０に用いることができる。

例えば、第９のステップにおいて、第１の絶縁膜５０１Ａを基板５１０から分離するこ
とができる機能を備える材料を、剥離膜５１０Ｗに用いることができる。

なお、基板５１０側に剥離膜５１０Ｗを残して、第１の絶縁膜５０１Ａを基板５１０か
ら分離することができる。または、第１の絶縁膜５０１Ａと共に剥離膜５１０Ｗを基板５
１０から分離することができる。

具体的には、無アルカリガラス基板を基板５１０に用い、タングステン等を含む膜を剥
離膜５１０Ｗに用い、無機酸化物または無機酸化窒化物を含む膜を第１の絶縁膜５０１Ａ
に用いる場合、基板５１０側に剥離膜５１０Ｗを残して、第１の絶縁膜５０１Ａを基板５
１０から分離することができる。

また、無アルカリガラス基板を基板５１０に用い、ポリイミドを含む膜を剥離膜５１０
Ｗに用い、さまざまな材料を含む膜を第１の絶縁膜５０１Ａに用いる場合、第１の絶縁膜
５０１Ａと共に剥離膜５１０Ｗを基板５１０から分離することができる。

例えば、剥離膜５１０Ｗに接するように第１の絶縁膜５０１Ａを形成する。具体的には
、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。次
いで、フォトリソグラフィー法等を用いて不要な部分を除去して、第１の絶縁膜５０１Ａ
を形成する。

なお、第１の絶縁膜５０１Ａの外周部において第１の絶縁膜５０１Ａが基板５１０と接
するように、剥離膜５１０Ｗより大きな形状に第１の絶縁膜５０１Ａの形状をするとよい
。これにより、第１の絶縁膜５０１Ａが意図せず工程用の基板から分離してしまう不具合
の発生を抑制することができる。

具体的には、厚さ０．７ｍｍのガラス板を基板５１０に用い、基板５１０側から順に厚
さ２００ｎｍの酸化窒化珪素膜および３０ｎｍのタングステン膜が積層された積層材料を
剥離膜５１０Ｗに用いる。そして、剥離膜５１０Ｗ側から順に厚さ６００ｎｍの酸化窒化
珪素膜および厚さ２００ｎｍの窒化珪素膜が積層された積層材料を含む膜を第１の絶縁膜
５０１Ａに用いることができる。なお、酸化窒化珪素膜は、酸素の組成が窒素の組成より
多く、窒化酸化珪素膜は窒素の組成が酸素の組成より多い。

具体的には、上記の第１の絶縁膜５０１Ａに換えて、剥離膜５１０Ｗ側から順に厚さ６
００ｎｍの酸化窒化珪素膜、厚さ２００ｎｍの窒化珪素、厚さ２００ｎｍの酸化窒化珪素
膜、厚さ１４０ｎｍの窒化酸化珪素膜および厚さ１００ｎｍの酸化窒化珪素膜が積層され
た積層材料を含む膜を第１の絶縁膜５０１Ａに用いることができる。

《第２のステップ》
第２のステップにおいて、導電膜および端子を形成する（図１０（Ｕ２）参照）。なお
、本実施の形態では、導電膜は透明導電膜および反射膜の積層とし、透明導電膜に第１の
電極７５１（ｉ、ｊ）を用い、反射膜に電極７５１Ａ（ｉ、ｊ）を用いる例を説明する。

例えば、反射膜は開口部７５１Ｈを備え、端子は端子５１９Ｂおよび端子５１９Ｃを含
む。

例えば、導電性の材料を含む膜を第１の絶縁膜５０１Ａに接して成膜する。具体的には
、化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。次
いで、フォトリソグラフィー法等を用いて不要な部分を除去して、反射膜として用いる第
１の電極７５１、端子５１９Ｂおよび端子５１９Ｃを形成する。

《第３のステップ》
第３のステップにおいて、導電膜および端子を覆う第２の絶縁膜５０１Ｃを形成する（
図１０（Ｕ３）参照）。なお、第２の絶縁膜５０１Ｃに続けて、第２の絶縁膜５０１Ｃと
重なる領域を備える第３の絶縁膜を形成してもよい。

第２の絶縁膜５０１Ｃは開口部を備える。

例えば、不純物の拡散を抑制する機能を有する膜を反射膜および端子を覆うように成膜
する。具体的には、化学気相成長法、スパッタリング法またはコーティング法等を用いる
ことができる。

次いで、フォトリソグラフィー法等を用いて電極７５１Ａに到達する開口部および端子
５１９Ｂ、５１９Ｃに到達する開口部を形成して、第２の絶縁膜５０１Ｃを形成する。

《第４のステップ》
第４のステップにおいて、反射膜と電気的に接続される第１の接続部５９１Ａおよび端
子５１９Ｂ、５１９Ｃと電気的に接続される第３の接続部５９１Ｂ、５９１Ｃを形成する
（図１０（Ｕ４）および図１１参照）。なお、第１の接続部５９１Ａおよび端子５１９Ｂ
、端子５１９Ｃと共に、トランジスタＭ、トランジスタＭＤまたはスイッチＳＷ１として
用いることができるトランジスタのゲート電極として機能する導電膜５０４を形成しても
よい。

例えば、導電性の材料を含む膜を第２の絶縁膜５０１Ｃ、電極７５１Ａに到達する開口
部および端子５１９Ｂ、端子５１９Ｃに到達する開口部に接して成膜する。具体的には、
化学気相成長法、スパッタリング法またはコーティング法等を用いることができる。

次いで、フォトリソグラフィー法等を用いて不要な部分を除去して、第１の接続部５９
１Ａ、第３の接続部５９３Ｂ、５９３Ｃおよび導電膜５０４を形成する。

《第５のステップ》
第５のステップにおいて、第１の接続部５９１および第３の接続部５９３と電気的に接
続される画素回路を形成する（図１０（Ｕ５）参照）。

例えば、導電性の材料を含む膜、絶縁性の材料を含む膜、半導体材料を含む膜等を、化
学気相成長法またはスパッタリング法等を用いて成膜する。また、膜の不要な部分を、フ
ォトリソグラフィー法等を用いて除去する。成膜法とフォトリソグラフィー法等を組み合
わせて、トランジスタＭ、トランジスタＭＤおよびスイッチＳＷ１として機能するトラン
ジスタ等を含む画素回路を形成する。

次いで、画素回路に含まれるトランジスタ等の素子を保護する絶縁膜５１６または絶縁
膜５１８を形成する。また、絶縁膜５１６および絶縁膜５１８の間に第２のゲート電極と
して機能する導電膜５２４を形成する。

次いで、絶縁膜５２１を成膜し、画素回路に到達する開口部を絶縁膜５１６、絶縁膜５
１８および絶縁膜５２１に形成する。

《第６のステップ》
第６のステップにおいて、画素回路と接続する第２の接続部５９２を形成する（図１０
（Ｕ６）および図１２参照）。なお、第２の接続部５９２と共に配線を形成してもよい。

例えば、導電性の材料を含む膜を成膜する。具体的には、化学気相成長法、スパッタリ
ング法またはコーティング法等を用いることができる。

次いで、フォトリソグラフィー法等を用いて不要な部分を除去して、第２の接続部５９
２を形成する。

《第７のステップ》
第７のステップにおいて、第２の接続部５９２と電気的に接続される第２の表示素子５
５０を形成する（図１０（Ｕ７）および図１３参照）。

第３の電極５５１（ｉ、ｊ）を第２の接続部５９２と電気的に接続されるように形成す
る。例えば、導電性の材料を含む膜を成膜する。具体的には、化学気相成長法またはスパ
ッタリング法等を用いることができる。次いで、フォトリソグラフィー法等を用いて不要
な部分を除去して、第３の電極５５１（ｉ、ｊ）を形成する。

次いで、第３の電極５５１（ｉ、ｊ）と重なる領域に開口部を備える絶縁膜５２８を形
成する。なお、第３の電極５５１（ｉ、ｊ）の端部を絶縁膜５２８で覆うようにする。例
えば、感光性の高分子を成膜する。具体的には、コーティング法等を用いることができる
。次いで、フォトリソグラフィー法等を用いて不要な部分を除去して、絶縁膜５２８を形
成する。

次いで、絶縁膜５２８の開口部に露出する第３の電極５５１（ｉ、ｊ）を覆うように発
光性の有機化合物を含む層５５３（ｊ）を形成する。具体的にはシャドーマスク法を用い
た蒸着法、印刷法またはインクジェット法等を用いることができる。

次いで、発光性の有機化合物を含む層５５３（ｊ）を、第３の電極５５１（ｉ、ｊ）と
の間に挟むように第４の電極５５２を成膜する。具体的には、シャドーマスク法を用いた
蒸着法、スパッタリング法等を用いることができる。

《第８のステップ》
第８のステップにおいて、基板５７０を積層する（図１０（Ｕ８）および図１４参照）
。

例えば、流動性を備える樹脂等を塗布して接合層５０５を形成する。具体的には、コー
ティング法、印刷法、インクジェット法等を用いることができる。または、あらかじめシ
ート状に形成された流動性を備える樹脂等を貼付して接合層５０５を形成する。

次いで、接合層５０５を用いて機能層５２０および基板５７０を貼り合わせる。

《第９のステップ》
第９のステップにおいて、工程用の基板５１０を分離する（図１０（Ｕ９）および図１
５参照）。

例えば、鋭利な先端を用いて工程用の基板５１０の側から剥離膜５１０Ｗを刺突する方
法またはレーザ等を用いる方法（例えばレーザアブレーション法）等を用いて、剥離膜５
１０Ｗの一部を第１の絶縁膜５０１Ａから分離する。これにより、剥離の起点を形成する
ことができる。

次いで、工程用の基板５１０を剥離の起点から徐々に分離する。

なお、剥離膜５１０Ｗと第１の絶縁膜５０１Ａの界面近傍にイオンを照射して、静電気
を取り除きながら剥離してもよい。具体的には、イオナイザーを用いて生成されたイオン
を照射してもよい。また、剥離膜５１０Ｗと第１の絶縁膜５０１Ａの界面に、液体を浸透
またはノズルから噴出させた液体を吹き付けてもよい。例えば、水、極性溶媒等または剥
離膜５１０Ｗを溶かす液体を、浸透させる液体または吹き付ける液体に用いることができ
る。液体を浸透させることにより、剥離に伴って発生する静電気等の影響を抑制すること
ができる。

特に、酸化タングステンを含む膜を剥離膜５１０Ｗに用いる場合、水を含む液体を浸透
させながらまたは吹き付けながら、基板５１０を分離する。これにより、剥離に伴う応力
を低減することができる。

《第１０のステップ》
第１０のステップにおいて、第１の絶縁膜５０１Ａを除去して導電膜および端子を露出
させる（図１０（Ｕ１０）および図１６参照）。

例えば、エッチング法または化学機械研磨を用いて第１の絶縁膜５０１Ａを除去するこ
とができる。具体的には、ウエットエッチング法またはドライエッチング法等を用いるこ
とができる。

《第１１のステップ》
第１１のステップにおいて、第１の表示素子を形成する（図１０（Ｕ１１）および図１
７参照）。

例えば、対向基板を準備する。具体的には、遮光膜ＢＭ、着色膜ＣＦ１、絶縁膜７７１
、第２の電極７５２、構造体ＫＢ１および配向膜ＡＦ２が基板７７０に形成された対向基
板を準備する。

次いで、第２の絶縁膜５０１Ｃおよび第１の電極７５１（ｉ、ｊ）と重なる領域を備え
る配向膜ＡＦ１を形成する。具体的には印刷法等およびラビング法等を用いて形成する。

次いで、封止材７０５を形成する。具体的には、ディスペンサまたは印刷法等を用いて
枠状に流動性を備える樹脂を塗布する。なお、端子５１９Ｃと重なる領域には、導電部材
ＣＰを含む材料を塗布する。

次いで、枠状の封止材７０５が囲む領域に液晶材料を滴下する。具体的にはディスペン
サ等を用いる。

次いで、封止材７０５を用いて第２の絶縁膜５０１Ｃに基板７７０を貼り合わせる。な
お、第２の絶縁膜５０１Ｃとの間に構造体ＫＢ１を挟み、導電部材ＣＰを用いて端子５１
９Ｃと第２の電極７５２を電気的に接続する。

本実施の形態で説明する表示パネル７００の作製方法は、工程用の基板５１０を分離す
るステップと、第１の絶縁膜５０１Ａを除去して反射膜および端子を露出させるステップ
と、を含んで構成される。これにより、反射膜の端部に生じる段差を小さくし、段差に基
づく配向欠陥等を生じ難くすることができる。また、端子の接点として機能する面を露出
させることができる。その結果、利便性または信頼性に優れた新規な表示パネルの作製方
法を提供することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

（実施の形態３）
本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの
構成について、図１８を参照しながら説明する。

＜半導体装置の構成例＞
図１８（Ａ）は、トランジスタ１００の上面図であり、図１８（Ｃ）は、図１８（Ａ）
に示す切断線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１８（Ｄ）は、図１８（
Ａ）に示す切断線Ｙ１－Ｙ２間における切断面の断面図に相当する。なお、図１８（Ａ）
において、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート
絶縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１－Ｘ２方向
をチャネル長方向、切断線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合がある。なお
、トランジスタの上面図においては、以降の図面においても図１８（Ａ）と同様に、構成
要素の一部を省略して図示する場合がある。

なお、トランジスタ１００を実施の形態１で説明する表示パネルに用いることができる
。

例えば、トランジスタ１００をトランジスタＭに用いる場合は、基板１０２を第２の絶
縁膜５０１Ｃに、導電膜１０４を導電膜５０４に、絶縁膜１０６および絶縁膜１０７が積
層された積層膜を絶縁膜５０６に、酸化物半導体膜１０８を半導体膜５０８に、導電膜１
１２ａを導電膜５１２Ａに、導電膜１１２ｂを導電膜５１２Ｂに、絶縁膜１１４および絶
縁膜１１６が積層された積層膜を絶縁膜５１６に、絶縁膜１１８を絶縁膜５１８に、それ
ぞれ読み替えることができる。

トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基
板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁
膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソー
ス電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるド
レイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００上、
より詳しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４
、１１６、及び絶縁膜１１８が設けられる。絶縁膜１１４、１１６、１１８は、トランジ
スタ１００の保護絶縁膜としての機能を有する。

また、酸化物半導体膜１０８は、ゲート電極として機能する導電膜１０４側の第１の酸
化物半導体膜１０８ａと、第１の酸化物半導体膜１０８ａ上の第２の酸化物半導体膜１０
８ｂと、を有する。また、絶縁膜１０６及び絶縁膜１０７は、トランジスタ１００のゲー
ト絶縁膜としての機能を有する。

酸化物半導体膜１０８としては、Ｉｎ－Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ
、Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物を用いることができる
。とくに、酸化物半導体膜１０８としては、Ｉｎ－Ｍ－Ｚｎ酸化物を用いると好ましい。

また、第１の酸化物半導体膜１０８ａは、Ｉｎの原子数比がＭの原子数比より多い第１
の領域を有する。また、第２の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８
ａよりもＩｎの原子数比が少ない第２の領域を有する。また、第２の領域は、第１の領域
よりも薄い部分を有する。

第１の酸化物半導体膜１０８ａにＩｎの原子数比がＭの原子数比より多い第１の領域を
有することで、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという
場合がある）を高くすることができる。具体的には、トランジスタ１００の電界効果移動
度が１０ｃｍ^２／Ｖｓを超えることが可能となる。

例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートド
ライバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマル
チプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装
置を提供することができる。

一方で、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する第１の酸化物半導
体膜１０８ａとすることで、光照射時にトランジスタ１００の電気特性が変動しやすくな
る。しかしながら、本発明の一態様の半導体装置においては、第１の酸化物半導体膜１０
８ａ上に第２の酸化物半導体膜１０８ｂが形成されている。また、第２の酸化物半導体膜
１０８ｂのチャネル領域の膜厚が第１の酸化物半導体膜１０８ａの膜厚よりも小さい。

また、第２の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８ａよりもＩｎの
原子数比が少ない第２の領域を有するため、第１の酸化物半導体膜１０８ａよりもＥｇが
大きくなる。したがって、第１の酸化物半導体膜１０８ａと、第２の酸化物半導体膜１０
８ｂとの積層構造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性
が高くなる。

上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜１０８の光
吸収量を低減させることができる。したがって、光照射時におけるトランジスタ１００の
電気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては
、絶縁膜１１４または絶縁膜１１６中に過剰の酸素を含有する構成のため、光照射におけ
るトランジスタ１００の電気特性の変動をさらに、抑制することができる。

ここで、酸化物半導体膜１０８について、図１８（Ｂ）を用いて詳細に説明する。

図１８（Ｂ）は、図１８（Ｃ）を用いて示すトランジスタ１００の断面の、酸化物半導
体膜１０８の近傍を拡大した断面図である。

図１８（Ｂ）において、第１の酸化物半導体膜１０８ａの膜厚をｔ１として、第２の酸
化物半導体膜１０８ｂの膜厚をｔ２－１、及びｔ２－２として、それぞれ示している。第
１の酸化物半導体膜１０８ａ上には、第２の酸化物半導体膜１０８ｂが設けられているた
め、導電膜１１２ａ、１１２ｂの形成時において、第１の酸化物半導体膜１０８ａがエッ
チングガスまたはエッチング溶液等に曝されることがない。したがって、第１の酸化物半
導体膜１０８ａにおいては、膜減りがない、または極めて少ない。一方で、第２の酸化物
半導体膜１０８ｂにおいては、導電膜１１２ａ、１１２ｂの形成時において、第２の酸化
物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと重ならない部分がエッチングされ、凹
部が形成される。すなわち、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂ
と重なる領域の膜厚がｔ２－１となり、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ
、１１２ｂと重ならない領域の膜厚がｔ２－２となる。

第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜１０８ｂの膜厚の関係は、ｔ２
－１＞ｔ１＞ｔ２－２となると好ましい。このような膜厚の関係とすることによって、高
い電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトラン
ジスタとすることが可能となる。

また、トランジスタ１００が有する酸化物半導体膜１０８は、酸素欠損が形成されると
キャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導
体膜１０８中の酸素欠損、とくに第１の酸化物半導体膜１０８ａ中の酸素欠損を減らすこ
とが、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のト
ランジスタの構成においては、酸化物半導体膜１０８上の絶縁膜、ここでは、酸化物半導
体膜１０８上の絶縁膜１１４及び／又は絶縁膜１１６に過剰な酸素を導入することで、絶
縁膜１１４及び／又は絶縁膜１１６から酸化物半導体膜１０８中に酸素を移動させ、酸化
物半導体膜１０８中、とくに第１の酸化物半導体膜１０８ａ中の酸素欠損を補填すること
を特徴とする。

なお、絶縁膜１１４、１１６としては、化学量論的組成よりも過剰に酸素を含有する領
域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１１４、１１６は
、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領
域を設けるには、例えば、成膜後の絶縁膜１１４、１１６に酸素を導入して、酸素過剰領
域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマ
イマージョンイオン注入法、プラズマ処理等を用いることができる。

また、第１の酸化物半導体膜１０８ａ中の酸素欠損を補填するためには、第２の酸化物
半導体膜１０８ｂのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、ｔ
２－２＜ｔ１の関係を満たせばよい。例えば、第２の酸化物半導体膜１０８ｂのチャネル
領域近傍の膜厚としては、好ましくは１ｎｍ以上２０ｎｍ以下、さらに好ましくは、３ｎ
ｍ以上１０ｎｍ以下である。

以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明
する。

《基板》
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、
大型の表示装置を作製することができる。

また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０
０を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐
熱性の劣る基板や可撓性の基板にも転載できる。

《ゲート電極、ソース電極、及びドレイン電極として機能する導電膜》
ゲート電極として機能する導電膜１０４、及びソース電極として機能する導電膜１１２
ａ、及びドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃ
ｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニ
ッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した
金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ
形成することができる。

また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造とし
てもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタ
ン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜
上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上に
タングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積
層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チ
タン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ば
れた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。

また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。

また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、
Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用い
ることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが
可能となる。

《ゲート絶縁膜として機能する絶縁膜》
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プ
ラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコ
ン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜
、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化
タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム
膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜１０６、１０７
の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜
を用いてもよい。

また、絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。
例えば、絶縁膜１０７、１１４、１１６及び／または酸化物半導体膜１０８中に過剰の酸
素を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。

なお、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接す
る絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸
素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１
０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域
を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜
後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法と
しては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラ
ズマ処理等を用いることができる。

また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
膜厚を酸化シリコンを用いる場合に比べて大きくできるため、トンネル電流によるリーク
電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現するこ
とができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフ
ニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとす
るためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例と
しては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限
定されない。

なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７
として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電
率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トラン
ジスタ１００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜
化することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶
縁耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。

《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。

酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍ
を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比と
して、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ
＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好まし
い。

また、酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲッ
トとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。多結
晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導
体膜１０８を形成しやすくなる。なお、成膜される酸化物半導体膜１０８の原子数比はそ
れぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプ
ラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比
がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８の
原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。

例えば、第１の酸化物半導体膜１０８ａとしては、上述のＩｎ：Ｍ：Ｚｎ＝２：１：３
、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等のスパッタリングタ
ーゲットを用いて形成すればよい。また、第２の酸化物半導体膜１０８ｂとしては、上述
のＩｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２等を用いて形成すれば
よい。なお、第２の酸化物半導体膜１０８ｂに用いるスパッタリングターゲットの金属元
素の原子数比としては、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たす必要はなく、Ｉｎ≧Ｍ、Ｚｎ＜Ｍを
満たす組成でもよい。具体的には、Ｉｎ：Ｍ：Ｚｎ＝１：３：２等が挙げられる。

また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。と
くに、第１の酸化物半導体膜１０８ａには、エネルギーギャップが２ｅＶ以上、好ましく
は２ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、第２の酸化物半導体膜１０８ｂに
は、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、
好適である。また、第１の酸化物半導体膜１０８ａよりも第２の酸化物半導体膜１０８ｂ
のエネルギーギャップが大きい方が好ましい。

また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂの厚さは、
それぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ま
しくは３ｎｍ以上５０ｎｍ以下とする。なお、先に記載の膜厚の関係を満たすと好ましい
。

また、第２の酸化物半導体膜１０８ｂとしては、キャリア密度の低い酸化物半導体膜を
用いる。例えば、第２の酸化物半導体膜１０８ｂは、キャリア密度が１×１０^１７／ｃｍ
^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３
以下、より好ましくは１×１０^１１／ｃｍ^３以下とする。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、第１の酸化物半導体膜１０８ａ、及び第２の
酸化物半導体膜１０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子
数比、原子間距離、密度等を適切なものとすることが好ましい。

なお、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂとしては、
それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに
優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物
濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に
高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャ
リア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導
体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特
性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に
高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低く
なる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、
オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子
であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範
囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１
０^－１３Ａ以下という特性を得ることができる。

したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル
領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタ
とすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失す
るまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、
トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電
気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、または
アルカリ土類金属等がある。

酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って
、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となり
やすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ま
しい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃
度を、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ
^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ
／ｃｍ^３以下、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１
０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下
とする。

また、第１の酸化物半導体膜１０８ａは、第２の酸化物半導体膜１０８ｂよりも水素濃
度が少ない部分を有すると好ましい。第１の酸化物半導体膜１０８ａの方が、第２の酸化
物半導体膜１０８ｂよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体
装置とすることができる。

また、第１酸化物半導体膜１０８ａにおいて、第１４族元素の一つであるシリコンや炭
素が含まれると、第１の酸化物半導体膜１０８ａにおいて酸素欠損が増加し、ｎ型化して
しまう。このため、第１の酸化物半導体膜１０８ａにおけるシリコンや炭素の濃度と、第
１の酸化物半導体膜１０８ａとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により
得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔ
ｏｍｓ／ｃｍ^３以下とする。

また、第１の酸化物半導体膜１０８ａにおいて、ＳＩＭＳ分析により得られるアルカリ
金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましく
は２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、
酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増
大してしまうことがある。このため、第１の酸化物半導体膜１０８ａのアルカリ金属また
はアルカリ土類金属の濃度を低減することが好ましい。

また、第１の酸化物半導体膜１０８ａに窒素が含まれていると、キャリアである電子が
生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半
導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導
体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析
により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい
。

また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂは、それぞ
れ非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘ
ｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非
晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。

《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。また
、絶縁膜１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。また、絶縁
膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのでき
る絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸
化物半導体膜１０８へのダメージ緩和膜としても機能する。

絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。

また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。これは、絶縁膜１１４に
含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素
の透過量が減少してしまう。

なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１
４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が
入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁
膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過するこ
とができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から
脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる
。

また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形
成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価
電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー
（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の
放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミ
ニウム膜等を用いることができる。

なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法におい
て、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア
の放出量が１×１０^１８／ｃｍ^３以上５×１０^１９／ｃｍ^３以下である。なお、アンモニ
アの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃
以下の加熱処理による放出量とする。

窒素酸化物（ＮＯ_ｘ、ｘは０より大きく２以下、好ましくは１以上２以下）、代表的に
はＮＯ_２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体
膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及
び酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子を
トラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半
導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフト
させてしまう。

また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４
に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応
するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及
び酸化物半導体膜１０８の界面において、電子がトラップされにくい。

絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧
のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することが
できる。

なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加
熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルに
おいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２
．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグ
ナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第
２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５
ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．
００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下
である第３のシグナルのスピンの密度の合計が１×１０^１８ｓｐｉｎｓ／ｃｍ^３未満であ
り、代表的には１×１０^１７ｓｐｉｎｓ／ｃｍ^３以上１×１０^１８ｓｐｉｎｓ／ｃｍ^３未
満である。

なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯ_ｘ、ｘは０より大き
く２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例と
しては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下
の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が
１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど
、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。

また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０^２０ａｔｏｍｓ
／ｃｍ^３以下である。

膜の表面温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰ
ＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い
膜を形成することができる。

絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、
加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０^１
９ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である
酸化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７０
０℃以下、または１００℃以上５００℃以下の範囲が好ましい。

絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。

また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０^１８ｓｐｉｎｓ／ｃｍ^３未満、さらには１×１０^１８ｓｐｉｎｓ／ｃｍ^３
以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導
体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。

また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁
膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本
実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、こ
れに限定されず、例えば、絶縁膜１１４の単層構造としてもよい。

絶縁膜１１８は、窒素を有する。また、絶縁膜１１８は、窒素及びシリコンを有する。
また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキ
ングできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸
素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から
酸化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８とし
ては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリ
コン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸
素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶
縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けても
よい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミ
ニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、
酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリン
グ法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ
法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法を用いても良い。

熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。

熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。

また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を
成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層され
て薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返
すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順
序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微
細なＦＥＴを作製する場合に適している。

ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物
半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ－Ｚｎ
Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜
鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ_３）_３である。また、
トリメチルガリウムの化学式は、Ｇａ（ＣＨ_３）_３である。また、ジメチル亜鉛の化学式
は、Ｚｎ（ＣＨ_３）_２である。また、これらの組み合わせに限定されず、トリメチルガリ
ウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ_２Ｈ_５）_３）を用いることもでき、ジ
メチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ_２Ｈ_５）_２）を用いることもできる。

例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸
化剤としてオゾン（Ｏ_３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハ
フニウムの化学式はＨｆ［Ｎ（ＣＨ_３）_２］_４である。また、他の材料液としては、テト
ラキス（エチルメチルアミド）ハフニウムなどがある。

例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ_２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ_３）_３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６－テトラメチル－３，５－ヘプタンジオナート）などがある。

例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
_２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。

例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ_６
ガスとＢ_２Ｈ_６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ
_６ガスとＨ_２ガスを用いてタングステン膜を形成する。なお、Ｂ_２Ｈ_６ガスに代えてＳｉ
Ｈ_４ガスを用いてもよい。

例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－ＺｎＯ
膜を成膜する場合には、Ｉｎ（ＣＨ_３）_３ガスとＯ_３ガスを順次繰り返し導入してＩｎ－
Ｏ層を形成し、その後、Ｇａ（ＣＨ_３）_３ガスとＯ_３ガスを用いてＧａＯ層を形成し、更
にその後Ｚｎ（ＣＨ_３）_２ガスとＯ_３ガスを用いてＺｎＯ層を形成する。なお、これらの
層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚ
ｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ_３ガスに変
えてＡｒ等の不活性ガスでバブリングして得られたＨ_２Ｏガスを用いても良いが、Ｈを含
まないＯ_３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ_３）_３ガスにかえて、Ｉｎ（Ｃ
_２Ｈ_５）_３ガスを用いても良い。また、Ｇａ（ＣＨ_３）_３ガスにかえて、Ｇａ（Ｃ_２Ｈ_５
）_３ガスを用いても良い。また、Ｚｎ（ＣＨ_３）_２ガスを用いても良い。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

（実施の形態４）
本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの
構成について、図１９を参照しながら説明する。

＜半導体装置の構成例＞
図１９（Ａ）は、トランジスタ１００の上面図であり、図１９（Ｂ）は、図１９（Ａ）
に示す切断線Ｘ１－Ｘ２間における切断面の断面図に相当し、図１９（Ｃ）は、図１９（
Ａ）に示す切断線Ｙ１－Ｙ２間における切断面の断面図に相当する。なお、図１９（Ａ）
において、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート
絶縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１－Ｘ２方向
をチャネル長方向、切断線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合がある。なお
、トランジスタの上面図においては、以降の図面においても図１９（Ａ）と同様に、構成
要素の一部を省略して図示する場合がある。

なお、トランジスタ１００を実施の形態１で説明する表示パネルに用いることができる
。

例えば、トランジスタ１００をトランジスタＭＤに用いる場合は、基板１０２を第２の
絶縁膜５０１Ｃに、導電膜１０４を導電膜５０４に、絶縁膜１０６および絶縁膜１０７が
積層された積層膜を絶縁膜５０６に、酸化物半導体膜１０８を半導体膜５０８に、導電膜
１１２ａを導電膜５１２Ａに、導電膜１１２ｂを導電膜５１２Ｂに、絶縁膜１１４および
絶縁膜１１６が積層された積層膜を絶縁膜５１６に、絶縁膜１１８を絶縁膜５１８に、導
電膜１２０ｂを導電膜５２４に、それぞれ読み替えることができる。

トランジスタ１００は、基板１０２上の第１のゲート電極として機能する導電膜１０４
と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と
、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続され
るソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続さ
れるドレイン電極として機能する導電膜１１２ｂと、酸化物半導体膜１０８、導電膜１１
２ａ、及び１１２ｂ上の絶縁膜１１４、１１６と、絶縁膜１１６上に設けられ、且つ導電
膜１１２ｂと電気的に接続される導電膜１２０ａと、絶縁膜１１６上の導電膜１２０ｂと
、絶縁膜１１６及び導電膜１２０ａ、１２０ｂ上の絶縁膜１１８と、を有する。

また、トランジスタ１００において、絶縁膜１０６、１０７は、トランジスタ１００の
第１のゲート絶縁膜としての機能を有し、絶縁膜１１４、１１６は、トランジスタ１００
の第２のゲート絶縁膜としての機能を有し、絶縁膜１１８は、トランジスタ１００の保護
絶縁膜としての機能を有する。なお、本明細書等において、絶縁膜１０６、１０７を第１
の絶縁膜と、絶縁膜１１４、１１６を第２の絶縁膜と、絶縁膜１１８を第３の絶縁膜と、
それぞれ呼称する場合がある。

なお、導電膜１２０ｂをトランジスタ１００の第２のゲート電極に用いることができる
。

また、トランジスタ１００を表示パネルの画素部に用いる場合は、導電膜１２０ａを表
示素子の電極等に用いることができる。

また、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０４側の酸
化物半導体膜１０８ｂと、酸化物半導体膜１０８ｂ上の酸化物半導体膜１０８ｃと、を有
する。また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃは、Ｉｎと、Ｍ（Ｍは
Ａｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。

例えば、酸化物半導体膜１０８ｂとしては、Ｉｎの原子数比がＭの原子数比より多い領
域を有すると好ましい。また、酸化物半導体膜１０８ｃとしては、酸化物半導体膜１０８
ｂよりもＩｎの原子数が少ない領域を有すると好ましい。

酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有すること
で、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場合がある
）を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃ
ｍ^２／Ｖｓを超える、さらに好ましくはトランジスタ１００の電界効果移動度が３０ｃｍ
^２／Ｖｓを超えることが可能となる。

例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートド
ライバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマル
チプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装
置を提供することができる。

一方で、酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有
する場合、光照射時にトランジスタ１００の電気特性が変動しやすくなる。しかしながら
、本発明の一態様の半導体装置においては、酸化物半導体膜１０８ｂ上に酸化物半導体膜
１０８ｃが形成されている。また、酸化物半導体膜１０８ｃは、酸化物半導体膜１０８ｂ
よりもＩｎの原子数比が少ない領域を有するため、酸化物半導体膜１０８ｂよりもＥｇが
大きくなる。したがって、酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃとの積層
構造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性を高めること
が可能となる。

また、酸化物半導体膜１０８中、特に酸化物半導体膜１０８ｂのチャネル領域に混入す
る水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。し
たがって、酸化物半導体膜１０８ｂ中のチャネル領域においては、水素または水分などの
不純物が少ないほど好ましい。また、酸化物半導体膜１０８ｂ中のチャネル領域に形成さ
れる酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導
体膜１０８ｂのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、
キャリア供給源となる。酸化物半導体膜１０８ｂのチャネル領域中にキャリア供給源が生
成されると、酸化物半導体膜１０８ｂを有するトランジスタ１００の電気特性の変動、代
表的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜１０８ｂのチャネ
ル領域においては、酸素欠損が少ないほど好ましい。

そこで、本発明の一態様においては、酸化物半導体膜１０８に接する絶縁膜、具体的に
は、酸化物半導体膜１０８の下方に形成される絶縁膜１０７、及び酸化物半導体膜１０８
の上方に形成される絶縁膜１１４、１１６が過剰酸素を含有する構成である。絶縁膜１０
７、及び絶縁膜１１４、１１６から酸化物半導体膜１０８へ酸素または過剰酸素を移動さ
せることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。よって、トラン
ジスタ１００の電気特性、特に光照射におけるトランジスタ１００の変動を抑制すること
が可能となる。

また、本発明の一態様においては、絶縁膜１０７、及び絶縁膜１１４、１１６に過剰酸
素を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作
製方法を用いる。よって、トランジスタ１００の歩留まりを高くすることが可能である。

具体的には、酸化物半導体膜１０８ｂを形成する工程において、スパッタリング法を用
い、酸素ガスを含む雰囲気にて酸化物半導体膜１０８ｂを形成することで、酸化物半導体
膜１０８ｂの被形成面となる、絶縁膜１０７に酸素または過剰酸素を添加する。

また、導電膜１２０ａ、１２０ｂを形成する工程において、スパッタリング法を用い、
酸素ガスを含む雰囲気にて導電膜１２０ａ、１２０ｂを形成することで、導電膜１２０ａ
、１２０ｂの被形成面となる、絶縁膜１１６に酸素または過剰酸素を添加する。なお、絶
縁膜１１６に酸素または過剰酸素を添加する際に、絶縁膜１１６の下方に位置する絶縁膜
１１４、及び酸化物半導体膜１０８にも酸素または過剰酸素が添加される場合がある。

＜酸化物導電体＞
次に、酸化物導電体について説明する。導電膜１２０ａ、１２０ｂを形成する工程にお
いて、導電膜１２０ａ、１２０ｂは、絶縁膜１１４、１１６から酸素の放出を抑制する保
護膜として機能する。また、導電膜１２０ａ、１２０ｂは、絶縁膜１１８を形成する工程
の前においては、半導体としての機能を有し、絶縁膜１１８を形成する工程の後において
は、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。

導電膜１２０ａ、１２０ｂを導電体として機能させるためには、導電膜１２０ａ、１２
０ｂに酸素欠損を形成し、該酸素欠損に絶縁膜１１８から水素を添加すると、伝導帯近傍
にドナー準位が形成される。この結果、導電膜１２０ａ、１２０ｂは、導電性が高くなり
導電体化する。導電体化された導電膜１２０ａ、１２０ｂを、それぞれ酸化物導電体とい
うことができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に
対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物
半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可
視光に対して酸化物半導体と同程度の透光性を有する。

＜半導体装置の構成要素＞
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。

なお、以下の材料については、実施の形態３で説明する材料と同様の材料を用いること
ができる。

実施の形態３で説明する基板１０２に用いることができる材料を基板１０２に用いるこ
とができる。また、実施の形態３で説明する絶縁膜１０６、１０７に用いることができる
材料を絶縁膜１０６、１０７に用いることができる。

また、実施の形態３で説明するゲート電極、ソース電極、及びドレイン電極として機能
する導電膜に用いることができる材料を、第１のゲート電極、ソース電極、及びドレイン
電極として機能する導電膜に用いることができる。

《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。

酸化物半導体膜１０８ｂがＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜
するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たす
ことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉ
ｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４
．１等が挙げられる。

また、酸化物半導体膜１０８ｃがＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物
を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≦Ｍを
満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比とし
て、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝
１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚ
ｎ＝１：４：５等が挙げられる。

また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃがＩｎ－Ｍ－Ｚｎ酸化物の
場合、スパッタリングターゲットとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲ
ットを用いると好ましい。多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いること
で、結晶性を有する酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃを形成しやすく
なる。なお、成膜される酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃの原子数比
はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比
のプラスマイナス４０％の変動を含む。例えば、酸化物半導体膜１０８ｂのスパッタリン
グターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜
される酸化物半導体膜１０８ｂの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる
場合がある。

また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。と
くに、酸化物半導体膜１０８ｂには、エネルギーギャップが２ｅＶ以上、好ましくは２ｅ
Ｖ以上３．０ｅＶ以下の酸化物半導体膜を用い、酸化物半導体膜１０８ｃには、エネルギ
ーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好適である。
また、酸化物半導体膜１０８ｂよりも酸化物半導体膜１０８ｃのエネルギーギャップが大
きい方が好ましい。

また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃの厚さは、それぞれ３ｎ
ｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ
以上５０ｎｍ以下とする。

また、酸化物半導体膜１０８ｃとしては、キャリア密度の低い酸化物半導体膜を用いる
。例えば、酸化物半導体膜１０８ｃは、キャリア密度が１×１０^１７／ｃｍ^３以下、好ま
しくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好
ましくは１×１０^１１／ｃｍ^３以下とする。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１０８ｂ、及び酸化物半導体
膜１０８ｃのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間
距離、密度等を適切なものとすることが好ましい。

なお、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃとしては、それぞれ不純
物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特
性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、
欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と
よぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が
少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネ
ル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリ
ーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性で
ある酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合があ
る。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著
しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、
ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、
オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^－１３Ａ以
下という特性を得ることができる。

したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル
領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタ
とすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失す
るまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、
トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電
気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、または
アルカリ土類金属等がある。

酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って
、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となり
やすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ま
しい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃
度を、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ
^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ
／ｃｍ^３以下、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１
０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下
とする。

また、酸化物半導体膜１０８ｂは、酸化物半導体膜１０８ｃよりも水素濃度が少ない領
域を有すると好ましい。酸化物半導体膜１０８ｂの方が、酸化物半導体膜１０８ｃよりも
水素濃度が少ない領域を有すことにより、信頼性の高い半導体装置とすることができる。

また、酸化物半導体膜１０８ｂにおいて、第１４族元素の一つであるシリコンや炭素が
含まれると、酸化物半導体膜１０８ｂにおいて酸素欠損が増加し、ｎ型化してしまう。こ
のため、酸化物半導体膜１０８ｂにおけるシリコンや炭素の濃度と、酸化物半導体膜１０
８ｂとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×
１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とす
る。

また、酸化物半導体膜１０８ｂにおいて、ＳＩＭＳ分析により得られるアルカリ金属ま
たはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×
１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物
半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大して
しまうことがある。このため、酸化物半導体膜１０８ｂのアルカリ金属またはアルカリ土
類金属の濃度を低減することが好ましい。

また、酸化物半導体膜１０８ｂに窒素が含まれていると、キャリアである電子が生じ、
キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜
を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜に
おいて、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により
得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃは、それぞれ非単結晶構
造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉ
ｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結
晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最
も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。

《第２のゲート絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、トランジスタ１００の第２のゲート絶縁膜として機能する。
また、絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。
すなわち、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過
することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形
成する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。

例えば、実施の形態３で説明する絶縁膜１１４、１１６を絶縁膜１１４、１１６に用い
ることができる。

《導電膜として機能する酸化物半導体膜、及び第２のゲート電極として機能する酸化物半
導体膜》
先に記載の酸化物半導体膜１０８と同様の材料を、導電膜として機能する導電膜１２０
ａ、及び第２のゲート電極として機能する導電膜１２０ｂに用いることができる。

すなわち、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能す
る導電膜１２０ｂは、酸化物半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体
膜１０８ｃ）に含まれる金属元素を有する。例えば、第２のゲート電極として機能する導
電膜１２０ｂと、酸化物半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体膜１
０８ｃ）と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが
可能となる。

例えば、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する
導電膜１２０ｂとしては、Ｉｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍを満たすこ
とが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ
：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．
１等が挙げられる。

また、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導
電膜１２０ｂの構造としては、単層構造または２層以上の積層構造とすることができる。
なお、導電膜１２０ａ、１２０ｂが積層構造の場合においては、上記のスパッタリングタ
ーゲットの組成に限定されない。

《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１８は、トランジスタ１００の保護絶縁膜として機能する。

絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜１
１８は、窒素及びシリコンを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ
金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けるこ
とで、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含ま
れる酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを
防ぐことができる。

また、絶縁膜１１８は、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極
として機能する導電膜１２０ｂに、水素及び窒素のいずれか一方または双方を供給する機
能を有する。特に絶縁膜１１８としては、水素を含み、当該水素を導電膜１２０ａ、１２
０ｂに供給する機能を有すると好ましい。絶縁膜１１８から導電膜１２０ａ、１２０ｂに
水素が供給されることで、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。

絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム
等がある。

なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリン
グ法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ
法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法を用いても良い。

熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。

熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。

また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を
成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層され
て薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返
すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順
序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微
細なＦＥＴを作製する場合に適している。

ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物
半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ－Ｚｎ
Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜
鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ_３）_３である。また、
トリメチルガリウムの化学式は、Ｇａ（ＣＨ_３）_３である。また、ジメチル亜鉛の化学式
は、Ｚｎ（ＣＨ_３）_２である。また、これらの組み合わせに限定されず、トリメチルガリ
ウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ_２Ｈ_５）_３）を用いることもでき、ジ
メチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ_２Ｈ_５）_２）を用いることもできる。

例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸
化剤としてオゾン（Ｏ_３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハ
フニウムの化学式はＨｆ［Ｎ（ＣＨ_３）_２］_４である。また、他の材料液としては、テト
ラキス（エチルメチルアミド）ハフニウムなどがある。

例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ_２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ_３）_３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６－テトラメチル－３，５－ヘプタンジオナート）などがある。

例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
_２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。

例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ_６
ガスとＢ_２Ｈ_６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ
_６ガスとＨ_２ガスを用いてタングステン膜を形成する。なお、Ｂ_２Ｈ_６ガスに代えてＳｉ
Ｈ_４ガスを用いてもよい。

例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－ＺｎＯ
膜を成膜する場合には、Ｉｎ（ＣＨ_３）_３ガスとＯ_３ガスを順次繰り返し導入してＩｎ－
Ｏ層を形成し、その後、Ｇａ（ＣＨ_３）_３ガスとＯ_３ガスを用いてＧａＯ層を形成し、更
にその後Ｚｎ（ＣＨ_３）_２ガスとＯ_３ガスを用いてＺｎＯ層を形成する。なお、これらの
層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚ
ｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ_３ガスに変
えてＡｒ等の不活性ガスでバブリングして得られたＨ_２Ｏガスを用いても良いが、Ｈを含
まないＯ_３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ_３）_３ガスに変えて、Ｉｎ（Ｃ
_２Ｈ_５）_３ガスを用いても良い。また、Ｇａ（ＣＨ_３）_３ガスに変えて、Ｇａ（Ｃ_２Ｈ_５
）_３ガスを用いても良い。また、Ｚｎ（ＣＨ_３）_２ガスを用いても良い。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

（実施の形態５）
＜ＣＡＣ－ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌ
ｏｕｄ Ａｌｉｇｎｅｄ Ｃｏｍｐｌｅｍｅｎｔａｒｙ）－ＯＳの構成について説明する
。

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の
酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）
、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）な
どに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸
化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合におい
ては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

本明細書において、金属酸化物が、導電体の機能を有する領域と、誘電体の機能を有する
領域とが混合し、金属酸化物全体では半導体として機能する場合、ＣＡＣ（Ｃｌｏｕｄ
Ａｌｉｇｎｅｄ Ｃｏｍｐｌｅｍｅｎｔａｒｙ）－ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、またはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅと定義する。

つまり、ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１
０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在し
た材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上
の元素が偏在し、該元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０
．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、または
パッチ状ともいう。

特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば
、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領
域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる
傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体
領域がモザイク状に混合することで、材料としては、半導体として機能する。

つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マト
リックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材
（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）の一種である。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムお
よび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、アル
ミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄
、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム
、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、ま
たは複数種）が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇ
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物
（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸
化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）
とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする
。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、および
Ｚ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状とな
り、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した
構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、
またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場
合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（
１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、
ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面において
は配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇ
ａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観
察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれ
モザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶
構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が
主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナ
ジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該元素を主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子
状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。

＜ＣＡＣ－ＯＳの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果
について説明する。

≪試料の構成と作製方法≫
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、酸
化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。な
お、試料は、基板と、基板上の酸化物半導体と、を有する構造である。

各試料の作製方法について、説明する。

まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス
基板上に酸化物半導体として、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成する。成
膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット（
Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装置
内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。

なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下、
室温またはＲ．Ｔ．ともいう。）、１３０℃、または１７０℃とした。また、Ａｒと酸素
の混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう。）を、１０％、
３０％、または１００％とすることで、９個の試料を作製する。

≪Ｘ線回折による解析≫
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏ
ｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製Ｄ
８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２
θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄｅ
ｇ．、走査速度を３．０ｄｅｇ．／分とした。

図２９にＯｕｔ－ｏｆ－ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。
なお、図２９において、上段には成膜時の基板温度条件が１７０℃の試料における測定結
果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜時
の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガス
流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が３
０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料にお
ける測定結果、を示す。

図２９に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素
ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。なお
、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向し
た結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌ
ｉｎｅ）－ＩＧＺＯともいう。）であることに由来することが分かっている。

また、図２９に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス流
量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、ま
たは、酸素ガス流量比が小さい試料は、測定領域のａ－ｂ面方向、およびｃ軸方向の配向
は見られないことが分かる。

≪電子顕微鏡による解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料を
、ＨＡＡＤＦ（Ｈｉｇｈ－Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）－ＳＴ
ＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓ
ｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ－Ｓ
ＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。

ＨＡＡＤＦ－ＳＴＥＭによって取得した平面像（以下、平面ＴＥＭ像ともいう。）、およ
び断面像（以下、断面ＴＥＭ像ともいう。）の画像解析を行った結果について説明する。
なお、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ－ＳＴＥＭ像
の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを用
いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。

図３０（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試
料の平面ＴＥＭ像である。図３０（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス
流量比１０％で作製した試料の断面ＴＥＭ像である。

≪電子線回折パターンの解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料に
、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電子
線回折パターンを取得した結果について説明する。

図３０（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製し
た試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒点
ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線
を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒点
ａ１の結果を図３０（Ｃ）、黒点ａ２の結果を図３０（Ｄ）、黒点ａ３の結果を図３０（
Ｅ）、黒点ａ４の結果を図３０（Ｆ）、および黒点ａ５の結果を図３０（Ｇ）に示す。

図３０（Ｃ）、図３０（Ｄ）、図３０（Ｅ）、図３０（Ｆ）、および図３０（Ｇ）より、
円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に複
数のスポットが観測できる。

また、図３０（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で
作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、およ
び黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図３０（Ｈ）、黒点
ｂ２の結果を図３０（Ｉ）、黒点ｂ３の結果を図３０（Ｊ）、黒点ｂ４の結果を図３０（
Ｋ）、および黒点ｂ５の結果を図３０（Ｌ）に示す。

図３０（Ｈ）、図３０（Ｉ）、図３０（Ｊ）、図３０（Ｋ）、および図３０（Ｌ）より、
リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測
できる。

ここで、例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平行
にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ_４の結晶の（００９
）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ－ＯＳは
、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわか
る。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させ
ると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ－ＯＳは、ａ軸およびｂ
軸は配向性を有さないことがわかる。

また、微結晶を有する酸化物半導体（ｎａｎｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ
ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ－ＯＳという。）に対し、大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような回
折パターンが観測される。また、ｎｃ－ＯＳに対し、小さいプローブ径の電子線（例えば
５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測される
。また、ｎｃ－ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状に
）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測
される場合がある。

成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折パ
ターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回折
パターンが、ｎｃ－ＯＳになり、平面方向、および断面方向において、配向性は有さない
。

以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、
アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる
性質を有すると推定できる。

≪元素分析≫
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖ
ｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価
することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した
試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置と
して日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ－２３００Ｔを用いる。な
お、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。

ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試
料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る
。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移
、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子
遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象
領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得るこ
とができる。

図３１には、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の
断面におけるＥＤＸマッピングを示す。図３１（Ａ）は、Ｇａ原子のＥＤＸマッピング（
全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とす
る。）である。図３１（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原子
の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする。）である。図３１（
Ｃ）は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至２
４．９９［ａｔｏｍｉｃ％］の範囲とする。）である。また、図３１（Ａ）、図３１（Ｂ
）、および図３１（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で
作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは、
範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、
明暗で元素の割合を示している。また、図３１に示すＥＤＸマッピングの倍率は７２０万
倍である。

図３１（Ａ）、図３１（Ｂ）、および図３１（Ｃ）に示すＥＤＸマッピングでは、画像に
相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％
で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで
、図３１（Ａ）、図３１（Ｂ）、および図３１（Ｃ）に示す実線で囲む範囲と破線で囲む
範囲に注目する。

図３１（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は
、相対的に明るい領域を多く含む。また、図３１（Ｂ）では実線で囲む範囲は、相対的に
明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。

つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原
子が相対的に少ない領域である。ここで、図３１（Ｃ）では、実線で囲む範囲において、
右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む
範囲は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１などが主成分である領域である。

また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原
子が相対的に多い領域である。図３１（Ｃ）では、破線で囲む範囲において、左上の領域
は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、破
線で囲む範囲は、ＧａＯ_Ｘ３、またはＧａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４などが主成分である領域で
ある。

また、図３１（Ａ）、図３１（Ｂ）、および図３１（Ｃ）より、Ｉｎ原子の分布は、Ｇａ
原子よりも、比較的、均一に分布しており、ＩｎＯ_Ｘ１が主成分である領域は、Ｉｎ_Ｘ２
Ｚｎ_Ｙ２Ｏ_Ｚ２が主成分となる領域を介して、互いに繋がって形成されているように見え
る。このように、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ク
ラウド状に広がって形成されている。

このように、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩ
ｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ－Ｇａ－Ｚｎ
酸化物を、ＣＡＣ－ＯＳと呼称することができる。

また、ＣＡＣ－ＯＳにおける結晶構造は、ｎｃ構造を有する。ＣＡＣ－ＯＳが有するｎｃ
構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯに
起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または、
数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶構
造が定義される。

また、図３１（Ａ）、図３１（Ｂ）、および図３１（Ｃ）より、ＧａＯ_Ｘ３などが主成分
である領域、及びＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域のサイ
ズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお、
好ましくは、ＥＤＸマッピングにおいて、各元素が主成分である領域の径は、１ｎｍ以上
２ｎｍ以下とする。

以上より、ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造で
あり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３など
が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域
と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ
２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ
１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。

従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、
Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用するこ
とにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することが
できる。

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、デ
ィスプレイをはじめとするさまざまな半導体装置に最適である。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。

（実施の形態６）
本実施の形態では、本発明の一態様の入出力装置の構成について、図２０を参照しなが
ら説明する。

図２０は、入出力装置８００の構成を説明する分解図である。

入出力装置８００は、表示パネル８０６および表示パネル８０６と重なる領域を備える
タッチセンサ８０４を有する。なお、入出力装置８００は、タッチパネルということがで
きる。

入出力装置８００は、タッチセンサ８０４および表示パネル８０６を駆動する駆動回路
８１０と、駆動回路８１０に電力を供給するバッテリ８１１と、タッチセンサ８０４、表
示パネル８０６、駆動回路８１０およびバッテリ８１１を収納する筐体部を有する。

《タッチセンサ８０４》
タッチセンサ８０４は、表示パネル８０６と重なる領域を備える。なお、ＦＰＣ８０３
はタッチセンサ８０４に電気的に接続される。

例えば、抵抗膜方式、静電容量方式または光電変換素子を用いる方式等をタッチセンサ
８０４に用いることができる。

なお、タッチセンサ８０４を表示パネル８０６の一部に用いてもよい。

《表示パネル８０６》
例えば、実施の形態１で説明する表示パネルを表示パネル８０６に用いることができる
。なお、ＦＰＣ８０５は、表示パネル８０６に電気的に接続される。

《駆動回路８１０》
例えば、電源回路または信号処理回路等を駆動回路８１０に用いることができる。なお
、バッテリまたは外部の商用電源が供給する電力を利用してもよい。

信号処理回路は、ビデオ信号及びクロック信号等を出力する機能を備える。

電源回路は、所定の電力を供給する機能を備える。

《筐体部》
例えば、上部カバー８０１と、上部カバー８０１と嵌めあわせられる下部カバー８０２
と、上部カバー８０１および下部カバー８０２で囲まれる領域に収納されるフレーム８０
９と、を筐体部に用いることができる。

フレーム８０９は、表示パネル８０６を保護する機能、駆動回路８１０の動作に伴い発
生する電磁波を遮断する機能または放熱板としての機能を有する。

金属、樹脂またはエラストマー等を、上部カバー８０１、下部カバー８０２またはフレ
ーム８０９に用いることができる。

《バッテリ８１１》
バッテリ８１１は、電力を供給する機能を備える。

なお、偏光板、位相差板、プリズムシートなどの部材を入出力装置８００に用いること
ができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

（実施の形態７）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図２１乃至図２４
を参照しながら説明する。

図２１（Ａ）は、情報処理装置２００の構成を説明するブロック図である。図２１（Ｂ
）は、情報処理装置２００の外観の一例を説明する斜視図である。

図２２（Ａ）は、表示部２３０の構成を説明するブロック図である。図２２（Ｂ）は、
表示部２３０Ｂの構成を説明するブロック図である。図２２（Ｃ）は、画素２３２（ｉ，
ｊ）の構成を説明する回路図である。

＜情報処理装置の構成例＞
本実施の形態で説明する情報処理装置２００は、演算装置２１０と入出力装置２２０と
、を有する（図２１（Ａ）参照）。

演算装置２１０は、位置情報Ｐ１を供給され、画像情報Ｖおよび制御情報を供給する機
能を備える。

入出力装置２２０は、位置情報Ｐ１を供給する機能を備え、画像情報Ｖおよび制御情報
を供給される。

入出力装置２２０は、画像情報Ｖを表示する表示部２３０および位置情報Ｐ１を供給す
る入力部２４０を備える。

また、表示部２３０は、第１の表示素子および第１の表示素子の反射膜が備える開口部
と重なる第２の表示素子を備える。また、第１の表示素子を駆動する第１の画素回路およ
び第２の表示素子を駆動する第２の画素回路を備える。

入力部２４０は、ポインタの位置を検知して、位置に基づいて決定された位置情報Ｐ１
を供給する機能を備える。

演算装置２１０は、位置情報Ｐ１に基づいてポインタの移動速度を決定する機能を備え
る。

演算装置２１０は、画像情報Ｖのコントラストまたは明るさを移動速度に基づいて決定
する機能を備える。

本実施の形態で説明する情報処理装置２００は、位置情報Ｐ１を供給し、画像情報を供
給される入出力装置２２０と、位置情報Ｐ１を供給され画像情報Ｖを供給する演算装置２
１０と、を含んで構成され、演算装置２１０は、位置情報Ｐ１の移動速度に基づいて画像
情報Ｖのコントラストまたは明るさを決定する機能を備える。

これにより、画像情報の表示位置が移動する際に、使用者の目に与える負担を軽減する
ことができ、使用者の目にやさしい表示をすることができる。また、消費電力を低減し、
直射日光等の明るい場所においても優れた視認性を提供できる。その結果、利便性または
信頼性に優れた新規な情報処理装置を提供することができる。

＜構成＞
本発明の一態様は、演算装置２１０または入出力装置２２０を備える。

《演算装置２１０》
演算装置２１０は、演算部２１１および記憶部２１２を備える。また、伝送路２１４お
よび入出力インターフェース２１５を備える（図２１（Ａ）参照）。

《演算部２１１》
演算部２１１は、例えばプログラムを実行する機能を備える。例えば、実施の形態７で
説明するＣＰＵを用いることができる。これにより、消費電力を十分に低減することがで
きる。

《記憶部２１２》
記憶部２１２は、例えば演算部２１１が実行するプログラム、初期情報、設定情報また
は画像等を記憶する機能を有する。

具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジス
タを用いたメモリ等を用いることができる。

《入出力インターフェース２１５、伝送路２１４》
入出力インターフェース２１５は端子または配線を備え、情報を供給し、情報を供給さ
れる機能を備える。例えば、伝送路２１４と電気的に接続することができる。また、入出
力装置２２０と電気的に接続することができる。

伝送路２１４は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、
入出力インターフェース２１５と電気的に接続することができる。また、演算部２１１、
記憶部２１２または入出力インターフェース２１５と電気的に接続することができる。

《入出力装置２２０》
入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０または通信部２９０
を備える。

《表示部２３０》
表示部２３０は、表示領域２３１と、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図
２２（Ａ）参照）。例えば、実施の形態１で説明する表示パネルを用いることができる。
これにより、消費電力を低減することができる。

表示領域２３１は、単数または複数の画素２３２（ｉ，ｊ）と、行方向に配設される画
素２３２（ｉ，ｊ）と電気的に接続される走査線Ｇ（ｉ）と、行方向と交差する列方向に
配設される画素２３２（ｉ，ｊ）と電気的に接続される信号線Ｓ（ｊ）と、を備える。な
お、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以
上の整数である。

なお、画素２３２（ｉ，ｊ）は、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、信号線Ｓ（ｊ
）、配線ＡＮＯ、配線ＶＣＯＭ１および配線ＶＣＯＭ２と電気的に接続される（図２２（
Ｃ）参照）。

なお、走査線Ｇ（ｉ）は、走査線Ｇ１（ｉ）および走査線Ｇ２（ｉ）を含む（図２２（
Ａ）および図２２（Ｂ）参照）。

また、表示部は、複数の駆動回路を有することができる。例えば、表示部２３０Ｂは、
駆動回路ＧＤＡおよび駆動回路ＧＤＢを有することができる（図２２（Ｂ）参照）。

《駆動回路ＧＤ》
駆動回路ＧＤは、制御情報に基づいて選択信号を供給する機能を有する。

一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度
で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示
することができる。

例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一
分に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリ
ッカーが抑制された状態で静止画像を表示することができる。

また、例えば、複数の駆動回路を備える場合、駆動回路ＧＤＡが選択信号を供給する頻
度と、駆動回路ＧＤＢが選択信号を供給する頻度を、異ならせることができる。具体的に
は、動画像を滑らかに表示する領域に、静止画像をフリッカーが抑制された状態で表示す
る領域より高い頻度で選択信号を供給することができる。

《駆動回路ＳＤ》
駆動回路ＳＤは、画像情報Ｖに基づいて画像信号を供給する機能を有する。

《画素２３２（ｉ，ｊ）》
画素２３２（ｉ，ｊ）は、第１の表示素子２３５ＬＣおよび第１の表示素子２３５ＬＣ
の反射膜が備える開口部と重なる第２の表示素子２３５ＥＬを備える。また、第１の表示
素子２３５ＬＣおよび第２の表示素子２３５ＥＬを駆動する画素回路を備える（図２２（
Ｃ）参照）。

《第１の表示素子２３５ＬＣ》
例えば、光の透過を制御する機能を備える表示素子を、表示素子２３５ＬＣに用いるこ
とができる。具体的には、偏光板および液晶素子またはシャッター方式のＭＥＭＳ表示素
子等を用いることができる。

具体的には、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉ
ｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈ
ｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉ
ｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子
を用いることができる。

また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉ
ｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖ
ｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃ
ｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏ
ｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓ
ｕｐｅｒ－Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用
いることができる。

第１の表示素子２３５ＬＣは、第１電極と、第２電極と、液晶層と、を有する。液晶層
は、第１電極および第２電極の間の電圧を用いて配向を制御することができる液晶材料を
含む。例えば、液晶層の厚さ方向（縦方向ともいう）、横方向または斜め方向の電界を、
液晶材料の配向を制御する電界に用いることができる。

例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電
性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コ
レステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を
示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることがで
きる。

《第２の表示素子２３５ＥＬ》
例えば、光を射出する機能を備える表示素子を第２の表示素子２３５ＥＬに用いること
ができる。具体的には、有機ＥＬ素子を用いることができる。

具体的には、白色の光を射出する有機ＥＬ素子を第２の表示素子２３５ＥＬに用いるこ
とができる。または、青色の光、緑色の光または赤色の光を射出する有機ＥＬ素子を第２
の表示素子２３５ＥＬに用いることができる。

《画素回路》
第１の表示素子２３５ＬＣまたは／および第２の表示素子２３５ＥＬを駆動する機能を
備える回路を画素回路に用いることができる。

例えば、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、信号線Ｓ（ｊ）、配線ＡＮＯ、配線Ｖ
ＣＯＭ１および配線ＶＣＯＭ２と電気的に接続され、液晶素子または有機ＥＬ素子を駆動
する画素回路について説明する（図２２（Ｃ）参照）。

また、例えば、スイッチ、トランジスタ、ダイオード、抵抗素子、容量素子またはイン
ダクタなどを画素回路に用いることができる。

例えば、単数または複数のトランジスタをスイッチに用いることができる。または、並
列に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列
が組み合わされて接続された複数のトランジスタを、一のスイッチに用いることができる
。

例えば、第１の表示素子２３５ＬＣの第１の電極と、第１の電極と重なる領域を備える
導電膜を用いて、容量素子を形成してもよい。

例えば、画素回路は、ゲート電極が走査線Ｇ１（ｉ）と電気的に接続され、第１の電極
が信号線Ｓ（ｊ）と電気的に接続され、スイッチＳＷ１として機能するトランジスタを有
する。また、第１の電極がトランジスタの第２の電極に電気的に接続され、第２の電極が
配線ＶＣＯＭ１と電気的に接続された第１の表示素子２３５ＬＣを有する。また、第１の
電極がトランジスタの第２の電極に電気的に接続され、第２の電極が配線ＶＣＯＭ１と電
気的に接続された容量素子Ｃ１を有する。

また、画素回路は、ゲート電極が走査線Ｇ２（ｉ）と電気的に接続され、第１の電極が
信号線Ｓ（ｊ）と電気的に接続され、スイッチＳＷ２として機能するトランジスタを有す
る。また、ゲート電極がスイッチＳＷ２として機能するトランジスタの第２の電極と電気
的に接続され、第１の電極が配線ＡＮＯと電気的に接続されるトランジスタＭを有する。
また、第１の電極がスイッチＳＷ２として機能するトランジスタの第２の電極と電気的に
接続され、第２の電極がトランジスタＭの第２の電極と電気的に接続される容量素子Ｃ２
を有する。また、第１の電極がトランジスタＭの第２の電極と電気的に接続され、第２の
電極が配線ＶＣＯＭ２と電気的に接続される第２の表示素子２３５ＥＬを有する。

《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトラ
ンジスタに用いることができる。

例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを用
いることができる。

ところで、例えば、アモルファスシリコンを半導体に用いるボトムゲート型のトランジ
スタの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製
造ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート
型の製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトランジスタの製造
ラインに容易に改造できる。

例えば、４族の元素を含む半導体を用いるトランジスタを利用することができる。具体
的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコ
ン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いた
トランジスタを用いることができる。

なお、半導体にポリシリコンを用いるトランジスタの作製に要する温度は、半導体に単
結晶シリコンを用いるトランジスタに比べて低い。

また、ポリシリコンを半導体に用いるトランジスタの電界効果移動度は、アモルファス
シリコンを半導体に用いるトランジスタに比べて高い。これにより、画素の開口率を向上
することができる。また、極めて高い精細度で設けられた画素と、ゲート駆動回路および
ソース駆動回路を同一の基板上に形成することができる。その結果、電子機器を構成する
部品数を低減することができる。

また、ポリシリコンを半導体に用いるトランジスタの信頼性は、アモルファスシリコン
を半導体に用いるトランジスタに比べて優れる。

例えば、酸化物半導体を用いるトランジスタを利用することができる。具体的には、イ
ンジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半
導体膜に用いることができる。

一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを
用いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体
膜に酸化物半導体を用いたトランジスタを用いることができる。

これにより、画素回路が画像信号を保持することができる時間を、アモルファスシリコ
ンを半導体膜に用いたトランジスタを利用する画素回路が保持することができる時間より
長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０
Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することが
できる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また
、駆動に伴う消費電力を低減することができる。

また、例えば、化合物半導体を用いるトランジスタを利用することができる。具体的に
は、ガリウムヒ素を含む半導体を半導体膜に用いることができる。

例えば、有機半導体を用いるトランジスタを利用することができる。具体的には、ポリ
アセン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。

《入力部２４０》
さまざまなヒューマンインターフェイス等を入力部２４０に用いることができる（図２
１（Ａ）参照）。

例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に
用いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いるこ
とができる。表示部２３０と表示部２３０に重なる領域を備えるタッチセンサを備える入
出力装置を、タッチパネルということができる。

例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー（
タップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。

例えば、演算装置２１０は、タッチパネルに接触する指の位置または軌跡等の情報を解
析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすること
ができる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定
の操作命令を、当該ジェスチャーを用いて供給できる。

一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タ
ッチパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給でき
る。

《検知部２５０》
検知部２５０は、周囲の状態を検知して情報Ｐ２を取得する機能を備える。

例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、
照度センサまたはＧＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号
受信回路等を、検知部２５０に用いることができる。

例えば、検知部２５０の照度センサが検知した周囲の明るさを、演算装置２１０が、所
定の照度と比較して十分に明るいと判断した場合、画像情報を第１の表示素子２３５ＬＣ
を使用して表示する。または、薄暗いと判断した場合、画像情報を第１の表示素子２３５
ＬＣおよび第２の表示素子２３５ＥＬを使用して表示する。または、暗いと判断した場合
、画像情報を第２の表示素子２３５ＥＬを使用して表示する。

具体的には、反射型の表示素子または／および自発光型の表示素子を用いて、周囲の明
るさに基づいて画像を表示する。例えば、液晶素子を反射型の表示素子に用いることがで
き、有機ＥＬ素子を自発光型の表示素子に用いることができる。

これにより、例えば、外光の強い環境において反射型の表示素子を用い、薄暗い環境に
おいて反射型の表示素子および自発光型の表示素子を用い、暗い環境において自発光型の
表示素子を用いて画像情報を表示することができる。その結果、視認性に優れた表示をす
ることができる新規な表示パネルを提供することができる。また、消費電力を低減するこ
とができる新規な表示パネルを提供することができる。また、利便性または信頼性に優れ
た新規な情報処理装置を提供することができる。

例えば、環境光の色度を検出する機能を備えるセンサを検知部２５０に用いることがで
きる。具体的には、ＣＣＤカメラ等を用いることができる。これにより、例えば、検知部
２５０が検出した環境光の色度に基づいて、ホワイトバランスの偏りを補うことができる
。

具体的には、以下の第１乃至第３のステップによってホワイトバランスの補正を行う。

第１のステップにおいて、環境光のホワイトバランスの偏りを検知する。

第２のステップにおいて、第１の表示素子を用いて環境光を反射して表示する画像に不
足する色の光の強さを予測する。

第３のステップにおいて、第１の表示素子を用いて環境光を反射し、第２の表示素子を
用いて不足する色の光を補うように光を射出して、画像を表示する。

これにより、ホワイトバランスが偏った環境光を第１の表示素子が反射する光と、第２
の表示素子が射出する光を用いて、ホワイトバランスの偏りが補正された表示をすること
ができる。その結果、消費電力が低減された、またはホワイトバランスが整えられた画像
を表示することができる、利便性または信頼性に優れた新規な情報処理装置を提供するこ
とができる。

《通信部２９０》
通信部２９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能
を備える。

《プログラム》
図２３および図２４を参照しながら、本発明の一態様を、本発明の一態様のプログラム
を用いて説明する。

図２３（Ａ）は、本発明の一態様のプログラムの主の処理を説明するフローチャートで
あり、図２３（Ｂ）は、割り込み処理を説明するフローチャートである。

図２４は、表示部２３０に画像情報を表示する方法を説明する模式図である。

本発明の一態様のプログラムは、下記のステップを有するプログラムである（図２３（
Ａ）参照）。

第１のステップにおいて、設定を初期化する（図２３（Ａ）（Ｓ１）参照）。

一例を挙げれば、所定の画像情報と第２のモードを初期設定に用いることができる。

例えば、静止画像を所定の画像情報に用いることができる。または、選択信号を３０Ｈ
ｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給するモードを
第２のモードに用いることができる。例えば、情報処理装置に時刻を秒単位で表示する場
合は、１Ｈｚの頻度で選択信号を供給するモードを第２のモードに用いることができる。
または、情報処理装置に時刻を分単位で表示する場合は、一分に一回の頻度で供給するモ
ードを第２のモードに用いることができる。

第２のステップにおいて、割り込み処理を許可する（図２３（Ａ）（Ｓ２）参照）。な
お、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うこと
ができる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結
果を主の処理に反映することができる。

なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処
理から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラム
を起動した後に常に割り込み処理をさせることができる。

第３のステップにおいて、第１のステップまたは割り込み処理において選択された、所
定のモードで画像情報を表示する（図２３（Ａ）（Ｓ３）参照）。

一例を挙げれば、初期設定に基づいて、第２のモードで所定の画像情報を表示する。

具体的には、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻
度で一の走査線に選択信号を供給するモードを用いて、所定の画像情報を表示する。

例えば、時刻Ｔ１に選択信号を供給し、表示部２３０に第１の画像情報ＰＩＣ１を表示
する（図２４参照）。また、例えば１秒後の時刻Ｔ２に選択信号を供給し所定の画像情報
を表示する。

または、割り込み処理において所定のイベントが供給されない場合において、第２のモ
ードで一の画像情報を表示する。

例えば、時刻Ｔ５に選択信号を供給し、表示部２３０に第４の画像情報ＰＩＣ４を表示
する。また、例えば１秒後の時刻Ｔ６に選択信号を供給し同一の画像情報を表示する。な
お、時刻Ｔ５から時刻Ｔ６までの期間は、時刻Ｔ１から時刻Ｔ２までの期間と同じにする
ことができる。

一例を挙げれば、割り込み処理において、所定のイベントが供給された場合、第１のモ
ードで所定の画像情報を表示する。

具体的には、割り込み処理において、「ページめくり命令」と関連付けられたイベント
が供給された場合、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信
号を供給するモードを用いて、表示されている一の画像情報から他の画像情報に表示を切
り替える。

または、割り込み処理において、「スクロール命令」と関連付けられたイベントが供給
された場合、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供
給するモードを用いて、表示されていた第１の画像情報ＰＩＣ１の一部およびそれに連続
する部分を含む第２の画像情報ＰＩＣ２を表示する。

これにより、例えば「ページめくり命令」に伴って画像が徐々に切り替わる動画像を滑
らかに表示することができる。または、「スクロール命令」に伴って画像が徐々に移動す
る動画像を滑らかに表示することができる。

具体的には、「スクロール命令」と関連付けられたイベントが供給された後の時刻Ｔ３
に選択信号を供給し、表示位置等が変更された第２の画像情報ＰＩＣ２を表示する（図２
４参照）。また、時刻Ｔ４に選択信号を供給し、さらに表示位置等が変更された第３の画
像情報ＰＩＣ３を表示する。なお、時刻Ｔ２から時刻Ｔ３までの期間、時刻Ｔ３から時刻
Ｔ４までの期間および時刻Ｔ４から時刻Ｔ５までの期間は、時刻Ｔ１から時刻Ｔ２までの
期間より短い。

第４のステップにおいて、終了命令が供給された場合は第５のステップに進み、終了命
令が供給されなかった場合は第３のステップに進むように選択する（図２３（Ａ）（Ｓ４
）参照）。

なお、例えば、割り込み処理において、終了命令を供給することができる。

第５のステップにおいて、終了する（図２３（Ａ）（Ｓ５）参照）。

割り込み処理は以下の第６のステップ乃至第９のステップを備える（図２３（Ｂ）参照
）。

第６のステップにおいて、所定の期間の間に所定のイベントが供給された場合は、第７
のステップに進み、所定のイベントが供給されなかった場合は、第８のステップに進む（
図２３（Ｂ）（Ｓ６）参照）。

例えば、０．５秒未満好ましくは０．１秒未満を所定の期間とすることができる。

また、例えば終了命令を関連付けたイベントを所定のイベントに含めることができる。

第７のステップにおいて、第１のモードを選択する（図２３（Ｂ）（Ｓ７）参照）。

第８のステップにおいて、第２のモードを選択する（図２３（Ｂ）（Ｓ８）参照）。

第９のステップにおいて、割り込み処理から復帰する（図２３（Ｂ）（Ｓ９）参照）。

《所定のイベント》
様々な命令に様々なイベントを関連付けることができる。

例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめ
くり命令」、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続
する他の部分を表示する「スクロール命令」などがある。

例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ
」等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラ
ッグ」または「スワイプ」等のイベントを用いることができる。

例えば、ポインタを用いて指し示すスライドバーの位置、スワイプの速度、ドラッグの
速度等を、さまざまな命令のパラメーターとすることができる。

具体的には、「ページめくり命令」を実行する際に用いるページをめくる速度などを決
定する引数や、「スクロール命令」を実行する際に用いる表示位置を移動する速度などを
決定する引数を与えることができる。

また、例えば、ページをめくる速度または／およびスクロール速度に応じて、表示の明
るさ、コントラストまたは色味を変化してもよい。

具体的には、ページをめくる速度または／およびスクロール速度が所定の速度より速い
場合に、速度と同期して表示の明るさが暗くなるように表示してもよい。

または、ページをめくる速度または／およびスクロール速度が所定の速度より速い場合
に、速度と同期してコントラストが低下するように表示してもよい。

例えば、表示されている画像を目で追いかけ難い速度を、所定の速度に用いることがで
きる。

また、画像情報に含まれる明るい階調の領域を暗い階調に近づけてコントラストを低下
する方法を用いることができる。

また、画像情報に含まれる暗い階調の領域を明るい階調に近づけてコントラストを低下
する方法を用いることができる。

具体的には、ページをめくる速度または／およびスクロール速度が所定の速度より速い
場合に、速度と同期して黄色味が強くなるように表示してもよい。または、速度と同期し
て青みが弱くなるように表示してもよい。

ところで、検知部２５０を用いて情報処理装置の使用環境を検知して、検知された情報
に基づいて、画像情報を生成してもよい。例えば、環境の明るさ等を検知して、画像情報
の背景に使用者の嗜好に合わせた色を用いることができる。

これにより、情報処理装置２００を使用する使用者に好適な環境を提供することができ
る。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

（実施の形態８）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き
込み回数にも制限が無い半導体装置（記憶装置）、およびそれを含むＣＰＵについて説明
する。本実施の形態で説明するＣＰＵは、例えば、実施の形態６で説明する情報処理装置
に用いる事が出来る。

＜記憶装置＞
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が
無い半導体装置（記憶装置）の一例を図２５に示す。なお、図２５（Ｂ）は図２５（Ａ）
を回路図で表したものである。

図２５（Ａ）及び（Ｂ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ
３２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を
有している。

第１の半導体材料と第２の半導体材料は異なるエネルギーギャップを持つ材料とするこ
とが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（
歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素
、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、
第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単
結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導
体を用いたトランジスタは、オフ電流が低い。

トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトラ
ンジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることに
より長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必
要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすること
が可能となるため、消費電力を十分に低減することができる。

図２５（Ｂ）において、第１の配線３００１はトランジスタ３２００のソース電極と電
気的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に
接続されている。また、第３の配線３００３はトランジスタ３３００のソース電極または
ドレイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００の
ゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、お
よびトランジスタ３３００のソース電極またはドレイン電極の他方は、容量素子３４００
の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方
と電気的に接続されている。

図２５（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持
可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能で
ある。

情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、ト
ランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とす
る。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、お
よび容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲート電極には
、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電
荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものと
する。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電
位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００の
ゲート電極に与えられた電荷が保持される（保持）。

トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲート
電極の電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を
与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジ
スタ３２００のゲート電極に保持された電荷量に応じて、第２の配線３００２は異なる電
位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２０
０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿
Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見
かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは
、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位を
いうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間
の電位Ｖ０とすることにより、トランジスタ３２００のゲート電極に与えられた電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「
オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の
電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままで
ある。このため、第２の配線３００２の電位を判別することで、保持されている情報を読
み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読
み出せることが必要になる。例えば、情報を読み出さないメモリセルにおいては、ゲート
電極に与えられている電位にかかわらずトランジスタ３２００が「オフ状態」となるよう
な電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えることで所望の
メモリセルの情報のみを読み出せる構成とすればよい。

図２５（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図２５（
Ａ）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作
が可能である。

次に、図２５（Ｃ）に示す半導体装置の情報の読み出しについて説明する。トランジス
タ３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００
とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結
果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量
素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって
、異なる値をとる。

例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第
３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３
の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ
×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセルの状態として、容量素子
３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位
Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ
＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ
×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこ
とができる。

この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用され
たトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトラ
ンジスタを駆動回路上に積層して設ける構成とすればよい。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電
流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持す
ることが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ
動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することがで
きる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）で
あっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、
素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲー
トへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため
、ゲート絶縁膜の劣化といった問題が生じない。すなわち、本実施の形態に示す半導体装
置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼
性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書
き込みが行われるため、高速な動作も容易に実現しうる。

なお、上記の記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ
Ｕｎｉｔ）の他に、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カ
スタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬ
ＳＩ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。

＜ＣＰＵ＞
以下で、上記の記憶装置を含むＣＰＵについて説明する。

図２６は、上記の記憶装置を含むＣＰＵの一例の構成を示すブロック図である。

図２６に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅ
ｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラ
クションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントロー
ラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース
１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェ
ース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基
板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、
別チップに設けてもよい。もちろん、図２６に示すＣＰＵは、その構成を簡略化して示し
た一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば
、図２６に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み
、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回
路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビ
ットなどとすることができる。

バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクショ
ンデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、イン
タラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントロー
ラ１１９５に入力される。

ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロ
ーラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種
制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御す
るための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のア
ドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう
。

また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１
９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及び
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成す
る内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。

図２６に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。

図２６に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１から
の指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１
１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容
量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持
が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われ
る。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換
えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができ
る。

図２７は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である
。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記
憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理
素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回
路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と
、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダ
クタなどのその他の素子をさらに有していても良い。

ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２０
０への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには
接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成と
する。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成と
する。

スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用
いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）
のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の
端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第
２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３
はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２
の端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状
態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとド
レインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソース
とドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力さ
れる制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、
トランジスタ１２１４のオン状態またはオフ状態）が選択される。

トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極の
うちの一方、及びトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＮ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接
続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの
他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＮ１とする。容量素子１２０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０
８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。

なお、容量素子１２０７及び容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。

トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力さ
れる。スイッチ１２０３及びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤ
によって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のス
イッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第
２の端子の間は非導通状態となる。

トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデー
タに対応する信号が入力される。図２７では、回路１２０１から出力された信号が、トラ
ンジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３
の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は
、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介
して回路１２０１に入力される。

なお、図２７では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースと
ドレインの他方）から出力される信号は、論理素子１２０６及び回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。

また、図２７において、記憶素子１２００に用いられるトランジスタのうち、トランジ
スタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１
９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層また
はシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素
子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるト
ランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以
外にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残り
のトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形
成されるトランジスタとすることもできる。

図２７における回路１２０１には、例えばフリップフロップ回路を用いることができる
。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用い
ることができる。

本実施の形態に示す半導体装置では、記憶素子１２００に電源電圧が供給されない間は
、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８
によって保持することができる。

また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい
。例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を
有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そ
のため、酸化物半導体膜にチャネルが形成されるトランジスタをトランジスタ１２０９と
して用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２
０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電
圧の供給が停止した間も記憶内容（データ）を保持することが可能である。

また、スイッチ１２０３及びスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。

また、回路１２０２において、容量素子１２０８によって保持された信号はトランジス
タ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再
開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態
（オン状態、またはオフ状態）に変換して、回路１２０２から読み出すことができる。そ
れ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信
号を正確に読み出すことが可能である。

このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなど
の記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐ
ことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復
帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、ま
たは複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力
を抑えることができる。

なお、本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記
憶素子１２００は、ＤＳＰ、カスタムＬＳＩ、ＰＬＤ等のＬＳＩ、ＲＦデバイスにも応用
可能である。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。

（実施の形態９）
本実施の形態では、本発明の一態様の表示パネルを有する表示モジュール及び電子機器
について、図２８を用いて説明を行う。

図２８（Ａ）乃至図２８（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐
体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５０
０５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（
力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質
、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、にお
い又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することが
できる。

図２８（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図２８（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図２８（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２
、イヤホン５０１３、等を有することができる。図２８（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部５０１１、等を有することができる。図２８（Ｅ）は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シ
ャッターボタン５０１５、受像部５０１６、等を有することができる。図２８（Ｆ）は携
帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１
、等を有することができる。図２８（Ｇ）は持ち運び型テレビ受像器であり、上述したも
のの他に、信号の送受信が可能な充電器５０１７、等を有することができる。

図２８（Ａ）乃至図２８（Ｇ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコ
ンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は
受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に
表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器におい
ては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報
を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な
画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器におい
ては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補
正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影し
た画像を表示部に表示する機能、等を有することができる。なお、図２８（Ａ）乃至図２
８（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を
有することができる。

図２８（Ｈ）は、スマートウオッチであり、筐体７３０２、表示パネル７３０４、操作
ボタン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を
有する。

ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示
領域を有している。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい
。表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を
表示することができる。

なお、図２８（Ｈ）に示すスマートウオッチは、様々な機能を有することができる。例
えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチ
パネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プロ
グラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコン
ピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受
信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表
示する機能、等を有することができる。

また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角
速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、
電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含む
もの）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子
をその表示パネル７３０４に用いることにより作製することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。

例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている
場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている
場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとす
る。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定され
ず、図または文章に示された接続関係以外のものも、図または文章に記載されているもの
とする。

ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合で
あり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容
量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さず
に、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されること
が可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、ス
イッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流す
か流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択
して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘ
とＹとが直接的に接続されている場合を含むものとする。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可
能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号
変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（
電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など
）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来
る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生
成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能で
ある。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信
号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、Ｘと
Ｙとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、Ｘと
Ｙとが電気的に接続されている場合とを含むものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹ
とが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟ん
で接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹと
の間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されてい
る場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）
とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明
示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場
合と同様な内容が、本明細書等に開示されているものとする。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は
介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、
Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソー
ス（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直
接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接
的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表
現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第
２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は
第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的
に接続されている。」と表現することができる。または、「トランジスタのソース（又は
第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子
など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、ト
ランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されてい
る」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子
など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラ
ンジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子な
ど）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同
様な表現方法を用いて、回路構成における接続の順序について規定することにより、トラ
ンジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区
別して、技術的範囲を決定することができる。

または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など
）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路
は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、ト
ランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子
など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジ
スタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３
の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トラン
ジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を
介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず
、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイ
ン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと
電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表
現することができる。または、「トランジスタのソース（又は第１の端子など）は、少な
くとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電
気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタ
のソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）へ
の電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第
３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パス
は、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイ
ン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的
パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構
成における接続経路について規定することにより、トランジスタのソース（又は第１の端
子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定するこ
とができる。

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、
Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜
、層、など）であるとする。

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されて
いる場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合も
ある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及
び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における
電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている
場合も、その範疇に含める。

ＡＦ１ 配向膜
ＡＦ２ 配向膜
ＡＮＯ 配線
Ｃ１ 容量素子
Ｃ２ 容量素子
ＣＦ１ 着色膜
ＣＳＣＯＭ 配線
ＤＡＴＡ＿ＥＬ 配線
ＤＡＴＡ＿ＬＣ 配線
Ｇ 走査線
Ｇ１ 走査線
Ｇ２ 走査線
Ｇ３ 走査線
ＧＤ 駆動回路
ＧＤＡ 駆動回路
ＧＤＢ 駆動回路
ＧＳＰ＿ＥＬ 配線
ＧＳＰ＿ＬＣ 配線
ＫＢ１ 構造体
Ｍ トランジスタ
Ｍ１ トランジスタ
Ｍ２ トランジスタ
ＭＢ トランジスタ
ＭＤ トランジスタ
ＭＤＢ トランジスタ
ＭＬ１ 配線
ＭＬ２ 配線
Ｎ１ ノード
Ｎ２ ノード
Ｐ１ 位置情報
Ｐ２ 情報
ＰＩＣ１ 画像情報
ＰＩＣ２ 画像情報
ＰＩＣ３ 画像情報
ＰＩＣ４ 画像情報
ＰＴ１ 期間
ＰＴ２ 期間
ＳＡＭＰ＿ＥＬ サンプリング制御回路
ＳＡＭＰ＿ＬＣ サンプリング制御回路
ＳＤ 駆動回路
ＳＤ＿ＥＬ 駆動回路
ＳＤ＿ＬＣ 駆動回路
ＳＷ１ スイッチ
ＳＷ１Ｂ スイッチ
ＳＷ２ スイッチ
ＳＷ３ スイッチ
Ｔ１ 時刻
Ｔ２ 時刻
Ｔ３ 時刻
Ｔ４ 時刻
Ｔ５ 時刻
Ｔ６ 時刻
Ｖ 画像情報
Ｖ０ 電位
Ｖ１ 電位
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 配線
ＶＤＤ 電源電位
１００ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｃ 酸化物半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
２００ 情報処理装置
２１０ 演算装置
２１１ 演算部
２１２ 記憶部
２１４ 伝送路
２１５ 入出力インターフェース
２２０ 入出力装置
２３０ 表示部
２３０Ｂ 表示部
２３１ 表示領域
２３２ 画素
２３５ＥＬ 表示素子
２３５ＬＣ 表示素子
２４０ 入力部
２５０ 検知部
２９０ 通信部
５０１Ａ 絶縁膜
５０１Ｃ 絶縁膜
５０４ 導電膜
５０５ 接合層
５０６ 絶縁膜
５０８ 半導体膜
５０８Ａ 領域
５０８Ｂ 領域
５０８Ｃ 領域
５１０ 基板
５１０Ｗ 剥離層
５１１Ｂ 導電膜
５１１Ｃ 導電膜
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１６ 絶縁膜
５１８ 絶縁膜
５１９Ｂ 端子
５１９Ｃ 端子
５２０ 機能層
５２１ 絶縁膜
５２４ 導電膜
５２８ 絶縁膜
５３０ 画素回路
５５０ 表示素子
５５１ 電極
５５２ 電極
５５３ 層
５７０ 基板
５７１ 電極
５９１ 接続部
５９１Ａ 接続部
５９１Ｂ 接続部
５９１Ｃ 接続部
５９２ 接続部
５９３ 接続部
５９３Ｂ 接続部
５９３Ｃ 接続部
７００ 表示パネル
７００Ａ 表示パネル
７００Ｂ 表示パネル
７０２ 画素
７０５ 封止材
７３０ 画素回路
７５０ 表示素子
７５１ 第１の電極
７５１Ａ 電極
７５１Ｈ 開口部
７５２ 第２の電極
７５３ 層
７７０ 基板
７７０Ｐ 機能膜
７７１ 絶縁膜
８００ 入出力装置
８０１ 上部カバー
８０２ 下部カバー
８０３ ＦＰＣ
８０４ タッチセンサ
８０５ ＦＰＣ
８０６ 表示パネル
８０９ フレーム
８１０ 駆動回路
８１１ バッテリ
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
７３０２ 筐体
７３０４ 表示パネル
７３０５ アイコン
７３０６ アイコン
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金

Claims (1)

1. 第１の信号線駆動回路と、第２の信号線駆動回路と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、信号線と、第１の走査線と、第２の走査線と、第１の表示素子と、第２の表示素子と、を有し、
   前記第１の信号線駆動回路は、前記第１のトランジスタを介して、前記信号線と電気的に接続され、
   前記第２の信号線駆動回路は、前記第２のトランジスタを介して、前記信号線と電気的に接続され、
   前記信号線は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第３のトランジスタのソースまたはドレインの他方は、前記第１の表示素子と電気的に接続され、
   前記第１の走査線は、前記第３のトランジスタのゲートに電気的に接続され、
   前記信号線は、前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第４のトランジスタのソースまたはドレインの他方は、前記第５のトランジスタのゲートに電気的に接続され、
   前記第２の走査線は、前記第４のトランジスタのゲートに電気的に接続され、
   前記第５のトランジスタのソースまたはドレインの一方は、前記第２の表示素子に電気的に接続される、表示パネル。

Images