JP7307285B2 - Ｇｉｓ基盤スペイシャルウェハマップ生成方法、これを利用したウェハテスト結果提供方法 - Google Patents

Ｇｉｓ基盤スペイシャルウェハマップ生成方法、これを利用したウェハテスト結果提供方法 Download PDF

Info

Publication number
JP7307285B2
JP7307285B2 JP2022560335A JP2022560335A JP7307285B2 JP 7307285 B2 JP7307285 B2 JP 7307285B2 JP 2022560335 A JP2022560335 A JP 2022560335A JP 2022560335 A JP2022560335 A JP 2022560335A JP 7307285 B2 JP7307285 B2 JP 7307285B2
Authority
JP
Japan
Prior art keywords
wafer
generating
gis
chip
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022560335A
Other languages
English (en)
Other versions
JP2023512335A (ja
Inventor
ヨン キム、ブ
ホン イ、サン
グク イム、ワン
ファン パク、ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aphrosys Co ltd
Original Assignee
Aphrosys Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aphrosys Co ltd filed Critical Aphrosys Co ltd
Publication of JP2023512335A publication Critical patent/JP2023512335A/ja
Application granted granted Critical
Publication of JP7307285B2 publication Critical patent/JP7307285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明はウェハマップ生成方法に関し、特にＧＩＳ（Ｇｅｏｇｒａｐｈｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｙｓｔｅｍ）技法を応用して半導体分野でチップの製造に利用されるウェハマップを生成する方法と、これを利用したウェハテスト結果提供方法およびシステムに関する。
公知の通り、ＣＰＵ、メモリ、ＬＥＤなどを製造する材料として半導体ウェハは複数の構成要素を含んでおり、このような構成要素としてはセル（Ｃｅｌｌ）、マット（Ｍａｔ）、バンク（Ｂａｎｋ）およびチップ（Ｃｈｉｐ）等がある。
しかし、現在までウェハをなす各構成要素間の相関関係を可視化できる方法は存在せず、これに伴い、構成要素に対してウェハマップを具現する必要性が台頭している。
特に、半導体技術が高度化するにつれて、素子設計技術および単位工程技術の開発とともに、工程管理の重要性が台頭している。半導体生産の歩留まりを向上させるためには、工程技術の革新を通じての不良の最小化作業が必須不可欠な要素となる。これに伴い、最適化された工程技術の開発および生産工程中に、ウェハ上に散在して発生する多様な欠陥を検出し、これを分析して製造場費の最適工程設定のための資料として使う一連の過程が要求されると言える。
また、ウェハ製造工程において各工程別にチップ単位テスト、セル単位テストがなされながら各チップを生成する段階、生成されたチップをパッケージング（Ｐａｃｋａｇｉｎｇ）する段階、これをモジュール化する段階など、各段階別にテストが進行されることになる。このようなテストを通じて、より正確なチップの使用有無を決定するためのセル単位テストに対する要求が多くなっている状況で、多様なテスト結果を可視化して不良（Ｆａｉｌ）を識別し、その原因を把握することによって、ウェハの歩留まりを向上させるための多様な分析方法が要求されている。
本出願に関連した先行技術文献としては、特許文献１：登録特許公報第１０－０２８８９０７号（公告日時：２００１．０６．０１）がある。
登録特許公報第１０－０２８８９０７号（公告日時：２００１．０６．０１）
本発明は前述した問題点を解決するために案出されたもので、本発明は半導体ウェハを構成する多様な構成要素に対する相関関係を定義できる方案を設け、ウェハ製造工程に対するテスト結果を分析できる方法およびシステムを提供することにその課題がある。
また、本発明はウェハを構成するセル、マット、バンク、チップおよびウェハを座標体系を適用した階層で具現してベクトル（Ｖｅｃｔｏｒ）基盤空間資料を利用したウェハマップを生成し、半導体生産工程別になされている多様なテスト結果を主題図階層で生成して、オーバーラップ（Ｏｖｅｒｌａｐ）を通じてのパターン分析、相関関係分析などのＧＩＳ分析技法を適用できるようにする方法およびシステムを提供することに他の課題がある。
前述した課題を解決するために、本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法は、（ａ）実半導体ウェハの横および縦の大きさに対応する環状レイヤを生成する段階、（ｂ）前記環状レイヤ上にエッジ（ｅｄｇｅ）領域を生成する段階、（ｃ）前記環状レイヤの中心点上に一つのチップの大きさを参照して一つの中心チップ（ｃｈｉｐ）を生成する段階、（ｄ）前記チップの大きさおよびチップ間の間隔を利用して、前記中心チップを基準として前記エッジ領域まで順次前記中心チップと同一大きさのチップを繰り返し生成する段階、（ｅ）生成されるチップがエッジ領域に到達すると、前記環状レイヤ上のすべてのチップを含むチップレイヤを生成する段階および、（ｆ）一つのチップに含まれる複数の構成要素に対するそれぞれのレイヤを生成して動的ウェハマップを生成する段階を含むことができる。
前記（ｂ）段階および（ｃ）段階の間に、（ｂ１）前記エッジ領域が設定された環状レイヤ上にフラットゾーン（ｆｌａｔ ｚｏｎｅ）を生成する段階をさらに含むことができる。
前記複数の構成要素は、一つのチップに含まれる複数のバンク（Ｂａｎｋ）、一つのバンクを複数個に分割するマット（Ｍａｔ）および一つのマットに含まれる複数のセル（Ｃｅｌｌ）であり得る。
前記（ｆ）段階は、（ｆ１）前記チップに含まれるカラム（Ｃｏｌｕｍｎ）およびロウ（Ｒｏｗ）方向のバンクの個数を基準としてバンクリストを生成する段階、（ｆ２）バンクの大きさおよび各バンク間の距離（Ｇａｐ）を基準としてバンクレイヤを生成する段階、（ｆ３）バンク別に指定されたバンクタイプ（ｔｙｐｅ）によるマットリストを生成する段階および、（ｆ４）マットの大きさおよび各マット間の距離を基準としてマットレイヤを生成する段階を含むことができる。
前記（ｆ４）段階以後、（ｆ５）一つのマット（Ｍａｔ）に含まれるダミーセル（Ｄｕｍｍｙ Ｃｅｌｌ）領域、メインセル（Ｍａｉｎ Ｃｅｌｌ）領域およびリダンダントセル（Ｒｅｄｕｎｄａｎｔ Ｃｅｌｌ）領域を定義する段階、（ｆ６）前記ダミーセル領域内、各セル間の間隔を基準として複数のダミーセルを生成する段階、（ｆ７）前記メインセル領域内、メインセルの個数および各メインセル間の間隔を基準として複数のメインセルを生成する段階、（ｆ８）前記リダンダントセル領域内、リダンダントセルの個数および各リダンダントセル間の間隔を基準として複数のリダンダントセルを生成する段階および、（ｆ９）前記ダミーセル領域、メインセル領域およびリダンダントセル領域をそれぞれ区分してセルレイヤを生成する段階を含むことができる。
また、前記のＧＩＳ基盤スペイシャルウェハマップ生成方法は、これを遂行するプログラムで具現されてコンピュータ読み取り可能な記録媒体に記録され得る。
また、前述した課題を解決するために、本発明の実施例にＧＩＳ基盤スペイシャルウェハマップを利用したウェハテスト結果提供方法であって、（ｇ）ウェハ単位、セル単位およびチップ単位のうちいずれか一つで進行されたウェハテストによる結果データが入力される段階、（ｈ）前記結果データに含まれた欠陥（Ｄｅｆｅｃｔ）またはフェイル（ｆａｉｌ）の位置座標を抽出する段階、（ｉ）前記位置座標を前記ウェハマップの座標体系に変換する段階および、（ｊ）前記ウェハマップに含まれる複数のレイヤのうち対応するいずれか一つに変換された座標体系による欠陥またはフェイルの位置座標を各レイヤ上のポイントにマッピングする段階を含むことができる。
前記座標体系は、前記ウェハマップのチップレイヤおよびセルレイヤそれぞれに個別的に定義されるＸ、Ｙインデックスで表現され得る。
前記（ｊ）段階以後、（ｋ）前記ウェハマップに含まれる複数のレイヤのうち二つ以上を重ねてグラフィックで表示することによって、複数のポイント間のパターン情報を分析して生産工程の問題点を導き出す段階を含むことができる。
また、前記のＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法は、これを遂行するプログラムで具現されてコンピュータ読み取り可能な記録媒体に記録され得る。
本発明の実施例によると、半導体ウェハをＧＩＳ（Ｇｅｏｇｒａｐｈｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｙｓｔｅｍ）技法を利用してマップで具現するものであって、ＧＩＳで使う座標体系を活用して実半導体ウェハの大きさと同一のマップを生成し、ウェハを構成している多様な構成要素の実際の大きさを反映して階層化することによって、各要素を空間情報化されたウェハマップを生成できる効果がある。
また、本発明は半導体ウェハ生産過程中に発生するセルテスト結果、チップテスト結果、欠陥検出結果を空間情報化し、ウェハマップとＧＩＳ分析技法を利用して不良に対するパターンおよび空間分析結果を可視化することによって、半導体ウェハの歩留まりを高める効果がある。
本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を示した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を示した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を示した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法で利用するウェハマップの構成要素を模式化した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法で利用するウェハマップの構成要素を模式化した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法で利用するウェハマップの構成要素を模式化した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法で利用するウェハマップの構成要素を模式化した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップを利用したウェハテスト結果提供方法を示した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法によって導き出されたウェハテスト結果を例示した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法によって導き出されたウェハテスト結果を例示した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法によって導き出されたウェハテスト結果を例示した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法によって導き出されたウェハテスト結果を例示した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法、これを利用したウェハテスト結果提供方法を具現するシステムの構造を示した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法、これを利用したウェハテスト結果提供方法を具現するシステムの構造を示した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法によって導き出されたウェハテスト結果を活用したデータを示した図面である。 本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法によって導き出されたウェハテスト結果を活用したデータを示した図面である。
本発明の利点および特徴、そしてそれらを達成する方法は、添付される図面と共に詳細に後述されている実施例を参照すると明確になる。しかし、本発明は以下で開示される実施例に制限されるものではなく互いに異なる多様な形態で具現され得、ただし本実施例は本発明の開示を完全なものとし、本発明が属する技術分野の通常の技術者に本発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範疇によって定義されるのみである。
本明細書で使われた用語は実施例を説明するためのものであり、本発明を制限しようとするものではない。本明細書で、単数型は文面で特に言及しない限り複数型も含む。明細書で使われる「含む（ｃｏｍｐｒｉｓｅｓ）」または「含む（ｃｏｍｐｒｉｓｉｎｇ）」は言及された構成要素の他に一つ以上の他の構成要素の存在または追加を排除しない。明細書全体に亘って同一の図面符号は同一の構成要素を指し示し、言及された構成要素のそれぞれおよび一つ以上のすべての組み合わせを含む。たとえ「第１」、「第２」等が多様な構成要素を叙述するために使われるが、これらの構成要素はこれらの用語によって制限されないことは言うまでもない。これらの用語は単に一つの構成要素を他の構成要素と区別するために使うものである。したがって、以下で言及される第１構成要素は本発明の技術的思想内で第２構成要素であってもよいことは言うまでもない。
また、他の定義がない限り、本明細書で使われるすべての用語は本発明が属する技術分野の通常の技術者に共通して理解され得る意味で使われ得る。また、一般的に使われる辞書に定義されている用語は、明白に特に定義されていない限り理想的にまたは過度に解釈されない。
空間的に相対的な用語である「下（ｂｅｌｏｗ）」、「下（ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」等は、図面に図示されている通り、一つの構成要素と他の構成要素との相関関係を容易に記述するために使われ得る。空間的に相対的な用語は図面に図示されている方向に加えて、使用時または動作時に構成要素の互いに異なる方向を含む用語と理解されるべきである。例えば、図面に図示されている構成要素をひっくり返す場合、他の構成要素の「下（ｂｅｌｏｗ）」または「下（ｂｅｎｅａｔｈ）」と記述された構成要素は、他の構成要素の「上（ａｂｏｖｅ）」に置かれ得る。したがって、例示的な用語である「下」は下と上の方向をすべて含むことができる。構成要素は他の方向にも配向され得、これに伴い、空間的に相対的な用語は配向によって解釈され得る。
以下の説明において、「ＧＩＳ基盤スペイシャルウェハマップ生成方法」、「ＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法」の用語は、説明の便宜上、それぞれ「ウェハマップ生成方法」、「ウェハテスト結果提供方法」に略式表記され得る。
以下、図面を参照して本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法、これを利用したウェハテスト結果提供方法を詳細に説明する。
図１～図３は本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を示した図面であり、図４～図７は本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法で利用するウェハマップの構成要素を模式化した図面である。
本発明の実施例に係るウェハマップ生成方法は、一般的に地形情報とともに施設物などを地図上に表示、作成、検索および分析などを遂行できるようにする地理情報システム（Ｇｅｏｇｒａｐｈｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｙｓｔｅｍ；ＧＩＳ）技法をウェハマップ生成に応用したもので、ＧＩＳで使う座標体系に基づいて半導体ウェハを構成する複数の構成要素であるチップ、バンク、マットなどの大きさを考慮して階層化することによって、各構成要素の空間情報を反映したウェハマップ（Ｗａｆｅｒ Ｍａｐ）を提供することを特徴とする。
このために、本発明の一実施例によると、ウェハマップを構成する基本単位であるセル（Ｃｅｌｌ）で構成されるマット（Ｍａｔ）を定義し、マット（Ｍａｔ）で構成されるバンク（Ｂａｎｋ）を定義し、バンク（Ｂａｎｋ）で構成されるチップ（Ｃｈｉｐ）の構造を定義する。
それぞれのチップ（Ｃｈｉｐ）は、ウェハ（Ｗａｆｅｒ）の中心点を基準として入力されたチップ（Ｃｈｉｐ）の大きさで隣り合ったチップ（ｃｈｉｐ）間の間隔を考慮して上下左右の方向に生成され得る。
このような方式で従来のウェハマップとは異なってチップ内部の構造を一つの構造体で表現することができ、これに基づいて各構成要素間の関係性を設定し、セル単位のテスト結果を表現できるウェハマップを構成することができる。
従来、半導体で使う単位はナノメートル（ｎａｎｏ ｍｅｔｅｒ）単位を使っており、これに伴い、本発明ではこれをメートル（ｍｅｔｅｒ）単位で換算して活用でき、中心点、各構成要素の大きさ、構成要素間の間隔の情報のみで各構成要素を定義して表現することができる。
特に、半導体設計の特性上、同一の形態のセル構造を有するマットが多く存在するため、すべてのマットに対する諸元を入力せず、マットタイプ（ｔｙｐｅ）で具現することによって、反復的な入力を防止できるようにする。また、マットで構成されたバンクを定義する時、単に各マップに対するタイプのみを指定して反復的な構造を表現するように構成することができる。また、同一の方式でバンクタイプを定義するように構成され得る。
これに伴い、本発明の実施例では、ウェハマップをｓｈａｐｅファイルのようなスペイシャルデータ（Ｓｐａｔｉａｌ Ｄａｔａ）で保存せず、入力された情報に基づいて動的に各構成要素に対するスペイシャルデータを生成し、レイヤ（Ｌａｙｅｒ）化してスペイシャルウェハマップ（Ｓｐａｔｉａｌ ＷａｆｅｒＭａｐ）を生成することができる。
したがって、実際のチップの設計諸元を活用してウェハおよびチップ構造を空間資料化して具現することができ、多様な半導体の設計諸元を流動的に反映できることになる。
以下の説明で各段階別実行主体は、別途の記載がなくても後述する図１３、図１４に示したシステムおよびこの構成要素であり、このようなシステムは公知のマイクロプロセッサによって実行可能でコンピュータによって読み取り可能なコンピュータプログラムで具現され得、読み取り書き込みが可能な記録媒体に記録され得る。
図１～図３は前述した技術的思想に基づいた本発明の実施例に係るウェハマップ生成方法を示した図面であり、図４～図７は本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法で利用するウェハマップの構成要素を模式化した図面である。
図１および図４を参照すると、実半導体ウェハの横および縦の大きさに対応する環状レイヤ１を生成する段階（Ｓ１００）、前記環状レイヤ１上にエッジ（ｅｄｇｅ）領域を生成する段階（Ｓ１１０）、前記環状レイヤ１の中心点上に一つのチップ３の大きさを参照して一つの中心チップ（ｃｈｉｐ）を生成する段階（Ｓ１２０）、前記チップ３の大きさおよびチップ３間の間隔を利用して、前記中心チップを基準として前記エッジ領域まで順次前記中心チップと同一大きさのチップ３を繰り返し生成する段階（Ｓ１３０）、生成されるチップ３がエッジ領域に到達すると、前記環状レイヤ１上のすべてのチップを含むチップレイヤを生成する段階（Ｓ１４０）および一つのチップに含まれる複数の構成要素に対するそれぞれのレイヤを生成して動的ウェハマップを生成する段階（Ｓ１５０）で具現され得る。
まず、実半導体ウェハの横および縦の大きさに対応する環状レイヤ１を生成する段階（Ｓ１００）として、ウェハマップのベースとなるレイヤを生成する手続きである。本段階では、ウェハマップを具現しようとする実半導体ウェハの横および縦の大きさの入力を受けて、これに対応する環状レイヤ１を生成することができる。
一例として、ウェハの大きさはシステム上で「Ｗｉｄｔｈ＝３００００００００；」、「Ｈｅｉｇｈｔ＝３０００００００００；」の変数形式で定義され得る。
次に、環状レイヤ１上にエッジ（ｅｄｇｅ）領域を生成する段階（Ｓ１１０）はウェハのエッジ領域（Ｅｄｇｅ）領域に対する演算値の入力を受けて前述した環状レイヤに反映する段階であり、エッジ領域の半径はウェハの半径からエッジデータを入力値を差し引くことによって算出することができる。
エッジ領域の演算値は、「Ｅｄｇｅ＝３００００００；」の形式で定義され得る。
また、図示されてはいないが、Ｓ１１０段階以後、エッジ領域が設定された環状レイヤ１上にフラットゾーン（ｆｌａｔ ｚｏｎｅ）を生成する段階がさらに追加され得る。このようなフラットゾーンはウェハの上下方向および前後面の方向を識別するために生成されるもので、工程により、ノッチ（ｎｏｔｃｈ）等で代替されてもよい。
フラットゾーンの位置は、「Ｆｌａｔｚｏｎｅ＝ＦｌａｔｚｏｎｅＴｙｐｅ．ＢＯＴＴＯＭ；」の形式で定義され得る。
次に、環状レイヤ１の中心点上に一つのチップ３の大きさを参照して一つの中心チップ（ｃｈｉｐ）を生成する段階（Ｓ１２０）では生成された環状レイヤ１の中心点を探し、その中心点を基準として一つの中心チップ（Ｃｈｉｐ）を生成することができる。この時、チップ３は多角形（ｐｏｌｙｇｏｎ）の形態であり得、実際のウェハに形成されるチップ３一つの大きさを入力して中心点に代入して生成することができる。
中心点でのチップを生成する基準を示す変数は、「ＢａｓｅＬｉｎｅＸ＝ＢａｓｅＬｉｎｅＴｙｐｅ．ＣＨＩＰ」、「ＢａｓｅＬｉｎｅＹ＝ＢａｓｅＬｉｎｅＴｙｐｅ．ＳＣＲＩＢＥ」の形式で定義され得、後述する残りの領域上のチップ３を生成するのに基準点として参照され得る。
次に、チップ３の大きさおよびチップ３間の間隔を利用して、中心チップを基準としてエッジ領域まで順次前記中心チップと同一大きさのチップ３を繰り返し生成する段階（Ｓ１３０）として、Ｓ１２０段階で生成した中心チップを基準としてチップ３の大きさおよび間隔を利用して、中心チップを囲む形態で環状レイヤ１の全体領域に同一のチップ３を生成することになる。すなわち、前述した中心チップを基準として上下左右方向に移動しながら、同一大きさのチップを入力されたチップ３間の間隔を反映することによって順次生成していくことになる。
この時、チップ３間の間隔は、「Ｓｃｒｉｂｅ．Ｘ＝７０００；」、「Ｓｃｒｉｂｅ．Ｙ＝７０００」の形式で定義され得、現在位置（中心チップまたは隣り合った生成されたチップ）から移動する距離は、「Ｓｈｉｆｔ．Ｘ＝０；」、「Ｓｈｉｆｔ．Ｙ＝０；」の初期値を有する変数で設定され得、チップの移動距離によりその値は加算され得る。
また、チップ３のＸ、Ｙ軸の増減方向は、「Ｄｉｒｅｃｔ＝ＬＥＦＴＢＯＴＴＯＭ＿ＨＯＲＩＺＯＮＴＡＬＸ＿ＶＥＲＴＩＣＡＬＹ；」の変数で設定され得る。
次に、生成されるチップ３がエッジ領域に到達すると、環状レイヤ１上のすべてのチップを含むチップレイヤを生成する段階（Ｓ１４０）では、前記のＳ１３０段階の繰り返し進行によって生成されるチップ３がウェハの中心点から終端、すなわちエッジ領域まで到達して交差（ｉｎｔｅｒｓｅｃｔ）の発生有無を判断し、エッジ領域内の残った空間の大きさによって新しいチップの生成の有無を決定し、エッジ領域を含んで全体の環状レイヤ１上のすべてのチップに対するリストを生成してチップレイヤ（Ｃｈｉｐ ｌａｙｅｒ）を生成する。
以後、一つのチップ３に含まれる複数の構成要素に対するそれぞれのレイヤを生成して動的ウェハマップを生成する段階（Ｓ１５０）として、後述するバンク、マットおよびセルに対するレイヤを生成する手続きを進行することになる。
図２および図５を参照すると、本発明の実施例に係るバンク（Ｂａｎｋ；５）およびマット（Ｍａｔ）生成方法を示したもので、チップ３に含まれるカラム（Ｃｏｌｕｍｎ）およびロウ（Ｒｏｗ）方向のバンク５の個数を基準としてバンクリストを生成する段階（Ｓ１４１）、バンク５の大きさおよび各バンク５間の距離（Ｇａｐ）を基準としてバンクレイヤを生成する段階（Ｓ１４２）、バンク別に指定されたバンクタイプ（ｔｙｐｅ）によるマットリストを生成する段階（Ｓ１４３）およびマット７の大きさおよび各マット７間の距離を基準としてマットレイヤを生成する段階（Ｓ１４４）を含むことができる。
チップ３に含まれるカラム（Ｃｏｌｕｍｎ）およびロウ（Ｒｏｗ）方向のバンク５の個数を基準としてバンクリストを生成する段階（Ｓ１４１）は、一つのチップ３に対してこれに含まれるバンク５に対するリストを生成する段階である。一つのウェハに生成されるすべてのチップ３は一部のエッジ領域を除いてすべて同一の形態であるため、一つのチップ３に対するバンク５の形態のみを利用してすべてのチップ３に対するバンク５を生成することになり、このためのデータとして一つのチップ３内にカラムおよびロウ方向にバンク５の数に応じてバンクリストを生成することになる。
一例として、一つのチップ３に対する大きさは「Ｗｉｄｔｈ＝５５７７０００；」、「Ｈｅｉｇｈｔ＝４００００００；」であり得、バンク５の数は「Ｃｏｌ＝６；」、「Ｒｏｗ＝６；」の形式で定義され得る。
次に、バンク５の大きさおよび各バンク５間の距離（Ｇａｐ）を基準としてバンクレイヤを生成する段階（Ｓ１４２）では、前記のバンクリストを参照して一つのチップ３内に含まれる複数のバンク５を生成することによってバンクレイヤ（Ｂａｎｋ ｌａｙｅｒ）を生成することになる。バンクリストには一つのチップ３に形成されるカラムおよびロウ方向のバンク５数を定義しており、一つのバンク５に対する大きさおよびバンク５間の間隔を入力して一つのチップ３に対するバンク５を生成し、これに基づいて全体のバンク５に対するバンクレイヤを生成することができる。
バンク５の大きさは、「Ｗｉｄｔｈ＝７７０００；」、「Ｈｅｉｇｈｔ＝４００００；」の変数で定義され得、バンク５間の間隔は、「ＳｅｔＧａｐＸ（５００００）；」、「ＳｅｔＧａｐＹ（５００００）；」の変数で定義され得る。
次に、バンク５別に指定されたバンクタイプ（ｔｙｐｅ）によるマットリストを生成する段階（Ｓ１４３）では、バンクレイヤの生成段階で各バンク５別に指定されたバンクタイプによるマット（Ｍａｔ；７）のリストを生成することができる。
次に、マットの大きさおよび各マット間の距離を基準としてマットレイヤを生成する段階（Ｓ１４４）を含むことができる。各バンク５には複数のマット７が形成されており、前記のマットリストを参照して各マット７の大きさおよびマット７間隔を入力して一つのバンク５に対するマット７を生成し、全体のマット７に対するマットレイヤを生成することができる。
マット７間の間隔は、「ＳｅｔＧａｐＸ（５００００）；」、「ＳｅｔＧａｐＹ（５００００）；」の変数で定義され得る。
図３、図６および図７を参照すると、本発明の実施例に係るセル（Ｃｅｌｌ；１１）生成方法を示したもので、一つのマット（Ｍａｔ；７）に含まれるダミーセル（Ｄｕｍｍｙ Ｃｅｌｌ；１７）領域、メインセル（Ｍａｉｎ Ｃｅｌｌ；１３）領域およびリダンダントセル（Ｒｅｄｕｎｄａｎｔ Ｃｅｌｌ；１５）領域を定義する段階（Ｓ１４５）、前記ダミーセル領域内、各ダミーセル１７間の間隔を基準として複数のダミーセル１７を生成する段階（Ｓ１４６）、前記メインセル１３領域内、メインセル１３の個数および各メインセル１３間の間隔を基準として複数のメインセル１３を生成する段階（Ｓ１４７）、前記リダンダントセル１５領域内、リダンダントセル１５の個数および各リダンダントセル１５間の間隔を基準として複数のリダンダントセル１５を生成する段階（Ｓ１４８）および、前記ダミーセル領域、メインセル領域およびリダンダントセル領域をそれぞれ区分してセルレイヤを生成する段階（Ｓ１４９）を含むことができる。
一つのマット７に含まれるダミーセル（Ｄｕｍｍｙ Ｃｅｌｌ）領域、メインセル（Ｍａｉｎ Ｃｅｌｌ）領域およびリダンダントセル（Ｒｅｄｕｎｄａｎｔ Ｃｅｌｌ）領域を定義する段階（Ｓ１４５）は、一つのセル１１に対して機能により区分される複数の下位セル１１としてダミーセル１７、半導体回路パターンが生成されるメインセル１３および不良発生によるメインセル１３の修理または代替するためのリダンダントセル１５を区分してその領域を定義する段階である。
この時、メインセル１３およびリダンダントセル１５の大きさは、マットの大きさからダミーセル１３の大きさを差し引いて算出することができる。
次に、ダミーセル領域内、各セル１１間の間隔を基準として複数のダミーセルを生成する段階（Ｓ１４６）は、Ｓ１４５段階で定義した各下位セル１１別に順次セル１７を生成する段階として、二重ダミーセル領域上にセル間の間隔を利用してダミーセル１７を生成する段階である。
ここで、セル間の間隔は「Ｇａｐ．Ｘ＝２０；」、「Ｇａｐ．Ｙ＝２０；」で定義することができる。また、ダミーセルの大きさは、「ＤｕｍｍｙＳｉｚｅ．Ｌｅｆｔ＝２０００；」、「ＤｕｍｍｙＳｉｚｅ．Ｒｉｇｈｔ＝２０００；」、「ＤｕｍｍｙＳｉｚｅ．Ｂｏｔｔｏｍ＝２０００；」、「ＤｕｍｍｙＳｉｚｅ．Ｔｏｐ＝２０００；」と定義することができ、ダミーセルの数は「Ｄｕｍｍｙ．Ｌｅｆｔ＝５；」、「ＤｕｍｍｙＲｉｇｈｔ＝５；」、「Ｄｕｍｍｙ．Ｂｏｔｔｏｍ＝５；」、「Ｄｕｍｍｙ．Ｔｏｐ＝２０００；」と定義することができる。
次に、メインセル領域内、メインセル１３の個数および各メインセル１３間の間隔を基準として複数のメインセル１３を生成する段階（Ｓ１４７）では、メインセル１３領域内に上下左右方向にメインセル１３の個数だけセル間の間隔（Ｇａｐ）を利用してメインセル１３を生成することができる。
ここで、メインセル１３の個数は、「Ｃｅｌｌ．Ｘ＝７６８；」、「Ｃｅｌｌ．Ｙ＝５１２」と定義され得る。
次に、リダンダントセル領域内、リダンダントセル１５の個数および各リドンドントゥセル１５間の間隔を基準として複数のリダンダントセル１５を生成する段階（Ｓ１４８）は、リダンダントセル領域内に上下左右方向にリダンダントセル１５の個数だけセル間の間隔を利用してリダンダントセル１５を生成することができる。
ここで、リダンダントセル１５の個数は、「Ｒｅｄｕｎｄｕｎｃｙ．Ｌｅｆｔ＝１０；」、「Ｒｅｄｕｎｄｕｎｃｙ．Ｒｉｇｈｔ＝１０；」、「Ｒｅｄｕｎｄｕｎｃｙ．Ｂｏｔｔｏｍ＝１０；」、「Ｒｅｄｕｎｄｕｎｃｙ．Ｔｏｐ＝１０；」と定義され得る。
特に、前述したＳ１４７段階およびＳ１４８段階はその順序が変更され得る。
次に、ダミーセル領域、メインセル領域およびリダンダントセル領域をそれぞれ区分してセルレイヤを生成する段階（Ｓ１４９）として、各領域上に生成されたセルの種類によって、これに対するダミーセルレイヤ、メインセルレイヤおよびリダンダントセルレイヤを区分してセルレイヤを生成でき、以後前述した前段階で生成されたレイヤを取りまとめてウェハマップを表現することができる。
以下、図面を参照して前述した手続きを経て生成したウェハマップを活用したウェハテスト結果を提供する方法を詳細に説明する。
図８は本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップを利用したウェハテスト結果提供方法を示した図面であり、図９～図１２は本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法によって導き出されたウェハテスト結果を例示した図面である。
図８と、図９～図１１を参照すると、本発明の実施例に係るウェハマップを利用したウェハテスト結果提供方法は、ウェハ（ｌａｙ）単位、セル１１単位およびチップ３単位のうちいずれか一つで進行されたウェハテストによる結果データが入力される段階（Ｓ２００）、結果データに含まれた欠陥（Ｄｅｆｅｃｔ）またはフェイル（ｆａｉｌ）の位置座標を抽出する段階（Ｓ２１０）、前記位置座標を前記ウェハマップの座標体系に変換する段階（Ｓ２２０）および、ウェハマップに含まれる複数のレイヤのうち対応するいずれか一つに変換された座標体系による欠陥（Ｄｅｆｅｃｔ）またはフェイル（ｆａｉｌ）の位置座標を各レイヤ（ｌａｙ）上のポイントにマッピングする段階（Ｓ２３０）を含むことができる。
ウェハ単位、セル単位およびチップ単位のうちいずれか一つで進行されたウェハテストによる結果データが入力される段階（Ｓ２００）は、多様なウェハテスト方法によって出力されたテスト結果データが入力される段階であって、ウェハ単位テストはウェハの表面にある欠陥（ｄｅｆｅｃｔ）を検出するためのテストを指し示し得、セル１１単位のテストはＷＦＢＭ（Ｗａｆｅｒ Ｆａｉｌ Ｂｉｔ Ｍａｐ）などのような一般的な（Ｎｏｒｍａｌ）テストを指し示し得る。また、チップ３単位のテストは半導体集積回路（ＩＣ）の動作に必要な個別素子の電気的直流電圧、電流特性要因を把握するためのＥＰＭ（Ｅｌｅｃｔｒｉｃａｌ Ｐａｒａｍｅｔｅｒ Ｍｏｎｉｔｏｒｉｎｇ） Ｔｅｓｔ、ウェハに一定温度の熱を加えた後、ＡＣ／ＤＣ電圧を加えて潜在的な不良要因を捜し出すＷＦＢＩ（Ｗａｆｅｒ Ｂｕｒｎ Ｉｎ） Ｔｅｓｔ、特定の温度で発生する不良を判別するために、高い温度あるいは低い温度で電気的信号を通じてウェハ上の各チップ３に異常の有無を確認するためのＨｏｔ＆Ｃｏｌｄ Ｔｅｓｔを指し示し得る。
したがって、本発明の実施例によると、前述した多様な目的により決定される互いに異なるテスト結果の入力を受けて処理することができる。
次に、結果データに含まれた欠陥（Ｄｅｆｅｃｔ）またはフェイル（ｆａｉｌ）の位置座標を抽出する段階（Ｓ２１０）では、システムによって前記の多様なテスト結果によるウェハ上に存在する検出された欠陥またはフェイルの位置を判断して抽出する段階である。
次に、位置座標を前記ウェハマップの座標体系に変換する段階（Ｓ２２０）および、前記ウェハマップに含まれる複数のレイヤのうち対応するいずれか一つに変換された座標体系による欠陥（ｄｅｆｅｃｔ）またはフェイル（ｆａｉｌ）の位置座標を各レイヤ上のポイントにマッピングする段階（Ｓ２３０）では、システムによって抽出された欠陥またはフェイルの位置をテストの種類によってウェハマップの各レイヤにポイントにマッピングするものの、ウェハマップ上にマッピング（ｍａｐｐｉｎｇ）が可能な座標体系に変換してマッピングすることになる。
ここで、前述した座標体系は、ウェハマップのチップレイヤおよびセルレイヤそれぞれに個別的に定義されるＸ、Ｙインデックスで表現され得る。
すなわち、このような位置座標をスペイシャルウェハマップの座標体系内の座標で計算したポイントを資料を有するレイヤを生成して表出するもので、ウェハレイヤの場合、これを通じて欠陥の位置を明確に把握することができ、これらの位置がチップ３またはバンクなどの内／外部に存在するか否かを判断することができる。
またはＷＦＢＭのようなセル１１単位のテストによるセルレイヤの場合、セル１１単位でテストがなされ、その結果値がチップ３内の物理的アドレス（Ｘ、Ｙ Ｐａｉｒ）で構成されて保存される。ここで、セル１１の物理アドレスはＸ方向、Ｙ方向にチップの基準点を基準として一つの方向に増加するアドレスを意味し、チップ３内で唯一の値を有するため、この値を利用して互いに異なるセルレイヤ内の特定セル１１の位置を計算しこのセル１１に対応するフェイル客体を生成し、該当テストのフェイルデータ（Ｆａｉｌ Ｄａｔａ）のみのレイヤを生成してウェハマップと重ねて表示する。
また、チップ３単位のテストによるチップレイヤの場合、ウェハマップ内のチップ３を基準としてそれぞれのテストを測定値を有するテストレイヤ（Ｔｅｓｔ Ｌａｙｅｒ）を生成してチップ３別測定値を基準とするレンダラー（Ｒｅｎｄｅｒｅｒ；ｒｅｎ）を生成してウェハマップに表示する。
すなわち、欠陥テスト（Ｄｅｆｅｃｔ ｔｅｓｔ）は、本発明の実施例に係るウェハマップは座標を空間情報を有する座標体系内の座標で計算したポイント（Ｐｏｉｎｔ）資料を有するレイヤを生成して表出することができる。
一方、図示されてはいないが、前述したＳ２３０段階以後、本発明の実施例によると、前述したウェハマップを利用したウェハテスト結果を活用してウェハ生産工程に関連した情報をさらに獲得することができ、ウェハマップに含まれる複数のレイヤのうち二つ以上を重ねてグラフィックで表示することによって、複数のポイント間のパターン情報を分析して生産工程の問題点を導き出す段階をさらに含むことができる。このようなウェハテスト結果を活用することに関連した詳細な説明は後述する。
また、図１３および図１４は本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法、これを利用したウェハテスト結果提供方法を具現するシステムの構造を示した図面である。
図１３を参照すると、本発明の実施例に係るウェハマップ生成方法、これを利用したウェハテスト結果提供方法を具現するシステムは、クライアントおよびウェブ基盤ＧＩＳ表出および分析機能を提供するもので、スペイシャルウェハマップとテスト結果による主題図を可視化して空間分析を遂行できるようにする。
ウェハマップを生成するウェハマップメーカー（Ｗａｆｅｒ Ｍａｐ Ｍａｋｅｒ）、分析ツール（Ａｎａｌｙｓｉｓ Ｔｏｏｌ）およびテスト結果／欠陥レイヤメーカー（Ｔｅｓｔ／Ｒｅｓｕｌｔ／Ｄｅｆｅｃｔ Ｌａｙｅｒ Ｍａｋｅｒ）に大別され得る。
ウェハマップメーカーは前述した本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を具現したプログラムであって、ウェハ情報、チップ情報、バンク情報、マット情報およびセル情報の入力を受けて動的ウェハマップを生成することができ、前述した情報を定義された変数に代入して、構成された複数のプログラムモジュールを通じて処理して複数のウェハレイヤを生成することができ、これをマッチングしてウェハベースマップを生成およびデータベースに保存することができる。
このためのプログラムモジュールとして、「Ｗａｆｅｒ Ｓｉｚｅ」、「Ｓｃｒｉｂｅ ＸＹ」、「ＥｄｇｅＥｘｃｌｕｄｅ」、「Ｓｈｉｆｔ ＸＹ」、「ＦｌａｔＺｏｎｅ」、「ＢａｓｅＬｉｎｅ ＸＹ」および「Ｃｈｉｐ Ｗｉｄｔｈ／Ｈｅｉｇｈｔ」等がある。
このようなウェハマップメーカーが生成したウェハベースマップは階層化された構造を有するため、「Ｗａｆｅｒ Ｌａｙｅｒ」、「Ｃｈｉｐ Ｌａｙｅｒ」、「Ｂａｎｋ Ｌａｙｅｒ」、「Ｍａｔ Ｌａｙｅｒ」および「Ｃｅｌｌ Ｌａｙｅｒ」で構成され得る。
テスト結果／欠陥レイヤメーカーは、実際のウェハ製造工程により製造されたウェハに対して遂行された欠陥／フェイルテスト結果資料の入力を受けてウェハマップに入力することによって各レイヤ別ウェハ結合またはフェイルにポイントを表示するもので、各レイヤ別に区分されて結果が提供されるので、これはＧＩＳの主題図別結果を可視化するものと見ることができ、「Ｔｅｓｔ Ｒｅｓｕｌｔ Ｉｎｐｕｔ」、「Ｄｅｆｅｃｔ Ｄａｔａ Ｉｎｐｕｔ」、「ＤＢ Ｉｎｐｕｔ Ｐｒｏｃｅｓｓｏｒ」および「ＸＹ座標Ｍａｋｅｒ」等で構成され得る。
分析ツールは前述したテスト結果を利用して他の観点からテスト結果を分析できるようにする機能を提供するもので、重なり分析およびパターン分析機能を提供することができる。
また、図１４を参照すると、本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップ生成方法を具現したプログラムのレイヤードアーキテクチャを階層化して示したもので、プレゼンテーションレイヤ（Ｐｒｅｓｅｎｔａｔｉｏｎ Ｌａｙｅｒ）は「ＷａｆｅｒＭａｐ Ｖｉｅｗｅｒ」、「Ａｎａｌｙｓｉｓ Ｒｅｓｕｌｔ Ｖｉｅｗｅｒ」で構成され得、ビジネスレイヤ（Ｂｕｓｓｉｎｅｓｅ Ｌａｙｅｒ）は「Ｐｈｙｓｉｃａｌ Ａｄｄｒｅｓｓ ＆ Ｓｐａｔｉａｌ Ｅｘｔｅｎｔ Ｃｏｎｖｅｒｔ Ｐｒｏｃｅｓｓ」、「Ｗａｆｅｒ Ｆａｉｌ Ｍａｐ Ｉｍａｇｅ ＡＰＩ」、「Ｆａｉｌ Ｔｅｓｔ Ｒｅｓｕｌｔ Ｄａｔａ処理Ｐｒｏｃｅｓｓ」および「Ｗａｆｅｒ ＢａｓｅＭａｐ生成Ｐｒｏｃｅｓｓ」で構成され得る。
また、サービスレイヤ（Ｓｅｒｖｉｃｅ Ｌａｙｅｒ）は「Ｗｉｎｄｏｗｓ Ｄｏｎｔｎｅｔ Ｆｒａｍｅｗｏｒｋ」、「Ｗａｓ Ｓｅｒｖｅｒ」、「Ｓｐｒｉｎｇ Ｆｒａｍｅｗｏｒｋ」、「ＪＤＫ」で構成され得、データアクセスレイヤ（Ｄａｔａ Ａｃｃｅｓｓ Ｌａｙｅｒ）、「ＪＤＢＣ」で構成され得、データレイヤ（Ｄａｔａ Ｌａｙｅｒ）は「ＤＢＭＳ」、「Ｐａｒａｍｅｔｅｒ Ｄａｔａ」、「Ｔｅｓｔ結果／Ｄｅｆｅｃｔ Ｄａｔａ」、「Ｗａｆｅｒ、Ｃｈｉｐ、Ｂａｎｋ、Ｍａｔ、Ｃｅｌｌ」および「Ｗａｆｅｒ Ｍａｐ Ｉｎｐｕｔ Ｆｉｌｅ」で構成され得る。
図１５および図１６は、本発明の実施例に係るＧＩＳ基盤スペイシャルウェハマップを利用したウェハテスト結果提供方法によって導き出されたウェハテスト結果を活用したデータを示した図面である。
本発明の実施例に係るシステムで提供するスペイシャルウェハマップは、ＧＩＳシステムの特徴の一つである階層化を利用してそれぞれのテストを多様に組み合わせて分析する機能を提供することができる。
図１５はウェハレイヤでのフェイル（ｆａｉｌ）／欠陥（ｄｅｆｅｃｔ）ポイントを例示したもので、本発明のウェハマップはチップ、バンク、マットおよびセルに対してそれぞれ複数のレイヤ（ｌａｙ１、ｌａｙ２）に表示されるセルフェイル（ｆａｉｌ）、欠陥（ｄｅｆｅｃｔ）ポイントを組み合わせて空間分析を遂行できるようにし、両レイヤ（ｌａｙ１、ｌａｙ２）の重なりを通じてフェイル（ｆａｉｌ）のパターン情報に基づいてチップ生成工程上の問題点を多様に把握することができる。
また、図１６を参照すると、セルレイヤでのフェイル（ｆａｉｌ）／欠陥（ｄｅｆｅｃｔ）ポイントを例示したもので、セルレイヤで一つのマット７内にメインセルなどのような単位セル１１でのフェイル（ｆａｉｌ）と、これと重なる欠陥（ｄｅｃｆｅｃｔ）間の空間的な関係を確認することができ、これに基づいて工程上の問題点を把握することができる。
前記の説明に多くの事項が具体的に記載されているが、これは発明の範囲を限定するものというよりは好ましい実施例の例示として解釈される。したがって、発明は説明された実施例によって定められるものではなく、特許請求の範囲と特許請求の範囲に均等なものによって定められる。

Claims (8)

  1. （ａ）実半導体ウェハの横および縦の大きさに対応する環状レイヤを生成する段階；
    （ｂ）前記環状レイヤ上にエッジ（ｅｄｇｅ）領域を生成する段階；
    （ｃ）前記環状レイヤの中心点上に一つのチップの大きさを参照して一つの中心チップ（ｃｈｉｐ）を生成する段階；
    （ｄ）前記チップの大きさおよびチップ間の間隔を利用して、前記中心チップを基準として前記エッジ領域まで順次前記中心チップと同一大きさのチップを繰り返し生成する段階；
    （ｅ）生成されるチップがエッジ領域に到達すると、前記環状レイヤ上のすべてのチップを含むチップレイヤを生成する段階；および、
    （ｆ）一つのチップに含まれる複数の構成要素に対するそれぞれのレイヤを生成して動的ウェハマップを生成する段階を含み、
    前記複数の構成要素は、
    一つのチップに含まれる複数のバンク（ＢＡＮＫ）、一つのバンクを複数個に分割するマット（Ｍａｔ）および一つのマットに含まれる複数のセル（ＣＥＬＬ）であり、
    前記（ｆ）段階は、
    （ｆ１）前記チップに含まれるカラム（Ｃｏｌｕｍｎ）およびロウ（Ｒｏｗ）方向のバンクの個数を基準としてバンクリストを生成する段階；
    （ｆ２）バンクの大きさおよび各バンク間の距離（Ｇａｐ）を基準としてバンクレイヤを生成する段階；
    （ｆ３）バンク別に指定されたバンクタイプ（ｔｙｐｅ）によるマットリストを生成する段階；および、
    （ｆ４）マットの大きさおよび各マット間の距離を基準としてマットレイヤを生成する段階を含む
    ことを特徴とするＧＩＳ基盤スペイシャルウェハマップ生成方法。
  2. 前記（ｂ）段階および（ｃ）段階の間に、
    （ｂ１）前記エッジ領域が設定された環状レイヤ上にフラットゾーン（ｆｌａｔ ｚｏｎｅ）を生成する段階をさらに含む
    請求項１に記載のＧＩＳ基盤スペイシャルウェハマップ生成方法。
  3. 前記（ｆ４）段階以後、
    （ｆ５）一つのセルに含まれるダミーセル（Ｄｕｍｍｙ Ｃｅｌｌ）領域、メインセル（Ｍａｉｎ Ｃｅｌｌ）領域およびリダンダントセル（Ｒｅｄｕｎｄａｎｔ Ｃｅｌｌ）領域を定義する段階；
    （ｆ６）前記ダミーセル領域内、各セル間の間隔を基準として複数のダミーセルを生成する段階；
    （ｆ７）前記メインセル領域内、メインセルの個数および各メインセル間の間隔を基準として複数のメインセルを生成する段階；
    （ｆ８）前記リダンダントセル領域内、リダンダントセルの個数および各リダンダントセル間の間隔を基準として複数のリダンダントセルを生成する段階；および、
    （ｆ９）前記ダミーセル領域、メインセル領域およびリダンダントセル領域をそれぞれ区分してセルレイヤを生成する段階を含む
    請求項１に記載のＧＩＳ基盤スペイシャルウェハマップ生成方法。
  4. 請求項１ないし３のいずれかに記載されたＧＩＳ基盤スペイシャルウェハマップ生成方法を遂行するプログラムが記録された
    ことを特徴とするコンピュータ読み取り可能な記録媒体。
  5. 請求項１に記載されたＧＩＳ基盤スペイシャルウェハマップを利用したウェハテスト結果提供方法であって、
    （ｇ）ウェハ単位、セル単位およびチップ単位のうちいずれか一つで進行されたウェハテストによる結果データが入力される段階；
    （ｈ）前記結果データに含まれた欠陥（Ｄｅｆｅｃｔ）またはフェイル（ｆａｉｌ）の位置座標を抽出する段階；
    （ｉ）前記位置座標を前記ＧＩＳ基盤スペイシャルウェハマップの座標体系に変換する段階；および、
    （ｊ）前記ＧＩＳ基盤スペイシャルウェハマップに含まれる複数のレイヤのうち対応するいずれか一つに変換された座標体系による欠陥またはフェイルの位置座標を各レイヤ上のポイントにマッピングする段階を含む
    ことを特徴とするＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法。
  6. 前記座標体系は、前記ＧＩＳ基盤スペイシャルウェハマップのチップレイヤおよびセルレイヤそれぞれに個別的に定義されるＸ、Ｙインデックスで表現される
    請求項５に記載のＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法。
  7. 前記（ｊ）段階以後、
    （ｋ）前記ＧＩＳ基盤スペイシャルウェハマップに含まれる複数のレイヤのうち二つ以上を重ねてグラフィックで表示することによって、複数のポイント間のパターン情報を分析して生産工程の問題点を導き出す段階を含む
    請求項６に記載のＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法。
  8. 請求項５ないし７のいずれかに記載されたＧＩＳ基盤スペイシャルウェハマップ生成方法を利用したウェハテスト結果提供方法を遂行するプログラムが記録された
    ことを特徴とするコンピュータ読み取り可能な記録媒体。
JP2022560335A 2020-10-14 2021-10-06 Ｇｉｓ基盤スペイシャルウェハマップ生成方法、これを利用したウェハテスト結果提供方法 Active JP7307285B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200132835A KR102427207B1 (ko) 2020-10-14 2020-10-14 Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법
KR10-2020-0132835 2020-10-14
PCT/KR2021/013696 WO2022080740A1 (ko) 2020-10-14 2021-10-06 Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법

Publications (2)

Publication Number Publication Date
JP2023512335A JP2023512335A (ja) 2023-03-24
JP7307285B2 true JP7307285B2 (ja) 2023-07-11

Family

ID=81208404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022560335A Active JP7307285B2 (ja) 2020-10-14 2021-10-06 Ｇｉｓ基盤スペイシャルウェハマップ生成方法、これを利用したウェハテスト結果提供方法

Country Status (5)

Country Link
US (1) US11894278B2 (ja)
JP (1) JP7307285B2 (ja)
KR (1) KR102427207B1 (ja)
CN (1) CN115428134B (ja)
WO (1) WO2022080740A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598219B (zh) * 2023-07-18 2023-10-27 上海孤波科技有限公司 一种可视化晶圆图的生成方法、装置及电子设备
CN117974839A (zh) * 2024-03-13 2024-05-03 深圳市森美协尔科技有限公司 晶圆图的绘制方法及相关装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198121A (ja) 2007-02-15 2008-08-28 Fujitsu Ltd 解析方法
JP2008300599A (ja) 2007-05-31 2008-12-11 Nec Electronics Corp 半導体ウェハ検査装置
JP2011113622A (ja) 2009-11-27 2011-06-09 Toshiba Corp 不良解析方法および不良解析装置
JP2015177071A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法
JP2020088093A (ja) 2018-11-21 2020-06-04 三菱電機株式会社 半導体チップの製造方法および半導体ウェハ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124977A (ja) * 1994-10-19 1996-05-17 Hitachi Ltd 半導体装置不良解析システム
JPH1167853A (ja) 1997-08-26 1999-03-09 Mitsubishi Electric Corp ウェーハマップ解析補助システムおよびウェーハマップ解析方法
US7243325B2 (en) * 2004-07-21 2007-07-10 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for generating a wafer map
KR100909474B1 (ko) 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
KR101195226B1 (ko) * 2005-12-29 2012-10-29 삼성전자주식회사 반도체 웨이퍼 분석 시스템
US20070238201A1 (en) 2006-03-28 2007-10-11 Merritt Funk Dynamic metrology sampling with wafer uniformity control
JP4737764B2 (ja) 2006-06-19 2011-08-03 ルネサスエレクトロニクス株式会社 半導体ウェハの検査装置、検査方法、及び検査プログラム
JP4866263B2 (ja) * 2007-02-19 2012-02-01 株式会社日立製作所 電子デバイスの品質管理方法および電子デバイスの品質管理システム
JP6917911B2 (ja) 2018-01-15 2021-08-11 三菱電機株式会社 テスト条件決定装置及びテスト条件決定方法
KR20210026955A (ko) * 2019-09-02 2021-03-10 삼성전자주식회사 반도체 소자 제조 장치, 반도체 소자 검사 장치 및 반도체 소자 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198121A (ja) 2007-02-15 2008-08-28 Fujitsu Ltd 解析方法
JP2008300599A (ja) 2007-05-31 2008-12-11 Nec Electronics Corp 半導体ウェハ検査装置
JP2011113622A (ja) 2009-11-27 2011-06-09 Toshiba Corp 不良解析方法および不良解析装置
JP2015177071A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法
JP2020088093A (ja) 2018-11-21 2020-06-04 三菱電機株式会社 半導体チップの製造方法および半導体ウェハ

Also Published As

Publication number Publication date
CN115428134A (zh) 2022-12-02
JP2023512335A (ja) 2023-03-24
KR20220049326A (ko) 2022-04-21
US20230238288A1 (en) 2023-07-27
CN115428134B (zh) 2023-10-03
WO2022080740A1 (ko) 2022-04-21
US11894278B2 (en) 2024-02-06
KR102427207B1 (ko) 2022-08-01

Similar Documents

Publication Publication Date Title
JP7307285B2 (ja) Ｇｉｓ基盤スペイシャルウェハマップ生成方法、これを利用したウェハテスト結果提供方法
US11761904B2 (en) Smart defect calibration system in semiconductor wafer manufacturing
KR101370154B1 (ko) 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
JP5405453B2 (ja) 設計データ領域での検査データの位置を決める方法と装置
JP5357725B2 (ja) 欠陥検査方法及び欠陥検査装置
CN104916559B (zh) 结合实体坐标的位失效侦测方法
CN101785009A (zh) 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法
US7954018B2 (en) Analysis techniques for multi-level memory
JP2011187836A (ja) 半導体製造装置の管理方法及び管理システム
US10928437B2 (en) Method of inspecting a specimen and system thereof
JP3572626B2 (ja) 検査システム、解析ユニット及び電子デバイスの製造方法
US6986112B2 (en) Method of mapping logic failures in an integrated circuit die
JP2014038672A (ja) 半導体装置の不良解析システムおよび半導体記憶装置
JP2005051230A (ja) 半導体素子及びその半導体素子上の所定位置を探す方法
JP2007227705A (ja) シミュレーション装置、シミュレーションプログラム及びシミュレーション方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220930

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230629

R150 Certificate of patent or registration of utility model

Ref document number: 7307285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150