JP7213801B2 - プリント回路基板を製造するための方法 - Google Patents

プリント回路基板を製造するための方法 Download PDF

Info

Publication number
JP7213801B2
JP7213801B2 JP2019520056A JP2019520056A JP7213801B2 JP 7213801 B2 JP7213801 B2 JP 7213801B2 JP 2019520056 A JP2019520056 A JP 2019520056A JP 2019520056 A JP2019520056 A JP 2019520056A JP 7213801 B2 JP7213801 B2 JP 7213801B2
Authority
JP
Japan
Prior art keywords
layer
copper
copper surface
coating layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019520056A
Other languages
English (en)
Other versions
JP2019530986A5 (ja
JP2019530986A (ja
Inventor
ウォンジン・チョ
マルック・ラガー
ディルク・テウス
セドリック・リン
Original Assignee
アトテック ドイチェランド ゲーエムベーハー ウント コ カーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アトテック ドイチェランド ゲーエムベーハー ウント コ カーゲー filed Critical アトテック ドイチェランド ゲーエムベーハー ウント コ カーゲー
Publication of JP2019530986A publication Critical patent/JP2019530986A/ja
Publication of JP2019530986A5 publication Critical patent/JP2019530986A5/ja
Application granted granted Critical
Publication of JP7213801B2 publication Critical patent/JP7213801B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/119Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • H05K3/287Photosensitive compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0571Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0591Organic non-polymeric coating, e.g. for inhibiting corrosion thereby preserving solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/086Using an inert gas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157Using means for chemical reduction
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、プリント回路基板(PCB)を製造するための方法およびプリント回路基板に関する。
PCBは、プリント回路基板アセンブリ(PCBA)を得るために、その表面の少なくとも1つの上に、集積回路(IC)、抵抗器、スイッチなどの電気部品を取り付けるための薄板である。PCBの製造工程の間に、典型的には銅回路が、エポキシ樹脂またはポリイミド樹脂から典型的には作られる非導電性の絶縁基板/層上に形成される。最も共通の非導電基板/層は、FR-4として商業的に知られているガラス強化エポキシ積層板である。
多層PCBを得るために、典型的には、導電性銅回路を有する非導電性の絶縁基板/層のスタックが一体製品を得るように形成される。
典型的には、PCB製造の間(特に、多層PCBの製造の間)に、2つの特定の種類の非導電性の絶縁基板/層が利用され、これらは不変に、(i)多層PCBの内部で、回路間に非導電性の絶縁基板/層を形成する、ビルドアップ層、プリプレグ、内側層、絶縁層などとも呼ばれる、前述の非導電性の絶縁基板/層、および(ii)多層および非多層PCBにおいて最も外側の回路を被覆し、保護する(しばしばはんだレジスト、外側層などと呼ばれる)はんだマスクからなる。
はんだマスクは、その重合(キュアリングまたはハードニングとも呼ばれる)の後で、最も外側の非導電性基板/層の表面およびその銅回路の大部分を被覆する、完全に重合した非導電性材料の永久層である。はんだマスクは、はんだ付けのために露出させることを意図した銅回路のそれらの部分を除いて、回路を完全に被覆するためにパターン化される。そのような領域では、はんだマスクはパッド開口部などの開口部を典型的には示している。
通常、第1のステップにおいて、はんだマスクは、フォトイメージャブル被覆層を形成するために非導電性基板/層の表面に適用されるフォトイメージャブル組成物から形成される。第2のステップにおいて、通常70℃から80℃の範囲の温度でフォトイメージャブル被覆層を短時間で予備重合した後に、フォトイメージャブル被覆層は、典型的にはテンプレートやアートワークによってパターン化される化学線照射に露光される。露光に続いて、フォトイメージャブル被覆層は、被覆層の未露光部分を洗い流す現像液(有機溶媒、水溶液、または半水溶液)内で現像される。その後、開口部を有するフォトイメージャブル被覆層が残り、これは典型的には150℃から200℃の範囲の温度で完全に重合され、その全寿命に対してPCBの外面上の回路を保護することを意図した非導電性の、完全に重合され、パターン化され、および永久的なはんだマスクを形成する。
その後、PCBははんだ付け工程を受け、金属または金属合金が前記開口部の中に堆積される。典型的な手順は、無電解金属堆積による金属含有電解質からの金属堆積である。共通に堆積される金属はスズである。しかしながら、本発明者の実験によると、そのような金属含有電解質はしばしば、特に開口部の端部において、非導電性の、完全重合され、パターン化され、および永久的なはんだマスクに浸透する傾向を示す。結果として、開口部の近傍では、金属が、はんだマスクの真下、主にはんだマスクと銅回路の表面との間に堆積されることがある。開口部の周囲のはんだマスクと銅回路のそれぞれの銅表面との間の不十分な接着(およびそれに伴う一定の層間剥離)はこの浸透の理由であると考えられる。
米国特許第5,484,688 A号明細書は、その要約において、「完全に構造化されたプリント回路基板が、はんだ接触位置が開いたままにあるはんだ停止マスクで被覆されている、構造化されたプリント回路基板のパターン化メタライゼーションのための工程であって、はんだ停止マスクは、完全な硬化がまだ起こらず、そしてプリント回路板の銅表面が実際には酸化されないような条件下で加熱され、金属は、露出されたはんだ接触位置で水性浴から堆積され、金属堆積操作の後で、マスクは、マスクが全体的に完全に硬化するのに十分な高温まで、十分に長く加熱される。不完全な予備硬化ステップは、メタライゼーション操作において溶液がマスクの下に浸透し、それによりその接着力を緩めることを防ぐ。」と記載している。
米国特許第5,484,688 A号明細書に開示された工程は、はんだ付けに先立ってはんだマスクの予備重合ステップ、並びに完全に重合され、パターン化され、および永久的なはんだを得るために、はんだ付けの後の後重合ステップを含む二段階工程である。米国特許第5,484,688 A号明細書の請求項7および8によれば、それぞれ「はんだストップマスクは、金属堆積操作に先立って酸素の排除とともに」および「保護ガス雰囲気下で」「加熱される」。
しかしながら、いくつかの実用的な理由から、二段階熱重合はPCB製造業者にとって非常に望ましくない。第一に、商業的に入手可能なはんだマスクおよびはんだマスク材料は、二段階熱重合のために特徴付けられておらず、および指定されていない。はんだマスクは、単一の熱処理ステップで典型的には完全に重合されるので、予備重合および後重合のステップのそれぞれに対して個々の温度範囲は規定されていない。そのような追加の仕様は、各はんだマスクに対してそれぞれ個別に実行および決定される必要がある。
第二に、例えば自動化されたはんだ付け工程において取り扱われる、予備重合されたはんだマスクのみを有するPCBは、コンベヤローラのような機械的に硬い/固体の構成要素によって引き起こされるスクラッチおよび傷に対して脆弱である。より少なく重合(硬化)されたはんだマスクは、自動化されたはんだ付け工程の間にはんだマスクが損傷する危険性がより高くなる。これは、不良品の数を容易に増大する。さらに、はんだマスクはますます薄くなっており(例えば、20μm以下の層厚を有する)、従って、機械的欠陥をより受けやすい。
第三に、完全に重合されていないはんだマスクは、水または他の溶媒の混入に起因してその体積を増大させる傾向がある。そのようないわゆる後膨潤は、はんだマスク内の開口部の寸法変化および非局在化のために、特に細線回路に対して、望ましくない(およびはんだマスクが完全に重合されていない場合にのみ通常起こる)。
第四に、二段階熱重合は、通常、予備重合のための第1の加熱ユニットおよび後重合のための追加の加熱ユニットを必要とする。しかしながら、そのような加熱ユニットの配置は、追加の費用および合理化の理由から望ましくない。
国際公開第2009/125845 A1号は、フレキシブル配線基板を製造するための方法を開示している。この方法では、露光およびアルカリ現像処理により所定のパターンが形成されるポリイミド層を構成するポリイミド化合物と架橋剤とを反応させるための熱処理が、1体積%より多くない酸素濃度を有する雰囲気下で行われる。酸素含有量が1体積%より多くない非常に低い酸素濃度での熱処理は、導体回路の露出表面だけでなく導体とポリイミド層との界面における変色を防止することができ、およびめっき後のポリイミド層の浮き上がりの発生を防止することができる。
はんだマスクと銅回路の表面との間の接着性をさらに高めるために、様々な銅表面処理(剥離強度増大表面処理とも呼ばれる)が知られている。
国際公開第2012/005722 A1号では、請求項1は、「金属表面と有機材料との間の接着性を促進するために金属表面を処理する方法であって、金属酸化物層が金属表面上に形成され、金属酸化物層の形成は金属酸化物と表面改質化合物との間の自己制限反応により制御される、方法」が開示されている。この反応は、銅表面の酸化およびそれに続く還元反応を含む。実施例2および5によると、この反応は、ビルドアップ層およびはんだマスクにそれぞれ適用される。しかしながら、前記ビルドアップ層およびはんだマスクの重合は、周囲空気の存在下で行われる。
はんだマスク用途と同様に、多層PCB製造の間に、ビルドアップ層用途に対して、層間剥離の傾向および接着性の問題が生じ、および観察されてきた。簡単に言うと、多層PCBはビルドアップ層および銅回路を交互に積み重ねることによって形成される。ビルドアップ層は、銅回路を互いに電気的に絶縁し、さらに安定性を提供する。しかしながら、1つの層の回路を1つ以上の他の層の1つの回路と電気的に接続するビアが明確に画定された位置に形成される。そのようなビアは、例えば、レーザ、プラズマ、写真法または従来の穿孔の使用によって形成される。
通常、ビルドアップ層は、それぞれの非導電性基板/層上に真空ラミネートされ、前記基板/層の銅回路を被覆する。ビルドアップ層は続いてプレスされ、十分に予備重合されたビルドアップ層を得るために第1の熱処理ステップを受ける。170℃から200℃の範囲の温度が約30分間通常適用される。この熱処理をオーブン内で、高温の、清浄な空気を用いて、すなわち分子状酸素の存在下で適用することは一般的である。
その第1の熱処理ステップに続いて、予備重合されたビルドアップ層は、パターニングのための、特にビア形成のための状態にある。その後、ビルドアップ層の表面およびビア表面は、通常デスミア処理され、基本的には多層PCBにおいて次の銅回路を形成するための状態にある。
次の銅回路を形成するプロセスは、例えば、(i)銅箔をラミネートすることにより通常開始する減法プロセス、(ii)無電解で堆積された銅層で通常開始するセミアディティブプロセス(SAP)またはアドバンスト修正セミアディティブプロセス、および(iii)銅を選択的に堆積させるための一時的に構造化されたフォトレジスト層を形成することから開始するフルアディティブプロセス(FAP)によって実行される。これらのプロセスのうち、SAPは、特に高密度PCBを製造するために通常適用される。
SAPでは、銅層は、100℃から150℃の範囲の温度で少なくとも30分間通常実行される第2の熱処理ステップ(しばしば乾燥ステップとも呼ばれる)に先立って、ビルドアップ層の表面上に無電解で堆積される。この熱処理ステップでは、予備重合されて、銅めっきされたビルドアップ層に熱が加えられる。
次のステップでは、一時的な非導電性材料の感光層(フォトレジスト層)が無電解で堆積された銅の層の上に形成され、続いて開口を形成するためにパターニングされ、および硬化される。その後、追加の銅が開口部の中に堆積される。
最後のステップでは、一時的な感光層および残留銅層が除去される。結果として、その次の層の銅回路が形成される。
多層PCBの寿命の間に層間剥離が起こらないことが必須である。それ故、銅回路とビルドアップ層との間の接着力は可能な限り高く、PCBの寿命の間に残っていることが望ましい。
本発明者の実験によると、ビルドアップ層は時々、不十分な接着が銅表面とビルドアップ層との間の界面で層間剥離をもたらし、応力試験後にブリスターが形成され、およびブラインドマイクロビア(BMV)の近くでくさび状ボイドが形成されるという不利益を被る。
米国特許第5,484,688 A号明細書 国際公開第2009/125845 A1号 国際公開第2012/005722 A1号
従って、本発明の目的は、前述の不利益を克服すること、特にPCBを製造するための改良された方法を提供することであり、これは、
- 多層PCB内の両方の種類の永久的な、非導電性の被覆層、すなわちはんだマスクおよびビルドアップ層に等しく適用でき、
- 永久的な、非導電性の被覆層と銅表面との間の金属の浸透を防止し、同時に
- 特に非常に薄い被覆層が使用される場合、銅表面と被覆層との間の接着性を増大させ(向上させる)、および一般的に
- より速く、より複雑でなく、より信頼性が高い(例えば、より不良品の少ない製造をもたらす)。
上述の目的は、プリント回路基板を製造するための方法により解決され、本方法は、
(i)少なくとも1つの表面上に、
- 銅表面を有する銅回路であって、銅表面が
- (a)酸化および後続の還元反応、および/または(b)銅表面に付着される有機化合物によって化学的に処理される、銅回路と、
- 少なくとも部分的に前記銅表面を被覆する、永久的な、非導電性の、完全には重合されていない被覆層と
を有する非導電性基板を提供するステップと、
(ii)雰囲気の全体積に基づいて、分子状酸素を100000ppm以下の量で含有する雰囲気において、140℃から250℃の範囲の温度で、永久的な、非導電性の、完全には重合されていない被覆層を有する基板を熱処理するステップであって、それにより永久的な、非導電性の被覆層を有する基板が得られ、被覆層はステップ(i)と比較してより重合されているステップとをこの順序で含み、
ただし、
- ステップ(ii)はステップ(i)の後であるが、任意の金属または金属合金が永久的な、非導電性の、完全には重合されていない被覆層の上に堆積される前に行われ、
- ステップ(ii)において、被覆層がはんだマスクである場合、永久的な、非導電性の、完全には重合されていない被覆層は、単一の熱処理ステップのみで完全に重合される。
本発明者の実験では、(本文を通して明らかにされる)本発明の方法は、はんだマスク用途における浸透(特にスズの浸透)を目覚ましく防止し、そして高度加速ストレス試験(HAST、96時間、130℃、85%rh)を受けた後に、ビルドアップ層用途において良好な接着性を著しくもたらすことを示している。本発明の方法は、PCBを製造する間に最も可能な範囲で銅回路の銅表面の酸化を防止すると考えられる。
本発明の方法のステップ(i)によれば、非導電性基板が提供される。提供される非導電性基板の少なくとも1つの表面上で、基板は
- 銅表面を有する銅回路と
- 少なくとも部分的に前記銅表面を被覆している、永久的な、非導電性の、完全には重合されていない被覆層とを有している。
さらに、前記銅表面は化学的に処理された銅表面である。言い換えれば、そのような銅表面を有する提供される非導電性基板は既に、前記被覆層で少なくとも部分的に被覆されているこの化学的に処理された銅表面を示している。
そのような化学的に処理された銅表面は、細かくおよび薄い化学処理層と表現される銅表面の表面改質により特徴付けられており、これは被覆層に対する接着力および剥離強度をそれぞれ増大させる。化学処理が酸化および後続の還元反応(本発明の方法において(a)と呼ばれる)を含む場合、銅表面における銅原子の真に最初の層が変換される。通常、変換は自己制限的である。化学的処理が、有機化合物を付着させる化学的処理(本発明の方法において(b)と呼ばれる)を個別にまたは追加的に含む場合、有機化合物の層は、銅表面の銅原子に直接、または(a)の後に得られる酸化され、続いて還元された銅原子/銅イオンに付着する。化学処理層は、変換された銅原子および有機化合物の層の両方を含む。典型的には、変換された銅原子および/または前記有機化合物を含む化学処理層は、フーリエ変換赤外分光法(FT-IR)、集束イオンビーム高分解能走査電子顕微鏡(FIB高分解能SEM)、X線光電子分光法(XPS)および透過型電子顕微鏡法(TEM)によって調査、分析および測定することができる。好ましくは、分析はそれぞれの試料の垂直断面で行われる。より好ましくは、化学処理層の厚さは、FIB高解像度SEMによって決定される。
しかしながら、ある場合には、それぞれの基板を製造することが好ましく、これは工程(i)に対して定義されたような化学的処理が本発明の方法の一部として実行されることを意味している。この場合、プリント回路基板を製造するための本発明による方法は好ましくは、
(i)少なくとも1つの表面上に
- 銅表面を有する銅回路
を有する非導電性基板を提供するステップであって
(i-a)(a)酸化および後続の還元反応および/または(b)有機化合物を銅表面に付着させる有機化合物によって銅表面を化学的に処理するサブステップと、
(i-b)(i-a)の後に得られた銅表面を少なくとも部分的に、永久的な、非導電性の、完全には重合されていない被覆層で被覆するサブステップと
を含むステップと、
(ii)雰囲気の全体積に基づいて、分子状酸素を100000ppm以下の量で含有する雰囲気において140℃から250℃の範囲の温度で、永久的な、非導電性の、完全には重合されていない被覆層を有する基板を熱処理するステップであって、それにより永久的な、非導電性の被覆層を有する基板が得られ、被覆層はステップ(i-b)と比較してより重合されている、ステップとをこの順序で含み、
ただし
- ステップ(ii)は、ステップ(i-b)の後であるが、任意の金属または金属合金が永久的な、非導電性の、完全には重合されていない被覆層の上に堆積される前に実行され、
- ステップ(ii)において、被覆層がはんだマスクである場合、永久的な、非導電性の、完全には重合されていない被覆層が、単一の熱処理ステップのみで完全に重合される。
言い換えると、本発明の方法は好ましくは、ステップ(i)が、
(i)少なくとも1つの表面上に、
- 銅表面を有する銅回路を有する非導電性基板を提供するステップ、
(i-a)(a)酸化および後続の還元反応および/または(b)有機化合物を銅表面に付着させる有機化合物により銅表面を化学的に処理するステップ、
(i-b)(i-a)の後に得られた銅表面を、永久的な、非導電性の、完全には重合されていない被覆層で少なくとも部分的に被覆するステップであることが好ましい。
好ましくは、ステップ(i-a)に先立って、銅表面は、洗浄ステップで洗浄され、より好ましくはエッチング洗浄ステップで洗浄される。そのようなエッチング洗浄ステップでは、好ましくは1つ以上の酸および/または1つ以上の酸化剤を含有する洗浄液が好ましくは使用される。好ましくは、無機酸および過酸化水素の混合物が使用される。好ましい無機酸は硫酸である。
ステップ(i)(上述したサブステップ(i-a)および(i-b)を含む)の後、銅回路は、処理ステップの結果として化学処理層を含む銅表面を呈する。
ステップ(i)における「酸化および後続の還元」との用語は、酸化反応および後続の還元反応に基づく化学変換プロセスおよびその変換生成物を指す。(a)および(b)の両方が本発明の方法のステップ(i)において存在する/実行される場合、(a)が最初に、すなわち(b)に先立って実行される。従って、(a)および(b)が実行される場合、(b)による有機化合物は主に銅に取り付けられており、銅は主に還元状態にある。
酸化反応は、亜塩素酸を含む亜塩素酸塩、次亜塩素酸を含む次亜塩素酸塩、過酸化水素を含む過酸化物、過マンガン酸塩、過塩素酸を含む過塩素酸塩、ペルオキソモノ硫酸、ペルオキシ二硫酸およびその関連酸を含む過硫酸塩、並びにオゾンを含む群から選択される1つ以上の酸化剤により好ましくは実行される。
還元反応は、有機還元剤および無機還元剤からなる群から選択される、好ましくはホルムアルデヒドを含むアルデヒド、水素化ホウ素、ボランおよび置換ボランからなる群から選択される1つ以上の還元剤により好ましくは実行される。
酸化反応の後で、銅は主に酸化数+2で存在し、還元反応の後では、酸化数+1にある一定量の銅が、Cu-(0)の即時の再酸化に起因して避けられないが、主に酸化数0である。しかしながら、酸化数0にある銅が好ましい。従って、酸化数0および+1の銅を含有する混合物は、化学処理層において還元反応後に典型的には存在する。それ故、ステップ(i)(a)において、銅表面は、銅表面におけるCu-(0)をCu-(I)およびCu-(II)に酸化し、それに続いて、Cu-(0)をもたらすように、Cu-(I)およびCu-(II)を還元することにより化学的に処理される、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。前述のように、還元反応の後では、主にCu-(0)をもたらす。酸化数±0および+1にある銅を含有する混合物は、化学処理層、または前記混合物を少なくとも含有する化学処理層を形成する。用語「後続の(subsequent)」/「それに続いて(subsequently)」は、酸化反応に続く基本的に即時の還元反応を意味する。いくつかの場合においては、還元反応の前にすすぎまたはコンディショニングステップが含まれることが好ましい。
(a)の後で、エッチングのない粗面処理が得られる(非エッチング粗面処理とも呼ばれる)。この粗面処理の効果にもかかわらず、表面は、従来のエッチング方法、すなわち通常非常に著しい粗面処理またはさらには表面破壊をもたらす、通常は導体トポグラフィを変更することを含む従来のエッチング方法と比べて比較的滑らかである。それどころか、(a)において定義される銅表面の改質は、典型的には、200ナノメートルの深さを超えず、それ故、ナノ構造性またはナノ構造化表面と呼ばれる。従って、ステップ(i)における銅表面が、化学処理層であって、処理層の90%以上が、500nm以下、好ましくは300nm以下、より好ましくは180nm以下、さらにより好ましくは150nm以下、最も好ましくは処理層の90%以上が50nmから100nmの範囲の厚さを有している化学処理層を銅表面上に含む、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。好ましくは、これらのパラメータは、処理層の垂直断面において決定される。そのような断面において、処理層の面積は、積分によって好ましくは決定され、ここで、その面積の90%以上が、断面における処理層の総面積に基づいて、例えば500nmを超えない層厚に相当している。
ステップ(i)における銅表面が、銅表面上の化学処理層であって、500nm以下、好ましくは300nm以下、より好ましくは180nm以下、さらにより好ましくは150nm以下の最大厚さを有している処理層を含み、最も好ましくは処理層が20nmから100nmの範囲の最大厚さを有している、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法がさらにより好ましい。
(a)が存在する/実行される場合、酸化され、それに続いて、還元される銅表面が、200nm以下、好ましくは160nm以下の最大層厚さ、より好ましくは120nm以下の最大層厚さ、さらにより好ましくは100nm以下の最大層厚さ、最も好ましくは50nm以下の最大層厚さを有する変換された銅の層を示す、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。
本発明者の実験によれば、そのようなナノ構造化表面は様々な利点を提供する。高周波で使用されるPCBの用途は、低減された信号損失に起因して、そのような比較的滑らかな表面から利益を得る。さらに、銅表面上のごく少量の金属銅のみが変換反応に関与し、従来の荒いエッチング方法と比較して、回路内の金属銅の低減された損失をもたらす。加えて、優れた接着性が得られる。それ故、本発明の方法では、少なくとも(a)、より好ましくは(a)および(b)が実行されることが好ましい。
(b)によれば、有機化合物が銅表面に付着する。「付着した(attached)」および「付着している(attaching)」はそれぞれ、有機化合物の銅表面との物理化学的結合が得られるように、合成物を形成すること、付着すること、吸着することを意味する。結果として、付着した有機化合物は、共通のすすぎおよび洗浄の条件下ですすぎまたは洗浄することによっては容易に除去することができない。銅表面に付着した有機化合物は、接着促進剤および/またはCu-(I)とともに合成物を形成する化合物、好ましくは、シラン系接着促進剤および/またはCu-(I)とともに合成物を形成する化合物である、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。
有機化合物が、アゾール、シラン、アゾール-シランハイブリッド(azole-silane-hybrides)、およびそれらの組み合わせからなる群から選択される1つ以上の化合物である、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。これは、2つ以上のアゾールの混合物、2つ以上のシランの混合物、1つ以上のアゾールおよび1つ以上のシランを含有する混合物を含む。アゾール-シランハイブリッドは、例えば、シラン部分と共有結合しているアゾール部分である(シラン化アゾールとも呼ばれる)。
ステップ(i)は、永久的な、非導電性の、完全には重合されていない被覆層によって少なくとも部分的に被覆されている銅表面を含み、これは銅表面が好ましくは前記被覆層でラミネートされることを意味する。それぞれのラミネーションプロセスは、典型的には、真空および増大した温度、しばしば140℃をはるかに下回る温度下で実行される。好ましいものは、ステップ(i)における永久的な、非導電性の、完全には重合されていない被覆層がはんだマスクおよびビルドアップ層からなる群から選択される、好ましくははんだマスクである、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。従って、ある場合には、ステップ(i)における永久的な、非導電性の、完全には重合されていない被覆層は、はんだマスクである、好ましくは本明細書を通して記載されているはんだマスクである、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。しかしながら、他の場合には、ステップ(i)における永久的な、非導電性の、完全には重合されていない被覆層がビルドアップ層、好ましくは本明細書を通して記載されているビルドアップ層である、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。
「少なくとも部分的に被覆する」という用語は、ある場合には、銅表面の別個の領域が、開口部、例えばコンタクトパッドを形成するために被覆されていないことを意味する。これは特に、被覆層がはんだマスクである場合に当てはまる。従って、ある場合には、ステップ(i)における永久的な、非導電性の、完全には重合されていない被覆層が、銅表面の領域を露出させる開口部を示す、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。しかしながら、銅表面の大部分が被覆層によって被覆されていることが好ましく、好ましくは銅表面の少なくとも80%が被覆層によって被覆されている。
「永久的な」という用語は、本発明の方法の間に、またはその後に被覆層全体の除去が意図されていないことを意味する。被覆層は、一時的な被覆層ではなく、最も好ましくはPCBの全寿命の間に留まる。しかしながら、この用語は、永久的な被覆層の様々な一時的な条件を除外するものではない。
ある場合には、本発明の方法(上で説明した、好ましくは好ましいものであると説明した方法)によって製造されたプリント回路基板は、多層プリント回路基板であることが好ましい。この場合、本発明の方法の第1のサイクルにおいて、ステップ(i)の永久的な、非導電性の、完全には重合されていない被覆層はビルドアップ層であり、これは、本発明の方法の後続の第2のサイクルにおけるステップ(i)の非導電性基板の基礎を形成する。従って、ステップ(i)における永久的な、非導電性の、完全には重合されていない被覆層は、ビルドアップ層、好ましくは銅層のないビルドアップ層、より好ましくは金属層のないビルドアップ層である、(上で説明した、好ましくは好ましいものであるとして説明した)本発明の方法が好ましい。後続の第2のサイクルにおけるステップ(i)について、少なくとも1つの表面上に銅回路を有する非導電性基板を形成するために、銅層のないビルドアップ層は、銅表面を有するそれぞれの銅回路を形成するために、第1のサイクルのステップ(ii)の後に、銅メタライゼーションプロセスを受ける。そのような一連のステップは、セミアディティブプロセスにとって典型的であり、本発明者の実験は、本発明の方法がそのような一連のステップにおいて特に有益であることを示している。金属層のないビルドアップ層は、金属層を含むビルドアップ層と比較して、通常酸素透過をより受けやすい。後者の場合では、金属層は、ビルドアップ層を通した酸素透過を通常低減させ、従って、後続の熱処理工程の間に銅表面上の銅酸化の危険性を当然に低減させる。結果として、本発明の方法は、金属層のないビルドアップ層の場合において、銅表面上での銅酸化の危険性を有利的に低減させ、接着特性を顕著に増大させる(銅酸化についてのさらなる詳細については下記参照)。
本発明の方法のステップ(i)において定義したような非導電性基板は、ある場合において、好ましくはコア基板であり、これは典型的には多層PCBをビルドアップするための基礎および出発点である。典型的には、コア基材は、ガラスクロス強化繊維材料および外側の銅層を含む。好ましくは、そのようなコア基材は、SiO、Al、TiO、ZrOからなる群から選択される1群以上のフィラー粒子をさらに含む。そのようなコア基板はビルドアップ層ではない。
好ましくは、本発明の方法では、ステップ(i)における被覆層は、フィラー繊維を含まず、好ましくはガラス繊維を含まない。代わりに、ステップ(i)による被覆層がフィラー粒子、好ましくは、SiO、Al、TiO、ZrOからなる群から選択される1つ以上のフィラー粒子の群、最も好ましくはSiOを含む、(上で説明した、好ましくは好ましいものであるとして説明した)本発明の方法が好ましい。
ステップ(i)における永久的な、非導電性の、完全には重合されていない被覆層が独立して乾燥フィルムまたは液体である、(上で説明した、好ましくは好ましいものであるとして説明した)本発明の方法が好ましい。「独立して」との用語は、例えば、PCBを製造している間に、2つ以上の被覆層が使用される場合、ビルドアップ層が乾燥フィルムとして使用され得るが、はんだマスクは液体として提供することができることを意味する。
当業者は、この文脈における液体被覆層が十分に流動的ではないが、この技術分野において典型的な一定の粘度を示すことを知っている。同様に、当業者は、乾燥フィルムが完全に乾燥しているのではなく、むしろ一定量の典型的な溶媒を含んでいることを知っている。
ステップ(i)における被覆層が、乾燥フィルムのはんだマスクまたは液体のはんだマスクである、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明による方法が好ましい。典型的には、乾燥フィルムのはんだマスクならびに液体のはんだマスクが当該技術分野において同様に利用される。ステップ(i)における被覆層がビルドアップ層である場合、ステップ(i)における被覆層が乾燥フィルムである、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明による方法が好ましい。後者は、例えば、ビルドアップ層としてフォトイメージャブル誘電体(PID)を含み、これは写真構造化(photo-structured)されている。それにもかかわらず、液体のビルドアップ層もまた開発されており、本発明の方法に適用することができる。
典型的には、はんだマスクは透明である。これは、当業者が、はんだマスクの下の銅表面の酸化を迅速かつ定性的に判断することを可能にしている。酸化がない場合、典型的な金属銅の色が観察され、酸化がある場合、典型的に濃い/暗褐色の色が観察される。従って、ステップ(i)における永久的な、非導電性の、完全には重合されていない被覆層が透明である、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明による方法が好ましい。通常、ビルドアップ層は透明ではない。しかしながら、ビルドアップ層としての前述のフォトイメージャブル誘電体は、少なくともある程度の透明度を示し、それは銅表面の酸化を決定するために利用することができる。
ステップ(i)における永久的な、非導電性の、完全には重合されていない被覆層が、50μm以下、好ましくは40μm以下、より好ましくは33μm以下、さらにより好ましくは28μm以下、最も好ましくは22μm以下の層厚を有する、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明による方法が好ましい。
被覆層がビルドアップ層である場合、ステップ(i)におけるビルドアップ層が、50μm以下、好ましくは33μm以下、より好ましくは21μm以下、さらにより好ましくは15μm以下、最も好ましくは10μm以下の層厚を有する、本発明による方法が好ましい。
被覆層がはんだマスクである場合、ステップ(i)におけるはんだマスクが、50μm以下、好ましくは40μm以下、より好ましくは33μm以下、さらにより好ましくは28μm以下、最も好ましくは22μm以下の層厚を有する、本発明による方法が好ましい。
本発明者の実験では、30μm以下、特に20μm以下の層厚を示すはんだマスク並びにビルドアップ層は、熱処理ステップの間に酸素透過に対して非常に影響を受けやすいことを示した。従って、本発明の方法は、非常に薄い、特に30μm未満の被覆層に特に有益である。
多くの場合、はんだマスクおよびビルドアップ層はエポキシ化合物を含む。典型的には、これらの化合物は、ステップ(ii)で激しい構造変化を受け、より多く、または完全に重合された被覆層がステップ(ii)の後に得られることをもたらす。従って、ステップ(i)における永久的な、非導電性の、完全には重合されていない被覆層が、エポキシ化合物を含む、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明による方法が好ましい。
しかしながら、ある場合には、ステップ(i)における被覆層が、エポキシ化合物、ポリイミド、シアン酸エステル、ビスマレイミド-トリアジン化合物、ポリプロピレンエーテル、およびポリオレフィンからなる化合物の群から選択される少なくとも1つの化合物を含むビルドアップ層である、好ましくはステップ(i)における被覆層がエポキシ化合物を含むビルドアップ層である、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。
当該技術分野において典型的および共通に、はんだマスクおよびビルドアップ層の重合は、周囲空気(すなわち、約78体積%の窒素および約21体積%の酸素を有する周囲雰囲気、これは、周囲空気の全組成に基づいて、210000ppmの酸素に等しい)の下で実行される。酸素は、周囲空気内で一般に行われている酸化化合物であり、これは熱処理ステップの間に銅の望ましくない酸化を引き起こす。この望ましくない酸化は、銅表面とはんだマスク/ビルドアップ層との間の接着を顕著に低減させると考えられる。さらに、酸化銅は浸潤を促進する。従って、本発明の方法では、ステップ(ii)で使用される雰囲気は、雰囲気の全体積を基準にして、100000ppm(10体積%)以下の量の分子状酸素を含有する。これは、他の望ましくない酸化化合物が望ましくない量で存在しないことを含む。ステップ(ii)における前記雰囲気は反応性が低く、非常に好ましくは不活性雰囲気である。従って、雰囲気中の分子状酸素の量が50000ppm(5体積%)以下、好ましくは10000ppm(1体積%)以下、より好ましくは1000ppm(0.1体積%)以下、さらにより好ましくは100ppm(0.01体積%)以下、最も好ましくは10ppm(0.001体積%)以下、さらに最も好ましくは5ppm(0.0005体積%)以下である、(上で明らかにした、好ましくは好ましいものであると明らかにした)本発明の方法が好ましい。
好ましいのは、ステップ(ii)における雰囲気が、不活性ガス、好ましくは窒素、二酸化炭素、不活性希ガス、およびそれらの混合物からなる群から選択される不活性ガス、より好ましくは窒素、二酸化炭素、ヘリウム、アルゴン、およびそれらの混合物からなる群から選択される不活性ガスであり、最も好ましくは不活性ガスが窒素である、(上で明らかにした、好ましくは好ましいものであると明らかにした)本発明の方法である。
より好ましくは、雰囲気は、雰囲気の全体積を基準にして、99.0体積%を超える窒素含有量、好ましくは99.5体積%を超える窒素含有量、さらに好ましくは99.8体積%を超える窒素含有量、さらにより好ましくは99.9体積%を超える窒素含有量、最も好ましくは99.99体積%を超える窒素含有量を有する窒素ガスである。
ある場合には、ステップ(ii)による雰囲気が代替的に真空である、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明による方法が好ましい。そのような場合において、周囲の空気は、1つ以上の不活性ガスによって置換される代わりに排気される。真空の全容積が雰囲気を形成する。しかしながら、本発明の方法においては、1つ以上の不活性ガスを適用することが好ましい。従って、ある場合には、本発明の方法のステップ(ii)において真空が適用されないことが好ましい。
好ましいのは、ステップ(ii)における温度が142℃から220℃の範囲、好ましくは145℃から210℃の範囲、より好ましくは150℃から205℃の範囲である、(上で明らかにした、好ましくは好ましいものであると明らかにした)本発明の方法が好ましい。本発明者の実験によれば、上述した好ましい温度は、被覆層、はんだマスクおよびビルドアップ層の両者に対して最適な重合を提供する。
好ましくは、上述したような温度および雰囲気は、適切なオーブンまたは硬化装置において適用される。典型的には、オーブンおよび硬化装置はそれぞれ、本発明のステップ(ii)における雰囲気の全容積を決定する。
被覆層がはんだマスクである場合、はんだマスクは、本発明の方法のステップ(ii)において単一のステップで完全に重合される。これは、熱駆動重合が中断されないことを意味する。言い換えると、完全重合は、単一の熱処理ステップ(ワンステップ重合)のみで実行される。これはさらに、はんだマスクが完全に重合された後で、はんだ金属またははんだ金属合金を用いたメタライゼーションが実行されることを意味する。
被覆層がビルドアップ層である場合、ビルドアップ層の完全重合が、後続の(例えば第2の)熱処理ステップで通常望まれる。しかしながら、「ステップ(i)と比較してより重合されている」という用語は、少なくとも顕著な重合の増加が、好ましくは、より少なく重合されたビルドアップ層を通る分子状酸素透過が劇的に低減される程度まで得られ、その後のメタライゼーションが安全に実行できることを意味する。
ステップ(ii)が、少なくとも10分間、好ましくは少なくとも20分間、より好ましくは少なくとも30分間実行される、(上で明らかにした、好ましくは好ましいものであると明らかにした)本発明の方法が好ましい。10分未満の熱処理はしばしば、ステップ(i)と比較して不十分に重合されている永久的な、非導電性の被覆層をもたらす。そのような不十分な重合はしばしば、後続の製造ステップの間に被覆層内に機械的欠陥を引き起こす。
ステップ(ii)が、最大で180分まで、好ましくは最大で120分まで、より好ましくは最大で90分まで実行される、(上で説明した、好ましくは好ましいものであるとして説明した)本発明による方法が好ましい。180分を超える熱処理はほとんどの場合必要ではない。180分後、重合は更なる製造ステップに対して(例えばビルドアップ層に対して)十分であるか、または被覆層は完全に重合され、従って(例えばはんだマスクに対して)更なる重合を達成することができない。
特に、好ましいのは、ステップ(ii)が、20から180分間、好ましくは20から150分間実行される、(上で説明した、好ましくは好ましいものであるとして説明した)本発明による方法である。
本発明者の実験によれば、本発明の方法は、周囲空気の存在下で実行され、その他の点では本発明の方法と同一である方法と比べて接着力の顕著な増加をもたらす。接着力はしばしば剥離強度試験によって定量化される。好ましい剥離強度試験は、以下の本文の実施例のセクションにおいて説明される。そのような試験において、被覆層を銅表面から分離するために必要とされる強度が決定される。好ましいのは、(好ましくは本明細書全体にわたって明らかにしたHAST条件の後で)被覆層を銅表面から分離するための剥離強度が、それぞれの銅表面上への被覆層が、ステップ(ii)において周囲空気の存在下で実行され、その他の点では本発明の方法と同一である方法から得られている、そのような被覆層をそれぞれの銅表面から等しく分離するための剥離強度と比較して、少なくとも10%増加し、好ましくは少なくとも30%、より好ましくは少なくとも50%、さらにより好ましくは少なくとも70%、最も好ましくは少なくとも100%である、(上で説明した、好ましくは好ましいものであるとして説明した)本発明による方法が好ましい。そのような剥離強度試験について、銅表面と被覆層との間の界面からもたらされる剥離強度が考慮される。
好ましいのは、ステップ(ii)の後に以下のステップ:
(iii)(A)被覆層または(B)被覆層によって覆われていない銅表面の上に少なくとも部分的に1つ以上の金属または金属合金を堆積させるステップ
をさらに含む、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法である。
本発明の方法における被覆層がはんだマスクである場合、銅表面ははんだマスクによって完全には被覆されていない。典型的には、はんだマスクは、銅回路の銅表面の画定された領域にアクセスを許可する開口部を含む。これらの開口部はその後、銅回路を電気部品と電気的に接続するための接触パッドを形成するために、はんだ金属、最も好ましくはスズで充填される。はんだマスクが完全に重合した後で、被覆層によって被覆されていない銅表面の上に1つ以上の金属または金属合金の堆積が実行される、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。
本発明の方法における被覆層がビルドアップ層である場合、好ましくは金属層のないビルドアップ層が利用される(上記本文参照)。この場合、金属シード層、好ましくはパラジウムシード層が、ステップ(iii)において、ステップ(ii)の後に得られる熱処理されたビルドアップ層の上に堆積される。従って、金属シード層の堆積はステップ(ii)の後に実行される。そのような金属シード層は、好ましくは銅の無電解堆積のための開始点である。さらなる一連のステップにおいて、銅回路がビルドアップ層上に形成される。結果として、少なくとも1つの表面上に、銅表面を有する銅回路を有する非導電性基板が得られ、これは本発明の方法のステップ(i)で定義されたような化学処理がいつでもできる状態になっている。
ある場合には、ビルドアップ層の十分なまたは完全な重合は、金属シード層が堆積された後、または銅回路全体が形成された後に好ましくは実行される。この好ましい場合には、ビルドアップ層の十分なまたは完全な重合は、本発明の方法のステップ(ii)において定義された分子状酸素の量を含有する雰囲気で、または周囲空気を含む雰囲気のいずれかで実行される。周囲空気の存在下でのビルドアップ層のそのような十分なまたは完全な重合は必ずしも有害ではない。本発明の方法によりすでに得られた高度な重合は、分子状酸素の移動を顕著に防止する。さらに、前記分子状酸素の移動は、ビルドアップ層の上に堆積された金属層に起因して、さらに顕著に防止される。
1つ以上の金属が独立して、スズ、ニッケル、金、パラジウム、銅および銀からなる群から選択される金属であり、それぞれ、1つ以上の金属合金は独立して、スズ、ニッケル、金、パラジウム、銅および銀からなる群から選択される金属を含む、(上で明らかにした、好ましくは好ましいものであるとして明らかにした)本発明の方法が好ましい。
ステップ(i)における被覆層がビルドアップ層である場合、1つ以上の金属は独立して、それぞれ、パラジウムおよび銅からなる群から選択される金属を含む1つ以上の銅合金である。
ステップ(i)における被覆層がはんだマスクである場合、それぞれ、1つ以上の金属は独立して、スズ、ニッケル、金、パラジウムおよび銀からなる群から選択される、より好ましくはスズおよびニッケルからなる群から選択される金属を含む1つ以上の銅合金である。本発明の方法の利点は、前述の金属、特にスズの浸潤が観察されなかったことである。これは、はんだ付け金属としてのスズの堆積が荒い条件を必要としており、容易に浸潤をもたらすので、注目に値する。
本発明の方法は、化学的に処理された銅表面(すなわち、剥離強度増大表面処理)と、雰囲気の全体積に基づいて、100000ppm以下の量の(好ましくは100000ppm未満の、より好ましくは本発明の方法について上で明らかにした)分子状酸素を含む雰囲気における後続の熱処理との組み合わせからもたらされる優れた接着性を利用している。本発明者の実験結果は、この組み合わせが驚くべきことに相乗効果をもたらすことを示している(実施例のセクションを参照)。特に非常に薄い被覆層に対して、本発明の方法は驚くほど良好な結果を示した。
プリント回路基板は高度に洗練された電子部品であり、高い基準と要求を満たす必要がある。本発明者の実験によれば、(上で明らかにした、好ましくは好ましいものであると明らかにした)本発明の方法に従って製造されたプリント回路基板は、特に共通のHASTにおいて優れた結果を示している(96時間、130℃、85%rh、実施例のセクションを参照)。
(上で明らかにした、好ましくは好ましいものであると明らかにした)本発明の方法は、プリント回路基板を製造するためのものである。上記の本文で述べたように、被覆層と銅表面との間の優れた接着性が得られる。さらに、はんだマスクおよびビルドアップ層に対する浸潤は観察されない。
従って、本発明はまた、
- 少なくとも1つの表面上に、銅表面を有する銅回路を有する非導電性基板を含むプリント回路基板に関しており、基板の表面および銅表面は少なくとも部分的にはんだマスクで被覆されており、はんだマスクは
- 透明であり、
- 20μm以下、好ましくは15μm以下、最も好ましくは10μm以下の層厚を有しており、
はんだマスクの下の銅表面は
- 金属銅色であり、
- 200nm以下の最大層厚さを有する変換された銅の層を示している。
本発明の方法に関する上述した特徴は同様に、(上で明らかにした)本発明のプリント回路板に適用される。
「金属銅色」という用語は、金属銅の典型的な明るい色を示すが、顕著に暗褐色である酸化銅の典型的な色を示すものではない。当業者は、はんだマスクの下の金属銅と酸化銅とを区別する立場にある。
以下の非限定的な実施例によって、本発明をさらに説明する。
実施例
A:はんだマスクの用途
試料調製
試料1から6(各々はいくつかの同一の試験片を含む)を以下のように調製した(要約についてはさらに下記の表1を参照)。
ステップ(i):
少なくとも1つの表面上に銅表面を有する銅回路を有する非導電性基板を提供するステップ
少なくとも1つの表面上に銅表面を有する銅回路を有する非導電性基板を示すために、銅箔(150mm×75mm×35μm)を使用した。
銅表面の洗浄
第1のステップにおいて、全ての銅箔の銅表面は、180ml/LのSoftClean UC168、200ml/LのCupraEtch Starter、75ml/LのHydrox(全てAtotechの製品)および545ml/Lの脱イオン水を含む硫酸/H溶液を使用してエッチング洗浄され、エッチング洗浄された銅箔を得た。エッチング洗浄は、変色防止剤および/または界面活性剤などの重酸化物および他の化合物を除去した。エッチング洗浄の後で、エッチング洗浄された銅箔は冷水で約2分間すすがれた。結果として、エッチング洗浄され、すすがれた銅箔が得られた。試料1(比較試料、本発明によらない)に対する銅箔の銅表面はそれ以上処理されず、続いてはんだマスクのラミネーションを受けた(以下の本文参照)。
第2のステップにおいて、試料2から6に対する銅箔の銅表面はさらに処理された。
サブステップ(i-a);銅表面の化学的処理
(b)有機化合物(シラン)による処理:
試料2から4についての銅箔は、1重量%のシランを含有し、溶媒としてエタノールおよび脱イオン水を含有する被覆溶液の中に25℃で60秒間浸漬された。被覆溶液のpHは5であった(酢酸で調整)。3つの異なる被覆溶液が調製され、各々は異なるシランを含有する。
試料2について:5-[[3-(トリメトキシシリル)プロピル]チオ]-1,3,4-チアジアゾール-2(3H)-チオン
試料3について:5-[[3-(トリメトキシシリル)プロピル]チオ]-1,3,4-チアジアゾール-2-アミン
試料4について:5-[[3-(トリメトキシシリル)プロピル]チオ]-4H-1,2,4-トリアゾール-3-アミン
その後、得られた銅箔は乾燥された。結果として、試料2から4についてはシラン化され、乾燥された銅箔が得られた。これらの銅箔は、続いてはんだマスクのラミネーションを受けた(以下の本文参照)。
(a)酸化および後続の還元処理
エッチング洗浄の後で、試料5および6に対する銅箔の銅表面は酸化および後続の還元反応により化学的に処理された。第1に、試料5および6についての銅箔は、15.5ml/LのNovaBond IT Stabilizer(Atotech)を含有する調整溶液に50℃で30秒間浸漬された。調整剤は、pHおよび電気化学的電位に関して銅表面を安定化させる。結果として、試料5および6については調整された銅箔が得られた。
第2に、調整された銅箔は、100ml/LのNovaBond IT 102(Atotech)および15.5ml/LのNovaBond IT Stabilizer(Atotech)を含む酸化性溶液内で処理された。処理は70℃で実行され、Cu(0)からCu(I/II)酸化物への均一で自己制限的な変換をもたらし、最終的に銅表面上に180nm未満の最大層厚さを有する変換された銅のニードル型の層を形成する。酸化反応の後で、酸化銅箔は冷水ですすがれた。
第3に、酸化され、すすがれた銅箔は、20ml/LのNovaBond IT Reducer(Atotech)および5ml/LのNovaBond IT Stabilizerを含む還元溶液と接触させられた。接触は、35℃で5分間実行され、還元反応をもたらす。還元反応は、Cu(I/II)種をCu(0)に変換し、それにより、化学物質に対する(例えば、環境および/または後続のメタライゼーションプロセスから)銅表面の安定性を強化する。還元反応の後で、銅箔は冷水で約2分間すすがれた。結果として、還元され、およびすすがれた銅箔が得られた。試料5についての銅箔は、続いてはんだマスクのラミネーションを受けた(以下の本文参照)。
還元反応の後で、試料6については還元され、およびすすがれた銅箔は、脱イオン水内の10ml/LのNovabond IT Protector MK(Atotech)の保護溶液の中への1分間の浸漬を受けた。基本的に、保護溶液の中への浸漬は任意である。実行される場合、それは、還元された銅の再酸化を回避するために、酸化され、続いて還元された銅表面への有機化合物の付着を提供する(上で明らかにしたサブステップ(i-a)における(b)に対応する)。浸漬の後で、試料6の銅箔は、冷水で約2分間すすがれて、続いて乾燥された。結果として、試料6については保護され、およびすすがれた銅箔が得られた。これらの銅箔は、続いてはんだマスクのラミネーションを受けた(以下の本文参照)。
サブステップ(i-b);被覆層で銅の表面を被覆する:
第1のラミネートステップにおいて、ドライフィルム型のフォトイメージャブルはんだマスク(永久的な、非導電性の、完全には重合されていない、アクリレートおよびエポキシ化合物含有被覆層)は、真空ラミネーター(Dynachem VA 7124-HP6)を使用することにより、20から25℃の範囲内の室温および50から60%の相対湿度を有するクリーンルーム内で、黄色光の下、6つの試料全ての銅表面の上に真空ラミネートされた。各はんだマスクは20μmの層厚を有しており、従って分子状酸素の透過を受けやすい。
真空ラミネーションの条件は以下の通りである。
第1ステップ:100℃、真空:3hPaで30秒、圧力:0.5MPaで30秒
第2ステップ:80℃、圧力:8kgf/cmで60秒
ラミネーションの後で、ラミネートされた銅箔が得られた。
熱処理に先立って、積層された銅箔は、1000mJ/cmの印加全露光エネルギーを有するUVバンプを用いて光化学的に予備重合された。このステップでは、特にアクリレート化合物が重合される。
結果として、各試料に対して、永久的な、非導電性の、完全には重合されていないはんだマスクを有する銅箔が得られた。
Figure 0007213801000001
ステップ(ii) 基板を熱処理する
各試料において、少なくとも1つの試験片が以下の2つの熱処理ステップのうちの1つを受けた。
- 従来の熱風対流式オーブン(Heraeus Oven UT 6200)を用いて160℃で60分間処理する(本発明の方法によらない試料をもたらすが、代わりに比較例をもたらす)。
そのような熱処理を受けた試料は、以下においてさらに「+O」と略され(例えば、試料1、+O)、それらの熱処理が周囲空気の存在下で実行されたことを示している。
- 5ppm未満の量の分子状酸素を含有する雰囲気を示すオーブン(ATV PEP-603)において、160℃で60分間処理する。
この熱処理を受けた試料は、以下において「-O」と略され(例えば、試料1、-O)、それらの熱処理が不活性雰囲気内で実行されたことを示している。「-O」試料は、銅表面が化学的に処理されているか否かに応じて、本発明または比較例のいずれかによるものとすることができる。
各熱処理ステップにおいて、完全には重合されていないはんだマスクは、前記の熱処理の間に完全に重合され、単一の熱処理ステップのみで、すなわち熱駆動重合を中断することなく重合された(ワンステップ重合)。このステップでは、特にエポキシ化合物が重合される。
剥離強度試験によるはんだマスク接着性評価
熱処理の後で得られた各試料(1から6)(「+O」および「-O」を含む)について、
(1)上で説明したように熱処理の直後に(初期剥離強度とも呼ばれる)
(2)96時間のHASTの後に(HAST条件:130℃、85%相対湿度、HASTチャンバー:EHS-221M)
剥離強度が決定された。
剥離強度を決定するために、硬質板が完全重合されたはんだマスクに面するような方法で、それぞれの銅箔を硬質板(銅箔と同じサイズ)に接着することにより、いくつかのストリップ型の断片が各試験片から調製された。結果として、構造的に強化されたはんだマスクを有する銅箔が得られた。
その後、各強化された銅箔は前記ストリップ型の断片(10×100mm、Milling Cutter、Walter Lemmen CCD)にスライスされた。
ストリップ型の断片は、そのそれぞれの構造的に強化されたはんだマスクから銅箔を剥離するのに必要な剥離強度(角度:90°、速度:50mm/分)を個々に評価するために、剥離力測定機(Roell Zwick Z010)にかけられた。典型的には、層間剥離を回避するのに必要とされる剥離強度が高いほど、接着性は良好である。
剥離強度試験の結果を以下の表2に要約する。
Figure 0007213801000002
試料1の全体並びに全ての試料2から6、+Oについては、本発明によらない比較例である。全ての試料2から6、-Oについては本発明の方法と一致する。
試料1に対する剥離強度値は、表2によれば最も低い。試料1、-Oは、米国特許第5,484,688 A号に開示されている教示に基づいており、はんだマスクはワンステップ重合で完全に重合された。不活性窒素雰囲気(-O)が周囲空気(+O)の代わりに使用される場合、試料1について、剥離強度の増加は全く観察されず(「熱処理後」を参照)、または少なくとも顕著な剥離強度の増加は得られなかった(「HAST後」を参照)。従って、不活性窒素雰囲気において(剥離強度増大表面処理によって処理されていない)銅表面上ではんだマスクを重合するだけでは、良好な接着性を得るには不十分である。
試料2から6は、剥離強度増大表面処理を受けた(実施例5および6は、国際公開第2012/005722 A1号に開示された教示に基づいて処理された)。表2によれば、試料1から6について、+O(熱処理後)の剥離強度は、1.27(剥離強度増大表面処理のない試料1)から最大4.76(試料6)まで増大した。HAST後では、0.11(試料1)から最大1.80(試料6)までの類似の結果が得られた。この剥離強度の増加は、周囲空気の存在下でさえも得られ、表面処理から得られる。
しかしながら、驚くべき追加の剥離強度の増大が、(1)剥離強度増大表面処理(好ましくは酸化および後続の還元反応を含む)および(2)不活性雰囲気における熱処理を組み合わせることによって達成される。
表2は、(1)および(2)の組み合わせが相乗効果を示すことを示している。(1)および(2)を組み合わせた後に得られる剥離強度は、(1)および(2)について個々に得られた剥離強度の合計を超える。表2の結果は、不活性窒素雰囲気は剥離強度増大表面処理の効果を相乗的に高めることを示している。さらに、米国特許第5,484,688 A号明細書において開示されているようなツーステッププロセスが回避された。
浸潤試験によるはんだマスクの接着性評価(スズのはんだ付け)
別の6つの試料は、銅箔の代わりに銅張積層板(CCL)を使用したという本質的な違いはあるが、上記のセクションAで概説したように調製された。さらに、はんだマスクをラミネートした後に、はんだマスクにおいて約200μmの開口径を有する開口部を得るために、はんだマスクのパターニングが実行された。
この目的のために、はんだマスクでラミネートされたCCLは、フォトマスクの上に整列され、続いて周囲温度で500mJ/cmの露光エネルギーで(接触露光ユニットEXM-1201-F02を用いて)化学線露光に晒され、選択的に予備重合されたはんだマスクを有する試料を得た。はんだマスクは、約1重量%の無水炭酸ナトリウムを含む水性現像溶液内で現像され、水ですすがれ、続いて上で説明したような熱処理を受けた。結果として、永久的な、パターン化された、非導電性の、完全に重合されたはんだマスクを有する試料が得られた。
試料は、第1に、硫酸ベースの洗浄液(Proselect SF、Atotech)を使用することにより50℃で5分間洗浄され、続いて水ですすがれた。
次に、開口部において露出された銅表面は、100g/LのCopper Activator BC65(Atotech)のマイクロエッチング溶液を用いて30℃でマイクロエッチングされ(エッチング深さ約1μm)、続いて水ですすがれた。
その後、スズが、ツーステップ手順において、前記露出された銅表面の上にはんだ付けプロセスにおいて堆積された。第1に、22℃の堆積溶液(Stannatech、Atotech)の中へ1分間の浸漬が実施され、同一の溶液の中への15分間の浸漬が続くが、75℃の温度を示している。その後、それぞれの試料は水ですすがれた。最後に、スズではんだ付けされた試料が得られた。
浸潤の質が光学顕微鏡(Olympus BX50)によって調べられた。
試料1は、全ての試験片について、荒いスズはんだ付けの条件に起因して、はんだ付けプロセスの間に銅表面からのはんだマスクの深刻な層間剥離を示した。開口部の中への適切なスズ堆積は不可能であった。従って、顕微鏡による調査は実行されなかった。
試料2から6、+Oは、はんだマスクと銅表面との間に望ましくないスズの浸潤を頻繁に示し、試料2から6、-Oについては、そのような浸潤は観察されなかった。図1において、AおよびBのスズではんだ付けされた開口部は、約200μmの直径d1を有する白色の円として概略的に描かれている。浸潤していないはんだマスクは、斜線部で描かれている。はんだマスクの下の浸潤したスズは、幅d2の環状部として描かれている(d2は約25から35μmの範囲である)。対応するオリジナルの図は図2に示されている。図1のAは、試料6、+Oに対して観察されたスズの浸潤を概略的に示している。対照的に、スズの浸潤は、試料6、-Oに対して、図1Bにおいて示されるように、観察されなかった。同様の結果が試料2から5に対して得られた(データは示さず)。
本発明の方法に従って製造されたプリント回路基板は、特に20μm以下の厚さを有するはんだマスクに対して、スズの浸潤なしにスズの半田付けを可能にする。さらに、浸潤、特にスズを有する浸潤を防止することは、付着の問題単独ではないと考えられる。結果は、(1)剥離強度増大表面処理(好ましくは酸化および後続の還元反応を含む)および(2)不活性窒素雰囲気内での熱処理(5ppm未満の分子状酸素)の前述の組み合わせが、接着力を改善するだけでなく、浸潤をさらに防止する(比較的低い剥離強度値を示す試料についてさえも;表1の試料2から4を試料5および6と比較されたい)ことを示している。これは、分子状酸素を透過させる傾向がある非常に薄いはんだマスク(特に20μm以下)に特に当てはまる。
試料2から6、-Oはまた、標準テープ試験に合格した(結果は示されていない)。
B:ビルドアップ層用途
ビルドアップ層用途のために、2つの追加の試料(試料7および8)を調製した。これらの試料は、はんだマスク用途に対して上記Aの項目で概説したように同様に調製され、ビルドアップ層がはんだマスクの代わりに使用され、さらに以下の相違を有している。
- 各ラミネーションステップにおいて、ラミネートパラメータは上で説明したようなものであるが、第2のステップにおいて100℃が適用されたという本質的な相違を有している
- 熱処理が以下のように実施された(周囲空気の存在下および5ppm未満の分子状酸素の不活性ガス(窒素)の下:両方に対して):150℃から180℃の範囲の温度で60分、続いて200℃で60分
主に20μmの典型的なエポキシ含有ビルドアップ層が多数の試験系列で試験された。さらに、同一のエポキシ含有ビルドアップ層に対して多数の結果が得られるが、40μmの厚さを示している。
Figure 0007213801000003
剥離強度は、熱処理後およびHAST後に再び測定されている(上で明らかにしたHAST)。
剥離強度の結果が表4にまとめられる。
Figure 0007213801000004
試料7は比較例である。剥離強度増大表面処理は存在しない。周囲空気(+O)の存在下では、基本的に接着性は得られない(剥離強度0.1から0.3)。試料8、+Oの全ては、(雰囲気の全体積に基づいて)100000ppm以下の量の分子状酸素を含有する雰囲気においての熱処理を含まず、従って、本発明によるものでもない。一方、試料8、-Oの全ては本発明によるものである。
表4において明確に示されるように、試料7および試料8の両方について、-Oに対して得られた剥離強度は、+Oに対して得られた剥離強度と比較して顕著に増大している。
試料8において実行された剥離強度増大表面処理は、不活性窒素雰囲気の好ましい効果を増大させる。再び、(1)剥離強度増大表面処理(好ましくは酸化および後続の還元反応を含む)と、(2)不活性雰囲気内での熱処理との組み合わせは驚くべきことに、および相乗的に剥離強度を予想外に増大させる。
興味深いことに、試料8、40μmは、周囲空気(+O)の存在下でさえも比較的高い剥離強度を示す。不活性窒素雰囲気において、いずれの場合においても顕著な剥離強度の増大が観察されるが(試料8、-Oを参照)、この実施例では40μmのビルドアップ層が20μmのビルドアップ層と比較して分子状酸素の透過を本質的に受けにくいことを示している。
従って、本発明の方法は、40μm未満の厚さを有するビルドアップ層に対して特に有益である。

Claims (13)

  1. プリント回路基板を製造するための方法であって、
    (i)少なくとも1つの表面上に
    - 銅表面を有する銅回路であって、
    前記銅表面は
    - (a)酸化および後続の還元反応および/または(b)前記銅表面に付着される有機化合物によって化学的に処理される、銅回路と、
    - 前記銅表面を少なくとも部分的に被覆する、永久的な、非導電性の、完全には重合されていない被覆層とを有する非導電性基板を提供するステップと、
    (ii)雰囲気の全体積に基づいて、100000ppm以下の量で分子状酸素を含有する雰囲気において、140℃から250℃の範囲の温度で、永久的な、非導電性の、完全には重合されていない前記被覆層を有する前記非導電性基板を熱処理するステップであって、それにより永久的な、非導電性の被覆層を有する基板が得られ、前記被覆層がステップ(i)と比較してより重合されているステップとをこの順序で含み、
    ただし、
    - ステップ(i)における永久的な、非導電性の、完全には重合されていない前記被覆層は、はんだマスクであり、
    - ステップ(ii)は、ステップ(i)の後であるが、任意の金属または金属合金が永久的な、非導電性の、完全には重合されていない前記被覆層の上に堆積される前に実行され、
    - ステップ(ii)において、永久的な、非導電性の、完全には重合されていない前記被覆層が、単一の熱処理ステップのみで完全に重合される、方法。
  2. ステップ(i)(a)において、前記銅表面は、Cu-(0)が結果として生じるように、前記銅表面におけるCu-(0)をCu-(I)およびCu-(II)に酸化し、続いて前記Cu-(I)およびCu-(II)を還元することにより化学的に処理される、請求項1に記載の方法。
  3. ステップ(i)における前記銅表面は、前記銅表面上に化学処理層を含み、前記化学処理層は、500nm以下の最大厚さを有している、請求項1または2に記載の方法。
  4. 前記有機化合物が、アゾール、シラン、アゾール-シランハイブリッドおよびそれらの組み合わせからなる群から選択される1つ以上の化合物である、請求項1から3のいずれか一項に記載の方法。
  5. ステップ(i)における永久的な、非導電性の、完全には重合されていない前記被覆層は、独立して乾燥フィルムまたは液体である、請求項1から4のいずれか一項に記載の方法。
  6. ステップ(i)における永久的な、非導電性の、完全には重合されていない前記被覆層は、50μm以下の層厚を有している、請求項1から5のいずれか一項に記載の方法。
  7. ステップ(i)における永久的な、非導電性の、完全には重合されていない前記被覆層は、エポキシ化合物を含む、請求項1から6のいずれか一項に記載の方法。
  8. 前記雰囲気内の分子状酸素の量は、50000ppm以下である、請求項1から7のいずれか一項に記載の方法。
  9. ステップ(ii)における前記雰囲気は、不活性ガスである、請求項1から8のいずれか一項に記載の方法。
  10. ステップ(ii)における前記温度が142℃から220℃の範囲にある、請求項1から9のいずれか一項に記載の方法。
  11. ステップ(ii)は、少なくとも10分間実行される、請求項1から10のいずれか一項に記載の方法。
  12. ステップ(ii)の後に以下のステップ
    (iii)(A)前記被覆層または(B)前記被覆層によって被覆されていない前記銅表面の上に少なくとも部分的に1つ以上の金属または金属合金を堆積させるステップ
    をさらに含む、請求項1から11のいずれか一項に記載の方法。
  13. ステップ(i)は、
    (i)少なくとも1つの表面上に
    - 銅表面を有する銅回路
    を有する非導電性基板を提供するステップ
    (i-a)(a)酸化および後続の還元反応および/または(b)有機化合物を前記銅表面に付着させる有機化合物によって前記銅表面を化学的に処理するステップ
    (i-b)(i-a)の後に得られた前記銅表面を少なくとも部分的に、永久的な、非導電性の、完全には重合されていない被覆層で被覆するステップである、請求項1から12のいずれか一項に記載の方法。
JP2019520056A 2016-10-14 2017-10-12 プリント回路基板を製造するための方法 Active JP7213801B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16193971.5 2016-10-14
EP16193971.5A EP3310137B1 (en) 2016-10-14 2016-10-14 Method for manufacturing a printed circuit board
PCT/EP2017/076003 WO2018069421A1 (en) 2016-10-14 2017-10-12 Method for manufacturing a printed circuit board

Publications (3)

Publication Number Publication Date
JP2019530986A JP2019530986A (ja) 2019-10-24
JP2019530986A5 JP2019530986A5 (ja) 2020-11-19
JP7213801B2 true JP7213801B2 (ja) 2023-01-27

Family

ID=57136780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019520056A Active JP7213801B2 (ja) 2016-10-14 2017-10-12 プリント回路基板を製造するための方法

Country Status (7)

Country Link
US (1) US10477700B2 (ja)
EP (1) EP3310137B1 (ja)
JP (1) JP7213801B2 (ja)
KR (1) KR102413015B1 (ja)
CN (1) CN109845415B (ja)
TW (1) TWI669041B (ja)
WO (1) WO2018069421A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3932154B1 (en) * 2019-03-01 2023-07-26 Atotech Deutschland GmbH & Co. KG Method for increasing adhesion strength between a metal and an organic material
CN110856348A (zh) * 2019-10-09 2020-02-28 广东利尔化学有限公司 一种用于pcb除胶后处理中和还原剂
CN110798980A (zh) * 2019-10-12 2020-02-14 西安金百泽电路科技有限公司 一种改善渗油及油墨入孔的方法
JP7474095B2 (ja) 2020-03-31 2024-04-24 リンテック株式会社 接着シート、及び接着シートの使用方法
JP2021194831A (ja) * 2020-06-12 2021-12-27 Ckd株式会社 スクリーンマスク検査方法及びスクリーンマスク検査装置
US11388822B2 (en) 2020-08-28 2022-07-12 Applied Materials, Inc. Methods for improved polymer-copper adhesion
CN112577982A (zh) * 2020-12-09 2021-03-30 广州添利电子科技有限公司 一种pcb表面处理金属薄层质量分析方法
KR20240018632A (ko) 2021-06-09 2024-02-13 아토테크 도이칠란트 게엠베하 운트 콤파니 카게 구리층과 유기층의 복합재 및 그 복합재의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004085803A (ja) 2002-08-26 2004-03-18 Nippon Steel Chem Co Ltd アルカリ現像型感光性樹脂組成物
WO2009125845A1 (ja) 2008-04-10 2009-10-15 ソニーケミカル&インフォメーションデバイス株式会社 フレキシブル配線板の製造方法
JP2010166099A (ja) 2010-04-30 2010-07-29 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2013537581A (ja) 2010-07-06 2013-10-03 アトテック ドイチェランド ゲーエムベーハー 金属表面を処理する方法と、この方法によって形成された装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4316087A1 (de) 1993-05-13 1994-11-17 Morton Int Inc Verfahren zum bildmäßigen Metallisieren von strukturierten Leiterplatten
WO2005101929A1 (en) * 2004-04-19 2005-10-27 Youngeun Electronics Co., Ltd Printed circuit board including track gap-filled resin and fabricating method thereof
EP2065927B1 (en) * 2007-11-27 2013-10-02 Imec Integration and manufacturing method of Cu germanide and Cu silicide as Cu capping layer
JP6030401B2 (ja) * 2012-10-12 2016-11-24 三井金属鉱業株式会社 表面処理銅箔の製造方法
EP2754732B1 (en) * 2013-01-15 2015-03-11 ATOTECH Deutschland GmbH Aqueous composition for etching of copper and copper alloys
KR101422262B1 (ko) * 2013-02-08 2014-07-24 와이엠티 주식회사 동박층이 형성된 기판과 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
WO2014132974A1 (ja) * 2013-02-28 2014-09-04 東海神栄電子工業株式会社 基板の製造方法と基板とマスクフィルム
US9637271B2 (en) 2013-03-15 2017-05-02 Owens-Brockway Glass Container Inc. Container with a medal
CN103260361B (zh) * 2013-05-14 2016-07-06 金悦通电子(翁源)有限公司 一种hdi外层线路负片加工方法
CN104735899B (zh) * 2013-12-19 2017-08-22 鹏鼎控股(深圳)股份有限公司 可挠式电路板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004085803A (ja) 2002-08-26 2004-03-18 Nippon Steel Chem Co Ltd アルカリ現像型感光性樹脂組成物
WO2009125845A1 (ja) 2008-04-10 2009-10-15 ソニーケミカル&インフォメーションデバイス株式会社 フレキシブル配線板の製造方法
JP2010166099A (ja) 2010-04-30 2010-07-29 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2013537581A (ja) 2010-07-06 2013-10-03 アトテック ドイチェランド ゲーエムベーハー 金属表面を処理する方法と、この方法によって形成された装置

Also Published As

Publication number Publication date
US20190297732A1 (en) 2019-09-26
KR20190066041A (ko) 2019-06-12
EP3310137B1 (en) 2019-02-27
TWI669041B (zh) 2019-08-11
CN109845415B (zh) 2020-12-08
CN109845415A (zh) 2019-06-04
TW201831068A (zh) 2018-08-16
US10477700B2 (en) 2019-11-12
KR102413015B1 (ko) 2022-06-24
WO2018069421A1 (en) 2018-04-19
JP2019530986A (ja) 2019-10-24
EP3310137A1 (en) 2018-04-18

Similar Documents

Publication Publication Date Title
JP7213801B2 (ja) プリント回路基板を製造するための方法
EP2259665B1 (en) Solution for surface treatment
EP2341167B1 (en) Method for surface treatment of copper and copper material
WO1993010652A1 (en) Process for improved adhesion between a metallic oxide and a polymer surface
TWI436706B (zh) A method of manufacturing a printed wiring board, and a printed wiring board obtained from the manufacturing method
US11963308B2 (en) Method for increasing adhesion strength between a surface of copper or copper alloy and an organic layer
JP2005050999A (ja) 配線基板および配線の形成方法
JP2009173999A (ja) 耐熱エージング特性に優れた金属被覆ポリイミド樹脂基板の製造方法
JP2966678B2 (ja) 金属銅と樹脂の複合体の製造方法
EP0488299B1 (en) Method of manufacturing a multi-layered wiring board
JP2005005319A (ja) 配線形成方法および配線基板
JPH08139435A (ja) プリント配線板の製造方法
TW202307270A (zh) 銅層與有機層之複合物及其製造方法
JP2024064977A (ja) プリント配線板の製造方法、プリント配線板及び半導体パッケージ
JP3761200B2 (ja) 配線板の製造方法
JP2005072483A (ja) プリント配線基板の製造方法
JPH0358496A (ja) 内層用回路板の製造方法
JP2005171318A (ja) プリント配線板とプリント配線板の製造方法
JPH05275853A (ja) 多層配線板の製造方法
JP2007115966A (ja) 半導体素子搭載用パッケージ基板の製造方法
JPH0568116B2 (ja)
JPH06103793B2 (ja) 内層用回路板の銅回路の処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221020

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221027

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230117

R150 Certificate of patent or registration of utility model

Ref document number: 7213801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150