KR20190066041A - 인쇄 회로 보드를 제조하기 위한 방법 - Google Patents

인쇄 회로 보드를 제조하기 위한 방법 Download PDF

Info

Publication number
KR20190066041A
KR20190066041A KR1020197012922A KR20197012922A KR20190066041A KR 20190066041 A KR20190066041 A KR 20190066041A KR 1020197012922 A KR1020197012922 A KR 1020197012922A KR 20197012922 A KR20197012922 A KR 20197012922A KR 20190066041 A KR20190066041 A KR 20190066041A
Authority
KR
South Korea
Prior art keywords
copper
layer
cover layer
copper surface
substrate
Prior art date
Application number
KR1020197012922A
Other languages
English (en)
Other versions
KR102413015B1 (ko
Inventor
원진 조
마르쿠 라거
디르크 테브스
세드릭 린
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20190066041A publication Critical patent/KR20190066041A/ko
Application granted granted Critical
Publication of KR102413015B1 publication Critical patent/KR102413015B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0591—Organic non-polymeric coating, e.g. for inhibiting corrosion thereby preserving solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/086—Using an inert gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄 회로 보드를 제조하기 위한 방법으로서, (i) 비전도성 기판을 제공하는 단계로서, 비전도성 기판은, 적어도 하나의 표면 상에 - 구리 표면을 갖는 구리 회로부로서, 구리 표면은, - (a) 산화 및 후속 환원 반응 및/또는 (b) 구리 표면에 부착된 유기 화합물에 의해 화학적으로 처리되는, 상기 구리 회로부, - 적어도 부분적으로 구리 표면을 커버하는 영구적 비전도성의 완전히 중합되지 않은 커버 층을 갖는, 상기 비전도성 기판을 제공하는 단계; (ii) 영구적 비전도성 커버 층을 갖는 기판이 획득되도록, 분위기의 총 체적을 기준으로 하여, 분자 산소를 100000 ppm 이하의 양으로 함유하는, 분위기에서 140℃ 내지 250℃ 범위의 온도로 영구적 비전도성의 완전히 중합되지 않은 커버 층을 갖는 기판을 열 처리하는 단계로서, 커버 층이 단계 (ⅰ) 과 비교하여 더 많이 중합되는, 상기 기판을 열처리하는 단계를 이 순서대로 포함하고, 단: - 단계 (ii) 는 단계 (ⅰ) 이후 그러나 임의의 금속 또는 금속 합금이 영구적 비전도성의 완전히 중합되지 않은 커버 층 상으로 성막되기 전에 수행되고, 그리고 - 단계 (ii) 에서, 커버 층이 솔더 마스크인 경우, 영구적 비전도성의 완전히 중합되지 않은 커버 층은 오로지 하나의 단일 열 처리 단계에서만 완전히 중합된다.

Description

인쇄 회로 보드를 제조하기 위한 방법
본 발명은 인쇄 회로 보드 (PCB) 및 인쇄 회로 보드를 제조하기 위한 방법에 관한 것이다.
PCB 는 인쇄 회로 보드 어셈블리 (PCBA) 를 획득하기 위해서, 그 표면 중 적어도 하나에 집적 회로 (IC), 저항기, 스위치 등과 같은, 전자 부품을 탑재하기 위한 얇은 보드이다. PCB 의 제조 프로세스 동안, 통상적으로 구리 회로부는 통상적으로 에폭시 수지 또는 폴리이미드 수지로 이루어진, 비전도성, 절연 기판/층 상에 형성된다. 가장 일반적인 비전도성 기판/층은 상업적으로 FR-4 로 알려진 유리 강화 (glass-reinforced) 에폭시 라미네이트이다.
다층 PCB 를 획득하기 위해, 통상적으로 전도성 구리 회로부를 갖는 비전도성, 절연 기판/층의 스택이 일체형 제품을 획득하기 위해 형성된다.
통상적으로, PCB 제조 동안 (특히 다층 PCB 를 제조하는 동안) 두 가지 특정 유형의 비전도성 절연 기판들/층들이 활용되며, 이들은 영구적이다: (i) 전술한 비전도성, 절연 기판들/층들은 또한 빌드-업 (build-up) 층들, 프리-프레그들, 내부 층들, 절연층들 등으로 불리며, 다층 PCB 내에서, 회로들 사이의 비전도성, 절연 기판들/층들을 형성하며, (ii) 솔더 마스크들 (종종 솔더 레지스트들, 외부 층들 등으로 지칭됨) 은 다층 및 비다층 PCB들에서 최외부 회로부를 커버하고 보호한다.
솔더 마스크는 그 중합 (또한 큐어링 (curing) 또는 경화 (hardening) 로 불림) 후, 최외부 비전도성 기판/층의 표면 및 구리 회로부의 대부분을 커버하는 비전도성 재료의 완전히 중합된, 영구적 층이다. 솔더 마스크는 솔더링을 위해 노출될 의도된 구리 회로부의 부분들을 제외하고, 회로부를 완전히 커버하도록 패터닝된다. 이러한 영역들에서 솔더 마스크는 통상적으로 패드 개구들과 같은 개구들을 드러낸다.
일반적으로, 제 1 단계에서, 솔더 마스크는 포토 이미지가능 커버 층을 형성하기 위해 비전도성 기판/층의 표면에 도포되는 포토 이미지가능 조성물로부터 형성된다. 제 2 단계에서, 일반적으로 70℃ 내지 80℃ 범위의 온도에서 포토 이미지가능 커버 층의 짧은 사전-중합 후, 포토 이미지가능 커버 층은 통상적으로 템플릿 (template) 또는 아트워크 (artwork) 에 의해 패터닝은 화학 방사선에 노광된다. 노광에 후속하여, 포토 이미지가능 커버 층은 커버 층의 노광되지 않은 부분들을 세척제거하는 현상 용액 (유기 용매, 수성 또는 반수성 용액) 에서 현상된다. 그 후, 개구들을 갖는 포토 이미지가능 커버 층이 남게 되며, 이는 통상적으로 150℃ 내지 200℃ 범위의 온도에서 완전히 중합되어, 전체 수명 동안 PCB 의 외부 표면 상의 회로부를 보호하도록 의도된, 비전도성의, 완전히 중합되고, 패터닝된, 영구적 솔더 마스크를 형성한다.
그 후, PCB 는 솔더링 프로세스 처리되고 금속 또는 금속 합금이 상기 개구들에 성막된다. 통상의 절차는 무전해 금속 성막 (electroless metal deposition) 에 의해 전해질을 함유한 금속으로부터의 금속 성막이다. 일반적으로 성막된 금속은 주석이다. 하지만, 우리 자신의 실험에 따르면, 그러한 금속 함유 전해질은 특히 개구들의 에지들에서 비전도성의, 완전히 중합되고, 패터닝된, 영구적 솔더 마스크에 침투하는 경향을 종종 나타낸다. 그 결과, 개구들의 부근에서, 금속은 때때로 솔더 마스크 아래, 주로 솔더 마스크와 구리 회로부의 표면 사이에 성막된다. 개구 주위의 솔더 마스크와 구리 회로부의 개개의 구리 표면 사이의 불충분한 접착 (및 이와 함께 소정의 박리) 이 이러한 침투의 이유인 것으로 추정된다.
US 5,484,688 A 는 요약서에서 "구조화된 인쇄 회로 보드의 패터닝된 금속화를 위한 프로세스로서, 완전히 구조화된 인쇄 회로 보드가 솔더 정지 마스크로 커버되고, 솔더 콘택 위치들이 개방된 채로 있으며, 솔더 정지 마스크는 완전한 경화가 아직 발생하지 않고 인쇄 회로 보드의 구리 표면이 실제로 산화되지 않는 조건들 하에서 가열되고, 금속은 노출된 솔더 콘택 위치들에서 수성 욕 (bath) 으로부터 성막되고 금속 성막 동작 후 마스크가 전체에 걸쳐 완전히 경화되는 충분히 높은 온도로 충분히 길게 가열된다. 불완전한 사전-경화 단계는 금속화 동작에서 마스크 아래에서 용액이 침투하는 것을 방지함으로써 접착을 느슨하게 한다" 를 개시한다.
US 5,484,688 A 에 개시된 프로세스는, 완전 중합되고, 패터닝되며, 영구적 솔더 마스크를 획득하기 위해 솔더링 이전의 솔더 마스크의 사전-중합 단계 및 솔더링 후의 사후-중합 단계를 포함하는 2-단계 프로세스이다. US 5,484,688 A 의 청구항 7 및 8 에 따르면, "솔더 정지 마스크 [...] 는 산소 배제에 의한 금속 성막 동작 전에" 및 "보호 가스 분위기 하에서" 각각 가열된다.
하지만, 몇 가지 실용적인 이유로부터, 2-단계 열 중합은 PCB 제조자들에 의해 많이 요망되지 않는다. 첫째, 상업적으로 입수가능한 솔더 마스크 및 솔더 마스크 재료는 2-단계 열 중합에 대해 특징화 및 특정되지 않는다. 솔더 마스크는 통상적으로 단일 열 처리 단계에서 완전히 중합되기 때문에, 개별 온도 범위가 개개의 사전- 및 사후-중합 단계에 대해 정의되지 않는다. 이러한 부가 사양들은 각각의 솔더 마스크에 대해 각각 개별적으로 수행되고 결정되어야 한다.
둘째, 예를 들어 자동화된 솔더링 프로세스에서 핸들링되는 사전-중합된 솔더 마스크만을 갖는 PCB 는 컨베이어 롤러와 같은 기계적으로 단단한/견고한 컴포넌트들에 의해 야기되는 스크래치 (scratches) 및 스케어 (scares) 에 취약하다. 솔더 마스크의 중합 (경화) 이 적을수록 자동화된 솔더링 프로세스 동안 솔더 마스크를 손상시키는 위험은 더 높다. 이는 결함 상품의 수를 쉽게 증가시킨다. 또한, 솔더 마스크가 점점 더 얇아지고 (예를 들어, 20㎛ 이하의 층 두께를 가짐), 이에 따라 기계적 결함들에 더 약해진다.
셋째, 완전히 중합되지 않은 솔더 마스크는 물 또는 다른 용매들의 혼입으로 인해 그 체적을 증가시키는 경향이 있다. 이러한 소위 사후 팽창은, 솔더 마스크에서의 개구들의 치수 변화 및 비편재화 때문에, 미세 라인 회로부에 특히 바람직하지 않다 (그리고 일반적으로 솔더 마스크가 완전히 중합되지 않은 경우에만 발생한다).
넷째, 2-단계 열 중합은 일반적으로 사전-중합을 위한 제 1 가열 유닛 및 사후-중합을 위한 부가 가열 유닛을 필요로 한다. 하지만, 이러한 가열 유닛 배열은 부가적인 비용 및 능률화 이유 때문에 바람직하지 않다.
WO 2009/125845 A1 은 가요성 배선 보드를 제조하기 위한 방법을 개시한다. 이 방법에서, 노광 및 알칼리 현상 처리에 의해 미리결정된 패턴이 형성된, 폴리이미드 층을 구성하는 폴리이미드 화합물을 가교제와 반응시키기 위한 열 처리는 산소 농도가 1 체적% 보다 크지 않은 분위기 하에서 수행된다. 1 체적% 보다 크지 않은 매우 낮은 산소 함량에서의 열 처리는 도체 회로의 노출된 표면뿐만 아니라 도체와 폴리이미드 층 사이의 계면에서의 색 변화를 방지할 수 있고, 도금 후 폴리이미드 층의 리프팅 발생을 방지할 수 있다.
솔더 마스크와 구리 회로부의 표면 사이의 접착력을 부가적으로 증가시키기 위해 다양한 구리 표면 처리 (때로는 박리 강도 증가 표면 처리라고도 함) 가 알려져 있다.
WO 2012/005722 A1 에서, 청구항 1 은, "금속 산화물 층이 금속 표면 상에 형성되고, 금속 산화물 층의 형성이 금속 산화물과 표면 개질제 화합물 사이의 자기-제한 반응에 의해 제어되는 것을 특징으로 하는, 금속 표면과 유기 재료 사이의 접착력을 촉진시키는 위해 금속 표면을 처리하는 방법"[이 개시된다]. 이 반응은 구리 표면의 산화 및 후속 환원 반응을 포함한다. 예 2 및 예 5 에 따르면, 이 반응은 빌드-업 층 및 솔더 마스크에 각각 적용된다. 하지만, 상기 빌드-업 층 및 솔더 마스크의 중합은 주위 공기의 존재 하에서 수행된다.
솔더 마스크 도포와 유사하게, 다층 PCB 제조 동안 빌드-업 층 도포에 대해 박리 경향 및 접착 문제가 발생하고 관찰되었다. 간단히 말하면, 다층 PCB 는 빌드-업 층 및 구리 회로부를 교대로 적층함으로써 형성된다. 빌드-업 층은 구리 회로를 서로 전기적으로 절연 시키며, 또한 안정성을 제공한다. 하지만, 비아들은 잘 정의된 위치에 형성되어, 하나의 층의 회로부를 다른 층들의 하나 이상의 회로부들과 전기적으로 연결한다. 이러한 비아들은 예를 들어 레이저, 플라즈마, 포토 방법들 또는 종래의 드릴링의 사용에 의해 형성된다.
일반적으로, 빌드-업 층은 개개의 비전도성 기판/층 상으로 진공 라이네이트되고 상기 기판/층의 구리 회로부를 커버한다. 이어서, 빌드-업 층은 가압되고 제 1 열 처리 단계를 거쳐서 충분히 사전- 중합된 빌드-업 층을 획득한다. 170℃ 내지 200℃ 범위의 온도는 보통 대략 30 분 동안 적용된다. 이 열처리를 고온, 청정 공기를 갖는 오븐에서, 즉 분자 산소의 존재에서 적용하는 것이 일반적이다.
그러한 제 1 열처리 단계에 후속하여, 사전-중합된 빌드-업 층은 패터닝을 위한, 특히 비아 형성을 위한 조건에 있다. 그 후, 빌드-업 층의 표면 및 비아 표면들은 일반적으로 스미어제거되고 (desmeared) 기본적으로 다층 PCB 에서 다음 구리 회로부를 형성하기 위한 조건에 있다.
다음 구리 회로부를 형성하는 프로세스는, 예를 들어, (i) 일반적으로 구리 포일을 라미네이팅함으로써 시작하는 서브트랙티브 (subtractive) 프로세스, (ii) 통상적으로 무전해 성막된 구리층으로 시작하는 세비-애디티브 (semi-additive) 프로세스 (SAP) 또는 어드밴스드 모디파이드 세미-애디티브 프로세스 (AMSAP), 및 (iii) 구리를 선택적으로 성막하기 위해 구조화된 포토 레지스트 층을 일시적으로 형성하는 것으로 시작하는 풀-애디티브 프로세스 (FAP) 에 의해 수행된다. 이들 프로세스들 중, SAP 는 특히 고 밀도 PCB들을 제조하기 위해 적용된다.
SAP 에서, 구리 층은 일반적으로 100℃ 내지 150℃ 범위의 온도에서 적어도 30 분 동안 수행되는 제 2 열 처리 단계 (또한 건조 단계로서 종종 지칭됨) 전에 빌드-업 층 표면 상으로 무전해 성막된다. 이러한 열 처리 단계에서, 사전-중합된 구리 도금된 빌드-업 층에 가열이 적용된다.
다음 단계에서, 비전도성 재료 (포토 레지스트 층) 의 일시적인 감광 층이 무전해 성막된 구리의 층 상으로 형성되고, 이어서 패터닝되어 개구들을 형성하고, 큐어링된다. 그 후, 부가적인 구리가 개구들에 성막된다.
마지막 단계에서, 일시적인 감광 층 및 잔류 구리 층이 제거된다. 그 결과, 다음 층의 구리 회로부가 형성된다.
다층 PCB 의 수명 동안 박리가 발생하지 않는 것이 필수적이다. 따라서, 구리 회로부와 빌드-업 층 사이의 접착력은 가능한 한 높고 PCB의 수명 동안 유지되는 것이 요망된다.
우리 자신의 실험들에 따르면, 빌드-업 층은 불충분한 접착력이 구리 표면과 빌드-업 층 사이의 계면에서 박리를 초래하고, 응력 테스트 후 블리스터 (blister) 가 형성되며, 쐐기 (wedge) 보이드가 블라인드 마이크로 비아 (BMV) 에 근접하여 형성되는 단점을 때때로 겪는다.
따라서, 본 발명의 목적은 전술한 단점들을 극복하고, 특히 PCB 를 제조하기 위한 개선된 방법을 제공하는 것이며, 이 방법은,
- 다층 PCB 에 영구적 및 비전도성 커버 층들의 양자의 유형들, 즉 솔더 마스크들 및 빌드-업 층들에 동등하게 적용될 수 있고,
- 영구적 및 비전도성 커버 층들과 구리 표면 사이의 금속 침투를 방지하고, 동시에
- 특히 매우 얇은 커버 층들이 사용되는 경우, 구리 표면과 커버 층 사이의 접착력을 증가 (개선) 시키며,
그리고 일반적으로
- 더 빠르고, 덜 복잡하며, 더 신뢰성이 있다 (예를 들어, 결과적으로 결함이 적은 상품들을 제조한다).
전술한 목적은 인쇄 회로 보드를 제조하기 위한 방법에 의해 해결되며, 방법은, 다음의 단계들:
(i) 비전도성 기판을 제공하는 단계로서, 비전도성 기판은 적어도 하나의 표면 상에,
- 구리 표면을 갖는 구리 회로부로서, 구리 표면이
- (a) 산화 및 후속 환원 반응 및/또는 (b) 구리 표면에 부착된 유기 화합물에 의해 화학적으로 처리되는, 상기 구리 회로부,
- 적어도 부분적으로 상기 구리 표면을 커버하는 영구적 비전도성의 완전히 중합되지 않은 커버 층을 갖는, 상기 비전도성 기판을 제공하는 단계;
(ii) 영구적 비전도성 커버 층을 갖는 기판이 획득되도록, 분위기의 총 체적을 기준으로 하여, 분자 산소를 100000 ppm 이하의 양으로 함유하는, 분위기에서 140℃ 내지 250℃ 범위의 온도에서 영구적 비전도성의 완전히 중합되지 않은 커버 층을 갖는 기판을 열 처리하는 단계로서, 커버 층이 단계 (ⅰ) 에 비해 더 많이 중합되는, 상기 기판을 열처리하는 단계
를 이 순서대로 포함하고,
단,
- 단계 (ii) 는 단계 (ⅰ) 이후 그러나 임의의 금속 또는 금속 합금이 영구적 비전도성의 완전히 중합되지 않은 커버 층 상으로 성막되기 전에 수행되고, 그리고
- 단계 (ii) 에서, 커버 층이 솔더 마스크인 경우, 영구적 비전도성의 완전히 중합되지 않은 커버 층은 오로지 하나의 단일 열 처리 단계에서만 완전히 중합된다.
우리 자신의 실험들은, (본문 전체에 걸쳐 정의된 바와 같은) 본 발명의 방법이 솔더 마스크 적용들에서의 침투 (특히 주석 침투) 를 뚜렷하게 방지하고 매우 가속된 응력 테스트들 (HAST, 96 시간, 130℃, 85% rh) 을 거친 후에 빌드-업 층 도포들에서 양호한 접착력을 현저히 야기함을 보여주었다. 본 발명의 방법은 PCB 를 제조하는 동안 구리 회로부의 구리 표면의 산화를 가능한 최대로 방지하는 것이 추정된다.
본 발명의 방법의 단계 (i) 에 따르면, 비전도성 기판이 제공된다. 제공된 비전도성 기판의 적어도 하나의 표면 상에서, 기판은
- 구리 표면을 가진 구리 회로부, 및
- 적어도 부분적으로 상기 구리 표면을 커버하는 영구적 비전도성의 완전히 중합되지 않은 커버 층을 갖는다.
또한, 상기 구리 표면은 화학적으로 처리된 구리 표면이다. 환언하면, 이러한 구리 표면을 갖는 제공된 비전도성 기판은 상기 커버 층으로 적어도 부분적으로 커버되는 이러한 화학적으로 처리된 구리 표면을 이미 드러낸다.
이러한 화학적으로 처리된 구리 표면은 미세하고 얇은 화학적 처리 층으로 나타낸,구리 표면의 표면 개질에 의해 특징화되며, 이는 커버 층에 대한 접착력 및 박리 강도를 각각 증가시킨다. 화학적 처리가 산화 및 후속 환원 반응 (본 발명의 방법에서 (a) 로 지칭됨) 을 포함하면, 구리 표면에서 구리 원자의 바로 제 1 층이 변환된다. 통상적으로 변환은 자기-제한적이다. 화학적 처리가 개별적으로 또는 부가적으로 유기 화합물을 부착하는 화학적 처리 (본 발명의 방법에서 (b) 로 지칭됨) 를 포함하는 경우, 유기 화합물의 층은 구리 표면의 구리 원자에 또는 (a) 후에 획득된 산화 및 후속 환원된 구리 원자/구리 이온에 직접 부착된다. 화학적 처리 층은 변환된 구리 원자 및 유기 화합물의 층을 모두 포함한다. 통상적으로, 변환된 구리 원자 및/또는 상기 유기 화합물을 포함하는 화학적 처리 층은 푸리에 변환 적외선 분광법 (Fourier Transform Infrared Spectroscopy; FT-IR), 집속 이온 빔 고분해능 주사 전자 현미경 (Focused Ion Beam high resolution Scanning Electron Microscopy)(FIB 고분해능 SEM), X-선 광전자 분광법 (X-Ray Photoelectron Spectroscopy)(XPS) 및 투과 전자 현미경 (Transmission Electron Microscopy; TEM) 에 의해 조사, 분석 및 측정될 수 있다. 바람직하게, 분석은 개개의 샘플들의 수직 단면에서 수행된다. 더욱 바람직하게, 화학적 처리 층 두께는 FIB 고분해능 SEM 에 의해 결정된다.
하지만, 일부 경우들에서, 개개의 기판이 제조되는 것이 바람직하며, 이는 단계 (i) 에 대해 정의된 바와 같은 화학적 처리가 본 발명의 방법의 부분으로서 수행됨을 의미한다. 이 경우, 인쇄 회로 보드을 제조하기 위한 본 발명에 따른 방법이 바람직하며, 방법은 단계들:
(i) 적어도 하나의 표면 상에,
- 구리 표면을 가진 구리 회로부
를 갖는 비전도성 기판을 제공하는 단계로서,
하위 단계들:
(i-a) 구리 표면을 (a) 산화 및 후속 환원 반응 및/또는 (b) 구리 표면에 유기 화합물을 부착하는 상기 유기 화합물에 의해 화학적으로 처리하는 단계,
(i-b) (i-a) 이후에 획득된 구리 표면을, 영구적 비전 도성의 완전히 중합되지 않은 커버 층으로 적어도 부분적으로 커버하는 단계를 포함하는, 상기 비전도성 기판을 제공하는 단계,
(ii) 영구적 비전도성 커버 층을 갖는 기판이 획득되도록, 분위기의 총 체적을 기준으로 하여, 분자 산소를 100000 ppm 이하의 양으로 함유하는, 분위기에서 140℃ 내지 250℃ 범위의 온도에서 영구적 비전도성의 완전히 중합되지 않은 커버 층을 갖는 기판을 열 처리하는 단계로서, 커버 층이 단계 (i-b) 과 비교하여 더 많이 중합되는, 상기 기판을 열 처리하는 단계
를 이 순서대로 포함하고,
단,
- 단계 (ii) 는 단계 (i-b) 이후 그러나 임의의 금속 또는 금속 합금이 영구적 비전도성의 완전히 중합되지 않은 커버 층 상에 성막되기 전에 수행되고, 그리고
- 단계 (ii) 에서, 커버 층이 솔더 마스크인 경우, 영구적 비전도성의 완전히 중합되지 않은 커버 층은 오로지 하나의 단일 열 처리 단계에서만 완전히 중합된다.
즉, 본 발명의 방법이 바람직하며, 여기서 단계 (i) 은:
(i) 적어도 하나의 표면 상에,
- 구리 표면을 가진 구리 회로부
를 갖는 비전도성 기판을 제공하는 단계,
(i-a) 구리 표면을 (a) 산화 및 후속 환원 반응 및/또는 (b) 구리 표면에 유기 화합물을 부착하는 상기 유기 화합물에 의해 화학적으로 처리하는 단계,
(i-b) (i-a) 이후에 획득된 구리 표면을, 영구적 비전 도성의 완전히 중합되지 않은 커버 층으로 적어도 부분적으로 커버하는 단계이다.
바람직하게, 단계 (i-a) 이전에, 구리 표면은 세정 단계에서 세정되고, 더욱 바람직하게는 식각-세정 단계에서 세정된다. 이러한 식각-세정 단계에서, 바람직하게는 하나 이상의 산 및/또는 하나 이상의 산화제를 함유하는 세정 용액이 바람직하게 사용된다. 바람직하게, 무기산과 과산화수소의 혼합물이 사용된다. 바람직한 무기산은 황산이다.
단계 (i) (위에 언급된 하위-단계들 (i-a) 및 (i-b) 를 포함) 후에, 구리 회로부는 처리 단계의 결과로서 화학적 처리 층을 포함하는 구리 표면을 드러낸다.
단계 (i) 에서 "산화 및 후속 환원" 이란 용어는 산화 반응 및 후속적인 환원 반응에 기초한 화학적 변환 프로세스 및 그 변환 생성물을 지칭한다. 본 발명의 방법의 단계 (i) 에서 (a) 및 (b) 양자 모두가 존재/수행되는 경우, (a) 가 먼저 즉, (b) 전에 수행된다. 따라서, (a) 및 (b) 가 수행되는 경우, (b) 에 따른 유기 화합물은 주로 구리에 부착되며, 구리는 주로 환원된 상태에 있다.
산화 반응은 바람직하게는 염소산을 포함하는 염소산염, 차아염소산을 포함하는 차아염소산염, 과산화수소를 포함하는 과산화물, 과망간산염, 과염소산을 포함하는 과염소산염, 과산화모노설페이트를 포함하는 과황산염, 과산화황산염 및 그 관련 산, 및 오존으로 이루어진 그룹으로부터 선택된 하나 이상의 산화제에 의해 수행된다.
환원 반응은 바람직하게는 유기 환원제 및 무기 환원제로 이루어진 그룹으로부터 선택된, 바람직하게는 포름 알데히드를 포함하는 알데히드, 보로하이드라이드, 보란 및 치환된 보란으로 이루어진 그룹으로부터 선택된, 하나 이상의 환원제에 의해 수행된다.
산화 반응 후 구리는 주로 산화 수 (oxidation number) +2 로 존재하고; Cu-(0) 의 즉각적인 재-산화로 인해 산화 수 +1 에서 소정량의 구리가 불가피하더라도, 환원 반응 이후에는 주로 산화 수가 0 이다. 하지만, 산화 수가 0 인 구리가 바람직하다. 따라서, 산화수 0 및 +1 의 구리를 함유하는 혼합물은 통상적으로 화학적 처리 층에서의 환원 반응 후에 존재한다. 따라서, (위에 정의된 바와 같이, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 단계 (i)(a) 에서, 구리 표면은 Cu-(0) 을 Cu-(I) 및 Cu-(II) 로 산화시키고 이어서 구리 표면에서 상기 Cu-(I) 및 Cu-(II) 를 Cu-(0) 이 되도록 산화시킴으로써 화학적으로 처리된다. 이전에 언급된 바와 같이, 환원 반응 후에, Cu-(0) 이 우세하게 된다. 산화 수 ± 0 및 +1 의 구리를 함유하는 혼합물은 화학적 처리 층을 형성하거나 화학적 처리 층은 적어도 상기 혼합물을 포함한다. "후속"/"이어서" 라는 용어는 기본적으로 산화 반응 이후 즉각적인 환원 반응을 나타낸다. 일부 경우들에서, 린싱 또는 컨디셔닝 단계가 환원 반응 전에 포함되는 것이 바람직하다.
(a) 후에, 식각없이 표면 러프닝 (roughening) 이 획득된다 (또한, 비식각 표면 러프닝이라고도 함). 이러한 러프닝 효과에도 불구하고, 표면은 종래의 식각 방법들과 비교하여 상대적으로 매끄러우며, 이는 보통 매우 현저한 표면 러프닝 또는 심지어 표면 파괴를 야기하며; 보통 도체 토포그래피를 변경하는 것을 포함한다. 대조적으로, (a) 에서 정의된 구리 표면 개질은 통상적으로 깊이가 200 나노미터를 초과하지 않으므로, 나노-구조화 또는 나노-구조화된 표면으로 지칭된다. 따라서, (위에 정의된 바와 같이, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 단계 (i) 에서의 구리 표면은 구리 표면 상에 화학적 처리 층을 포함하고, 처리 층의 90% 이상이 두께가 500nm 이하, 바람직하게는 300nm 이하, 더욱 바람직하게는 180nm 이하, 더욱 더 바람직하게는 150nm 이하이고, 가장 바람직하게 처리 층의 90% 이상이 두께가 50nm 내지 100nm 의 범위이다. 바람직하게, 이들 파라미터들은 처리 층의 수직 단면에서 결정된다. 이러한 단면에서, 처리 층의 면적은 바람직하게는 적분에 의해 결정되며, 면적의 90% 이상은 단면에서의 처리 층의 총 면적을 기준으로 하여, 예를 들어 500nm 를 초과하지 않는 층 두께에 대응한다.
(위에 정의된 바와 같이, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 훨씬 더 바람직하며, 여기에서는 단계 (i) 에서의 구리 표면은 구리 표면 상에 화학적 처리 층을 포함하고, 처리 층은 최대 두께가 500nm 이하, 바람직하게는 300nm 이하, 더욱 바람직하게는 180nm 이하, 더욱 더 바람직하게는 150nm 이하이고, 가장 바람직하게 처리 층은 최대 두께가 20nm 내지 100nm 의 범위이다.
(a) 가 존재/수행되는 경우, (위에 정의된 바와 같이, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 산화 및 후속 환원된 구리 표면은 최대 층 두께가 200nm 이하, 바람직하게는 160nm 이하, 더욱 바람직하게는 최대 층 두께가 120nm 이하, 더욱 더 바람직하게는 최대 층 두께가 100nm 이하, 가장 바람직하게는 최대 층 두께가 50nm 이하인 변환된 구리의 층을 나타낸다.
우리 자신의 실험에 따르면, 이러한 나노-구조화된 표면은 다양한 이점들을 제공한다. 고 주파수 애플리케이션들에 사용된 PCB 는 감소된 신호 손실로 인해 이러한 비교적 매끄러운 표면들로부터 이익을 얻는다. 또한, 구리 표면 상의 소량의 금속성 구리만이 변환 반응에 수반되어, 종래의 가혹한 식각 방법들과 비교하여 회로부에서의 금속성 구리의 손실을 감소시킨다. 부가적으로, 우수한 접착력이 얻어진다. 따라서, 본 발명의 방법에서, 적어도 (a) 가, 더 바람직하게는 (a) 및 (b) 가 수행되는 것이 바람직하다.
(b) 에 따르면, 유기 화합물이 구리 표면에 부착된다. "부착된 (attached)" 은, 구리 표면과 유기 화합물의 물리 화학적 결합이 획득되도록 착물을 형성하고, 부착하고, 흡착하는 것을 의미한다. 그 결과, 부착된 유기 화합물은 일반적인 린싱 및 세척 조건 하에서 린싱 또는 세척에 의해 쉽게 제거될 수 없다. (위에 정의된 바와 같이, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 구리 표면에 부착된 유기 화합물이 접착 촉진제 및/또는 Cu-(I) 과 착물을 형성하는 화합물, 바람직하게는 실란계 접착 촉진제 및/또는 Cu-(I) 과 착물을 형성하는 화합물이다.
(위에 정의된 바와 같이, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 유기 화합물은 아졸, 실란, 아졸-실란 하이브리드 및 이들의 조합으로 이루어진 그룹으로부터 선택된 하나 이상의 화합물이다. 이것은 하나보다 많은 아졸의 혼합물, 하나보다 많은 실란의 혼합물, 하나 이상의 아졸 및 하나 이상의 실란을 함유하는 혼합물을 포함한다. 아졸-실란-하이브리드는 예를 들어 실란 잔기 (moiety)(실란화 아졸로도 불림) 와 공유 결합된 아졸 잔기이다.
단계 (i) 은 영구적 비전도성의 완전히 중합되지 않은 커버 층에 의해 적어도 부분적으로 커버되는 구리 표면을 포함하며, 이는 구리 표면이 바람직하게는 상기 커버 층으로 라미네이트되는 것을 의미한다. 개개의 라미네이션 프로세스는 통상적으로 진공 및 증가된 온도 하에서, 종종 140℃ 보다 상당히 낮게 수행된다. (위에 정의된 바와 같이, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 단계 (i) 에서 영구적 비전도성의 완전히 중합되지 않은 커버 층은 솔더 마스크 및 빌드-업 층으로 이루어진 그룹으로부터 선택되며, 바람직하게는 솔더 마스크이다. 따라서, 일부 경우들에서, (위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 단계 (i) 에서의 영구적 비전도성의 완전히 중합되지 않은 커버 층은 솔더 마스크, 바람직하게는 본문 전체에 걸쳐 기재된 바와 같은 솔더 마스크이다. 하지만, 다른 경우들에서, (위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 단계 (i) 에서의 영구적 비전도성의 완전히 중합되지 않은 커버 층은 빌드-업 층, 바람직하게는 본문 전체에 걸쳐 기재된 바와 같은 빌드-업 층이다.
"적어도 부분적으로 커버하는" 이라는 용어는, 일부 경우들에서 구리 표면의 별개의 영역들이 개구들, 예를 들어 콘택 패드들을 형성하기 위해 커버되지 않는 것을 의미한다. 이것은 특히 커버 층이 솔더 마스크인 경우 적용된다. 따라서, 일부 경우들에서, (위에 기재된 바와 같이, 바람직하게는 바람직한 것으로 기재된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 단계 (i) 에서 영구적 비전도성의 완전히 중합되지 않은 커버 층은 구리 표면의 영역들을 노출하는 개구들을 드러낸다. 하지만, 구리 표면의 대부분이 커버 층에 의해 커버되는 것, 바람직하게는 구리 표면의 적어도 80% 가 커버 층에 의해 커버되는 것이 바람직하다.
"영구적" 이라는 용어는 본 발명의 방법 동안 또는 그 후에 전체 커버 층의 제거가 의도되지 않는다는 것을 나타낸다. 커버 층은 일시적 커버 층이 아니지만 가장 바람직하게는 PCB 의 전체 수명 동안 유지된다. 하지만, 이 용어는 영구적 커버 층의 상이한 일시적 조건들을 배제하지 않는다.
일부 경우들에서, 본 발명의 방법 (위에 기재된 바와 같은, 바람직하게는 바람직한 것으로 기재된 바와 같은 방법) 에 의해 제조된 인쇄 회로 보드는 다층 인쇄 회로 보드인 것이 바람직하다. 이 경우, 본 발명의 방법의 제 1 사이클에서, 단계 (i) 에서의 영구적인, 비전도성의 완전히 중합되지 않은 커버 층은 빌드-업 층이며, 이는 본 발명의 방법의 후속 제 2 사이클에서 단계 (i) 의 비전도성 기판에 대한 기재를 형성한다. 따라서, (위에 기재된 바와 같이, 바람직하게는 바람직한 것으로 기재된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 단계 (i) 에서의 영구적 비전도성의 완전히 중합되지 않은 커버 층은 빌드-업 층, 바람직하게는 구리 층 프리 빌드-업 층, 더욱 바람직하게는 금속 층 프리 빌드-업 층이다. 단계 (i) 에 대해 후속 제 2 사이클에서 적어도 하나의 표면 상에 구리 회로부를 갖는 비전도성 기판을 형성하기 위해, 구리 층 프리 빌드-업 층은 구리 표면을 갖는 개개의 구리 회로부를 형성하기 위해 단계 (ii) 이후에 제 1 사이클의 구리 금속화 프로세스를 거친다. 이러한 단계들의 순서는 세미-애디티브 프로세스들에 대해 통상적이며, 우리 자신의 실험은 본 발명의 방법이 이러한 단계들의 순서로 특히 유익하다는 것을 보여 주었다. 금속 층 프리 빌드-업 층은 일반적으로 금속 층을 포함하는 빌드-업 층과 비교하여 산소 침투에 보다 민감하다. 후자의 경우, 금속 층은 일반적으로 빌드-업 층을 통한 산소 침투를 감소시키고, 따라서 후속 열처리 단계 동안 구리 표면 상의 구리 산화의 위험을 자연적으로 감소시킨다. 그 결과, 본 발명의 방법은 금속 층 프리 빌드-업 층의 경우 구리 표면 상의 구리 산화의 위험을 유리하게 감소시키고 접착 특성을 현저히 증가시킨다 (구리 산화에 관한 추가 상세들에 대해서는 하기 본문 참조).
본 발명의 방법의 단계 (i) 에서 정의된 바와 같이 비전도성 기판은 바람직하게는 코어-기판이며, 이는 통상적으로 다층 PCB 를 빌드업하기 위한 기재 및 시작 지점이다. 통상적으로, 코어-기판은 외측 상에 구리 층 및 유리-직물 강화 섬유 재료를 포함한다. 바람직하게는, 이러한 코어-기판은 부가적으로 SiO2, Al2O3, TiO2, ZrO2 로 이루어진 그룹으로부터 선택된 필러 입자들의 하나 이상의 그룹을 포함한다. 이러한 코어-기판은 빌드-업 층이 아니다.
바람직하게, 본 발명의 방법에서, 단계 (i) 에서 커버 층은 필러 섬유를 포함하지 않고, 바람직하게는 유리 섬유를 포함하지 않는다. 대신에, (위에 기재된 바와 같이, 바람직하게는 바람직한 것으로 위에 기재된 바와 같이, 본 발명의 방법이 바람직하며, 여기에서는 단계 (i) 에 따른 커버 층이 필러 입자, 바람직하게는 SiO2, Al2O3, TiO2, ZrO2 로 이루어진 그룹으로부터 선택된 필러 입자들의 하나 이상의 그룹, 가장 바람직하게는 SiO2 를 포함한다.
(위에 기재된 바와 같이, 바람직하게는 바람직한 것으로 기재된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 단계 (i) 에서 영구적 비전도성의 완전히 중합되지 않은 커버 층은 독립적으로 건식 필름 또는 액체이다. "독립적으로" 라는 용어는 예를 들어, 하나보다 많은 커버 층이 PCB 를 제조하는 동안 사용되는 경우, 빌드-업 층이 건식 필름으로 사용될 수 있지만 솔더 마스크는 액체로서 제공될 수도 있음을 나타낸다.
당업자는 이 문맥에서 액체 커버 층이 완전히 유체는 아니지만 이 기술 분야에서 통상적인 소정의 점도를 나타내는 것을 알고 있다. 동일한 방식으로, 당업자는 건식 필름이 완전히 건식은 아니지만 소정량의 통상적인 용매를 함유한다는 것을 알고 있다.
(위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명에 따른 방법이 바람직하며, 여기에서는 단계 (i) 의 커버 층은 건식 필름 솔더 마스크 또는 액체 솔더 마스크이다. 통상적으로, 건식 필름 솔더 마스크 뿐만 아니라 액체 솔더 마스크는 당업계에서 동일하게 활용된다. 단계 (i) 에서의 커버 층이 빌드-업 층인 경우, (위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명에 따른 방법이 바람직하며, 여기에서는 단계 (i) 에서의 커버 층은 건식 필름 빌드-업 층이다. 후자는 빌드-업 층으로서 예를 들어, 포토 이미지가능 유전체 (photo imageable dielectrics; PID)를 포함하며, 이들은 포토-구조화된다. 그럼에도 불구하고, 액체 빌드-업 층이 개발되었고 본 발명의 방법에 적용될 수 있다.
통상적으로 솔더 마스크는 투명하다. 이것은 당업자가 솔더 마스크 아래의 구리 표면의 산화를 신속하고 정성적으로 결정할 수 있도록 한다. 산화의 부재 시에는 통상의 금속성 구리 색이 관찰되고, 산화의 존재 시에는 통상의 다크/다크-브라운 색이 관찰된다. 따라서, (위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법에 따른 방법이 바람직하며, 여기에서는 단계 (i) 에서의 영구적 비전도성의 완전히 중합되지 않은 커버 층은 투명하다. 일반적으로, 빌드-업 층은 투명하지 않다. 하지만, 빌드-업 층으로서의 전술한 포토 이미지가능 유전체는 구리 표면의 산화를 결정하는데 활용될 수 있는 적어도 어느 정도의 투명도를 나타낸다.
(위에 정의된, 바람직하게는 바람직한 것으로 위에 정의된 바와 같이) 본 발명에 따른 방법이 바람직한데, 여기에서는 단계 (i) 에서의 영구적 비전도성의 완전히 중합되지 않은 커버 층은, 층 두께가 50㎛ 이하, 바람직하게는 40㎛ 이하, 더욱 바람직하게는 33㎛ 이하, 더욱 더 바람직하게는 28㎛ 이하, 가장 바람직하게는 22㎛ 이하이다.
커버 층이 빌드-업 층인 경우, 본 발명에 따른 방법이 바람직한데, 여기에서는 단계 (i) 에서의 빌드-업 층은 층 두께가 50㎛ 이하, 바람직하게는 33㎛ 이하, 더욱 바람직하게는 21㎛ 이하, 더욱 더 바람직하게는 15㎛ 이하, 가장 바람직하게는 10㎛ 이하이다.
커버 층이 솔더 마스크인 경우, 본 발명에 따른 방법이 바람직한데, 여기에서는 단계 (i) 에서의 솔더 마스크는 층 두께가 50㎛ 이하, 바람직하게는 40㎛ 이하, 더욱 바람직하게는 33㎛ 이하, 더욱 더 바람직하게는 28㎛ 이하, 가장 바람직하게는 22㎛ 이하이다.
우리 자신의 실험에 따르면 30㎛ 이하, 특히 20㎛ 이하의 층 두께를 나타내는 빌드-업 층 뿐만 아니라 솔더 마스크는 열 처리 단계 동안 산소 침투에 대해 매우 민감한 것으로 나타났다. 따라서, 본 발명의 방법은 매우 얇은 커버 층, 특히 30㎛ 이하에 유리하다.
많은 경우, 솔더 마스크뿐만 아니라 빌드-업 층은 에폭시 화합물을 포함한다. 통상적으로, 이들 화합물은 단계 (ii) 에서 심하게 구조적 변화를 겪고, 단계 (ii) 이후에 획득된 더 많이 또는 심지어 완전히 중합된 커버 층을 유도한다. 따라서, (위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명에 따른 방법이 바람직하며, 여기에서는 단계 (i) 에서의 영구적 비전도성의 완전히 중합되지 않은 커버 층은 에폭시 화합물을 포함한다.
하지만, 일부 경우들에서, (위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 단계 (i) 에서의 커버 층은 에폭시 화합물, 폴리이미드, 시아네이트 에스테르, 비스말레이미드-트리아진 화합물, 폴리프로필렌 에테르 및 폴리올레핀으로 이루어진 화합물의 그룹으로부터 선택된 적어도 하나의 화합물을 포함하는 빌드-업 층이고, 바람직하게, 단계 (i) 에서의 커버 층은 에폭시 화합물을 포함하는 빌드-업 층이다.
당업계에서 통상적으로 일반적인, 솔더 마스크 및 빌드-업 층의 중합은 주위 공기 (즉, 주위 공기의 전체 조성을 기준으로 하여, 210000 ppm 산소와 동일한, 대략 21 체적% 의 산소 및 대략 78 체적% 의 질소를 갖는 주위 분위기) 하에서 수행된다. 산소는 열 처리 단계 동안 구리의 원치 않는 산화를 야기하는 주위 공기에서 널리 퍼진 산화 화합물이다. 이러한 원치 않는 산화는 구리 표면과 솔더 마스크/빌드-업 층 사이의 접착력을 현저히 감소시키는 것으로 추정된다. 또한, 산화된 구리는 침투를 촉진시킨다. 따라서, 본 발명의 방법에서, 단계 (ii) 에서 사용된 분위기는 분위기의 총 체적을 기준으로 하여, 분자 산소를 100000 ppm (10 체적%) 이하의 양으로 함유한다. 이것은 원치 않는 양으로 다른 원치 않는 산화 화합물이 존재하지 않는다는 것을 포함한다. 단계 (ii) 에서 상기 분위기는 낮은 반응성이고 매우 바람직하게는 불활성 분위기이다. 따라서, (위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 분위기 중의 분자 산소의 양은 50000 ppm (5 체적%) 이하, 바람직하게는 10000 ppm (1 체적%) 이하, 더욱 바람직하게는 1000 ppm 이하 (0.1 체적%), 더욱 더 바람직하게는 100 ppm (0.01 체적%) 이하, 가장 바람직하게는 10 ppm (0.001 체적%) 또는, 가장 더 바람직하게는 5 ppm (0.0005 체적%) 이하이다.
(위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 단계 (ii) 에서의 분위기는 불활성 가스, 바람직하게는 질소, 이산화탄소, 영족 불활성 가스 (noble inert gas) 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 불활성 가스이고, 더욱 바람직하게는 질소, 이산화탄소, 헬륨, 아르곤 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 불활성 가스이며, 가장 바람직하게는 상기 불활성 가스가 질소이다.
더욱 바람직하게, 분위기는 분위기의 총 체적을 기준으로 하여, 99.0 체적% 초과의 질소 함량, 바람직하게는 99.5 체적% 초과의 질소 함량, 더욱 바람직하게는 99.8 체적% 초과의 질소 함량, 더욱 더 바람직하게는 99.9 체적% 초과의 질소 함량, 가장 바람직하게는 99.99 체적% 초과의 질소 함량을 갖는 가스상 질소이다.
일부 경우들에서, (위에 정의된 바와 같이, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명에 따른 방법이 바람직한데, 여기에서는 단계 (ii) 에 따른 분위기가 대안 적으로 진공이다. 이러한 경우, 주위 공기는 하나 이상의 불활성 가스로 대체되는 대신 배기된다. 진공의 총 체적은 분위기를 형성한다. 하지만, 하나 이상의 불활성 가스를 적용하는 것이 본 발명의 방법에서 바람직하다. 따라서, 일부 경우들에서, 본 발명의 방법의 단계 (ii) 에서 진공이 적용되지 않는 것이 바람직하다.
(위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직한데, 여기에서는 단계 (ii) 에서의 온도가 142℃ 내지 220℃ 범위, 바람직하게는 145℃ 내지 210℃ 범위, 더욱 바람직하게는 150℃ 내지 205℃ 의 범위이다. 우리 자신의 실험에 따르면, 위에 언급된 바람직한 온도는 커버 층, 솔더 마스크 뿐만 아니라 빌드-업 층 모두에 대해 최적의 중합을 제공한다.
바람직하게, 상술한 바와 같은 온도 및 분위기는 적절한 오븐 또는 큐어링 디바이스에 적용된다. 통상적으로, 오븐 및 큐어링 디바이스는 각각 본 발명의 단계 (ii) 에서 분위기의 총 체적을 결정한다.
커버 층이 솔더 마스크인 경우, 솔더 마스크는 본 발명의 방법의 단계 (ii) 에서 단일 단계로 완전히 중합된다. 이것은 열-유도 중합 (heat-driven polymerization) 이 중단되지 않는다는 것을 의미한다. 환언하면, 완전 중합은 하나의 단일 열처리 단계 (1-단계 중합) 에서만 수행된다. 이것은 또한 솔더 금속 또는 솔더 금속 합금에 의한 금속화가 솔더 마스크가 완전히 중합된 후에 수행됨을 의미한다.
커버 층이 빌드-업 층인 경우, 후속 (예를 들어, 제 2) 열 처리 단계에서 빌드-업 층의 완전 중합이 보통 요망된다. 하지만, "단계 (ⅰ) 과 비교하여 더 많이 중합되는" 이라는 용어는 적어도 상당한 중합 증가가 얻어지고, 바람직하게는 적어도 중합되지 않은 빌드-업 층을 통한 분자 산소 투과가 현저히 감소되며, 후속 금속화가 안전하게 수행될 수 있는 것을 의미한다.
(위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서 단계 (ii) 는 적어도 10 분 동안, 바람직하게는 적어도 20 분 동안, 더욱 바람직하게는 적어도 30 분 동안 수행된다. 10 분 미만의 열처리는 종종 단계 (i) 과 비교하여 불충분하게 중합되는, 영구적 비전도성 커버 층을 초래한다. 이러한 불충분한 중합은 종종 후속 제조 단계들 동안 커버 층에 기계적 결함을 야기한다.
(위에 기재된, 바람직하게는 바람직한 것으로 기재된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서 단계 (ii) 는 180 분까지, 바람직하게는 120 분까지, 더욱 바람직하게는 적어도 90 분까지 수행된다. 180 분을 초과하는 열 처리는 대부분의 경우 필요하지 않다. 180 분 후, 중합은 추가의 제조 단계에 대해 (예를 들어 빌드-업 층에 대해) 충분하거나 커버 층이 완전히 중합되어, 더 이상의 중합이 달성될 수 없다 (예를 들어, 솔더 마스크에 대해).
(위에 기재된, 바람직하게는 바람직한 것으로 기재된 바와 같이) 본 발명의 방법이 특히 바람직하며, 여기에서 단계 (ii) 는 20 내지 180 분 동안, 바람직하게는 적어도 20 내지 150 분 동안 수행된다.
우리의 실험에 따르면, 본 발명의 방법은 주위 공기의 존재에서 수행되는 방법과 비교하여 접착력의 현저한 증가를 제공하지만 그렇지 않으면 본 발명의 방법과 동일하다. 접착력은 종종 박리 강도 테스트에 의해 정량화된다. 바람직한 박리 강도 테스트는 아래 본문의 예시 섹션에 기재된다. 이러한 테스트에서 구리 표면으로부터 커버 층을 분리하기 위해 필요한 강도가 결정된다. (위에 기재된, 바람직하게는 바람직한 것으로 위에 기재된 바와 같이) 본 발명에 따른 방법이 바람직하며, 여기에서는 구리 표면으로부터 커버 층을 분리하기 위한 박리 강도 (바람직하게는 본문 전체에 걸쳐 정의된 바와 같은 HAST 조건 이후) 가 커버 층을 개개의 구리 표면으로부터 동일하게 분리하기 위한 박리 강도와 비교하여 적어도 10% 증가되며, 개개의 구리 표면 상으로의 커버 층은 단계 (ii) 에서 주위 공기의 존재에서 수행되는 방법으로부터 얻어지지만 그렇지 않으면 본 발명의 방법과 동일한, 바람직하게는 적어도 30%, 더욱 바람직하게는 적어도 50%, 더욱 더 바람직하게는 적어도 70%, 가장 바람직하게는 적어도 100% 존재에서 얻어진다. 이러한 박리 강도 테스트에 대하여, 구리 표면과 커버 층 사이의 계면으로부터 야기되는 박리 강도가 고려된다.
(위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 단계 (ii) 후에 다음 단계를 포함한다:
(iii) 하나 이상의 금속 또는 금속 합금을 (A) 커버 층 또는 (B) 커버 층에 의해 커버되지 않은 구리 표면 상으로 적어도 부분적으로 성막하는 단계.
본 발명의 방법에서 커버 층이 솔더 마스크인 경우, 구리 표면은 솔더 마스크에 의해 완전히 커버되지 않는다. 통상적으로, 솔더 마스크는 구리 회로부의 구리 표면의 정의된 영역들로의 접근을 부여하는 개구들을 포함한다. 이어서 이 개구들은 구리 회로부를 전기 부품들과 전기적으로 접속하기 위한 콘택 패드를 생성하기 위해, 솔더 금속, 가장 바람직하게는 주석으로 채워진다. (위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 커버 층에 의해 커버되지 않은 구리 표면 상으로의 하나 이상의 금속 또는 금속 합금의 성막이 솔더 마스크가 완전히 중합된 후에 수행된다.
본 발명의 방법에서 커버 층이 빌드-업 층인 경우, 바람직하게 금속 층 프리 빌드-업 층이 활용된다 (위의 본문 참조). 이 경우, 금속 시드 층, 바람직하게는 팔라듐 시드 층이 단계 (iii) 에서 단계 (ii) 후에 획득된 열 처리된 빌드-업 층 상으로 성막된다. 따라서, 금속 시드 층의 성막은 단계 (ii) 이후에 수행된다. 이러한 금속 시드 층은 구리의 무전해 성막을 위한 시작 지점인 것이 바람직하다. 단계들의 추가적인 순서에서, 구리 회로부가 빌드-업 층 상에 형성된다. 그 결과, 적어도 하나의 표면 상에 구리 표면을 갖는 구리 회로부를 갖는 비전도성 기판이 획득되며, 이는 본 발명의 방법의 단계 (i) 에서 정의된 바와 같이 화학적 처리를 위해 준비된다.
일부 경우들에서, 빌드-업 층의 완전 또는 완성 중합은 금속 시드 층이 성막되거나 전체 구리 회로부가 형성된 후에 수행되는 것이 바람직하다. 이러한 바람직한 경우에, 빌드-업 층의 완전 또는 완성 중합은 본 발명의 방법의 단계 (ii) 에서 정의된 분자 산소의 양을 함유하는 분위기에서 또는 주위 공기를 함유하는 분위기에서 수행된다. 주위 공기의 존재에서 빌드-업 층의 이러한 완전 또는 완성 중합이 반드시 유해하지는 않다. 본 발명의 방법에 의해 이미 획득된 높은 중합도는 분자 산소의 이동을 현저히 방지한다. 또한, 상기 분자 산소 이동은 빌드-업 층 상으로 성막된 금속 층으로 인해 부가적으로 현저하게 방지된다.
(위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법이 바람직하며, 여기에서는 독립적으로 하나 이상의 금속이 주석, 니켈, 금, 팔라듐, 구리 및 은으로 이루어진 그룹으로부터 선택된 금속이고; 각각, 독립적으로 하나 이상의 금속 합금은 주석, 니켈, 금, 팔라듐, 구리 및 은으로 이루어진 그룹으로부터 선택된 금속을 포함한다.
단계 (i) 에서의 커버 층이 빌드-업 층인 경우, 하나 이상의 금속은 독립적으로, 각각, 팔라듐 및 구리로 이루어진 그룹으로부터 선택된 금속을 독립적으로 포함하는 하나 이상의 구리 합금이다.
단계 (i) 에서의 커버 층이 솔더 마스크인 경우, 하나 이상의 금속은 독립적으로, 각각, 주석, 니켈, 금, 팔라듐 및 은으로 이루어진 그룹으로부터 선택된, 더욱 바람직하게는 주석 및 니켈로 이루어진 그룹으로부터 선택된 금속을 독립적으로 포함하는 하나 이상의 구리 합금이다. 본 발명의 방법의 이익은 전술한 금속, 특히 주석의 침투가 관찰되지 않았다는 것이다. 솔더링 금속으로서 주석의 성막은 가혹한 조건들을 필요로 하고 침투를 쉽게 초래하기 때문에 주목할 만하다.
본 발명의 방법은 분위기의 총 체적을 기준으로 하여, 화학적으로 처리된 구리 표면 (즉, 박리 강도 증가 표면 처리) 및 분자 산소를 100000 ppm 이하 (바람직하게는 미만, 더욱 바람직하게는 본 발명의 방법에 대해 위에 정의된 바와 같은) 의 양으로 함유하는 분위기에서의 후속 열 처리의 조합으로부터 야기되는 우수한 접착력을 활용한다. 우리의 실험 결과는 이 조합이 놀랍게도 시너지 효과를 야기함을 보여준다 (예시 섹션 참조). 특히 매우 얇은 커버 층에 대해, 본 발명의 방법은 놀랍게도 양호한 결과를 보였다.
인쇄 회로 보드는 고도로 정교한 전자 부품이며 높은 표준 및 요구 사항을 충족해야 한다. 우리의 실험에 따르면, (위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법에 따라 제조된 인쇄 회로 보드는 통상적인 HAST (96 시간, 130℃, 85% rh, 예시 섹션 참조) 에서 우수한 결과를 보여준다.
(위에 정의된, 바람직하게는 바람직한 것으로 정의된 바와 같이) 본 발명의 방법은 인쇄 회로 보드를 제조하기 위한 것이다. 위의 본문에서 언급된 바와 같이, 커버 층과 구리 표면 사이의 우수한 접착력이 얻어진다. 또한, 솔더 마스크 및 빌드-업 층에 대해 침투가 관찰되지 않는다.
따라서, 본 발명은 또한 다음을 포함하는 인쇄 회로 보드를 언급한다.
- 적어도 하나의 표면 상에 구리 표면을 갖는 구리 회로부를 갖는 비전도성 기판을 포함하고,
기판의 표면 및 구리 표면은 적어도 부분적으로 솔더 마스크로 커버되고,
솔더 마스크는,
- 투명하고,
- 20㎛ 이하, 바람직하게는 15㎛ 이하, 가장 바람직하게는 10㎛ 이하의 층 두께를 가지며,
솔더 마스크 아래의 구리 표면은
- 금속성 구리 색이고,
- 최대 층 두께가 200nm 이하인 변환된 구리의 층을 나타낸다.
본 발명의 방법에 관하여 전술한 특징은 마찬가지로 (위에 정의된 바와 같이) 본 발명의 인쇄 회로 보드에 적용된다.
"금속성 구리-색" 이라는 용어는 금속성 구리의 일반적인 밝은 색을 지칭하지만 상당히 어두운 갈색인 구리 산화물의 통상적인 색을 지칭하지는 않는다. 당업자는 솔더 마스크 아래의 금속성 구리와 구리 산화물을 구별할 수 있는 위치에 있다.
발명은 다음의 비제한적인 예들에 의해 추가로 설명된다.
예들
A: 솔더 마스크 도포:
샘플 준비
샘플 1 내지 6 (각각 여러 개의 동일한 시편을 포함함) 이 다음과 같이 제조되었다 (부가적으로 요약에 대해서는 하기 표 1 참조).
단계 (i):
적어도 하나의 표면 상에 구리 표면을 갖는 구리 회로부를 갖는 비전도성 기판을 제공함:
적어도 하나의 표면 상에 구리 표면을 갖는 구리 회로부를 갖는 비전도성 기판을 리프리젠팅 (representing) 함, 구리 포일 (150mm x 75mm x 35㎛) 이 사용되었다.
구리 표면을 세정함:
제 1 단계에서, 모든 구리 포일의 구리 표면이 180 ml/L SoftClean UC168, 200 ml / L CupraEtch Starter, 75 ml/L Hydrox (Atotech 의 모든 제품) 및 545 ml/L DI 워터를 함유한 황산/ H2O2 용액을 사용하여 식각-세정되어, 식각-세정된 구리 포일을 획득하였다. 식각-세정은 중 (heavy) 산화물 및 다른 화합물, 예컨대 변색-방지제 (anti-tarnishes) 및/또는 계면 활성제를 제거하였다. 식각-세정 후, 식각-세정된 구리 포일은 대략 2 분 동안 냉각수로 린싱되었다. 그 결과, 식각-세정 및 린싱된 구리 포일이 획득되었다. 샘플 1 (본 발명에 따른 것이 아닌 비교 샘플) 에 대한 구리 포일의 구리 표면은 추가로 처리되지 않았고 이어서 솔더 마스크의 라미네이팅이 수행되었다 (하기 본문 참조).
제 2 단계에서, 샘플 2 내지 6 에 대한 구리 호일의 구리 표면이 추가로 처리되었다.
하위 단계 (i-a); 구리 표면을 화학적으로 처리함:
(b) 유기 화합물 ( 실란 ) 에 의해:
샘플 2 내지 4 에 대한 구리 호일이 1 중량% 의 실란 및 용매로서 에탄올 및 DI 워터를 함유하는 코팅 용액에 25℃ 에서 60 초 동안 침지되었다. 코팅 용액의 pH 는 5 (아세트산으로 조정됨) 였다. 각각 상이한 실란을 함유하는, 3 개의 상이한 코팅 용액이 제조되었다:
샘플 2 에 대해: 5-[[3-(트리메톡시실릴)프로필]티오]-1,3,4-티아디아졸-2(3H)-티온
샘플 3 에 대해: 5-[[3-(트리메톡시실릴)프로필]티오]-1,3,4-티아디아졸-2-아민
샘플 4 에 대해: 5-[[3-(트리메톡시실릴)프로필]티오]-4H-1,2,4-트리아졸-3-아민
그 후 결과의 구리 포일이 건조되었다. 그 결과, 샘플 2 내지 4 에 대한 실란화되고 및 건조된 구리 포일이 획득되었다. 이어서 이 구리 포일에 솔더 마스크의 라미네이팅이 수행되었다 (하기 텍스트 참조).
(a) 산화 및 후속 환원에 의해 :
식각-세정 후, 샘플 5 및 6 에 대해 구리 포일의 구리 표면이 산화 및 후속 환원 반응에 의해 화학적으로 처리되었다. 첫 번째로, 샘플 5 및 6 의 구리 포일이 NovaBond IT 안정화제 (Atotech) 15.5 ml/L 를 함유한 컨디셔닝 용액에 50℃ 에서 30 초 동안 침지되었다. 컨디셔너는 pH 및 전기화학적 포텐셜에 관하여 구리 표면을 안정화시킨다. 그 결과, 샘플 5 내지 6 에 대해 컨디셔닝된 구리 포일이 획득되었다.
두 번째로, 컨디셔닝된 구리 포일이 100 ml/L NovaBond IT 102 (Atotech) 및 15.5 ml/L NovaBond IT 안정화제 (Atotech) 를 포함하는 산화 용액에서 처리되었다. Cu (0) 의 Cu (I/II) 산화물로의 균일하고 자기-제한적인 변환을 유도하는 처리가 70℃ 에서 수행되어, 결국 180nm 미만의 최대 층 두께를 갖는 구리 표면 상에 변환된 구리의 바늘 형태의 층을 형성하였다. 산화 반응 후, 산화된 구리 포일이 냉각수로 린싱되었다.
세 번째로, 산화되고 린싱된 구리 포일이 20 ml/L NovaBond IT 102 (Atotech) 및 5 ml/L NovaBond IT 환원제 (Atotech) 를 포함하는 환원 용액과 접촉되었다. 접촉은 35℃에서 5 분 동안 수행되어 환원 반응을 야기시켰다. 환원 반응은 Cu (I/II) 종을 Cu (0) 로 변환시켜 화학물질 (예를 들어, 환경 및/또는 후속 금속화 프로세스로부터) 에 대한 구리 표면의 안정성을 강화시켰다. 환원 반응 후, 구리 포일은 대략 2 분 동안 냉각수로 린싱되었다. 그 결과, 환원되고 린싱된 구리 포일이 획득되었다. 이어서 샘플 5 에 대한 구리 포일에 솔더 마스크의 라미네이팅이 수행되었다 (하기 텍스트 참조).
환원 반응 후, 샘플 6 에 대해 환원되고 린싱된 구리 포일은 DI 워터에서 10 ml/L NovaBond IT 프로텍터 MK (Atotech) 의 프로텍터 용액에 1 분 침지되었다. 기본적으로 프로텍터 용액으로의 침지는 선택적이다. 수행된 경우, 환원된 구리의 재산화를 회피하기 위해 산화 및 후속 환원된 구리 표면에 유기 화합물의 부착을 제공한다 (위에 정의된 바와 같이 하위 단계 (i-a) 에서 (b) 에 대응함). 침지 후, 샘플 6 에 대한 구리 포일은 대략 2 분 동안 냉각수로 린싱되고 이어서 건조되었다. 그 결과, 샘플 6 에 대한 프로텍트되고 건조된 구리 포일이 획득되었다. 이어서 이 구리 포일에 솔더 마스크의 라미네이팅이 수행되었다 (하기 텍스트 참조).
하위 단계 (i-b); 구리 표면을 커버 층으로 커버함 :
제 1 라미네이팅 단계에서, 건식 필름형 포토 이미지가능 솔더 마스크 (영구적 비전도성의 완전히 중합되지 않은, 아크릴레이트 및 에폭시 화합물 함유 커버 층) 는, 진공 라미네이터 (Dynachem VA 7124-HP6) 를 사용하여 상대 습도 50 ~ 60% 와 실온 20 ~ 25℃ 범위의 클린룸에서 황색 광 하에서 6 개의 모든 샘플의 구리 표면 상으로 진공 라미네이팅되었다. 각각의 솔더 마스크는 20㎛ 의 층 두께를 가지므로 분자 산소 투과에 민감하다.
진공 라미네이션을 위한 조건은 다음과 같다:
제 1 단계: 100℃, 진공: 3 hPa 에서 30 초, 압력: 0.5 Mpa 에서 30 초,
제 2 단계: 80℃, 압력: 8 kgf/㎠ 에서 60 초
라미네이션 후, 라미네이팅된 구리 포일이 획득되었다.
열 처리 전에, 라미네이팅된 구리 포일은 1000 mJ/㎠ 의 인가된 총 노광 에너지로 UV 범프에 의해 광화학적으로 사전 중합되었다. 이 단계에서 특히 아크릴레이트 화합물이 중합된다.
그 결과, 각각의 샘플 구리에 대해, 영구적 비전도성의 완전히 중합되지 않은 솔더 마스크를 갖는 구리 박막이 획득되었다.
표 1, 솔더 마스크 도포를 위한 샘플 설계의 개관
Figure pct00001
* "실란 처리" 는 구리 표면을 유기 화합물에 의해 화학적으로 처리하는 것이다 (실란을 식각 세정된 구리 표면에 부착)
** "프로텍터 처리" 는 구리 표면을 유기 화합물에 의해 화학적으로 처리하는 것이다 (프로텍터 화합물을 산화 및 후속 환원된 구리 원자/구리 이온에 부착).
단계 (ii), 기판을 열처리함:
각각의 샘플에서 최소 하나의 시편에 다음의 두 가지 열 처리 단계 중 하나가 수행된다:
- 종래의 열풍 대류 오븐 (Heraeus Oven UT 6200) 을 사용하여 160℃ 에서 60 분 동안 처리 (본 발명의 방법에 따른 것이 아니고 대신 비교 예들을 야기함)
이러한 열처리를 거친 샘플은 다음과 같이 부가적으로 "+O2"(예를 들어, 샘플 1, +O2) 로 축약되며, 이는 주위 공기의 존재에서 열 처리가 발생했음을 표시한다.
- 분위기를 나타내는 오븐 (ATV PEP-603) 에서 160℃ 로 60 분간 처리, 이는 분자 산소를 5 ppm 미만의 양으로 함유한다.
이러한 열처리를 거친 샘플은 다음과 같이 부가적으로 "-O2"(예를 들어, 샘플 1, -O2) 로 축약되며, 이는 불활성 분위기에서 열 처리가 발생했음을 표시한다. "-O2" 샘플은 구리 표면이 화학적으로 처리되는지 여부에 의존하여, 비교 샘플들 또는 발명에 따른 것일 수 있다.
각각의 열처리 단계에서, 완전히 중합되지 않은 솔더 마스크는 상기 열 처리 동안 완전히 중합되고, 단 하나의 단일 열처리 단계, 즉 가열-유도 중합 (1-단계 중합) 을 중단시키지 않으면서 중합되었다. 이 단계에서 특히 에폭시 화합물이 중합된다.
박리 강도 테스트를 통한 솔더 마스크 접착력 평가:
("+O2" 및 "-O2" 를 포함한) 열 처리 후 획득된 각각의 샘플 (1 내지 6) 에 대해, 박리 강도는:
(1) 상술한 바와 같이 열처리 직후 (초기 박리 강도라고도 함),
(2) 96 시간 HAST (HAST 조건: 130℃, 85% rh, HAST 챔버: EHS-221M) 후
에 결정되었다.
박리 강도를 결정하기 위해, 강성 보드가 완전히 중합된 솔더 마스크와 마주하는 방식으로 강성 보드 (구리 포일과 동일한 사이즈) 에 개개의 구리 포일을 부착함으로써 각각의 시편으로부터 여러 개의 스트립형 파편들이 준비되었다. 그 결과, 구조적으로 강제된 솔더 마스크를 갖는 구리 포일이 획득되었다.
그 후, 각각의 강제된 구리 포일은 상기 스트립형 파편들 (10x100mm, Milling Cutter, Walter Lemmen CCD) 로 슬라이스되었다.
스트립형 파편들에서 박리력 측정 머신 (Roell Zwick Z010) 으로 개개의 구조적으로 강제된 솔더 마스크로부터 구리 포일을 박리하는데 필요한 박리 강도가 개별적으로 평가되었다 (각도 90°, 속도 50 mm/min). 통상적으로 박리를 회피하는데 필요한 박리 강도가 높을수록 접착력이 우수하다.
박리 강도 테스트의 결과는 기 표 2 에 요약된다.
표 2, 솔더 마스크 도포를 위한 박리 강도 (N/cm)
Figure pct00002
샘플 1 전체 뿐만 아니라 샘플 2 내지 6, +O2 는 모두 발명에 따른 것이 아닌 비교 예들이다. 모든 샘플들 2 내지 6, -O2 는 발명의 방법과 일치한다.
표 2 에 따르면 샘플 1 에 따른 박리 강도 값이 최저이다. 샘플 1, -O2 는 US 5,484,688 A 에 개시된 교시에 기초하며, 여기에서는 솔더 마스크가 1-단계 중합에서 완전히 중합되었다. 불활성 질소 분위기 (-O2) 가 주위 공기 (+O2) 대신에 사용되는 경우, 샘플 1 에 대해 적어도 현저한 박리 강도 증가가 획득되지 않았고 ("HAST 후" 참조) 또는 박리 강도 증가가 전혀 관찰되지 않았다 ("열처리 후" 참조). 따라서, 불활성 질소 분위기에서 구리 표면 (박리 강도 증가 표면 처리에 의해 처리되지 않음) 상에 솔더 마스크를 단지 중합하는 것은 양호한 접착력을 얻기에 불충분하다.
샘플 2 내지 6 은 박리 강도 증가 표면 처리를 겪었다 (샘플 5 및 6 은 WO 2012/005722 A1에 개시된 교시에 기초하여 처리되었다). 표 2 에 따르면, 샘플 1 내지 6, +O2 (열처리 후) 박리 강도가 1.27 (박리 강도 증가 표면 처리가 없는 샘플 1) 에서 4.76 (샘플 6) 까지 증가했다. HAST 후 유사한 결과가 획득되었다; 0.11 (샘플 1) 에서 1.80 까지 (샘플 6). 이 박리 강도 증가는 심지어 주위 공기의 존재에서도 획득되고 표면 처리로부터 유도된다.
하지만, (1.) 박리 강도 증가 표면 처리 (바람직하게는 산화 및 후속 환원 반응을 포함) 및 (2.) 불활성 분위기에서의 열 처리를 조합함으로써 놀라운 부가적인 박리 강도 증가가 달성된다.
표 2 는 (1.) 및 (2.) 의 조합이 시너지 효과를 나타냄을 보여준다. (1.) 및 (2.) 를 조합한 후에 획득된 박리 강도는 (1.) 및 (2.) 에 대해 개별적으로 획득된 박리 강도의 총합을 초과한다. 표 2 의 결과는 불활성 질소 분위기가 표면 처리를 증가시키는 박리 강도의 효과를 상승적으로 증가시킨다는 것을 보여준다. 또한, US 5,484,688 A 에 개시된 바와 같은 2-단계 프로세스가 회피되었다.
침투 테스트 (주석 솔더링 ) 을 통한 솔더 마스크 접착력 평가:
구리 포일 대신에 구리 클래드 라미네이트 (Copper Clad Laminates; CCL) 가 사용되었다는 본질적인 차이를 제외하고는 섹션 A 하에서 개요된 대로 또 다른 6 개의 샘플이 준비되었다. 또한, 솔더 마스크를 라미네이팅한 후, 대략 200㎛ 의 개구 직경을 갖는 솔더 마스크에서의 개구를 획득하기 위해 솔더 마스크의 패터닝을 수행되었다.
이 목적을 위해, 솔더 마스크로 라미네이팅된 CCL 은 포토마스크 상으로 정렬되고 이어서 상온에서 500mJ/㎠ 의 노광 에너지를 갖는 화학 방사선 (접촉 노광 유닛 EXM-1201-F02 을 사용) 에 노광되어 선택적으로 사전 중합된 솔더 마스크를 갖는 샘플을 획득하였다. 솔더 마스크는 약 1 중량% 의 무수 탄산나트륨을 포함하는 수성 현상 용액에서 현상되고, 물로 린싱되며, 이어서 상술한 바와 같이 열 처리된다. 그 결과, 영구적 패터닝된 비전도성의 완전히 중합된 솔더 마스크를 갖는 샘플이 획득되었다.
샘플은 먼저 황산계 세정 용액 (Proselect SF, Atotech) 을 사용하여 50℃ 에서 5 분 동안 세정되고 이어서 물로 린싱되었다.
다음으로, 개구에 노출된 구리 표면이 100g/L Copper Activator BC 65 (Atotech) 의 마이크로-식각 용액으로 30℃ 에서 마이크로-식각 (식각 깊이 약 1㎛) 되고 이어서 물로 린싱되었다.
그 후, 2-단계 절차로 상기 노출된 구리 표면 상으로 솔더링 프로세스에서 주석이 성막되었다. 먼저, 22℃ 의 성막 용액 (Stannatech, Atotech) 에 1 분 동안 침지가 수행된 다음, 동일하지만 75℃ 의 온도를 나타내는 용액에 15 분 동안 침지되었다. 그 후, 개개의 샘플이 물로 린싱되었다. 마지막으로, 솔더링된 샘플이 획득되었다.
광학 현미경 (Olympus BX50) 으로 침투 품질이 조사되었다.
샘플 1 은 모든 시편에 대해 가혹한 주석 솔더링으로 인해 솔더링 프로세스 동안 구리 표면으로부터 솔더 마스크의 심각한 박리를 보였다. 개구로의 적절한 주석 성막이 가능하지 않았다; 따라서 현미경 조사가 수행되지 않았다.
샘플 2 내지 6, +O2 는 솔더 마스크와 구리 표면 사이에서 주석의 원치 않는 침투를 종종 보였고, 샘플 2 내지 6, -O2 에 대해, 이러한 침투가 관찰되지 않았다. 도 1, A 및 B 에서 주석 솔더링된 개구는 대략 200㎛ 의 직경 d1 을 갖는 백색 원으로 개략적으로 도시된다. 비침투 솔더 마스크는 해치된 영역으로 도시된다. 솔더 마스크 아래에 침투된 주석은 폭이 d2 인 고리로 도시된다 (d2 는 대략 25 내지 35㎛ 의 범위에 있다). 대응하는 원래의 도면이 도 2 에 나타나 있다. 도 1, A 는 샘플 6, +O2 에 대해 관찰된 바와 같은 주석 침투를 개략적으로 나타낸다. 대조적으로, 주석 침투는 샘플 6, -O2 에 대해 도 1, B 에 나타낸 바와 같이 관찰되었다. 샘플 2 내지 5 (데이터 미도시) 에 대해서도 유사한 결과가 얻어졌다.
본 발명의 방법에 따라 제조된 인쇄 회로 보드는 특히 20㎛ 이하의 두께를 갖는 솔더 마스크에 대해, 주석의 침투없이 주석 솔더링을 가능하게 한다. 또한, 특히 주석에 의한 침투를 방지하는 것은 접착력의 문제만이 아닌 것으로 생각된다. 결과는 (1.) 박리 강도 증가 표면 처리 (바람직하게는 산화 및 후속 환원 반응을 포함) 및 (2.) 불활성 질소 분위기 (분자 산소 5 ppm 미만) 에서의 열 처리의 위에 언급된 조합은 접착력을 개선할 뿐만 아니라 부가적으로 침투를 방지하는 것을 보여준다 (비교적 낮은 박리 강도값을 나타내는 샘플에 대해서도; 표 1, 샘플 2 내지 4 와 샘플 5 및 6 을 비교). 이는 분자 산소에 대해 투과성인 경향이 있는 매우 얇은 솔더 마스크 (특히 20㎛ 이하) 에 특히 사실이다.
샘플 2 내지 6, -O2 는 또한 표준 테이프 테스트를 통과했다 (결과는 나타내지 않았다).
B: 빌드 -업 층 도포:
빌드-업 층 도포를 위해 2 개의 추가 샘플 (샘플 7 및 8) 이 준비되었다. 이들 샘플은 솔더링 마스크 도포에 대해 항목 A 에서 위에 개요된 바와 유사하게 제조되었고, 빌드-업 층은 솔더 마스크 대신에 사용되었으며 또한 다음과 같은 차이가 있다:
- 각각의 라미네이션 단계에서, 라미네이팅 파라미터는 상술한 바와 같았지만, 제 2 단계에서 100℃ 가 적용되는 본질적인 차이가 있고,
- 열 처리는 다음과 같이 수행되었다 (양자 모두에 대해: 주위 공기의 존재 및 불활성 가스 (질소) 하에서, 분자 산소 5ppm 미만): 150℃ 내지 180℃ 범위의 온도에서 60 분, 이어서 200℃에서 60 분
주로 20㎛ 의 통상적인 에폭시-함유 빌드-업 층이 다수의 테스팅 시리즈에서 테스트되었다. 또한, 동일하지만 40㎛ 의 두께를 나타내는 에폭시-함유 빌드-업 층에 대해 다수의 결과가 획득된다.
표 3, 빌드-업 층 도포를 위한 샘플 설계의 개관
Figure pct00003
박리 강도는 열 처리 후 및 HAST (위에 정의된 바와 같은 HAST) 후에 다시 결정되었다.
박리 강도 결과는 표 4 에 요약되어 있다.
표 4, 빌드-업 층 도포를 위한 박리 강도 (N/cm)
Figure pct00004
샘플 7 은 비교 예이고; 박리 강도 증가 표면 처리가 존재하지 않는다. 주위 공기 (+O2) 의 존재에서, 기본적으로 접착력은 획득되지 않는다 (박리 강도 0.1 내지 0.3). 샘플 8, + O2 는 모두 분자 산소를 (분위기의 총 체적을 기준으로 하여) 100000ppm 이하의 양으로 함유하는 분위기에서 열 처리를 포함하지 않으며, 따라서 또한 본 발명에 따른 것이 아니다. 대조적으로, 샘플 8, -O2 는 모두 본 발명에 따른 것이다.
표 4 에 명확하게 나타낸 바와 같이, 샘플 7 뿐만 아니라 샘플 8 양자 모두에 대해 +O2 에 대해 획득된 박리 강도와 비교하여 -O2 에 대해 획득된 박리 강도가 상당히 증가하였다.
샘플 8 에서 수행된 박리 강도 증가 표면 처리는 불활성 질소 분위기의 긍정적 효과를 증가시킨다. 다시, (1.) 박리 강도 증가 표면 처리 (바람직하게는 산화 및 후속 환원 반응을 포함) 및 (2.) 불활성 분위기에서의 열 처리를 조합은 놀랍게도 상승적으로 예상밖의 박리 강도를 증가시킨다.
흥미롭게도, 샘플 8, 40㎛ 는 주위 공기의 존재에서도 (+O2) 비교적 높은 박리 강도를 보여준다. 현저한 박리 강도 증가는 불활성 질소 분위기의 각각의 경우에서 관찰되지만 (샘플 8, -O2 참조), 이 예는 40㎛ 빌드-업 층이 본질적으로 20㎛ 빌드-업 층과 비교하여 분자 산소 투과에 덜 민감하다는 것을 나타낸다.
따라서, 본 발명의 방법은 40㎛ 미만의 두께를 갖는 빌드-업 층에 대해 특히 유리하다.

Claims (15)

  1. 인쇄 회로 보드를 제조하기 위한 방법으로서,
    (i) 비전도성 기판을 제공하는 단계로서, 비전도성 기판은 적어도 하나의 표면 상에,
    - 구리 표면을 갖는 구리 회로부로서, 상기 구리 표면은,
    - (a) 산화 및 후속 환원 반응 및/또는 (b) 상기 구리 표면에 부착된 유기 화합물에 의해 화학적으로 처리되는, 상기 구리 회로부,
    - 적어도 부분적으로 상기 구리 표면을 커버하는 영구적 비전도성의 완전히 중합되지 않은 커버 층을 갖는, 상기 비전도성 기판을 제공하는 단계;
    (ii) 영구적 비전도성 커버 층을 갖는 기판이 획득되도록, 분위기의 총 체적을 기준으로 하여, 분자 산소를 100000 ppm 이하의 양으로 함유하는, 상기 분위기에서 140℃ 내지 250℃ 범위의 온도로 상기 영구적 비전도성의 완전히 중합되지 않은 커버 층을 갖는 기판을 열 처리하는 단계로서, 상기 커버 층이 단계 (ⅰ) 과 비교하여 더 많이 중합되는, 상기 기판을 열처리하는 단계
    를 이 순서대로 포함하고,
    단,
    - 단계 (ii) 는 단계 (ⅰ) 이후 그러나 임의의 금속 또는 금속 합금이 상기 영구적 비전도성의 완전히 중합되지 않은 커버 층 상으로 성막되기 전에 수행되고, 그리고
    - 단계 (ii) 에서, 상기 커버 층이 솔더 마스크인 경우, 상기 영구적 비전도성의 완전히 중합되지 않은 커버 층은 오로지 하나의 단일 열 처리 단계에서만 완전히 중합되는, 인쇄 회로 보드를 제조하기 위한 방법.
  2. 제 1 항에 있어서,
    단계 (i)(a) 에서, 상기 구리 표면은 Cu-(0) 을 Cu-(I) 및 Cu-(II) 로 산화시키고 이어서 상기 구리 표면에서 상기 Cu-(I) 및 Cu-(II) 를 Cu- (0) 이 되도록 환원시킴으로써 화학적으로 처리되는, 인쇄 회로 보드를 제조하기 위한 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    단계 (i) 에서의 상기 구리 표면은 상기 구리 표면 상에 화학적 처리 층을 포함하고, 상기 처리 층은 최대 두께가 500nm 이하, 바람직하게는 300nm 이하, 더욱 바람직하게는 180nm 이하, 더욱 더 바람직하게는 150nm 이하이고, 가장 바람직하게 상기 처리 층은 최대 두께가 20nm 내지 100nm 의 범위인, 인쇄 회로 보드를 제조하기 위한 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 유기 화합물은 아졸, 실란, 아졸-실란 하이브리드 및 이들의 조합으로 이루어진 그룹으로부터 선택된 하나 이상의 화합물인, 인쇄 회로 보드를 제조하기 위한 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    단계 (i) 에서의 상기 영구적 비전도성의 완전히 중합되지 않은 커버 층은, 솔더 마스크들 및 빌드-업 층들로 구성된 그룹으로부터 선택되고, 바람직하게는 솔더 마스크인, 인쇄 회로 보드를 제조하기 위한 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    단계 (i) 에서의 상기 영구적 비전도성의 완전히 중합되지 않은 커버 층은 독립적으로 건식 필름 또는 액체인, 인쇄 회로 보드를 제조하기 위한 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    단계 (i) 에서의 상기 영구적 비전도성의 완전히 중합되지 않은 커버 층은, 층 두께가 50㎛ 이하, 바람직하게는 40㎛ 이하, 더욱 바람직하게는 33㎛ 이하, 더욱 더 바람직하게는 28㎛ 이하, 가장 바람직하게는 22㎛ 이하인, 인쇄 회로 보드를 제조하기 위한 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    단계 (i) 에서의 상기 영구적 비전도성의 완전 중합되지 않은 커버 층은 에폭시 화합물을 포함하는, 인쇄 회로 보드를 제조하기 위한 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 분위기에서 분자 산소의 양은 50000 ppm 이하, 바람직하게는 10000 ppm 이하, 더욱 바람직하게는 1000 ppm 이하, 더욱 더 바람직하게는 100 ppm 이하, 가장 바람직하게는 10 ppm 또는, 가장 더 바람직하게는 5 ppm 이하인, 인쇄 회로 보드를 제조하기 위한 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    단계 (ii) 에서의 상기 분위기는 불활성 가스, 바람직하게는 질소, 이산화탄소, 영족 불활성 가스 (noble inert gas) 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 불활성 가스이고, 더욱 바람직하게는 질소, 이산화탄소, 헬륨, 아르곤 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 불활성 가스이며, 가장 바람직하게는 불활성 가스가 질소인, 인쇄 회로 보드를 제조하기 위한 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    단계 (ii) 에서의 온도는 142℃ 내지 220℃ 의 범위, 바람직하게는 145℃ 내지 210℃의 범위, 더욱 바람직하게는 150℃ 내지 205℃ 의 범위인, 인쇄 회로 보드를 제조하기 위한 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    단계 (ii) 는 적어도 10 분 동안, 바람직하게는 적어도 20 분 동안, 더욱 바람직하게는 적어도 30 분 동안 수행되는, 인쇄 회로 보드를 제조하기 위한 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    단계 (ii) 이후에 다음의 단계:
    (iii) 하나 이상의 금속 또는 금속 합금을 (A) 상기 커버 층 또는 (B) 상기 커버 층에 의해 커버되지 않은 구리 표면 상으로 적어도 부분적으로 성막하는 단계
    를 부가적으로 더 포함하는, 인쇄 회로 보드를 제조하기 위한 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    단계 (i) 은,
    (i) 적어도 하나의 표면 상에
    - 구리 표면을 가진 구리 회로부
    를 갖는 비전도성 기판을 제공하는 단계,
    (i-a) 상기 구리 표면을 (a) 산화 및 후속 환원 반응 및/또는 (b) 상기 구리 표면에 유기 화합물을 부착하는 상기 유기 화합물에 의해 화학적으로 처리하는 단계,
    (i-b) (i-a) 이후에 획득된 상기 구리 표면을, 영구적 비전도성의 완전히 중합되지 않은 커버 층으로 적어도 부분적으로 커버하는 단계
    인, 인쇄 회로 보드를 제조하기 위한 방법.
  15. 인쇄 회로 보드로서,
    - 적어도 하나의 표면 상에 구리 표면을 갖는 구리 회로부를 갖는 비전도성 기판을 포함하고,
    상기 기판의 표면 및 상기 구리 표면은 솔더 마스크로 커버되고,
    상기 솔더 마스크는,
    - 투명하고,
    - 층 두께가 20㎛ 이하이며,
    상기 솔더 마스크 아래의 상기 구리 표면은
    - 금속성 구리 색이고,
    - 최대 층 두께가 200nm 이하인 변환된 구리의 층을 나타내는, 인쇄 회로 보드.
KR1020197012922A 2016-10-14 2017-10-12 인쇄 회로 보드를 제조하기 위한 방법 KR102413015B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16193971.5A EP3310137B1 (en) 2016-10-14 2016-10-14 Method for manufacturing a printed circuit board
EP16193971.5 2016-10-14
PCT/EP2017/076003 WO2018069421A1 (en) 2016-10-14 2017-10-12 Method for manufacturing a printed circuit board

Publications (2)

Publication Number Publication Date
KR20190066041A true KR20190066041A (ko) 2019-06-12
KR102413015B1 KR102413015B1 (ko) 2022-06-24

Family

ID=57136780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197012922A KR102413015B1 (ko) 2016-10-14 2017-10-12 인쇄 회로 보드를 제조하기 위한 방법

Country Status (7)

Country Link
US (1) US10477700B2 (ko)
EP (1) EP3310137B1 (ko)
JP (1) JP7213801B2 (ko)
KR (1) KR102413015B1 (ko)
CN (1) CN109845415B (ko)
TW (1) TWI669041B (ko)
WO (1) WO2018069421A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3932154B1 (en) * 2019-03-01 2023-07-26 Atotech Deutschland GmbH & Co. KG Method for increasing adhesion strength between a metal and an organic material
CN110856348A (zh) * 2019-10-09 2020-02-28 广东利尔化学有限公司 一种用于pcb除胶后处理中和还原剂
CN110798980A (zh) * 2019-10-12 2020-02-14 西安金百泽电路科技有限公司 一种改善渗油及油墨入孔的方法
JP7474095B2 (ja) 2020-03-31 2024-04-24 リンテック株式会社 接着シート、及び接着シートの使用方法
JP2021194831A (ja) * 2020-06-12 2021-12-27 Ckd株式会社 スクリーンマスク検査方法及びスクリーンマスク検査装置
US11388822B2 (en) 2020-08-28 2022-07-12 Applied Materials, Inc. Methods for improved polymer-copper adhesion
CN112577982A (zh) * 2020-12-09 2021-03-30 广州添利电子科技有限公司 一种pcb表面处理金属薄层质量分析方法
WO2022258726A1 (en) 2021-06-09 2022-12-15 Atotech Deutschland GmbH & Co. KG A composite and a method for manufacturing a composite of a copper layer and an organic layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130041178A (ko) * 2010-07-06 2013-04-24 아토테크 도이칠란드 게엠베하 금속 표면의 처리 방법 및 그에 의해 형성된 장치
KR20150120421A (ko) * 2013-02-28 2015-10-27 토카이 신에이 일렉트로닉스 인더스트리 가부시키가이샤 기판의 제조 방법과, 기판과, 마스크 필름

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4316087A1 (de) 1993-05-13 1994-11-17 Morton Int Inc Verfahren zum bildmäßigen Metallisieren von strukturierten Leiterplatten
JP4219641B2 (ja) * 2002-08-26 2009-02-04 新日鐵化学株式会社 アルカリ現像型感光性樹脂組成物
CN1875669A (zh) * 2004-04-19 2006-12-06 株式会社荣恩电子 具有走线间隙填充树脂的印刷电路板及其制造方法
EP2065927B1 (en) * 2007-11-27 2013-10-02 Imec Integration and manufacturing method of Cu germanide and Cu silicide as Cu capping layer
WO2009125845A1 (ja) * 2008-04-10 2009-10-15 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル配線板の製造方法
JP2010166099A (ja) * 2010-04-30 2010-07-29 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP6030401B2 (ja) * 2012-10-12 2016-11-24 三井金属鉱業株式会社 表面処理銅箔の製造方法
EP2754732B1 (en) * 2013-01-15 2015-03-11 ATOTECH Deutschland GmbH Aqueous composition for etching of copper and copper alloys
KR101422262B1 (ko) * 2013-02-08 2014-07-24 와이엠티 주식회사 동박층이 형성된 기판과 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
US9637271B2 (en) 2013-03-15 2017-05-02 Owens-Brockway Glass Container Inc. Container with a medal
CN103260361B (zh) * 2013-05-14 2016-07-06 金悦通电子（翁源）有限公司 一种hdi外层线路负片加工方法
CN104735899B (zh) * 2013-12-19 2017-08-22 鹏鼎控股(深圳)股份有限公司 可挠式电路板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130041178A (ko) * 2010-07-06 2013-04-24 아토테크 도이칠란드 게엠베하 금속 표면의 처리 방법 및 그에 의해 형성된 장치
KR20150120421A (ko) * 2013-02-28 2015-10-27 토카이 신에이 일렉트로닉스 인더스트리 가부시키가이샤 기판의 제조 방법과, 기판과, 마스크 필름

Also Published As

Publication number Publication date
US20190297732A1 (en) 2019-09-26
EP3310137B1 (en) 2019-02-27
KR102413015B1 (ko) 2022-06-24
TWI669041B (zh) 2019-08-11
CN109845415A (zh) 2019-06-04
EP3310137A1 (en) 2018-04-18
TW201831068A (zh) 2018-08-16
CN109845415B (zh) 2020-12-08
WO2018069421A1 (en) 2018-04-19
JP7213801B2 (ja) 2023-01-27
JP2019530986A (ja) 2019-10-24
US10477700B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
KR102413015B1 (ko) 인쇄 회로 보드를 제조하기 위한 방법
EP2341167B1 (en) Method for surface treatment of copper and copper material
JPH04363095A (ja) 多層印刷回路板
JP2009295850A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
TWI436707B (zh) A method of manufacturing a printed wiring board, and a printed wiring board obtained from the manufacturing method
TWI436706B (zh) A method of manufacturing a printed wiring board, and a printed wiring board obtained from the manufacturing method
WO2010121938A1 (en) Multilayer printed circuit board manufacture
KR101553635B1 (ko) 프린트 배선판의 제조 방법 및 그 프린트 배선판의 제조 방법을 이용해 얻어진 프린트 배선판
US11963308B2 (en) Method for increasing adhesion strength between a surface of copper or copper alloy and an organic layer
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2005050999A (ja) 配線基板および配線の形成方法
EP0488299B1 (en) Method of manufacturing a multi-layered wiring board
US20240179848A1 (en) Method for manufacturing laminate
KR101149023B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
JPH08139435A (ja) プリント配線板の製造方法
JP2024064977A (ja) プリント配線板の製造方法、プリント配線板及び半導体パッケージ
CN113853451A (zh) 层叠膜结构及层叠膜结构的制造方法
JP2005171318A (ja) プリント配線板とプリント配線板の製造方法
JPH09289368A (ja) ２層型プリント回路用基板およびその製造方法
JP2007115966A (ja) 半導体素子搭載用パッケージ基板の製造方法
JPH06120668A (ja) 配線板の製造法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant