JP7208310B2 - 回路基板テープ - Google Patents

回路基板テープ Download PDF

Info

Publication number
JP7208310B2
JP7208310B2 JP2021119736A JP2021119736A JP7208310B2 JP 7208310 B2 JP7208310 B2 JP 7208310B2 JP 2021119736 A JP2021119736 A JP 2021119736A JP 2021119736 A JP2021119736 A JP 2021119736A JP 7208310 B2 JP7208310 B2 JP 7208310B2
Authority
JP
Japan
Prior art keywords
circuit layout
mark
area
tape
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021119736A
Other languages
English (en)
Other versions
JP2022047498A (ja
Inventor
吟貞 林
明孝 柯
惠愈 ▲黄▼
智明 彭
俊徳 李
Original Assignee
▲き▼邦科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ▲き▼邦科技股▲分▼有限公司 filed Critical ▲き▼邦科技股▲分▼有限公司
Publication of JP2022047498A publication Critical patent/JP2022047498A/ja
Application granted granted Critical
Publication of JP7208310B2 publication Critical patent/JP7208310B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0084Containers and magazines for components, e.g. tube-like magazines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0061Tools for holding the circuit boards during processing; handling transport of printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02Feeding of components
    • H05K13/0215Interconnecting of containers, e.g. splicing of tapes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/0417Feeding with belts or tapes
    • H05K13/0419Feeding with belts or tapes tape feeders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936Marks, inscriptions, etc. for information
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本発明は、回路基板テープとその接合方法(a circuit board tape and joining method thereof)に関し、より詳しくは、不適合な基板ユニットを切断した後に接合する回路基板テープに関する。
従来の回路基板テープには複数の回路レイアウトが設けられ、且つ両側に複数のスプロケット孔が設けられている。各前記回路レイアウトの両側にはそれぞれ対応するように偶数のスプロケット孔を有し、且つこれら前記スプロケット孔の間隔は伝動部材(例えば、駆動輪やラック)の歯ピッチに適合し、チップの結合、塗布等のプロセスを実行するために前記伝動部材が回路基板テープを移動させるようにしている。
しかしながら、検出ステップでは、不適合な回路レイアウトを有している領域を切除し、前記回路基板テープをフロントテープ及びリアテープに分割する。次いで、前記フロントテープ及び前記リアテープを接合し、後続のプロセスを実行する。切除位置は予測不可能であるため、前記フロントテープ及び前記リアテープを接合した後、前記フロントテープ及び前記リアテープのスプロケット孔の間隔が他のスプロケット孔の間隔と一致しなくなることがあった。このため、前記伝動部材により接合後のテープを移動させる場合、テープが前記伝動部材から脱離して後続のプロセスを実行できなくなることがあった。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に至った。
本発明は前記技術的課題に鑑みて開発されたものであり、回路基板テープを提供することを目的とする。換言すれば、回路基板テープを切断し接合した後、スプロケット孔が等間隔で配列されるように維持することで、先行技術に存在する切除位置が不定であるため、テープの接合後にスプロケット孔の間隔に差異が生じるという問題を解決する。
上記課題を解決するために、本発明のある態様の回路基板テープは、移動方向に沿って配列されている複数の基板ユニットを備えている。各前記基板ユニットは、第一スプロケット孔設置領域と、第二スプロケット孔設置領域と、回路レイアウト領域と、接合マークと、を含む。
前記第一スプロケット孔設置領域は前記移動方向に沿っている奇数且つ3つ以上の第一スプロケット孔を有し、前記第一スプロケット孔は前記基板ユニットの側辺に等間隔で設けられている。前記第二スプロケット孔設置領域は前記移動方向に沿っている奇数且つ3つ以上の第二スプロケット孔を有し、各前記第二スプロケット孔は各前記第一スプロケット孔と対称になるように前記基板ユニットの他側辺に等間隔で設けられている。
前記回路レイアウト領域は前記第一スプロケット孔設置領域と前記第二スプロケット孔設置領域との間に位置する。前記回路レイアウト領域は、前記回路基板テープから分離して単一の回路基板となっている第一回路レイアウト及び第二回路レイアウトを有する。
前記接合マークは仮想線を定義するために用いられる。前記仮想線は前記接合マークから延伸していると共に前記第一回路レイアウトと前記第二回路レイアウトとの間に位置し、且つ隣接する各前記基板ユニットの各前記仮想線の間に奇数の前記第一スプロケット孔が位置している。
前記仮想線は、前記第一スプロケット孔設置領域を、前記第一回路レイアウトの側辺に位置する第一領域、及び、前記第二回路レイアウトの側辺に位置する第二領域に区画する。且つ前記第一領域に位置している前記第一スプロケット孔の数量は偶数であり、前記第二領域に位置している前記第一スプロケット孔の数量は奇数である。
参考態様は、複数の基板ユニットを備えた回路基板テープの接合方法である。この接合方法は、回路基板テープを提供するステップと、カット部分選択ステップと、カット部分除去ステップと、接合ステップと、を含む。
回路基板テープを提供するステップでは、仕様要求に不適合の各前記基板ユニットの第一回路レイアウトまたは第二回路レイアウトに不適合マークを標記した回路基板テープを提供する。
カット部分選択ステップでは、仕様要求に不適合の前記第一回路レイアウトまたは前記第二回路レイアウトに隣接する2本の仮想線を境界とし、前記不適合マークが標記されている前記第一回路レイアウトまたは前記第二回路レイアウトを含むカット部分を画定する。
カット部分除去ステップでは、前記カット部分を画定した2本の仮想線に沿って前記カット部分を切除し、前記回路基板テープを、フロントテープ及びリアテープに分割する。前記フロントテープは、前記カット部分の前方に位置し、回路レイアウト領域の第一回路レイアウト及び第一スプロケット孔設置領域の第一領域を保留する第一接合端を有する。前記リアテープは、前記カット部分の後方に位置し、他の回路レイアウト領域の第二回路レイアウト及び他の第一スプロケット孔設置領域の第二領域を保留する第二接合端を有する。
接合ステップでは、前記第一接合端の第一接合辺を前記第二接合端の第二接合辺に接合し、前記第一接合端に位置している前記第一回路レイアウト及び前記第二接合端に位置している前記第二回路レイアウトを組み合わせて複合回路レイアウト領域を形成し、且つ前記第一接合端に位置している前記第一領域及び前記第二接合端に位置している前記第二領域を組み合わせて複合第一スプロケット孔設置領域を形成し、前記フロントテープ及び前記リアテープを接合する。前記複合第一スプロケット孔設置領域及び各前記基板ユニットの各前記第一スプロケット孔設置領域の前記第一スプロケット孔の数量は同じであり、且つ奇数であり、等間隔で配列されている。
本発明の各前記基板ユニットは、奇数且つ3つ以上のスプロケット孔を有し、スプロケット孔は前記第一回路レイアウト及び前記第二回路レイアウトの両側に等間隔で配列される。よって、同じ長さの回路基板テープ中で回路レイアウトの数量が増加する。また、本発明は、仕様要求に不適合の前記第一回路レイアウトまたは前記第二回路レイアウトに隣接する2本の仮想線によりカット部分を画定する。前記カット部分を除去してフロントテープとリアテープとを接合した後に形成される前記複合第一スプロケット孔設置領域中の前記第一スプロケット孔の数量は、各前記基板ユニットの各前記第一スプロケット孔設置領域中の前記第一スプロケット孔の数量と同じであり、且つ数量は奇数であり、等間隔で配列されている。これにより、先行技術では切除位置が不定であり、接合後のスプロケット孔の間隔が変化し、後続のプロセスを実行不能になるという問題を解決する。
本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。
本発明の一実施形態に係る回路基板テープを示す平面図である。 本発明の一実施形態に係る回路基板テープを示す底面図である。 本発明に係る回路基板テープが仕様要求に不適合の基板ユニットを備えた平面図である。 本発明に係る回路基板テープが仕様要求に不適合の基板ユニットを備えた平面図である。 本発明に係る回路基板テープが仕様要求に不適合の基板ユニットを備えた平面図である。 本発明に係る回路基板テープが仕様要求に不適合の基板ユニットを備えた平面図である。 本発明に係る回路基板テープがカット部分を切除した平面図である。 本発明に係る回路基板テープのフロントテープとリアテープの接合を示す平面図である。 本発明に係る回路基板テープのフロントテープとリアテープの接合を示す底面図である。 本発明に係る回路基板テープのフロントテープとリアテープの接合を示す断面図である。
以下、図面を参照しつつ、本発明に係る回路基板テープとその接合方法について具体的に説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
まず、本発明に係る回路基板テープ100は移動方向Yに沿って配列されている複数の基板ユニット100aを備える(図1と図2参照)。各基板ユニット100aは第一スプロケット孔設置領域110と、第二スプロケット孔設置領域120と、回路レイアウト領域130と、少なくとも1つの接合マーク140とを有している。第一スプロケット孔設置領域110は奇数且つ3つ以上の第一スプロケット孔111を有する。第一スプロケット孔111は基板ユニット100aの側辺に等間隔で設けられている。図1及び図2の一部拡大図を参照すると、本実施例では、第一スプロケット孔設置領域110は11個の第一スプロケット孔111を有している。
続いて、図1と図2に示すように、第二スプロケット孔設置領域120は奇数且つ3つ以上の第二スプロケット孔121を有する。第二スプロケット孔121は基板ユニット100aの他側辺に等間隔で設けられ、各第二スプロケット孔121は移動方向Yに沿って各第一スプロケット孔111と対称になっている。
図1に示すように、回路レイアウト領域130は第一スプロケット孔設置領域110と第二スプロケット孔設置領域120との間に位置し、回路レイアウト領域130は第一回路レイアウト131及び第二回路レイアウト132を有している。本実施例では、第一回路レイアウト131及び第二回路レイアウト132は同じ回路レイアウトであり、回路基板テープ100の第一面101に順番に設置されている。チップの結合、塗布等のプロセスのステップの後、第一回路レイアウト131及び第二回路レイアウト132は回路基板テープ100から分離して単一の回路基板となる。第一回路レイアウト131は複数のアウターリード131bを有し、複数のアウターリード131bは移動方向Yに沿っているチップ設置領域131aの外側に位置している。第二回路レイアウト132は複数のアウターリード132bを有し、複数のアウターリード132bは移動方向Yに沿っている他のチップ設置領域132aの外側に位置している。
図1と図2に示すように、接合マーク140は回路基板テープ100の第一面101または第二面102に設けられている。本実施例では、接合マーク140は第一スプロケット孔設置領域110に設けられ、且つ接合マーク140は隣接する2つの第一スプロケット孔111の間に位置している。
接合マーク140は仮想線150を定義するために用いられる。仮想線150は接合マーク140から延伸していると共に第一回路レイアウト131と第二回路レイアウト132との間に位置している。隣接する各基板ユニット100aの仮想線150の間に奇数の第一スプロケット孔111が位置している。好ましくは、隣接する2つの仮想線150の間の第一スプロケット孔111の数量は、第一スプロケット孔設置領域110内の第一スプロケット孔111の数量と同じである。
仮想線150は第一スプロケット孔設置領域110を第一領域110a及び第二領域110bに区画する。第一領域110aは第一回路レイアウト131の側辺に位置し、第二領域110bは第二回路レイアウト132の側辺に位置する。且つ第一領域110aに位置している第一スプロケット孔111の数量は偶数であり、第二領域110bに位置している第一スプロケット孔111の数量は奇数である。
本実施例では、仮想線150は第二回路レイアウト132の複数のアウターリード132bを通過している。他の実施例では、仮想線150は第一回路レイアウト131の複数のアウターリード131bと第二回路レイアウト132の複数のアウターリード132bとの間に位置し、且つ仮想線150は第一回路レイアウト131の複数のアウターリード131bまたは第二回路レイアウト132の複数のアウターリード132bを通過しない。
図1と図2を参照する。接合マーク140は幾何図形、数字、または文字から選択されている。接合マーク140が幾何学模様である場合、接合マーク140は回路レイアウト領域130に向けられている矢印141を有し、仮想線150は矢印141の軸を通過している。
好ましくは、各基板ユニット100aは第一オーダーマーク142及び第二オーダーマーク143をさらに有する。第一オーダーマーク142及び第二オーダーマーク143は第一面101または第二面102に設置されている。第一オーダーマーク142は第一回路レイアウト131の側辺に位置し、第一回路レイアウト131を標記するために用いられる。第二オーダーマーク143は第二回路レイアウト132の側辺に位置し、第二回路レイアウト132を標記するために用いられる。好ましくは、第一オーダーマーク142及び第二オーダーマーク143は、第一領域110a及び第二領域110bにそれぞれ設置される。且つ接合マーク140、第一オーダーマーク142、及び第二オーダーマーク143の外観は異なる。第一オーダーマーク142及び第二オーダーマーク143は幾何学模様、数字、または文字から選択されている。
本発明に係る回路基板テープの接合方法は、回路基板テープ100を提供するステップと、カット部分選択ステップと、カット部分除去ステップと、テープを接合するステップと、を含む(図1乃至図7参照)。
図3A乃至図3Dを参照する。回路基板テープ100を検出した後、仕様要求に不適合の基板ユニット100aには不適合マークAが標記され、不適合マークAは貫通孔または有色のマークであるが、但しこれらに制限されない。
図3Aに示すように、ある実施例では、回路基板テープ100の基板ユニット100aの第二回路レイアウト132が仕様要求に不適合の回路レイアウトと判定され、よって、第二回路レイアウト132には不適合マークAが標記される。カット部分選択ステップでは、仕様要求に不適合の第二回路レイアウト132に隣接する2本の仮想線150を境界としてカット部分C、フロントテープ100x、及びリアテープ100yを画定する。カット部分Cは、不適合マークAが標記されている第二回路レイアウト132を含む。フロントテープ100xはカット部分Cの前方に位置し、リアテープ100yはカット部分Cの後方に位置している。
図3Bに示すように、他の実施例では、回路基板テープ100の基板ユニット100aの第一回路レイアウト131が仕様要求に不適合の回路レイアウトと判定され、よって、第一回路レイアウト131には不適合マークAが標記される。同様に、カット部分選択ステップでは、仕様要求に不適合の第一回路レイアウト131に隣接する2本の仮想線150を境界としてカット部分C、フロントテープ100x、及びリアテープ100yを画定する。カット部分Cは、不適合マークAが標記されている第一回路レイアウト131を含む。
図3Cに示すように、他の実施例では、回路基板テープ100の基板ユニット100aの第二回路レイアウト132及び他の基板ユニット100aの第一回路レイアウト131が仕様要求に不適合の回路レイアウトと判定され、よって、仕様要求に不適合の第二回路レイアウト132及び第一回路レイアウト131に不適合マークAが標記される。同様に、カット部分選択ステップでは、仕様要求に不適合の第二回路レイアウト132及び第一回路レイアウト131に隣接する2本の仮想線150を境界としてカット部分C、フロントテープ100x、及びリアテープ100yを画定する。カット部分Cは、不適合マークAが標記されている第二回路レイアウト132及び第一回路レイアウト131を含む。
図3Dに示すように、他の実施例では、回路基板テープ100の基板ユニット100aの第一回路レイアウト131及び他の基板ユニット100aの第一回路レイアウト131が仕様要求に不適合の回路レイアウトと判定され、且つ仕様要求に不適合の2つの第一回路レイアウト131に不適合マークAが標記される。同様に、カット部分選択ステップでは、仕様要求に不適合の2つの第一回路レイアウト131に隣接する2本の仮想線150を境界としてカット部分C、フロントテープ100x、及びリアテープ100yを画定する。カット部分Cは、不適合マークAが標記されている2つの第一回路レイアウト131を含む。
また、図3A乃至図3D及び図4を参照する。カット部分除去ステップでは、カット部分Cを画定した2本の仮想線150に沿ってカット部分Cを切除し、回路基板テープ100をフロントテープ100x及びリアテープ100yに分割する。フロントテープ100xは第一接合端100bを有し、第一接合端100bは回路レイアウト領域130の第一回路レイアウト131及び第一スプロケット孔設置領域110の第一領域110aを保留している。リアテープ100yは第二接合端100cを有し、第二接合端100cは他の回路レイアウト領域130の第二回路レイアウト132及び他の第一スプロケット孔設置領域110の第二領域110bを保留している。
図4と図5に示すように、接合ステップでは、第一接合端100bの第一接合辺100dを第二接合端100cの第二接合辺100eに接合し、フロントテープ100x及びリアテープ100yを接合する。フロントテープ100x及びリアテープ100yを接合した後、第一接合端100bの第一回路レイアウト131及び第二接合端100cの第二回路レイアウト132がある領域は複合回路レイアウト領域130xと定義する。第一接合端100bの第一領域110a及び第二接合端100cの第二領域110bは複合第一スプロケット孔設置領域110xとして合併する。複合第一スプロケット孔設置領域110xに位置している第一スプロケット孔111の数量は奇数であり、且つ複合回路レイアウト領域130xの側辺に等間隔で配列されている。
また、図5、図6と図7に示すように、接合ステップでは、接合部材200によりフロントテープ100xの第一接合端100b及びリアテープ100yの第二接合端100cを接合する。本実施例では、第一接合端100bに位置している第一回路レイアウト131は第二面102に投影されると共に第一接合領域131xを形成する。第二接合端100cに位置している第二回路レイアウト132は第二面102に投影されると共に第二接合領域132xを形成する。接合部材200は第一接合領域131x及び第二接合領域132xに貼付され、フロントテープ100x及びリアテープ100yを一体に結合する。
各基板ユニット100aの第一スプロケット孔111及び第二スプロケット孔121の数量は3つ以上の奇数であり、フロントテープ100x及びリアテープ100yを接合した後にスプロケット孔の間隔を改変しない。よって、同じ長さを有している従来の回路基板テープと比較すると、本発明の回路基板テープ100はさらに多くの回路レイアウトを収容可能である。
また、各基板ユニット100aは接合マーク140を有しているため、仕様要求に不適合の第一回路レイアウト131或いは/及び第二回路レイアウト132に隣接する2本の仮想線150によりカット部分Cを画定する。接合ステップでは、複合回路レイアウト領域130xが各基板ユニット100aと同じ第一回路レイアウト131及び第二回路レイアウト132を有する。且つ複合第一スプロケット孔設置領域110xの第一スプロケット孔111の数量は、各基板ユニット100aの各第一スプロケット孔設置領域110と同じであり、等間隔で配列されている。これにより、先行技術では切除位置が不定であり、接合後のスプロケット孔の間隔に差異が生じ、後続のプロセスを実施不能になるという問題を解決している。
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施例に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。また、その様な変更又は改良を加えることが可能であることが当業者に明らかである。また、その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
100 回路基板テープ
101 第一面
102 第二面
100a 基板ユニット
100b 第一接合端
100c 第二接合端
100d 第一接合辺
100e 第二接合辺
100x フロントテープ
100y リアテープ
110 第一スプロケット孔設置領域
110a 第一領域
110b 第二領域
110x 複合第一スプロケット孔設置領域
111 第一スプロケット孔
120 第二スプロケット孔設置領域
121 第二スプロケット孔
130 回路レイアウト領域
130x 複合回路レイアウト領域
131 第一回路レイアウト
131a チップ設置領域
131b アウターリード
131x 第一接合領域
132 第二回路レイアウト
132a チップ設置領域
132b アウターリード
132x 第二接合領域
140 接合マーク
141 矢印
142 第一オーダーマーク
143 第二オーダーマーク
150 仮想線
200 接合部材
A 不適合マーク
C カット部分
Y 移動方向

Claims (8)

  1. 移動方向に沿って配列されている複数の基板ユニットを備えている回路基板テープであって、
    各前記基板ユニットは、
    前記移動方向に沿っている奇数且つ3つ以上の第一スプロケット孔を有し、前記第一スプロケット孔は前記基板ユニットの側辺に等間隔で設けられている第一スプロケット孔設置領域と、
    前記移動方向に沿っている奇数且つ3つ以上の第二スプロケット孔を有し、各前記第二スプロケット孔は各前記第一スプロケット孔と対称になるように前記基板ユニットの他側辺に等間隔で設けられている第二スプロケット孔設置領域と、
    前記第一スプロケット孔設置領域と前記第二スプロケット孔設置領域との間に位置し、前記回路基板テープから分離して単一の回路基板となっている第一回路レイアウト及び第二回路レイアウトを有する回路レイアウト領域と、
    仮想線を定義するために用いられる接合マークであり、前記仮想線は前記接合マークから延伸していると共に前記第一回路レイアウトと前記第二回路レイアウトとの間に位置し、且つ隣接する各前記基板ユニットの各前記仮想線の間に奇数の前記第一スプロケット孔が位置している接合マークと、
    を含み、
    前記仮想線は、前記第一スプロケット孔設置領域を、前記第一回路レイアウトの側辺に位置する第一領域、及び、前記第二回路レイアウトの側辺に位置する第二領域に区画し、
    且つ前記第一領域に位置している前記第一スプロケット孔の数量は偶数であり、前記第二領域に位置している前記第一スプロケット孔の数量は奇数であることを特徴とする回路基板テープ。
  2. 隣接する2つの前記仮想線の間に位置している前記第一スプロケット孔の数量は、前記第一スプロケット孔設置領域に位置している前記第一スプロケット孔の数量と同じであることを特徴とする請求項1に記載の回路基板テープ。
  3. 前記接合マークは前記第一スプロケット孔設置領域に設けられ、且つ前記接合マークは隣接する2つの第一スプロケット孔の間に位置していることを特徴とする請求項に記載の回路基板テープ。
  4. 前記仮想線は前記第二回路レイアウトの複数のアウターリードを通過することを特徴とする請求項に記載の回路基板テープ。
  5. 前記仮想線は前記第一回路レイアウトの複数のアウターリードと前記第二回路レイアウトの複数のアウターリードとの間に位置し、
    且つ前記仮想線は前記第一回路レイアウトの複数の前記アウターリードまたは前記第二回路レイアウトの複数の前記アウターリードを通過しないことを特徴とする請求項に記載の回路基板テープ。
  6. 前記接合マークは幾何学模様、数字、または文字から選択され、
    前記接合マークが幾何学模様である場合、前記接合マークは前記回路レイアウト領域に向けられる矢印を有し、且つ前記仮想線は前記矢印の軸を通過することを特徴とする請求項に記載の回路基板テープ。
  7. 各前記基板ユニットは、前記第一回路レイアウトの側辺に位置し、前記第一回路レイアウトを標記するために用いられる第一オーダーマーク、及び、前記第二回路レイアウトの側辺に位置し、前記第二回路レイアウトを標記するために用いられる第二オーダーマークをさらに有し、
    前記第一オーダーマーク及び前記第二オーダーマークは幾何学模様、数字、または文字から選択され、前記接合マーク、前記第一オーダーマーク、及び前記第二オーダーマークの外観は異なっていることを特徴とする請求項に記載の回路基板テープ。
  8. 前記第一オーダーマークは前記第一領域に設けられ、前記第二オーダーマークは前記第二領域に設けられていることを特徴とする請求項に記載の回路基板テープ。
JP2021119736A 2020-09-11 2021-07-20 回路基板テープ Active JP7208310B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109131421A TWI738504B (zh) 2020-09-11 2020-09-11 電路板捲帶及其對接方法
TW109131421 2020-09-11

Publications (2)

Publication Number Publication Date
JP2022047498A JP2022047498A (ja) 2022-03-24
JP7208310B2 true JP7208310B2 (ja) 2023-01-18

Family

ID=78777941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021119736A Active JP7208310B2 (ja) 2020-09-11 2021-07-20 回路基板テープ

Country Status (5)

Country Link
US (1) US11602047B2 (ja)
JP (1) JP7208310B2 (ja)
KR (1) KR102546500B1 (ja)
CN (1) CN114173466A (ja)
TW (1) TWI738504B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106387A (ja) 1998-07-31 2000-04-11 Seiko Epson Corp 半導体装置及びテ―プキャリア並びにそれらの製造方法、回路基板、電子機器並びにテ―プキャリア製造装置
JP2008091435A (ja) 2006-09-29 2008-04-17 Brother Ind Ltd フィルムキャリアテープ、及び電子部品実装フィルムの製造方法
JP2012242778A (ja) 2011-05-24 2012-12-10 Sharp Corp 駆動装置、表示装置、駆動装置複合物及び集積回路装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0585044U (ja) 1992-04-17 1993-11-16 セイコー電子工業株式会社 Tab基板のパターン構造
JP3459306B2 (ja) * 1995-02-21 2003-10-20 株式会社東芝 電子部品供給装置
WO2000007235A1 (en) * 1998-07-28 2000-02-10 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board
JP3624792B2 (ja) * 2000-04-17 2005-03-02 セイコーエプソン株式会社 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
CN107293876B (zh) * 2016-04-01 2020-03-31 富士康(昆山)电脑接插件有限公司 电连接器及其制造方法
KR102379779B1 (ko) * 2017-11-30 2022-03-28 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치
TWI660901B (zh) * 2018-09-04 2019-06-01 Chipbond Technology Corporation 撓性電路板捲帶

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106387A (ja) 1998-07-31 2000-04-11 Seiko Epson Corp 半導体装置及びテ―プキャリア並びにそれらの製造方法、回路基板、電子機器並びにテ―プキャリア製造装置
JP2008091435A (ja) 2006-09-29 2008-04-17 Brother Ind Ltd フィルムキャリアテープ、及び電子部品実装フィルムの製造方法
JP2012242778A (ja) 2011-05-24 2012-12-10 Sharp Corp 駆動装置、表示装置、駆動装置複合物及び集積回路装置

Also Published As

Publication number Publication date
CN114173466A (zh) 2022-03-11
US20220087017A1 (en) 2022-03-17
KR20220034654A (ko) 2022-03-18
JP2022047498A (ja) 2022-03-24
US11602047B2 (en) 2023-03-07
KR102546500B1 (ko) 2023-06-21
TWI738504B (zh) 2021-09-01
TW202211735A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
US4700214A (en) Electrical circuitry
KR20020022126A (ko) 플렉시블 배선판 및 플렉시블 배선판의 제조방법
US4720470A (en) Method of making electrical circuitry
JP7208310B2 (ja) 回路基板テープ
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
JP2006119216A (ja) 光導波路の製造方法
JP4249887B2 (ja) 多ピース基板およびその製造方法
JP2009278085A (ja) 回路板の構造及び製造プロセス
CN102821548B (zh) 一种防止静电喷涂掉板的板边图形工具制作方法
US6727591B2 (en) Multi-piece substrate and method of manufacturing the substrate
CN102510681A (zh) 金手指制作方法和具有金手指的电路板
JP2009054929A (ja) 複数の基板間の接合構造及び複数の基板の接合方法
EP1361478A4 (en) DEPHASING MASK AND METHOD FOR MANUFACTURING THE SAME
JPH0745923A (ja) フレキシブルプリント配線板及び複合基板
JP3242376U (ja) フリップチップボンディング構造及びその回路基板
JP2004172422A (ja) 立体構造基板及びその製造方法
JPH04150086A (ja) レーザーダイオード用ヒートシンク
TWM641010U (zh) 導線模組
WO2022264543A1 (ja) 実装部品および実装基板
CN111961766B (zh) 一种拼接单元、拼接结构及皮具制作方法
KR102138555B1 (ko) 블록 구분 슬롯이 형성된 회로기판의 커버레이
JP2663638B2 (ja) 半導体装置の製造方法
TWI771400B (zh) 組裝孔結構
JPH09214086A (ja) 回路基板相互の接続構造
JP3175336B2 (ja) ハイブリッドicのリード形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210802

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230105

R150 Certificate of patent or registration of utility model

Ref document number: 7208310

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150