JP2009278085A - 回路板の構造及び製造プロセス - Google Patents

回路板の構造及び製造プロセス Download PDF

Info

Publication number
JP2009278085A
JP2009278085A JP2009111643A JP2009111643A JP2009278085A JP 2009278085 A JP2009278085 A JP 2009278085A JP 2009111643 A JP2009111643 A JP 2009111643A JP 2009111643 A JP2009111643 A JP 2009111643A JP 2009278085 A JP2009278085 A JP 2009278085A
Authority
JP
Japan
Prior art keywords
circuit board
layer
conductive layer
patterned conductive
manufacturing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009111643A
Other languages
English (en)
Inventor
Tsung-Yuan Chen
宗源 陳
Shu-Sheng Chiang
書聖 江
Shinka Tei
振華 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of JP2009278085A publication Critical patent/JP2009278085A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】回路板の配線密度を向上することができる回路板構造及びその製造プロセスを提供する。
【解決手段】複合層と、微細回路パターンと、パターン化導電層を含む回路板構造を提供する。微細回路パターンが複合層にちりばめられ、パターン化導電層が複合層の表面上に配置される。微細回路溝が複合層の表面上に形成され、導電材料が溝に充填され、複合層にちりばめられる微細回路パターンを形成する。この微細回路パターンが相対的に微細な線幅及び間隔を有するので、回路板構造がより高い配線密度を有する。
【選択図】図２Ｆ

Description

本発明は、回路板（circuit board）の構造及び製造プロセスに関する。特に、本発明は、より高い配線密度を有する回路板の構造及び製造プロセスに関する。
従来の回路板は、主に複数のパターン化導電層（patterned conductive layers）及び複数の誘電層（dielectric layers）が交互に積み重ねられるように構成され、パターン化導電層は、複数の導電ビア（conductive vias）を介して電気接続される。回路板製造プロセスに基づき区別すると、製造プロセスは、主に、ラミネーティングプロセス（laminating process）およびビルドアッププロセス（build-up process）を含む。通常、比較的低い配線密度を有する回路板が主にラミネーティングプロセスに基づき製造され、比較的高い配線密度を有する回路板がビルドアッププロセスに基づき製造される。
図１Ａ〜図１Ｇは、従来の回路板製造プロセスを断面表示する流れ図（profile flowcharts）である。図１Ａにおいて、導電層１１０ａ，１１０ｂは、それぞれ誘電層１００の２つの対向面（opposite surfaces）上に配置され、誘電層１００の材質がエポキシ樹脂(epoxy resin)またはガラス繊維(glass fiber)含有エポキシ樹脂であることができ、導電層１１０ａ，１１０ｂの材質が銅である。
図１Ｂにおいて、複数のスルーホール(through holes)１１２（１つだけ図示する）は、誘電層１００および導電層１１０ａ，１１０ｂに形成され、スルーホール１１２の形成方法は、メカニカルドリリング（mechanical drilling）またはレーザーアブレーティング（laser ablating）であることができる。
図１Ｃにおいて、導電壁が電気メッキによりスルーホール１１２の表面上に形成され、導電スルービア（conductive through via）１１４を形成し、一方で、電気メッキ層が導電層１１０ａ，１１０ｂの表面上にそれぞれ形成され、２つの電気メッキ層が導電層１１０ａ，１１０ｂにそれぞれ属する。
図１Ｄにおいて、導電層１１０ａ，１１０ｂがフォトリソグラフィ及びエッチングプロセスによりパターン化され、回路パターンを形成する。
図１Ｅにおいて、誘電層１２０ａ，１２０ｂがパターン化導電層１１０ａ，１１０ｂ上にそれぞれ形成され、開口１１６ａ，１１６ｂがメカニカルドリリング又はレーザーアブレーティングにより誘電層１２０ａ、１２０ｂ上に形成される。
図１Ｆにおいて、導電材料が電気メッキにより開口１１６ａ、１１６ｂに充填され、複数の導電マイクロビア（conductive micro vias）１１８ａ，１１８ｂが形成され、一方で、導電層１３０ａ，１３０ｂが誘電層１２０ａ，１２０ｂ上にそれぞれ形成され、導電マイクロビア１１８ａ，１１８ｂおよび非パターン化導電層（un-patterned conductive layers）１３０ａ，１３０ｂが電気メッキにより形成される。
図１Ｇにおいて、非パターン化導電層１３０ａ，１３０ｂがフォトリソグラフィおよびエッチングプロセスによりパターン化される。次に、２つのパターン化ソルダーマスク(solder mask)１４０ａがパターン化導電層１３０ａ上に形成され、パターン化導電層１３０ａの複数の接合パッド（joint pads）１４２が露出される。更に、パターン化ソルダーマスク１４０ｂがパターン化導電層１３０ｂ上に形成され、パターン化導電層１３０ｂの複数の接合パッド１４３が露出される。最後に、回路板構造１５０の製造が完成される。
上記の従来の回路板製造プロセスに基づき、回路板が複数のパターン化導電層および複数の誘電層を交互に積み重ねることにより形成される。しかしながら、従来の回路板製造プロセスの制限、即ち、微細回路（fine circuit）の線幅と間隔の制限によって、前記方法に基づき製造される回路板の配線密度は、向上されることができない。また、回路板の製造において、回路板の配線密度が、回路板が提供することができる接合パッドの配列密度に直接的に影響され、接合パッドの機能は、チップのピンをラップジョイント（lap-joint）することであり、信号伝送および電源供給のための媒体となることである。従って、集積回路チップ（ＩＣ chip）のピンの数及び密度が徐々に上昇する趨勢において、如何に回路板上により高い線密度を提供するかが回路板の製造における主要な研究開発方向の１つになっている。
そこで、本発明は、回路板の配線密度を向上することができる回路板構造及びその製造プロセスを提供することを目的とする。本発明の技術知識は、独自に試みるもの又は当業者にとって困難なものである。
本発明は、コア層と、微細回路パターンと、外部パターン化導電層と、を含む回路板構造を提供し、コア層の表面材料が誘電材料であり、微細回路パターンがコア層の表面にちりばめられ、外部パターン化導電層がコア層のもう１つの表面上に配置される。
本発明は、回路板製造プロセスを提供する。製造プロセスが以下のステップを含む。先ず、表面材料が誘電材料であるコア層を提供する。次に、微細回路溝をコア層の表面上に形成する。次に、導電材料を微細回路溝に充填し、微細回路パターンを形成し、外部パターン化導電層をコア層のもう１つの表面上に形成する。
作用
従って、微細回路パターンがコア層にちりばめられ、微細な線幅及び間隔を有する導電回路を製造することができるので、回路板の配線密度を増加することができる。
本発明において、微細回路溝が、例えば、レーザーアブレーティングによりコア層（誘電層又は複合層）の表面上に予め形成され、導電材料が微細回路溝に充填され、微細回路パターンが形成される。次に、微細回路パターンが回路板のパターン化導電層とされ、スルーホールまたはマイクロビアにより他のパターン化導電層に電気接続される。従って、本発明の製造方法が２つ以上の導電層を有する回路板に適用されることができる。
また、本発明において、微細回路パターンが回路板の一側上に形成され、高配線密度を提供し、通常のパターン化導電層は、回路板の他側に形成され、通常の配線密度を提供する。従って、回路板がＩＣチップに対しキャリア（キャリアボード）（carrier board）として機能する時、ＩＣチップが回路板のただ一側上にだけ配置され、微細回路パターンが同一側上に形成され、より高い配線密度を提供することができ、通常の導電層が回路板の他側上に形成され、通常の配線密度を提供することができる。
本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
従来の回路板製造プロセスを断面表示する流れ図である。 従来の回路板製造プロセスを断面表示する流れ図である。 従来の回路板製造プロセスを断面表示する流れ図である。 従来の回路板製造プロセスを断面表示する流れ図である。 従来の回路板製造プロセスを断面表示する流れ図である。 従来の回路板製造プロセスを断面表示する流れ図である。 従来の回路板製造プロセスを断面表示する流れ図である。 本発明の第１実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第１実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第１実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第１実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第１実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第１実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第２実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第２実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第２実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第２実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第２実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第２実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第３実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第３実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第３実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第３実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第３実施形態に係る回路板製造プロセスを断面表示する流れ図である。 本発明の第３実施形態に係る回路板製造プロセスを断面表示する流れ図である。
第１実施形態
本発明の第１実施形態中、２層の導電層を有する回路板（circuit board）製造プロセスを提供する。図２Ａ〜図２Ｆは、本発明の第１実施形態に係る回路板製造プロセスを断面表示する流れ図である。
図２Ａにおいて、製造プロセスの開始に用いられるコア層が誘電層（dielectric layers）２００であることができ、その材質がエポキシ樹脂（epoxy resin）またはガラス繊維（glass-fiber）含有エポキシ樹脂であることができる。
図２Ｂにおいて、微細回路溝（fine circuit groove）２００ａが、例えば、レーザーアブレーティング（laser ablating）により誘電層２００の表面上に形成され、少なくとも１つのスルーホール(through hole)２１２がメカニカルドリリング（mechanical drilling）またはレーザーアブレーティング（laser ablating）により誘電層２００に形成される。
図２Ｃにおいて、導電材料（例えば、銅）が、例えば、電気メッキにより微細回路溝２００ａに充填され、誘電層２００の表面にちりばめられる（inlaid）微細回路パターン（fine circuit pattern）２１０が形成される。また、導電材料が電気メッキにより充填されると同時に、導電層２２０ａ，２２０ｂおよび導電スルービア（conductive through via）２２２が誘電層２００およびスルーホール２１２の表面上に形成される。本実施形態中、導電スルービア２２２がスルーホール２１２全体を塞ぐことなく、中空柱状を形成する。
図２Ｄにおいて、導電層２２０ａが、例えば、研磨（grinding）によって除去され、必要な微細回路パターン２１０が残される。
図２Ｅにおいて、非パターン化導電層（un-patterned conductive layers）２２０ｂが、例えば、フォトリソグラフィおよびエッチングプロセスによりパターン化され、（外部）パターン化導電層（patterned conductive layers）２２０ｂが形成される。
図２Ｆにおいて、パターン化ソルダーマスク２３０ａが微細回路パターン２１０上に形成され、微細回路パターン２１０上の複数の接合パッド２３２ａが露出される。また、パターン化ソルダーマスク２３０ｂがパターン化導電層２２０ｂ上に更に形成され、パターン化導電層２２０ｂ上の複数の接合パッド（joint pads）２３２ｂが露出される。最後に、回路板構造２４０の製造が完成される。
第１実施形態中、パターン化導電層２２０ｂの形成がサブトラクティブプロセス（subtractive process）に基づき、本発明の他の形態中、パターン化導電層の形成がアディティブプロセス（additive process）またはセミアディティブプロセス（semi-additive process）に基づくこともできる。
第２実施形態
本発明の第２実施形態中、二層の導電層を有する回路板の製造プロセスを説明する。図３Ａ〜図３Ｆは、本発明の第２実施形態に係る回路板製造プロセスを断面表示する流れ図である。
図３Ａにおいて、製造プロセスの開始に用いられるコア層が誘電層３００であることができ、その材料がエポキシ樹脂またはガラス繊維含有エポキシ樹脂であることができる。
図３Ｂにおいて、微細回路溝３００ａが、例えば、レーザーアブレーティングにより誘電層３００の表面上に形成され、少なくとも１つのスルーホール３１２がメカニカルドリリングまたはレーザーアブレーティングにより誘電層３００に形成される。
図３Ｃにおいて、導電材料（例えば、銅）が、例えば、電気メッキにより微細回路溝３００ａに充填され、誘電層３００の表面にちりばめられる微細回路パターン３１０が形成される。また、導電材料が電気メッキにより充填されると同時に、導電層３２０ａ，３２０ｂおよび導電スルービア３２２が誘電層３００およびスルーホール３１２の表面上に形成される。本実施形態中、導電スルービア３２２がスルーホール３１２全体を塞ぎ、実芯柱状を形成する。
図３Ｄにおいて、導電層３２０ａが、例えば、研磨によって除去され、必要な微細回路パターン３１０が残される。
図３Ｅにおいて、非パターン化導電層３２０ｂが、例えば、フォトリソグラフィおよびエッチングプロセスによりパターン化され、（外部）パターン化導電層３２０ｂが形成される。
図３Ｆにおいて、パターン化ソルダーマスク３３０ａが微細回路パターン３１０上に形成され、微細回路パターン３１０上の複数の接合パッド３３２ａが露出される。また、パターン化ソルダーマスク３３０ｂがパターン化導電層３２０ｂ上に更に形成され、パターン化導電層３２０ｂ上の複数の接合パッド３３２ｂが露出される。最後に、回路板構造３４０の製造が完成される。
第２実施形態中、パターン化導電層３２０ｂの形成がサブトラクティブプロセスに基づき、本発明の他の形態中、パターン化導電層の形成がアディティブプロセスまたはセミアディティブプロセスに基づくこともできる。
第３実施形態
本発明の第３実施形態中、多層の導電層（本実施形態中、４つの導電層が適用される）を有する回路板の製造プロセスを説明する。図４Ａ〜図４Ｆは、本発明の第３実施形態に係る回路板製造プロセスを断面表示する流れ図である。
図４Ａにおいて、製造プロセスの開始に用いられるコア層が、３つの誘電層４０１，４０２，４０３と、２つの（内部）パターン化導電層４０４，４０５と、少なくとも１つの導電スルービア４０６とを含む複合層（composite layer）４００であることができる。誘電層４０１，４０２，４０３の材質がエポキシ樹脂またはガラス繊維含有エポキシ樹脂等であることができ、パターン化導電層４０４，４０５の材質が銅等であることができる。導電スルービア４０６がパターン化導電層４０４，４０５に電気接続され、図４Ａに示すような中空柱状または図示していない実芯柱状の形状を有する。複合層４００の製造方法は、従来技術における製造方法に類似するので、その詳細な説明は、ここでは記載しない。
図４Ｂにおいて、微細回路溝４０１ａがレーザーアブレーティングにより複合層４００の表面上に形成され、少なくとも１つの開口４０１ｂが誘電層４０１に、少なくとも１つの開口４０３ｂが誘電層４０３に、メカニカルドリリングまたはレーザーアブレーティングにより形成される。
図４Ｃにおいて、導電材料（例えば、銅）が、例えば、電気メッキにより微細回路溝４０１ａに充填され、複合層４００の表面にちりばめられる微細回路パターン４１０が形成される。また、導電材料が電気メッキにより充填されると同時に、導電層４２０ａ，４２０ｂおよび導電マイクロビア４１２，４１３が複合層４００の表面上に形成される。
図４Ｄにおいて、導電層４２０ａが、例えば、研磨によって除去され、必要な微細回路パターン４１０が残される。
図４Ｅにおいて、非パターン化導電層４２０ｂが、例えば、フォトリソグラフィおよびエッチングプロセスによりパターン化され、（外部）パターン化導電層４２０ｂが形成される。
図４Ｆにおいて、パターン化ソルダーマスク４３０ａが微細回路パターン４１０上に形成され、微細回路パターン４１０上の複数の接合パッド４３２ａが露出される。また、パターン化ソルダーマスク４３０ｂがパターン化導電層４２０ｂ上に更に形成され、パターン化導電層４２０ｂ上の複数の接合パッド４３２ｂが露出される。最後に、回路板構造４４０の製造が完成される。
第３実施形態中、パターン化導電層４２０ｂの形成がサブトラクティブプロセスに基づき、本発明の他の形態中、パターン化導電層の形成がアディティブプロセスに基づくこともでき、アディティブプロセスがフルアディティブプロセス（full additive process）およびセミアディティブプロセスを含む。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
１００ 誘電層
１１０ａ，１１０ｂ パターン化導電層
１１２ スルーホール
１１４ 導電スルービア
１１６ａ，１１６ｂ 開口
１１８ａ，１１８ｂ 導電マイクロビア
１２０ａ，１２０ｂ 誘電層
１３０ａ，１３０ｂ パターン化導電層
１４０ａ，１４０ｂ ソルダーマスク
１４２，１４３ 接合パッド
１５０ 回路板構造
２００ 誘電層
２００ａ 微細回路溝
２１０ 微細回路パターン
２１２ スルーホール
２２０ａ 導電層
２２０ｂ パターン化導電層
２２２ 導電スルービア
２３０ａ，２３０ｂ ソルダーマスク
２３２ａ，２３２ｂ 接合パッド
２４０ 回路板構造
３００ 誘電層
３００ａ 微細回路溝
３１０ 微細回路パターン
３１２ スルーホール
３２０ａ 導電層
３２０ｂ パターン化導電層
３２２ 導電スルービア
３３０ａ，３３０ｂ ソルダーマスク
３３２ａ，３３２ｂ 接合パッド
３４０ 回路板構造
４００ 複合層
４０１ 誘電層
４０１ａ 微細回路溝
４０１ｂ，４０３ｂ 開口
４０２，４０３ 誘電層
４０４，４０５ パターン化導電層
４０６ 導電スルービア
４１０ 微細回路パターン
４１２，４１３ 導電マイクロビア
４２０ａ 導電層
４２０ｂ パターン化導電層
４３０ａ，４３０ｂ ソルダーマスク
４２０ａ 導電層
４２０ｂ パターン化導電層
４３０ａ，４３０ｂ ソルダーマスク
４３２ａ，４３２ｂ 接合パッド
４４０ 回路板構造

Claims (19)

  1. 第１表面及び対応する第２表面を有し、表面材料が誘電材料であるコア層と、
    前記コア層の前記第１表面にちりばめられる微細回路パターンと、
    前記コア層の前記第２表面上に配置される外部パターン化導電層と
    を含む回路板構造。
  2. 前記コア層を貫通し、前記微細回路パターンを前記外部パターン化導電層に接続する少なくとも１つの導電スルービアを更に含み、前記導電スルービアが中空柱状または実芯柱状の形状を有する請求項１記載の回路板構造。
  3. 前記コア層の前記第１表面及び前記微細回路パターン上に配置される第１ソルダーマスクを更に含み、前記パターン化導電層が少なくとも１つの第１接合パッドを有し、前記第１ソルダーマスクが前記第１接合パッドを露出する請求項１記載の回路板構造。
  4. 前記コア層の前記第２表面及び前記外部パターン化導電層上に配置される第２ソルダーマスクを更に含み、前記外部パターン化導電層が少なくとも１つの第２接合パッドを有し、前記第２ソルダーマスクが前記第２接合パッドを露出する請求項３記載の回路板構造。
  5. 前記コア層が、複数の誘電層と、少なくとも１つの内部パターン化導電層とを含む複合層であって、前記内部パターン化導電層が前記誘電層の間に配置され、前記誘電層のうち２つが前記コア層の前記第１表面及び前記第２表面をそれぞれ形成する請求項１記載の回路板構造。
  6. 前記複合層が、複数の前記内部パターン化導電層と、前記誘電層の少なくとも１つを貫通し、前記内部パターン化導電層の少なくとも２つを接続する少なくとも１つの導電スルービアとを更に含み、前記導電スルービアが中空柱状または実芯柱状の形状を有する請求項５記載の回路板構造。
  7. 前記複合層の前記誘電層の１つを貫通し、前記内部パターン化導電層及び前記微細回路パターンを接続する少なくとも１つの導電マイクロビアを更に含む請求項５記載の回路板構造。
  8. 第１表面及び対応する第２表面を有し、表面材料が誘電材料であるコア層を提供することと；
    前記コア層の前記第１表面上に微細回路溝を形成することと；
    前記微細回路溝に導電材料を充填し、微細回路パターンを形成することと；
    前記コア層の前記第２表面上に外部パターン化導電層を形成することと
    を含む回路板製造プロセス。
  9. 前記微細回路溝を形成するステップがレーザーアブレーティングを含む請求項８記載の回路板製造プロセス。
  10. 前記微細回路溝に前記導電材料を充填するステップが電気メッキを含む請求項８記載の回路板製造プロセス。
  11. 前記コア層の前記第１表面上に第１ソルダーマスクを形成することを更に含み、前記微細回路パターンが少なくとも１つの接合パッドを有し、前記第１ソルダーマスクが形成された後、前記接合パッドが露出される請求項８記載の回路板製造プロセス。
  12. 前記コア層の前記第２表面上に第２ソルダーマスクを形成することを更に含み、前記外部パターン化導電層が少なくとも１つの第２接合パッドを含み、前記第２ソルダーマスクが形成された後、前記第２接合パッドが露出される請求項１１記載の回路板製造プロセス。
  13. 前記コア層が、複数の誘電層と、少なくとも１つの内部パターン化導電層とを含む複合層であり、前記内部パターン化導電層が前記誘電層の間に配置され、前記誘電層のうち２つが前記コア層の前記第１表面及び前記第２表面をそれぞれ形成する請求項８記載の回路板製造プロセス。
  14. 前記複合層が、複数の前記内部パターン化導電層と、前記誘電層の少なくとも１つを貫通し、前記内部パターン化導電層の少なくとも２つを接続する少なくとも１つの導電スルービアとを更に含み、前記導電スルービアが中空柱状または実芯柱状の形状を有する請求項１３記載の回路板製造プロセス。
  15. 前記微細回路溝を形成すると同時に、前記微細回路溝が形成される前記誘電層上に少なくとも１つの開口を形成し、前記内部パターン化導電層の一部分を露出することと；
    前記微細回路溝に前記導電材料を充填すると同時に、前記開口に前記導電材料を充填し、導電マイクロビアを形成することとを更に含み、
    前記導電材料が電気メッキにより前記微細回路溝及び前記開口に充填され、導電層が前記コア層の前記第２表面上に形成され、前記導電層がパターン化され、前記外部パターン化導電層が形成される請求項１３記載の回路板製造プロセス。
  16. 前記外部パターン化導電層を形成するステップがサブトラクティブプロセスまたはフォトリソグラフィ及びエッチングを含む請求項１５記載の回路板製造プロセス。
  17. 前記外部パターン化導電層を形成するステップがアディティブプロセスまたはセミアディティブプロセスを含む請求項１３記載の回路板製造プロセス。
  18. 前記外部パターン化導電層を形成するステップが、
    前記コア層の前記第２表面上に導電層を形成することと；
    前記導電層をパターン化し、前記外部パターン化導電層を形成することと
    を含む請求項１３記載の回路板製造プロセス。
  19. 前記導電層をパターン化するステップがフォトリソグラフィ及び電気メッキを含む請求項１８記載の回路板製造プロセス。
JP2009111643A 2008-05-13 2009-04-30 回路板の構造及び製造プロセス Pending JP2009278085A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097117556A TW200948238A (en) 2008-05-13 2008-05-13 Structure and manufacturing process for circuit board

Publications (1)

Publication Number Publication Date
JP2009278085A true JP2009278085A (ja) 2009-11-26

Family

ID=40765801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009111643A Pending JP2009278085A (ja) 2008-05-13 2009-04-30 回路板の構造及び製造プロセス

Country Status (4)

Country Link
US (2) US8365400B2 (ja)
EP (1) EP2120515A1 (ja)
JP (1) JP2009278085A (ja)
TW (1) TW200948238A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083580A (ko) * 2012-12-26 2014-07-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN104576596B (zh) * 2013-10-25 2019-01-01 日月光半导体制造股份有限公司 半导体基板及其制造方法
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
CN104754853B (zh) * 2013-12-30 2017-11-24 鹏鼎控股(深圳)股份有限公司 具有收音孔的电路板及其制作方法
CN113518515B (zh) * 2021-03-15 2023-09-08 江西宇睿电子科技有限公司 断节金属化边制作方法和电路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350791A (ja) * 1989-07-18 1991-03-05 Nec Corp 印刷配線板の製造方法
JPH06140742A (ja) * 1992-10-29 1994-05-20 Canon Inc プリント基板及びその製造方法
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JP2005093945A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
JP2006080571A (ja) * 2005-12-01 2006-03-23 Shinko Electric Ind Co Ltd 配線基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504992A (en) 1991-11-29 1996-04-09 Hitachi Chemical Company, Ltd. Fabrication process of wiring board
TW511239B (en) 2001-08-31 2002-11-21 Promos Technologies Inc Method for producing trench conductor line
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
KR100487812B1 (ko) * 2002-06-26 2005-05-06 엘지전자 주식회사 인쇄회로기판의 미세회로패턴 제조방법
CN2594979Y (zh) 2003-01-17 2003-12-24 威盛电子股份有限公司 集成电路芯片载板
CN100482047C (zh) 2003-04-18 2009-04-22 联能科技（深圳）有限公司 一种凸柱导通的多层印刷电路板的制造方法
US7155819B2 (en) 2003-06-30 2007-01-02 Intel Corporation System for making a conductive circuit on a substantially non-conductive substrate
JP2005197418A (ja) 2004-01-06 2005-07-21 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
DE102004005300A1 (de) 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP4713131B2 (ja) * 2004-11-19 2011-06-29 株式会社マルチ プリント配線板及びそのプリント配線板の製造方法
US7332429B2 (en) 2005-12-27 2008-02-19 Intel Corporation Laser ablation and imprinting hybrid processing for fabrication of high density interconnect flip chip substrates
KR100834136B1 (ko) * 2006-10-20 2008-06-02 주식회사 와이텔포토닉스 광소자 패키지 및 그 제조방법
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
KR100782405B1 (ko) * 2006-10-27 2007-12-07 삼성전기주식회사 인쇄회로기판 제조방법
KR100782407B1 (ko) * 2006-10-30 2007-12-05 삼성전기주식회사 회로기판 제조방법
KR100966336B1 (ko) * 2008-04-07 2010-06-28 삼성전기주식회사 고밀도 회로기판 및 그 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350791A (ja) * 1989-07-18 1991-03-05 Nec Corp 印刷配線板の製造方法
JPH06140742A (ja) * 1992-10-29 1994-05-20 Canon Inc プリント基板及びその製造方法
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JP2005093945A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
JP2006080571A (ja) * 2005-12-01 2006-03-23 Shinko Electric Ind Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
US9237643B2 (en) 2016-01-12
US20090284935A1 (en) 2009-11-19
US20130105202A1 (en) 2013-05-02
US8365400B2 (en) 2013-02-05
TW200948238A (en) 2009-11-16
EP2120515A1 (en) 2009-11-18

Similar Documents

Publication Publication Date Title
MX2007016096A (es) Estructura de tablero de circuitos, y metodo para fabricar la misma.
TWI463931B (zh) 電路板及其製作方法
JP2009278085A (ja) 回路板の構造及び製造プロセス
JP2006100789A (ja) 電気配線構造の製作方法
JP2004311849A (ja) 配線基板およびその製造方法
TWI388043B (zh) 線路板及其製作方法
TWI572267B (zh) 具有凹槽的多層線路板與其製作方法
TWI531291B (zh) 承載板及其製作方法
JP5009946B2 (ja) 電気相互接続構造製造プロセス
CN101610635B (zh) 线路板结构及其工艺
TWI771534B (zh) 佈線板及其製造方法
JP6126179B2 (ja) パッケージ基板及びその製造方法
US20090090548A1 (en) Circuit board and fabrication method thereof
JP2005197418A (ja) 多層配線基板及びその製造方法
JP4597686B2 (ja) 多層フレキシブル回路基板の製造方法
TW202209938A (zh) 電路板結構及其製作方法
JP2004047587A (ja) 配線回路基板の製造方法および配線回路基板
JP5565951B2 (ja) 配線基板およびその製造方法
JP5375537B2 (ja) プリント配線基板及びその製造方法
TWM653530U (zh) 線路板
JP2005183798A (ja) 多層プリント配線板および多層プリント配線板の製造方法
KR20150083685A (ko) 기판 및 그 제조 방법
JP2016207918A (ja) プリント配線板及びプリント配線板の製造方法
TWI605732B (zh) 線路板及其製作方法
JP2022130246A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120619

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113