TW200948238A - Structure and manufacturing process for circuit board - Google Patents

Description

200948238 υΗυ,υν) iH305twf.doc/n 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種線路板的結構及其製程，且特別 是有關於一種高佈線密度的線路板結構及其製程。 【先前技術】 習知之線路板（circuit board)主要是由多層圖案化導 ❹ 電層（patterned conductive layer )及多層介電層（dielectric layer )所交替疊合而成，並利用多個導電孔（c〇nductive via ^ 加以電性連接這些圖案化導電層。若以線路板之製程來作 區分’線路板的種類主要包括壓合法（laminating pr〇eess) 及增層法（build-up process)二大類型。一般而言，較低 佈線密度之線路板大多以壓合法來加以製作，而較高佈線 密度之線路板則通常以增層法來加以製作。 請參考圖1A〜1G，其繪示習知之一種線路板製程的 _ 剖面流程圖。如圖1A所示，將導電層n〇a與ii〇b分別 配置於介電層100之兩相對表面，其中介電層10〇之材質 可為環氧樹脂（epoxy resin)或含玻璃纖維（giass fiber) 之環氧樹脂，而導電層ll〇a與ll〇b之材質為銅。 如圖1B所示，接著在介電層1〇〇和這些導電層11〇a 與110b中形成多個貫孔（throughhole)112(僅繪示其一）， 其中貫孔112之形成方式可包括機械鑽孔（mechanical drilling)或雷射燒蝕（laserablating)。 如圖1C所示’接著以電鍍的方式，於這些貫孔ι12 5 200948238 υιυ/υν_ι n305twf_doc/n 之表面上形成一導電壁，用以作為一導電通孔（conductive through via) 114 ’並且在形成導電通孔114之同時，在導 電層110a與ll〇b之表面分別形成一電鍍層，而這兩電鍍 層分別屬於導電層ll〇a與l10b。 如圖1D所示，接著以微影及钱刻的方式，圖案化這 些導電層110a與ll〇b ’用以形成線路。 如圖1E所示，接著將介電層12〇a與12〇b分別形成 ❹ 於圖案化導電層110&與ll〇b上，再利用機械鑽孔或雷射 燒蝕之方式，於介電層12〇a與12〇b上製作出開口 116a 與 116b。 如圖1F所示，接著以電鍍的方式，填入導電材料於 開口 116a與116b中，用以形成多個導電微孔（c〇nductive micro via) 118a與118b，同時亦將導電層13如與13%分 別形成於/1電層120a與120b上，其中這些導電微孔nga 與118b和這些尚未圖案化之導電層13〇3與13〇1?之形成方 式為電鍍。 ® 如圖1G所示，接著以微影及蝕刻的方式，將未圖案 化之導電層130a與130b予以圖案化’接著再將一圖案化 之防銲層（solder mask) 140a形成於圖案化導電層13〇a 上，並且暴露出圖案化導電層13〇a之多個接合墊142。另 外’更將一圖案化之防銲層140b，形成於圖案化導電層 130b上’並且暴露出圖案化導電層13〇b之多個接合墊 143，最後完成一線路板結構15〇。 由上述習知的線路板製程可知，線路板之製作是將多 200948238 w-tv/vv_7 x4305twf.doc/n 層圖案化導電層及多層介電層交替疊合而成。然而，礙於 傳統線路板製程之限制，即微細線路之線寬與線距的限 制’使知上述製程所製作之線路板之佈線密度無法向上提 升。此外’在線路板的製作上，線路板之佈線密度與線路 板所能夠提供之接合墊的排列密度有著直接的影響，其中 接合塾的功用在於讓晶片的接腳搭接於其上，並&為訊號 傳遞以及電源供應的媒介。因此，在積體電路晶片（iCchip) 參 之接腳的數目與密度逐漸上升的趨勢之下，如何在線路板 上提供更高之佈線密度，這成為了線路板製造主要的研發 方向之一。 【發明内容】 因此，本發明的目的就是在提供一種線路板結構用 以提升線路板之佈線密度。 、此外，本發明的再一目的是提供一種線路板製程，用 以提升線路板之佈線密度。 基於本發明之上述目的及其他目的，本發明提供一種 線路板結構，此結構包含—介電層、—微細線路圖案以及 一圖案化導電層，其中微細線路圖案鑲礙 面，而圖案化導電層配置於介電層之另一表面電曰之表 基於本發明之上述目的及其他目的，本發明又提供一 線路板衣程，此一製程包括先提供一介電層，之後形成一 ，細線路溝渠於介電層之—表面，接著填人導電材料於微 、、田線路溝勒鄉成—微細線路圖案，並在介電層之另一 7 200948238 / \J\JJ X 4305twf.doc/n 表面形成一圖案化導電層。 基於本發明之上述目的及其他目的，本發明 線路板結構，此結構包含—疊合層、—微細線路圖如及 -第二圖案化導電層，其中此—疊合層魄少包括4介 電層以及-第-圖案化導電層，而且此—第—圖案化導

Γ田己之間。另外，上述之微細線路圖案鑲嵌 至豐a層之-表面’而第二圖案化導電層配置於疊合層之 另一表面。 θ 基於本發明之上述目的及其他目的，本發明提供 路板製程，此-製程包括先提供—疊合層，均之疊合芦 至少包括二層介電層以及—第—圖案化導電層，而此一^ -圖案化導電層配置於兩介電層之間。之後在疊合層的一 表面形成一微細線路溝渠，接著將導電材料填入至微細線 路溝渠内，以形成一微細線路圖案，並將一第二圖案化導 電層配置於疊合層之另一表面。 _依照本發明的一實施例，其中在形成微細線路溝渠的 同時，會一併在欲形成微細線路溝渠之介電層上形成^少 一開口，其暴露出第一圖案化導電層之局部，且在填入導 電材料至微細線路溝渠的同時，一併填入導電材料於開口 之内，以形成一導電微孔。 依照本發明的一實施例，其中填入導電材料至微細線 路溝渠及開口之方法包括電鍍。 基於上述，本發明在鑲嵌微細線路圖案於介電層或疊 合層的製程中，由於可以製作出線寬較細與線距較窄之導 8 200948238 i~r305tw£doc/n 電線路’因此本發明能夠提升線路板之佈線密度。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉多個實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 [第一實施例] φ ❹ 本發明之第一實施例乃應用於雙層導電層之線路板 的製作，請參考圖2A至圖2F，其繪示本發明之第—實施 例之一種線路板製程的剖面流程圖。 ' 如圖2A所示，製程初始之板材可為一介電層2⑼， 其材質可為環氧樹脂或含玻璃纖維之環氧樹脂。 # 2 例如以雷射燒_方式，將微細線路 形成於介電層之—表面，並且利用機械鑽孔 射燒㈣方式’在介電層中至少形成一貫孔 如圖2C所示’例如以電鍍的方式， :為 ，介電層及貫孔==

本實導電層22Gb及導電通孔222。在 ==中’導電通孔222並未填滿整個貫孔2i2，J 如圖2D所示，例如以研磨的方式，移除導電層島， 9 j305twf‘d〇c/n 200948238 而留下所需之微細線路圖案210。 如圖2E所示，例如以微影與蝕刻的方式，將未圖案 化之V電層220b予以圖案化，而形成已圖案化之導電層 220b。 ❹ e 如圖2F所示，將一圖案化之防銲層23〇a形成於微細 f路圖案210上，並且暴露出微細線路圖案21〇之多個接 合墊232a。另外，更將一圖案化之防銲層23〇b形成於圖 案化導電層220b上，並且暴露出圖案化導電層22〇b之多 個接合塾232b，最後完成一線路板結構。 在本發明之第一實施例中，形成圖案化導電層22〇b 之方法可為減成法。在本發明之其他未繪示的實施例中， 形成前述_化導電層之方法亦可為加成法或半加成法。 [第—實施例] μ i發明2二實施例乃應用於雙層導電層之線路板 的製作，請參考圖3A至圖3F，其綠示本發明之 例之一種線路板製程的剖面流程圖。 一 如圖从所示，製程初始之板材可為一介電屛獅， 其材質可為環氧樹脂或含玻璃纖維之環氧樹脂。 如以雷射燒軸方式，將微細線路 t ===丨之Γ表面，並且_機械鐵孔 二疋田射燒餘的方式，在介電層3〇〇中至少形成一貫孔 如圖3C所示，例如以電鍍的方式，將導 如為銅）填人微細線路溝渠3·内’形成—微細 200948238 υπυ/υυο iH305twf.doc/n 310 ’其鑲嵌於介電層300之表面。此外，在以電鑛的方式 來填入導電材料的同時，介電層3〇〇及貫孔312之表面將 會一併形成導電層320a、導電層32〇b及導電通孔322。在 本實施例中，導電通孔222填滿整個貫孔212，而呈實心 柱狀。 如圖3D所示，例如以研磨的方式，移除導電層32〇a， 而留下所需之微細線路圖案31〇。 ❹ 如圖3E所示，例如以微影與蝕刻的方式，將未圖案 化之導電層320b予以圖案化，而形成已圖案化之導電 320b。 如圖3F所示，將一圖案化之防銲層33〇a形成於微細 =路圖案310上，並且暴露出微細線路圖案31〇之多個接 «墊332a。另外，更將一圖案化之防銲層33〇b形成於圖 案化導電層320b上，並且暴露出圖案化導電層32%之多 個接合墊332b，最後完成一線路板結構340。 © 在本發明之第二實施例中，形成圖案化導電層320b 之方法可為減成法。在本發明之其他未繪示的實施例中， 形成前述圖案化導電層之方法亦可為加成法或半加成法。 [第三實施例] 本發明之第三實施例乃應用於多層導電層之線路板 日的製=，在此以具有四層導電層之線路板製程為例來作說 =。請參考圖4A至圖4F，其繪示本發明之第三實施例之 〜種線路板製程的剖面流程圖。 如圖4A所不，製程初始之板材可為—疊合層4〇〇， 200948238 υ^υ/υυ^ i^305twf.doc/n 其包括三介電層401、402與403、二 405以及至少—導電通孔概，而這些介、 日404與 403的材質可為環氧樹脂或含玻璃纖 與 圖案化導電層404與405的材質可為鋼月曰專’且 則將圖案化導電層404與405相互電性^ :，通孔4〇6 之中空柱狀或呈未繪示的實心柱狀。由 ，圖4八 作方式與習知技術相似，在此不再贅述n4 〇 〇之製 e 1Β/标’可_雷射燒細方式，將微細線路 /冓渠401a形成於疊合層4〇〇之一表面，、 是同時利用雷射燒钱的方式’在介電層顿中至少形成^ 開口 401b，在介電層403中至少形成—開口 4〇3b。 如圖4C所示，例如以電鍍的方式，將導電材料（例 如為銅）填入微細線路溝渠4〇la内，形成—微細線路圖案 410 ’其鎮絲疊合層働之表面。此外，在以電鑛的方式 來填入導電材料的同時，疊合層400之表面會形成導電層 42〇a、V電層42〇b、導電微孔412以及導電微孔413。 如® 4D所示’例如以研磨的方式，移除導電層42〇&， 而留下所需之微細線路圖案410。 如圖4E所示，例如以微影與蝕刻的方式，將導電層 420b予以圖案化，而形成已圖案化之導電層42〇b。 如圖4F所示，將一圖案化之防銲層43〇a形成於微細 線路圖案410上，並且暴露出微細線路圖案41〇之多個接 合墊432a。另外，更將一圖案化之防銲層43〇b形成於圖 案化導電層420b上，並且暴露出圖案化導電層42〇b之多 12 200948238 υΗυ，υ^ ^3〇5twf.doc/n 個接合墊432b ’最後完成—線路板結構440。 在本發明之第三實施例中，形成圖案化導電層懈 方法可為減成法。在本發明之其他未繪示的實施例中， ，成前述職鱗㈣之方法亦可為加餘，其中加成法 匕括全加成法及半加成法。 綜上所述’本發明乃是藉由例如雷射燒㈣方式，預 %

，將微細線路溝渠形成於介電層（或疊合層）之表面，接 者再將導電材料填人微細線路溝渠之内，而形成一微細線 路圖案，並以此微細線路圖案作為線路板之一圖案化導電 =，並搭配通孔或微孔來與線路板之其他圖案化導電層作 電性連接。因此，本發明可應用於兩層及兩層導電層以上 之線路板的製作。 除此之外，本發明乃是在線路板之一面形成微細線路 圖案來提供高密度的佈線，而在線路板之另一面則形成— 般圖案化導電層來提供一般密度的佈線。因此，當線路板 作為積體電路晶片之承載器（即載板）時，線路板僅需提 供其一面来配置積體電路晶片，並可利用上述之微細線路 圖案，在相同的一面上提供高密度的佈線，而線路板之另 —面則利用一般的圖案化導電層來提供低密度的佈線，這 有助於提高這種類型之線路板的製作良率。 雖然本發明已以多個實施例揭露如上，然其並非用以 限定本發明’任何熟習此技藝者，在不脫離本發明之精神 和範圍内’當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 13 200948238 v〜* I305twf.doc/ii 【圖式簡單說明】 圖1A至圖1G繪示習知之一種線路板製程的剖面流 程圖。 圖2A至圖2F繪示本發明之第一實施例之一種線路板 製程的剖面流程圖。 圖3A至圖3F繪示本發明之第二實施例之一種線路板 製程的剖面流程圖。 〇 圖4A至驛4F繪示本發明之第三實施例之一種線路板 製程的剖面流程圖。 【主要元件符號說明】 100 =介電層 114 :導電通孔 118a、118b :導電微孔 ll〇a、110b :圖案化之導電層 112 :貫孔 116a、116b :開口 ©120a、120b :介電層 142、143 :接合墊 200 :介電層 210 :微細線路圖案 220a :導電層 222 :導電通孔 232a、232b :接合藝 300 :介電層 130a、130b :圖案化導電層 140a、140b :防銲層 150 :線路板 200a :微細線路溝渠 212 :貫孔 220b :圖案化導電層 230a、230b :防銲層 240 :線路板 200948238 V*TW / V/VJ i4305twf.doc/n 300a :微細線路溝渠 310 :微細線路圖案 312 :貫孔 320a :導電層 320b :圖案化導電層 322 :導電通孔 330a、330b :防銲層 332a、332b :接合墊 340 :線路板 400 :疊合層 401 :介電層 401a :微細線路溝渠 401b、403b :開口 404、405 :圖案化導電層 402、403 :介電層 406 :導電通孔 410 :微細線路圖案 412、413 :導電微孔 420a :導電層 420b :圖案化導電層 430a、430b :防銲層 432a、432b :接合墊 440 :線路板

15

Claims (1)

1. 200948238 …, v 1 i305twf.doc/n 十、申請專利範圍： L 一種線路板結構，包括： it電層’具有—第—表面及對應之—第二表面； 細線路圖案，鑲喪至該介電層之該第-表面；及 圖案化導電層，置於該介電層之該第二表面上。 至小」=申請專纖圍第1項所述之線路板結構，更包括 、查二s 通孔，其貫穿該介電層，並將該微細線路圖案 ❹ 遷接至該圖案化導電層。 道帝3· *申請專利範圍第2項所述之線路板結構，其中該 V電通孔呈中空柱狀或實心柱狀。 一 4.如申請專利範圍第1項所述之線路板結構，更包括 第防銲層，其配置於該介電層之該第一面及該微細線 路圖案上。 ,5.如申请專利範圍第4項所述之線路板結構，其中該 微細線路圖案具有至少一第一接合藝，而該第一防銲層暴 @ 露出該第〜接合墊。 —6.如申請專利範圍第1項所述之線路板結構，更包括 一第二防銲層’其配置於該介電層之該第二面及該圖案化 導電層上。 7.如申請專利範圍第6項所述之線路板結構，其中該 圖案化導電層具有至少一第二接合墊，而該第二防銲層暴 露出該第二接合墊。 8· 一種線路板製程，包括： 提供—介電層，其具有一第一表面及對應之一第二表 16 200948238 -------^3〇5twf.doc/n 面 面； 微細線路 形成一微細線路溝渠於該介電層之該第一表 填入導電㈣至賴細祕溝渠 圖案；及 〜战 形成一圖案化導電層於該介電層之該 9.如申請專利範圍第8項所述 :

   成該微細線路溝渠之方法包括雷射燒钱。製程其中形 殖入H如巾料利範圍第8項所述之線路板製程，其中 真入¥電材料至該微細線路溝渠之方式包括電鑛。 11·如中料聰圍第8項所述之線路板製程，更包 括形成一第一防銲層於該介電層之該第一面。 ^ U·如申請專利範圍第11項所述之線路板結構，其中 該微細線路圖案具有至少—第—接合墊，且在形成該第一 防銲層之後，該第一防銲層暴露出該第一接合墊。 13_如申請專利範圍第8項所述之線路板製程，更包 括形成一第二防鋅層於該介電層之該第二面。 14.如申請專利範圍第13項所述之線路板結構，其中 該第二圖案化導電層具有至少一第二接合墊，且在形成該 第二防銲層之後，該第二防銲層暴露出該第二接合墊。 15. —種線路板結構，包括： 一疊合層，具有一第一表面及對應之一第二表面，其 中該疊合層包括多數個介電層及至少一第一圖案化導電 層，而該第一圖案化導電層配置於該些介電層之間，且該 二電層之一分別構成該疊合層之該第一表面及該第二表 17 4J〇5twf.doc/n 200948238 面； 一微細線路圖案，鑲嵌至該疊合層之該第一表面；及 一第二圖案化導電層，配置於該疊合層之該第二表面 上。 16.如申請專利範圍第15項所述之線路板結構，其中 該疊合層更包括多數個該第一圖案化導電層及至少一導電 通孔’而該導電通孔貫穿該些介電層之至少一，並連接該 參 些第一圖案化導電層之至少二。 口.如申請專利範圍第16項所述之線路板結構，其中 該導電通孔呈中空柱狀或實心柱狀。 18·如申請專利範圍第15項所述之線路板結構，更包 括至少一導電微孔’其貫穿該疊合層之該些介電層之一， 並連接該第一圖案化導電層及該微細線路圖案。 19.如申請專利範圍第15項所述之線路板結構，更包 括—第一防銲層，其配置於該疊合層之該第一面及該微細 _ 線路圖案上。 _ 2〇.如申請專利範圍第19項所述之線路板結構’其中 該微細線路圖案具有至少一第一接合墊，而該第一防銲層 暴露出該第—接合墊。 21. 如申凊專利範圍第15項所述之線路板結構，更包 一第二防銲層’其配置於該疊合層之該第二面及該圖案 化導電層上。 22. 如申請專利範圍第21項所述之線路板結構，其中 ~弟二圖案化導電層具有至少—第二接合塾，而該第二防 18 4j〇5twf.doc/n 200948238 銲層暴露出該第二接合墊。 23. —種線路板製程，包括： 提供-，合層，其具有—第一表面及對應之一第二表 面其中》亥宜合層包括多數個介電層及至少一第一圖案化 導電層’而該第-圖案化導電層配置於該些介電層之間， 且遠些介電層之二分別構成該疊合層之該第一表面及該第 -面， 鲁 將局部之該介電層移除自該疊合層之該第一表面，以 形成一微細線路溝渠於該疊合層之該第一表面； 填入導電材料至該微細線路溝渠，以形成一微細線路 圖案；及 形成一第二圖案化導電層於該疊合層之該第二表面 上。 田24.如申請專利範圍第23項所述之線路板製程，其中 該&合層更包括多數個該第一圖案化導電層及至少一導電 鬌 通孔，而該導電通孔貫穿該些介電層之至少一，並連接該 些第一圖案化導電層之至少二。 =、25.如申請專利範圍第24項所述之線路板製程，其中 該導電通孔呈中空柱狀或實心柱狀。 ,26.如申請專利範圍第23項所述之線路板製程，其中 %成該微細線路溝渠之方法包括雷射燒蝕。 27·如申請專利範圍第23項所述之線路板製程，其中 填入導電材料至該微細線路溝渠之方式包括電鍍。 28·如申請專利範圍第23項所述之線路板製程，更包 19 200948238 i〇05twf.doc/n 括形成一第一防銲層於該疊合屛 29.如申請專利範圍第28曰項所述 板 該微細線路圖案具有至少-第-接合塾，且“ 防銲層之後，該第—防銲層暴露出該第-接合墊 ，：申請專利範圍第23項所述之線路板製程，更包 括开/成-弟二防鮮層於該疊合層之該第二面。 該第I1圖ί 1C圍第30項所述之線路板結構，其中 第二防銲声之後，心有 第-接合墊’且在形成該 ，層之後’該苐二防銲層暴露出該第二接合塾。 ζ如申請專利範圍第23項所述之線路板製程，更包 路溝===溝渠的同時’-併在欲形成該微細線 第一少一開口’其暴露出局部之該 =;，-併填入導電材料於該開口之内，以形成4; ❿ 在以補細第32項㈣之線路錢程，1中 至該微細線路溝渠及該開: 著圖^絲成—導電層於該疊合層找第二表面，接 ”匕該導電層，以形成該第二圖案化導電層。 壌入3丄如申請專利範㈣％項所述之線路板製程，其中 铲。材料至該微細線路溝渠及該開口之方法包括電 35.如申請專職圍第％項所述之祕板製程，盆中 圖案化該導電層之綠包括減成法。 20 200948238 05twf.doc/n 36. 如申請專利範圍第33項所述之線路板製程，其中 圖案化該導電層之方法包括微影及蝕刻。 37. 如申請專利範圍第23項所述之線路板製程，其中 形成該第二圖案化導電層之方法包括加成法。 38. 如申請專利範圍第23項所述之線路板製程，其中 形成該第二圖案化導電層之方法包括半加成法。 39. 如申請專利範圍第23項所述之線路板製程，其中 形成該第二圖案化導電層之方法包括： 形成一導電層於該疊合層之該第二表面；及 圖案化該導電層，以形成該圖案化導電層。 40. 如申請專利範圍第39項所述之線路板製程，其中 圖案化該導電層之方法包括微影及電鍍。 21