TWI605732B - 線路板及其製作方法 - Google Patents

Description

線路板及其製作方法

本發明是有關於一種線路板及其製造方法，且特別是有關於一種具有雙層介電層的線路板及其製造方法。

隨著科技的日新月異，為了達到高密度以及高效能的目標，各類電子產品皆朝向輕、薄、短、小的趨勢發展。舉例而言，在線路板的應用上，為了提高線路板中的佈線密度，製作具有埋入式線路的線路板已蔚為趨勢。

圖1為習知的線路板100的剖面示意圖。請參照圖1，線路板100包括核心層102，分別設置於核心層102的相對兩側的第一線路層106a、106b，分別覆蓋核心層102與第一線路層106a、106b的介電層110a、110b，以及分別嵌埋於介電層110a、110b中的第二線路層120a、120b。

一般而言，以圖1的線路板100為例，在製作具有埋入式線路的線路板時，由於第一線路層106a分佈於介電層110a中，使得單層介電材料在壓合時無法迅速流動以將第一線路層106a之 間的空隙均勻填平，造成壓合後的介電層110a在第一線路層106a之間產生凹陷(dent)D。如此一來，於後續形成第二線路層120a時，凹陷D將會使得填入的導體材料殘留而造成短路，進而影響產品的良率。

因此，如何提升介電層的表面平坦度，避免後續形成的線路層發生短路的現象，進而提升產品的良率為當前所需研究的課題。

本發明提供一種線路板及其製造方法，可提升介電層的表面平坦度，並進一步提升產品良率。

本發明提供一種線路板。線路板包括第一介電層、第一線路層、第二介電層、第二線路層以及導電孔。第一線路層嵌埋於第一介電層中，其中第一線路層的一表面外露於第一介電層的表面。第二介電層配置於第一介電層上。第二介電層的厚度小於第一介電層的厚度，且第一介電層與第二介電層的材料不同。上述第一介電層的材料的流動性較第二介電層的材料的流動性高。第二介電層的材料的填料尺寸較第一介電層的材料的填料尺寸小。第二線路層嵌埋於第二介電層中，其中第二線路層的一表面外露於第二介電層的表面。導電孔貫穿第一介電層以及第二介電層，且電性連接第一線路層與第二線路層。

本發明另提供一種線路板。線路板包括核心層、兩第一 線路層、兩第一介電層、兩第二介電層以及兩第二線路層。兩第一線路層分別配置於核心層的相對兩側。兩第一介電層分別覆蓋核心層以及兩第一線路層。兩第二介電層分別配置於兩第一介電層上。每一第二介電層的厚度小於每一第一介電層的厚度，且每一第一介電層與每一第二介電層的材料不同。每一第一介電層的材料的流動性較每一第二介電層的材料的流動性高，且每一第二介電層的材料的填料尺寸較每一第一介電層的材料的填料尺寸小。兩第二線路層分別嵌埋於兩第二介電層中。

本發明提供一種線路板的製作方法，其包括以下步驟。提供核心層。於核心層的相對兩側分別形成兩第一線路層。於核心層的相對兩側分別形成兩第一介電層，其中每一第一介電層覆蓋每一第一線路層。於兩第一介電層上分別形成兩第二介電層，其中每一第二介電層的厚度小於每一第一介電層的厚度，且每一第一介電層與每一第二介電層的材料不同。每一第一介電層的材料的流動性較每一第二介電層的材料的流動性高，且每一第二介電層的材料的填料尺寸較每一第一介電層的材料的填料尺寸小。分別形成貫穿兩第一介電層以及兩第二介電層的兩導電孔，且於兩第二介電層中分別形成兩第二線路層，其中兩導電孔電性連接兩第一線路層與兩第二線路層。

在本發明的一實施例中，上述形成每一導電孔以及形成每一第二線路層的方法包括以下步驟。於第一介電層以及第二介電層中形成孔洞。於第二介電層中形成多數個溝渠。於第二介電 層上形成導電材料層，上述導電材料層填滿孔洞以及溝渠。移除第二介電層上的部分導電材料層，以於孔洞中形成導電孔，且於溝渠中形成第二線路層。

在本發明的一實施例中，上述線路板的製作方法還包括在形成兩第一線路層之前，於核心層的相對兩側分別形成兩導電層。

在本發明的一實施例中，上述線路板的製作方法還包括在形成兩導電孔以及兩第二線路層之後，移除核心層以及兩導電層。

基於上述，由於本發明提供的線路板具有材料不同的雙層介電層，且第二介電層的厚度小於第一介電層的厚度。如此一來，覆蓋第一介電層的第二介電層將會填補第一介電層表面的凹陷，以提升介電層的表面平坦度。另外，由於第一介電層以及第二介電層的材料不同，因此可依製程分別選擇所需特性的材料。如此一來，在提升介電層的表面平坦度的同時，也可兼顧電性的需求。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、200、300‧‧‧線路板

102、202‧‧‧核心層

104a、104b、204a、204b、304a、304b‧‧‧導電層

106a、106b、206a、206b‧‧‧第一線路層

110a、110b‧‧‧介電層

120a、120b、224a、224b‧‧‧第二線路層

210a、210b‧‧‧第一介電層

212a、212b‧‧‧第二介電層

220a、220b‧‧‧導電材料層

222a、222b‧‧‧導電孔

D、D1、D2‧‧‧凹陷

H1、H2‧‧‧高度

S1‧‧‧第一側

S2‧‧‧第二側

S3、S4、S5、S6‧‧‧表面

T‧‧‧溝渠

V‧‧‧孔洞

圖1為習知的線路板的剖面示意圖。

圖2A至圖2H為依照本發明的一實施例所繪示的線路板的製作方法的剖面示意圖。

圖3為依照本發明的另一實施例所繪示的線路板的剖面示意圖。

圖2A至圖2H為依照本發明的一實施例所繪示的線路板的製作方法的剖面示意圖。

請參照圖2A，提供核心層202。核心層202的材料可包括金屬材料、介電材料或其組合。核心層202例如是銅箔基板(copper clad laminate，CCL)。核心層202具有相對的第一側S1以及第二側S2。在此實施例中，由於第一側S1以及第二側S2的製程相同，故以下以第一側S1的製程為舉例說明，其後不再加以贅述第二側S2的製程。另外，下文中將以「核心層202的相對兩側」來表示核心層202的第一側S1以及第二側S2。

接著，在核心層202的相對兩側分別形成導電層204a、204b。導電層204a、204b的材料包括銅箔(copper foil)或導電晶種層(conductive seed layer)。

然後，於核心層202的相對兩側分別形成第一線路層206a、206b。形成第一線路層206a的方法例如是在導電層204a上形成例如是乾膜的光阻層(未繪示)，光阻層再經由微影製程而圖案化露出部分導電層204a，以及電鍍製程與光阻層的移除製 程以形成第一線路層206a。第一線路層206a、206b的材料包括金屬材料，例如是銀、鎳、銅、金、鈀或其組合。第一線路層206a、206b的厚度例如是介於15微米至25微米之間。

請參照圖2B，接著，於核心層202的相對兩側分別形成第一介電層210a、210b。第一介電層210a、210b分別覆蓋第一線路層206a、206b，並填滿第一線路層206a、206b之間的空隙。形成第一介電層210a的方法例如是在核心層202上形成第一介電材料層(未繪示)，經壓膜或塗佈後，再進行烘烤製程，以形成第一介電層210a。第一介電層210a、210b的厚度例如是介於20微米至45微米之間。第一介電層210a、210b的材料可以是較高流動性的材料。或者，第一介電層210a、210b的材料也可以是兼顧較高流動性以及低成本的材料。第一介電層210a、210b的材料可包括ABF膜(Ajinomoto Build-up Film)、聚醯亞胺(polyimide，PI)、環氧樹脂(epoxy)、玻璃纖維、感光型介電材或其組合。在此實施例中，第一介電層210a、210b的材料可以是ABF膜(如ABF-T31或其他型號的材料)、其他類型的BF(例如是Sumitomo公司製造的材料，如LaZ-7701、LaZ-7702或其他型號的材料)或感光型介電材(例如是台虹科技股份有限公司製造的材料，如DMI-3005或其他型號的材料或是Hitachi公司製造的材料如，DIF03或其他型號的材料)。然而，本發明不以此為限，第一介電層210a、210b的材料也可以是由其他公司製造的材料。

值得注意的是，由於第一介電層210a、210b的材料具備 較高流動性，因此可均勻填滿第一線路層206a、206b之間的空隙。如此一來，當材料於後續烘烤製程中進行加熱而產生聚合反應時，也不會因為黏度升高而使流動性受阻。

另外，在烘烤製程中，由於加熱會使第一介電層210a、210b的材料中所含的溶劑揮發，造成第一介電層210a、210b的表面收縮而形成凹陷D1。在一實施例中，凹陷D1的高度H1例如是小於1.7微米。在另一實施例中，凹陷D1的高度H1例如是小於1.4微米。在又一實施例中，凹陷D1的高度H1例如是介於0.7微米至1.7微米之間。

請參照圖2C，然後，於第一介電層210a、210b上分別形成第二介電層212a、212b。形成第二介電層212a的方法例如是在第一介電層210a上形成第二介電材料層(未繪示)，經壓膜或塗佈後，再進行烘烤製程，以形成第二介電層212a。第二介電層212a、212b的厚度例如是介於5微米至20微米之間。第二介電層212a、212b的材料可以是具有小填料尺寸(filler size)的介電材料。填料一般採用球狀無機化合物例如SiO ₂ ，填料尺寸會自然成一常態分配，一般平均尺寸例如是1微米或2微米，摻在介電材中可降低介電層熱膨脹係數(CTE)，以避免板材熱脹冷縮的程度過大而皸裂甚至脫層；且因填料不可燃，摻在介電材中會有阻燃的效果。第二介電層212a、212b的材料也可以是符合線路板200之電性需求的介電材料，如低介電常數(Dk)、低損耗因數(Df)的材料。或者，第二介電層212a、212b的材料例如是感光型材料。 第二介電層212a、212b的材料可包括ABF膜(Ajinomoto Build-up Film)、聚醯亞胺(polyimide，PI)、環氧樹脂(epoxy)、玻璃纖維、其他型式的BF膜或其組合。在此實施例中，第二介電層212a、212b的材料可以是ABF膜(如ABF-T31、ABF-GX-13或其他型號的材料)、其他型式的BF膜(例如是Sumitomo公司製造的材料，如LaZ-7701、LaZ-7702或其他型號的材料)或感光型介電材(例如是台虹科技股份有限公司製造的材料，如DMI-3005或其他型號的材料)。然而，本發明不以此為限，第二介電層212a、212b的材料也可以是由其他公司製造的材料。

值得注意的是，於第一介電層210a、210b上覆蓋第二介電層212a、212b後，即使後續的烘烤製程會使得第二介電層212a、212b的表面收縮而形成凹陷D2，凹陷D2的高度H2可降低至小於0.5微米，大幅提升介電層的表面平坦度。

另外，值得一提的是，由於第二介電層212a、212b的材料具有小填料尺寸且可符合線路板200之電性需求，因此適合用於後續製程於其中製作細線路(如圖2F中的第二線路層224a、224b)。

此外，在本發明的實施例中，第二介電層212a、212b的厚度小於第一介電層210a、210b的厚度，並且，第一介電層210a、210b與第二介電層212a、212b的材料不同。舉例而言，第一介電層210a、210b的材料的流動性例如是較第二介電層212a、212b的材料的流動性高。第二介電層212a、212b的材料的填料尺寸例 如是較第一介電層210a、210b的材料的填料尺寸小。如此一來，可依製程分別選擇第一介電層210a、210b以及第二介電層212a、212b所需特性的材料。經由上述雙層介電層的製作方法，使得在提升介電層的表面平坦度的同時，也可兼顧電性的需求。

請參照圖2D，之後，於第一介電層210a、210b以及第二介電層212a、212b中分別形成孔洞V，且於第二介電層212a、212b中分別形成多數個溝渠T。孔洞V例如是分別貫穿第一介電層210a、210b以及第二介電層212a、212b，且分別暴露部分第一線路層206a、206b。部分溝渠T例如是暴露第一介電層210a、210b的表面。形成孔洞V以及溝渠T的方法例如雷射、電漿或噴砂。

請參照圖2E，接著，分別於第二介電層212a、212b上形成導電材料層220a、220b。導電材料層220a、220b填滿孔洞V以及溝渠T。形成導電材料層220a、220b的方法包括電鍍製程，例如是先在第二介電層212a、212b、孔洞V以及溝渠T的表面形成導電晶種層(未圖示)後，再進行電鍍銅製程。導電材料層220a、220b包括金屬層，例如銅層。

請參照圖2F，之後，分別移除第二介電層212a、212b上的部分導電材料層220a、220b，裸露出第二介電層212a、212b的表面，以於孔洞V中形成導電孔222a、222b，且於溝渠T中形成第二線路層224a、224b。移除部分導電材料層220a、220b的方法例如刷磨、研磨、切削、化學機械研磨。導電孔222a、222b貫穿第一介電層210a、210b以及第二介電層212a、212b，且分別電 性連接第一線路層206a、206b。第二線路層224a、224b分別嵌埋於第二介電層212a、212b中。在此實施例中，第二線路層224a、224b的表面例如是與第二介電層212a、212b的表面齊平。然而，本發明不以此為限。

上述製作線路板的方法為舉例說明，不用以限定本發明。在其他實施例中，線路板也可以是無核心層(coreless)。亦即，在形成如圖2F之線路板的製作之後，再將核心層202移除，如下所述。

請參照圖2G，在形成導電孔222a、222b以及第二線路層224a、224b之後，移除核心層202。值得一提的是，上述移除核心層202的步驟無特別限制。例如可在線路板200進行封裝製程之前移除核心層202；或者，可在線路板200進行封裝製程之後移除核心層202。

請參照圖2H，之後，移除導電層204a、204b，以得到本發明所提出的無核心層線路板200。值得注意的是，無核心層線路板200為埋入式的線路板。舉例而言，第一線路層206a的表面S3外露於第一介電層210a的表面S4。亦即，第一線路層206a的表面S3例如是與第一介電層210a的表面S4齊平。同理，第二線路層224a的表面S5外露於第二介電層212a的表面S6。亦即，第二線路層224a的表面S5例如是與第二介電層212a的表面S6齊平。

後續的製程例如是可選擇性地於第一線路層206a以及第二線路層224a上形成其他增層結構，以形成多層式的線路板。

藉由上述實施方式可完成本發明所提出的線路板。接著，在下文中，將參照圖2H對本發明的一實施例提出的線路板200的結構進行說明。

請再參照圖2H，線路板200包括第一介電層210a、第一線路層206a、第二介電層212a、第二線路層224a以及導電孔222a。第一線路層206a嵌埋於第一介電層中210a，其中第一線路層206a的一表面S3外露於第一介電層210a的表面S4。第二介電層212a配置於第一介電層210a上。第二介電層212a的厚度小於第一介電層210a的厚度，且第一介電層210a與第二介電層212a的材料不同。第二線路層224a嵌埋於第二介電層212a中，其中第二線路層224a的一表面S5外露於第二介電層212a的表面S6。導電孔222a貫穿第一介電層210a以及第二介電層212a，且電性連接第一線路層206a與第二線路層224a。在本實施例中，導電孔222a電性連接第二線路層224a，但由於導電孔222a與第二線路層224a的連接關係是採取平面繞線的方式，故在此一剖面並未示出。

圖3為依照本發明的另一實施例所繪示的線路板的剖面示意圖。

請參照圖3，線路板300包括核心層202、兩第一線路層206a、206b、兩第一介電層210a、210b、兩第二介電層212a、212b、兩導電孔222a、222b以及兩第二線路層224a、224b。兩第一線路層206a、206b分別配置於核心層202的相對兩側。兩第一介電層 210a、210b分別覆蓋核心層202以及兩第一線路層206a、206b。兩第二介電層212a、212b分別配置於兩第一介電層210a、210b上。每一第二介電層212a、212b的厚度小於每一第一介電層210a、210b的厚度，且每一第一介電層210a、210b與每一第二介電層212a、212b的材料不同。兩導電孔222a、222b分別貫穿兩第一介電層210a、210b以及兩第二介電層212a、212b，且分別電性連接兩第一線路層206a、206b與第二線路層224a、224b。兩第二線路層224a、224b分別嵌埋於兩第二介電層212a、212b中。

在此實施例中，導電層304a、304b可為圖案化導電層304a、304b。圖案化導電層304a、304b例如是圖案化導電晶種層(conductive seed layer)，其材料如化銅、化鈀或濺鍍金屬如濺鍍銅、濺鍍鈦銅(Ti/Cu)或其他金屬。

後續的製程例如是可選擇性地於導電孔222a、222b以及第二線路層224a、224b上形成其他增層結構，以形成多層式的線路板。相關製程應為本領域技術人員所週知，於此不再加以贅述。

下文將試舉比較例以及實驗例，對習知具有單層介電層的線路板(如圖1)以及本發明所提供具有雙層介電層的線路板(如圖3)分別進行介電層表面凹陷高度的量測。同時，並對本發明凹陷高度大於1微米以及小於0.5微米的線路板進行良率的分析。

在比較例中，單層介電層的材料為Sumitomo公司製造的7701，且厚度為50微米。在實驗例中，第一介電層的材料為Sumitomo公司製造的LaZ-7701，且厚度為35微米；第二介電層 的材料為Sumitomo公司製造的LaZ-7702，且厚度為15微米。

實驗結果顯示，習知的單層介電層表面凹陷的高度約為1.8微米。相較之下，第一介電層表面凹陷的高度約介於1.2微米至1.4微米之間。並且，於第一介電層上覆蓋第二介電層後，第二介電層表面凹陷的高度可降低至0.3微米至0.5微米之間。此外，於良率分析的結果顯示，凹陷的高度大於1微米的線路板的良率約為0%；相較之下，凹陷的高度小於0.5微米的線路板的良率約為95%。由此可知，本發明所提供具有雙層介電層的線路板不僅可大幅提升介電層的表面平坦度，更可大幅提升產品的良率。

綜上所述，由於本發明提供的線路板具有材料不同的雙層介電層，且第二介電層的厚度小於第一介電層的厚度。如此一來，覆蓋第一介電層的第二介電層將會填補第一介電層表面的凹陷，以提升介電層的表面平坦度。另外，由於第一介電層以及第二介電層的材料不同，因此可依製程分別選擇所需特性的材料。如第一介電層的材料具備較高流動性，第二介電層的材料具有小填料尺寸且符合線路板之電性需求。如此一來，在提升介電層的表面平坦度的同時，也可兼顧電性的需求。此外，與習知的單層介電層相比，本發明所提供的雙層介電層可使介電層表面凹陷的高度降低至小於0.5微米，除了大幅提升介電層的表面平坦度之外，更可進一步將產品良率提升至約95%。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的 精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

200‧‧‧線路板

206a‧‧‧第一線路層

210a‧‧‧第一介電層

212a‧‧‧第二介電層

222a‧‧‧導電孔

224a‧‧‧第二線路層

S3、S4、S5、S6‧‧‧表面

Claims (6)

1. 一種線路板，包括：一第一介電層；一第一線路層，嵌埋於該第一介電層中，其中該第一線路層的一表面外露於該第一介電層的表面；一第二介電層，配置於該第一介電層上，其中該第二介電層的厚度小於該第一介電層的厚度，且該第一介電層與該第二介電層的材料不同，該第一介電層的材料的流動性較該第二介電層的材料的流動性高，且該第二介電層的材料的填料尺寸較該第一介電層的材料的填料尺寸小，該第二介電層的表面的平坦度優於該第一介電層的表面的平坦度；一第二線路層，嵌埋於該第二介電層中，其中該第二線路層的一表面外露於該第二介電層的表面，其中該第二線路層的底面位於該第二介電層的內部，及/或該第二線路層自該第二介電層延伸至該第一介電層中；以及一導電孔，貫穿該第一介電層以及該第二介電層，且電性連接該第一線路層與該第二線路層。
2. 一種線路板，包括：一核心層；兩第一線路層，分別配置於該核心層的相對兩側；兩第一介電層，分別覆蓋該核心層以及該兩第一線路層； 兩第二介電層，分別配置於該兩第一介電層上，其中每一第二介電層的厚度小於每一第一介電層的厚度，且每一第一介電層與每一第二介電層的材料不同，每一第一介電層的材料的流動性較每一第二介電層的材料的流動性高，且每一第二介電層的材料的填料尺寸較每一第一介電層的材料的填料尺寸小，該每一第二介電層的表面的平坦度優於該每一第一介電層的表面的平坦度；以及兩第二線路層，分別嵌埋於該兩第二介電層中，其中每一第二線路層的面向該核心層的表面位於該每一第二介電層的內部，及/或該每一第二線路層自該每一第二介電層延伸至該每一介電層中。
3. 一種線路板的製作方法，包括：提供一核心層；於該核心層的相對兩側分別形成兩第一線路層；於該核心層的相對兩側分別形成兩第一介電層，每一第一介電層覆蓋每一第一線路層；於該兩第一介電層上分別形成兩第二介電層，其中每一第二介電層的厚度小於每一第一介電層的厚度，且每一第一介電層與每一第二介電層的材料不同，每一第一介電層的材料的流動性較每一第二介電層的材料的流動性高，且每一第二介電層的材料的填料尺寸較每一第一介電層的材料的填料尺寸小，該每一第二介 電層的表面的平坦度優於該每一第一介電層的表面的平坦度；以及分別形成貫穿該兩第一介電層以及該兩第二介電層的兩導電孔，且於該兩第二介電層中分別形成兩第二線路層，其中該兩導電孔電性連接該兩第一線路層與該兩第二線路層，且其中每一第二線路層的面向該核心層的表面位於該每一第二介電層的內部，及/或該每一第二線路層自該每一第二介電層延伸至該每一第一介電層中。
4. 如申請專利範圍第3項所述的線路板的製作方法，其中形成該導電孔以及形成該第二線路層的方法包括：於該第一介電層以及該第二介電層中形成一孔洞；於該第二介電層中形成多數個溝渠；於該第二介電層上形成一導電材料層，該導電材料層填滿該孔洞以及該些溝渠；以及移除該第二介電層上的部分該導電材料層，以於該孔洞中形成該導電孔，且於該些溝渠中形成該第二線路層。
5. 如申請專利範圍第3項所述的線路板的製作方法，更包括在形成該兩第一線路層之前，於該核心層的相對兩側分別形成兩導電層。
6. 如申請專利範圍第5項所述的線路板的製作方法，更包括在形成該兩導電孔以及該兩第二線路層之後，移除該核心層以及該兩導電層。