JP3242376U - フリップチップボンディング構造及びその回路基板 - Google Patents

フリップチップボンディング構造及びその回路基板 Download PDF

Info

Publication number
JP3242376U
JP3242376U JP2023001255U JP2023001255U JP3242376U JP 3242376 U JP3242376 U JP 3242376U JP 2023001255 U JP2023001255 U JP 2023001255U JP 2023001255 U JP2023001255 U JP 2023001255U JP 3242376 U JP3242376 U JP 3242376U
Authority
JP
Japan
Prior art keywords
boundary
circuit
line
shadow
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023001255U
Other languages
English (en)
Inventor
俊▲徳▼ 李
智明 彭
碧玉 彭
惠愈 ▲黄▼
Original Assignee
▲き▼邦科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ▲き▼邦科技股▲分▼有限公司 filed Critical ▲き▼邦科技股▲分▼有限公司
Application granted granted Critical
Publication of JP3242376U publication Critical patent/JP3242376U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10893—Grouped leads, i.e. element comprising multiple leads distributed around but not through a common insulator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】第１回線群及び第２回線群の境界位置を識別するか、或いは最小ギャップを有している隣接する回線位置を識別するフリップチップボンディング構造を提供する。【解決手段】フリップチップボンディング構造はチップ及び回路基板１２０を備える。チップは複数のバンプ１１１、１１２により回路基板に接合されている。回路基板は光透過性基板１２１と、第１回線群と、第２回線群と、境界回路１２４と、識別部材と、を有している。境界回路は、第１回線群と第２回線群との間に位置し、光透過性基板の表面に投影され、且つ表面には境界回路シャドウが形成されている。識別部材により境界回路シャドウを識別する。【選択図】図４

Description

本考案は、フリップチップボンディング構造とその回路基板に関し、特に、チップを回路基板に接合した後、回線群の境界位置、或いは、最小ギャップを有している隣接する回線位置を識別可能にするフリップチップボンディング構造とその回路基板に関する。
チップの微細化トレンドに合わせ、チップの複数のバンプ間のギャップも微細化し多様化しており（ギャップの違い、複数列で配列等）、チップに接合される回路基板の複数の回線間のギャップも微細化している。
しかしながら、前述した従来の技術では、回線間のギャップが異なる場合、バンプを回線に接合した後、回線間のギャップの変異領域の位置、或いは、最小ギャップを有している隣接する回線の位置が確認できなくなる。このため、バンプが回線に変移して接合されているかどうかを高速に検視できなくなる。
そこで、本考案者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本考案の提案に至った。
本考案は、上述に鑑みてなされたものであり、その目的は、第１回線群と第２回線群との境界位置を高速に識別可能にするか、或いは最小ギャップを有している隣接する回線位置を識別可能にするフリップチップボンディング構造及びその回路基板を提供することにある。
上記課題を解決するために、本考案のある態様のフリップチップボンディング構造は、チップ及び回路基板を備え、前記チップは複数の第１バンプ及び複数の第２バンプを有している。前記回路基板は、光透過性基板と、第１回線群と、第２回線群と、境界回路と、識別部材と、を含んで構成されている。前記光透過性基板は第１面及び第２面を有し、前記第１回線群、前記第２回線群、及び前記境界回路は前記第１面に設置され、前記境界回路は前記第１回線群と前記第２回線群との間に位置している。前記第１回線群は複数の第１回線を有し、隣接する前記第１回線の間には第１ギャップを有し、各前記第１回線は第１接合部を有し、各前記第１回線は前記第２面に投影されていると共に第１回線シャドウを形成している。各前記第１バンプは各前記第１接合部にそれぞれ接合され、各前記第１バンプは前記第２面に投影されていると共に第１バンプシャドウを形成している。前記第２回線群は複数の第２回線を有し、隣接する前記第２回線の間には第２ギャップを有し、前記第２ギャップは前記第１ギャップとは不等である。各前記第２回線は第２接合部を有し、各前記第２回線は前記第２面に投影されていると共に第２回線シャドウを形成している。各前記第２バンプは各前記第２接合部にそれぞれ接合され、各前記第２バンプは前記第２面に投影されていると共に第２バンプシャドウを形成している。前記境界回路は前記第２面に投影されていると共に境界回路シャドウを形成している。前記識別部材は前記第２面に位置し、縦線は前記境界回路シャドウ及び前記識別部材を通過している。
また、上記目的を達成するために、本考案のある態様の回路基板は、以下の構成を主に備える。光透過性基板と、第１回線群と、第２回線群と、境界回路と、識別部材と、を備えている。前記光透過性基板は第１面及び第２面を有し、前記第１回線群、前記第２回線群、及び前記境界回路は前記第１面に設置され、前記境界回路は前記第１回線群と前記第２回線群との間に位置している。前記第１回線群は複数の第１回線を有し、隣接する前記第１回線の間には第１ギャップを有し、各前記第１回線は第１接合部を有している。各前記第１回線は前記第２面に投影されていると共に第１回線シャドウを形成している。前記第２回線群は複数の第２回線を有し、隣接する前記第２回線の間には第２ギャップを有し、前記第２ギャップは前記第１ギャップとは不等である。各前記第２回線は第２接合部を有し、各前記第２回線は前記第２面に投影されていると共に第２回線シャドウを形成している。前記境界回路は前記第２面に投影されていると共に境界回路シャドウを形成している。前記識別部材は前記第２面に位置し、縦線は前記境界回路シャドウ及び前記識別部材を通過している。
本考案は上述のとおり構成されているので、以下に記載する効果を奏する。本考案は光透過性基板の第２面に露出している識別部材により、境界回路シャドウを精確に識別し、且つ識別部材及び境界回路シャドウにより第１回線群と第２回線群との境界位置を高速に識別するか、或いは最小ギャップを有している隣接する回線位置を識別する。これにより、誤判別を回避し、且つ回線を検視する時間を短縮し、後続の第１バンプ及び第２バンプが第１回線及び第２回線に変移して接合されているかどうかの判断または検視に寄与する。
本考案の他の目的、構成及び効果については、以下の考案の実施の形態の項から明らかになるであろう。
本考案の一実施例に係るフリップチップボンディング構造を示す断面図である。 本考案の一実施例に係るフリップチップボンディング構造のチップを示す底面図である。 本考案の一実施例に係るフリップチップボンディング構造を示す平面図である。 図３の部分拡大図である。 本考案の一実施例に係るフリップチップボンディング構造を示す底面図である。
以下、本考案の実施形態によるフリップチップボンディング構造及びその回路基板を図面に基づき説明する。本考案はこれらの実施形態に限定されるものではなく、以下に説明する部材、材料等は、本考案の趣旨の範囲内で種々改変することができるものである。
本考案に係るフリップチップボンディング構造１００はチップ１１０及び回路基板１２０を備え、チップ１１０は複数の第１バンプ１１１及び複数の第２バンプ１１２により回路基板１２０に接合されている（図１及び図２参照）。
図１及び図３から図５を参照すると、回路基板１２０は、光透過性基板１２１と、第１回線群１２２と、第２回線群１２３と、境界回路１２４と、識別部材１２５ａと、を有している。光透過性基板１２１は第１面１２１ａ及び第１面１２１ａの反対にある第２面１２１ｂを有し、第１回線群１２２、第２回線群１２３、及び境界回路１２４は第１面１２１ａに設置され、境界回路１２４は第１回線群１２２と第２回線群１２３との間に位置し、境界回路１２４はダミー回線（ｄｕｍｍｙ ｌｅａｄ）である。境界回路１２４は第２面１２１ｂに投影され、且つ第２面１２１ｂには境界回路シャドウ１２４ａが形成され、識別部材１２５ａは第２面１２１ｂに位置している（図５参照）。
図３から図５に示す例では、回路基板１２０は第１面１２１ａに設置されている境界マーク１２５を更に有し、境界マーク１２５は第１面１２１ａに設置されている金属材料またはソルダーマスク材料であり、第１面１２１ａに形成されている凹部またはスルーホールでもよい。境界マーク１２５が金属材料、ソルダーマスク材料、または凹部である場合、識別部材１２５ａは境界マーク１２５が第２面１２１ｂに投影されたシャドウである。好ましくは、第１回線群１２２、第２回線群１２３、境界回路１２４、及び境界マーク１２５は同じ材質である。境界マーク１２５がスルーホールである場合、識別部材１２５ａはスルーホールが第２面１２１ｂに露出した開口部である。
図３から図５に示すように、縦線Ｙは境界回路シャドウ１２４ａ及び識別部材１２５ａを通過している。識別部材１２５ａは境界回路シャドウ１２４ａを標記して境界回路シャドウ１２４ａを識別しやすくするために用いられ、境界回路シャドウ１２４ａ及び識別部材１２５ａにより第１回線群１２２と第２回線群１２３との境界位置を高速に識別可能になる。好ましくは、境界回路シャドウ１２４ａ及び識別部材１２５ａがクロスパターンＰを形成している。本実施例では、クロスパターンＰは境界回路１２４及び境界マーク１２５が投影されることで形成されている。
図１及び図３から図５に示すように、第１回線群１２２は複数の第１回線Ａを有し、隣接する第１回線Ａの間には第１ギャップＧ１を有している。各第１回線Ａは第１接合部Ａ１を有し、各第１バンプ１１１は各第１回線Ａの第１接合部Ａ１にそれぞれ接合されている。各第１回線Ａ及び各第１バンプ１１１は第２面１２１ｂに投影されていると共に第１回線シャドウＡ２及び第１バンプシャドウ１１１ａをそれぞれ形成している（図３及び図５参照）。
図１及び図３から図５を参照すると、第２回線群１２３は複数の第２回線Ｂを有し、隣接する第２回線Ｂの間には第２ギャップＧ２を有し、第２ギャップＧ２は第１ギャップＧ１とは不等である。各第２回線Ｂは第２接合部Ｂ１を有し、各第２バンプ１１２は各第２回線Ｂの第２接合部Ｂ１にそれぞれ接合されている。各第２回線Ｂ及び各第２バンプ１１２は第２面１２１ｂに投影されていると共に第２回線シャドウＢ２及び第２バンプシャドウ１１２ａをそれぞれ形成している（図３及び図５参照）。
図１から図４に示すように、本実施例では、チップ１１０は境界回路１２４の接合部１２４ｂに接合されている第３バンプ１１３を更に有している。縦線Ｙに対し垂直になる第１横線Ｘ１は各第１回線Ａの第１接合部Ａ１及び各第２回線Ｂの第２接合部Ｂ１を通過し、縦線Ｙに対し垂直になる第２横線Ｘ２は境界回路１２４の接合部１２４ｂを通過し、第２横線Ｘ２は第１横線Ｘ１に平行している。
また、図２から図４に示すように、本実施例では、回路基板１２０は少なくとも１つの第３回線群１２６を更に有し、第３回線群１２６は第１面１２１ａに設置されていると共に複数の第３回線Ｃを有し、各第３回線Ｃは隣接する第２回線Ｂの間に設置されている。チップ１１０は複数の第４バンプ１１４を更に有し、各第４バンプ１１４は各第３回線Ｃの第３接合部Ｃ１に接合されている。各第３回線Ｃ及び各第４バンプ１１４は第２面１２１ｂに投影されていると共に第３回線シャドウＣ２及び第４バンプシャドウ１１４ａをそれぞれ形成している（図３及び図５参照）。本実施例では、第２横線Ｘ２は境界回路１２４の接合部１２４ｂ及び各第３回線Ｃの第３接合部Ｃ１を通過している。
また、図３及び図４を参照すれば、本実施例では、境界回路１２４は第１回線群１２２の第１回線Ａと第２回線群１２３の第２回線Ｂとの間に位置している。第２ギャップＧ２は第１ギャップＧ１より小さく、境界回路１２４から隣接する第２回線Ｂまでの間には第３ギャップＧ３を有し、境界回路１２４から隣接する第１回線Ａまでの間には第４ギャップＧ４を有し、第３ギャップＧ３及び第４ギャップＧ４は第２ギャップＧ２より小さい。好ましくは、第４ギャップＧ４は第３ギャップＧ３より大きくない。
また、図３及び図５を参照すると、チップ１１０が第１バンプ１１１、第２バンプ１１２、及び第３バンプ１１３により回路基板１２０に接合された後、識別部材１２５ａにより境界回路シャドウ１２４ａを識別し、且つ識別部材１２５ａ及び境界回路シャドウ１２４ａにより第１回線シャドウＡ２と第２回線シャドウＢ２との境界位置を高速に識別し、回線間のギャップの変異領域の位置を区分し、且つ隣接する回線間の最小ギャップを有している位置を識別する。その後、第１回線シャドウＡ２及び第１バンプシャドウ１１１ａにより、第１回線Ａ及び第１バンプ１１１に接合変位（ｂｏｎｄｉｎｇ ｓｈｉｆｔ）が発生しているかどうかを判断し、第２回線シャドウＢ２及び第２バンプシャドウ１１２ａにより、第２回線Ｂ及び第２バンプ１１２に接合変位が発生しているかどうかを判断する。
好ましくは、回路基板１２０は第２面１２１ｂに設置されている支持層１２７を更に有し、支持層１２７は機能性を有していると共にパターン化された金属層から選択されている（図１及び図５参照）。支持層１２７は境界回路シャドウ１２４ａ及び境界回路シャドウ１２４ａに隣接する第２回線シャドウＢ２及び第２バンプシャドウ１１２ａに少なくとも露出されている。支持層１２７は光透過性基板１２１に設置されている接続貫通孔（図示省略）及び第１面１２１ａに設置されている第１回線群１２２、第２回線群１２３または境界回路１２４を介して電気的に接続され、支持層１２７が機能性を有し、且つ支持層１２７により光透過性基板１２１の圧縮強度及び反り抵抗強度が強化されている。
以上、本考案は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の形態で実施可能である。
１００ フリップチップボンディング構造
１１０ チップ
１１１ 第１バンプ
１１１ａ 第１バンプシャドウ
１１２ 第２バンプ
１１２ａ 第２バンプシャドウ
１１３ 第３バンプ
１１４ 第４バンプ
１１４ａ 第４バンプシャドウ
１２０ 回路基板
１２１ 光透過性基板
１２１ａ 第１面
１２１ｂ 第２面
１２２ 第１回線群
１２３ 第２回線群
１２４ 境界回路
１２４ａ 境界回路シャドウ
１２４ｂ 接合部
１２５ 境界マーク
１２５ａ 識別部材
１２６ 第３回線群
１２７ 支持層
Ａ 第１回線
Ａ１ 第１接合部
Ａ２ 第１回線シャドウ
Ｂ 第２回線
Ｂ１ 第２接合部
Ｂ２ 第２回線シャドウ
Ｃ 第３回線
Ｃ１ 第３接合部
Ｃ２ 第３回線シャドウ
Ｇ１ 第１ギャップ
Ｇ２ 第２ギャップ
Ｇ３ 第３ギャップ
Ｇ４ 第４ギャップ
Ｐ クロスパターン
Ｘ１ 第１横線
Ｘ２ 第２横線
Ｙ 縦線

Claims (20)

  1. 複数の第１バンプ及び複数の第２バンプを有しているチップと、
    回路基板と、を備え、
    前記回路基板は、
    第１面及び第２面を有している光透過性基板と、
    前記第１面に設置されている第１回線群であって、複数の第１回線を有し、隣接する前記第１回線の間には第１ギャップを有し、各前記第１回線は第１接合部を有し、各前記第１回線は前記第２面に投影されていると共に第１回線シャドウを形成し、各前記第１バンプは各前記第１接合部にそれぞれ接合され、各前記第１バンプは前記第２面に投影されていると共に第１バンプシャドウを形成している前記第１回線群と、
    前記第１面に設置されている第２回線群であって、複数の第２回線を有し、隣接するこれら前記第２回線の間には第２ギャップを有し、前記第２ギャップは前記第１ギャップとは不等であり、各前記第２回線は第２接合部を有し、各前記第２回線は前記第２面に投影されていると共に第２回線シャドウを形成し、各前記第２バンプは各前記第２接合部にそれぞれ接合され、各前記第２バンプは前記第２面に投影されていると共に第２バンプシャドウを形成している前記第２回線群と、
    前記第１面に設置されていると共に前記第１回線群と前記第２回線群との間に位置している境界回路であって、前記第２面に投影されていると共に境界回路シャドウを形成している前記境界回路と、
    前記第２面に位置している識別部材と、を含み、
    縦線は前記境界回路シャドウ及び前記識別部材を通過していることを特徴とするフリップチップボンディング構造。
  2. 前記回路基板は前記第１面に設置されている境界マークを更に有し、前記境界マークは金属、ソルダーマスク材料または凹部から選択され、前記識別部材は前記境界マークが前記第２面に投影されたシャドウであることを特徴とする請求項１に記載のフリップチップボンディング構造。
  3. 前記回路基板は前記第１面に設置されている境界マークを更に有し、前記境界マークはスルーホールであり、前記識別部材は前記スルーホールが前記第２面に露出した開口部であることを特徴とする請求項１に記載のフリップチップボンディング構造。
  4. 前記境界回路シャドウ及び前記識別部材はクロスパターンを形成していることを特徴とする請求項１に記載のフリップチップボンディング構造。
  5. 前記境界回路シャドウ及び前記識別部材はクロスパターンを形成し、前記クロスパターンは前記境界回路及び前記境界マークが投影されることで形成されていることを特徴とする請求項２に記載のフリップチップボンディング構造。
  6. 前記回路基板は前記第１面に設置されている境界マークを更に有し、前記識別部材は前記境界マークが前記第２面に投影されたシャドウであり、前記境界回路及び前記境界マークは同じ材質であることを特徴とする請求項１に記載のフリップチップボンディング構造。
  7. 前記チップは第３バンプを更に有し、前記第３バンプは前記境界回路の接合部に接合され、前記縦線に対し垂直になる第１横線は各前記第１回線の前記第１接合部及び各前記第２回線の前記第２接合部を通過し、前記縦線に対し垂直になる第２横線は前記境界回路の前記接合部を通過し、前記第２横線は前記第１横線に平行していることを特徴とする請求項１に記載のフリップチップボンディング構造。
  8. 前記第２ギャップは前記第１ギャップより小さく、前記境界回路から隣接する前記第２回線までの間には第３ギャップを有し、前記第３ギャップは前記第２ギャップより小さいことを特徴とする請求項１に記載のフリップチップボンディング構造。
  9. 前記境界回路から隣接する前記第１回線までの間には第４ギャップを有し、前記第４ギャップは、前記第２ギャップより小さく、更に前記第３ギャップより大きくないことを特徴とする請求項８に記載のフリップチップボンディング構造。
  10. 前記回路基板は前記第２面に設置されている支持層を更に有し、前記支持層は前記境界回路シャドウ及び前記境界回路シャドウに隣接する前記第２回線シャドウに露出されていることを特徴とする請求項８に記載のフリップチップボンディング構造。
  11. 第１面及び第２面を有している光透過性基板と、
    前記第１面に設置されている第１回線群であって、複数の第１回線を有し、隣接するこれら前記第１回線の間には第１ギャップを有し、各前記第１回線は第１接合部を有し、各前記第１回線は前記第２面に投影されていると共に第１回線シャドウを形成している前記第１回線群と、
    前記第１面に設置されている第２回線群であって、複数の第２回線を有し、隣接するこれら前記第２回線の間には第２ギャップを有し、前記第２ギャップは前記第１ギャップとは不等であり、各前記第２回線は第２接合部を有し、各前記第２回線は前記第２面に投影されていると共に第２回線シャドウを形成している前記第２回線群と、
    前記第１面に設置されていると共に前記第１回線群と前記第２回線群との間に位置している境界回路であって、前記第２面に投影されていると共に境界回路シャドウを形成している前記境界回路と、
    前記第２面に位置している識別部材と、を備え、
    縦線は前記境界回路シャドウ及び前記識別部材を通過していることを特徴とする回路基板。
  12. 前記第１面に設置されている境界マークを更に備え、前記境界マークは金属、ソルダーマスク材料または凹部から選択され、前記識別部材は前記境界マークが前記第２面に投影されたシャドウであることを特徴とする請求項１１に記載の回路基板。
  13. 前記第１面に設置されている境界マークを更に備え、前記境界マークはスルーホールであり、前記識別部材は前記スルーホールが前記第２面に露出した開口部であることを特徴とする請求項１１に記載の回路基板。
  14. 前記境界回路シャドウ及び前記識別部材はクロスパターンを形成していることを特徴とする請求項１１に記載の回路基板。
  15. 前記境界回路シャドウ及び前記識別部材はクロスパターンを形成し、前記クロスパターンは前記境界回路及び前記境界マークが投影されることで形成されていることを特徴とする請求項１２に記載の回路基板。
  16. 前記第１面に設置されている境界マークを更に備え、前記識別部材は前記境界マークが前記第２面に投影されたシャドウであり、前記境界回路及び前記境界マークは同じ材質であることを特徴とする請求項１１に記載の回路基板。
  17. 前記境界回路は接合部を有し、前記縦線に対し垂直になる第１横線は各前記第１回線の前記第１接合部及び各前記第２回線の前記第２接合部を通過し、前記縦線に対し垂直になる第２横線は前記境界回路の前記接合部を通過し、前記第２横線は前記第１横線に平行していることを特徴とする請求項１１に記載の回路基板。
  18. 前記第２ギャップは前記第１ギャップより小さく、前記境界回路から隣接する前記第２回線までの間には第３ギャップを有し、前記第３ギャップは前記第２ギャップより小さいことを特徴とする請求項１１に記載の回路基板。
  19. 前記境界回路から隣接する前記第１回線までの間には第４ギャップを有し、前記第４ギャップは、前記第２ギャップより小さく、更に前記第３ギャップより大きくないことを特徴とする請求項１８に記載の回路基板。
  20. 前記第２面に設置されている支持層を更に備え、前記支持層は前記境界回路シャドウ及び前記境界回路シャドウに隣接する前記第２回線シャドウに露出されていることを特徴とする請求項１８に記載の回路基板。
JP2023001255U 2022-05-19 2023-04-13 フリップチップボンディング構造及びその回路基板 Active JP3242376U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111205206 2022-05-19
TW111205206U TWM631574U (zh) 2022-05-19 2022-05-19 覆晶接合結構及其電路板

Publications (1)

Publication Number Publication Date
JP3242376U true JP3242376U (ja) 2023-06-09

Family

ID=83527300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023001255U Active JP3242376U (ja) 2022-05-19 2023-04-13 フリップチップボンディング構造及びその回路基板

Country Status (5)

Country Link
US (1) US20230380053A1 (ja)
JP (1) JP3242376U (ja)
KR (1) KR20230002259U (ja)
CN (1) CN217588922U (ja)
TW (1) TWM631574U (ja)

Also Published As

Publication number Publication date
KR20230002259U (ko) 2023-11-28
US20230380053A1 (en) 2023-11-23
TWM631574U (zh) 2022-09-01
CN217588922U (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
US7884482B2 (en) Flip-chip mounting substrate
JP5090385B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
US7969003B2 (en) Bump structure having a reinforcement member
US8072076B2 (en) Bond pad structures and integrated circuit chip having the same
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US7642662B2 (en) Semiconductor device and method of manufacturing the same
US10504828B2 (en) Semiconductor package and circuit substrate thereof
CN105789172A (zh) 晶片封装体及其制造方法
US8581397B2 (en) Substrate for semiconductor package with improved bumping of chip bumps and contact pads and semiconductor package having the same
JP3242376U (ja) フリップチップボンディング構造及びその回路基板
CN103545286A (zh) 线路基板、半导体封装结构及线路基板制作工艺
WO2015097979A1 (ja) 半導体装置
TWI226691B (en) Selective C4 connection in IC packaging
CN100413030C (zh) 凸块制造方法及其结构
JP2001127256A (ja) 半導体装置
KR100779857B1 (ko) 탑 레이어의 범프와 인너 레이어의 트레이스가 정렬되는플립칩 본딩 영역을 가지는 연성인쇄회로기판
JP7569414B2 (ja) フリップチップボンディング構造及びその基板
KR20090044496A (ko) 스택 패키지
JP3243993U (ja) 回路基板
KR20000042665A (ko) 칩 사이즈 패키지 및 그의 제조 방법
KR20050034028A (ko) 테스트 패턴
TW506034B (en) Detection structure for bump alignment
KR20230117038A (ko) 다층 기판의 표면 마감 구조체
KR101594495B1 (ko) 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법
KR100728988B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3242376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150