JP7193930B2 - 回路基板及びそれを用いた半導体パッケージ - Google Patents

回路基板及びそれを用いた半導体パッケージ Download PDF

Info

Publication number
JP7193930B2
JP7193930B2 JP2018099048A JP2018099048A JP7193930B2 JP 7193930 B2 JP7193930 B2 JP 7193930B2 JP 2018099048 A JP2018099048 A JP 2018099048A JP 2018099048 A JP2018099048 A JP 2018099048A JP 7193930 B2 JP7193930 B2 JP 7193930B2
Authority
JP
Japan
Prior art keywords
fibers
semiconductor chip
semiconductor
thermal expansion
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018099048A
Other languages
English (en)
Other versions
JP2019036710A (ja
Inventor
承 烈 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2019036710A publication Critical patent/JP2019036710A/ja
Application granted granted Critical
Publication of JP7193930B2 publication Critical patent/JP7193930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0287—Unidirectional or parallel fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)
  • Woven Fabrics (AREA)
  • Reinforced Plastic Materials (AREA)

Description

本願発明の技術的思想は、回路基板及びそれを用いた半導体パッケージに関するものである。
一般的に、半導体パッケージは、印刷回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＰＣＢ）上に実装された半導体チップを封止材で覆い、これを個々のパッケージ単位で切断して得ることができる。この際、印刷回路基板、半導体チップ及び封止材の間の熱膨張係数の差により、工程時に加わる熱が半導体パッケージに反り（ｗａｒｐａｇｅ）を発生させることがある。最近では印刷回路基板の厚さ及び封止材の厚さが減少するにつれて、印刷回路基板に発生する反りの程度が大きく増加している。
本発明が解決しようとする課題の一つは、反りが減少した回路基板及び半導体パッケージを提供することである。
本発明の一実施形態は、第１方向に配列された複数の第１繊維と、上記第１方向とほぼ垂直に交差する第２方向に配列された複数の第２繊維で製織された繊維層を含む少なくとも一つのプリプレグ（ｐｒｅｐｒｅｇ）と、上記少なくとも一つのプリプレグの両面のうち、少なくとも一面に配置された回路層と、を含み、上記少なくとも一つのプリプレグは、上記第１方向への長さが上記第２方向への長さより大きく、上記複数の第１繊維は緯糸（ｆｉｌｌｉｎｇ ｙａｒｎ）からなるか、又は緯糸を含み、上記複数の第２繊維は経糸（ｗａｒｐ ｙａｒｎ）からなるか、又は経糸を含む回路基板を提供する。
本発明の一実施形態は、第１方向に配列された複数の第１繊維と、上記第１方向とほぼ垂直に交差する第２方向に配列された複数の第２繊維で製織された第１繊維層を含む少なくとも一つの第１プリプレグと、上記少なくとも一つの第１プリプレグの両面のうち、少なくとも一面に積層され、上記第１方向に配列された複数の第３繊維と、上記第２方向に配列された複数の第４の繊維で製織された第２繊維層を含む少なくとも一つの第２プリプレグと、上記少なくとも一つの第１及び第２プリプレグの両面のうち、少なくとも一面に配置された回路層と、を含み、上記少なくとも一つの第１及び第２プリプレグは、上記第１方向への長さが上記第２方向への長さより大きく、上記複数の第１繊維は緯糸からなるか、又は緯糸を含み、上記複数の第２繊維は経糸からなるか、又は経糸を含み、上記複数の第３繊維は経糸からなるか、又は経糸を含み、上記複数の第４の繊維は緯糸からなるか、又は緯糸を含む回路基板を提供する。
本発明の一実施形態は、少なくとも一つの半導体チップと、上記少なくとも一つの半導体チップが実装される第１領域と、上記第１領域以外の領域である第２領域とを有する第１面と、上記第１面に対向する第２面とを有するパッケージ基板と、上記パッケージ基板の第１面を覆って上記少なくとも一つの半導体チップを封止するモールディング部と、を含み、上記パッケージ基板は、第１方向に配列された複数の第１繊維と、上記第１方向とほぼ垂直に交差する第２方向に配列された複数の第２繊維で製織された繊維層を含む少なくとも一つのプリプレグと、上記少なくとも一つのプリプレグの両面のうち、少なくとも一面に配置された回路層と、を含み、上記複数の第１繊維は緯糸からなるか、又は緯糸を含み、上記複数の第２繊維は経糸からなるか、又は経糸を含み、上記第１領域は、一方向に長い形状を有し、上記一方向は、上記第１方向に配置された半導体パッケージを提供する。
本発明の一実施形態は、少なくとも一つの半導体チップと、上記少なくとも一つの半導体チップが実装される領域を有するパッケージ基板と、を含み、上記パッケージ基板は、緯糸からなるか、又は緯糸を含む複数の第１繊維と、経糸からなるか、又は経糸を含む複数の第２繊維で製織された繊維層を含む少なくとも一つのプリプレグを含み、上記少なくとも一つの半導体チップが実装される領域は、一方向に長い形状を有し、上記一方向は、上記複数の第１繊維の長さ方向と同一の方向に配置される半導体パッケージを提供する。
本発明の技術的思想による回路基板及びそれを用いた半導体パッケージは、製造過程において発生する反りを減少させることができる。
但し、本発明の多様で有益な利点と効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解することができる。
本発明の一実施形態による半導体パッケージの概略斜視図である。 図１のＩ方向から見た半導体パッケージの平面図である。 図２のＩＩ－ＩＩ’線に沿って切開して見た側断面図である。 図３の‘Ａ’領域を拡大した図である。 本発明の一実施形態によるプリプレグの製織方向を示した図である。 基板において半導体チップが実装された領域を示した図である。 基板において半導体チップが実装された領域を示した図である。 本発明の一実施形態によるプリプレグの積層方向を示した図である。 図７Ａの変形例である。 比較例と本発明の一実施形態による半導体パッケージの平面図である。 比較例と本発明の一実施形態による半導体パッケージの平面図である。 比較例と本発明の一実施形態による半導体パッケージの反りの形態を示した図である。 比較例と本発明の一実施形態による半導体パッケージの反りの形態を示した図である。 比較例と本発明の一実施形態による半導体パッケージの反りの方向を示した側断面図である。 比較例と本発明の一実施形態による半導体パッケージの反りの方向を示した側断面図である。 比較例と本発明の一実施形態による半導体パッケージの反りの程度を比較したグラフである。 比較例と本発明の一実施形態による半導体パッケージの反りの大きさを比較したグラフである。 本発明の一実施形態による印刷回路基板を用いて図１の半導体パッケージを製造する製造工程を概略的に示した平面図である。 本発明の一実施形態による印刷回路基板を用いて図１の半導体パッケージを製造する製造工程を概略的に示した平面図である。
以下、添付された図面を参照して、本発明の多様な実施形態を詳細に説明する。
図１は本発明の一実施形態による半導体パッケージの概略斜視図であり、図２は図１のＩ方向から見た半導体パッケージの平面図である。図３は図２のＩＩ－ＩＩ’線に沿って切開して見た側断面図であり、図４は図３の‘Ａ’領域を拡大した図である。図５は本発明の一実施形態によるプリプレグの製織方向を示した図である。
図１を参照すると、本発明の一実施形態による半導体パッケージ１０は、パッケージ基板１００と、パッケージ基板１００に実装される半導体チップ積層体（スタック）２００、３００と、半導体チップ積層体２００、３００を覆うモールディング部６００と、を含むことができる。半導体パッケージ１０は、下面に外部接続端子７００をさらに含むことができる。一実施形態では、半導体チップ積層体２００、３００がワイヤ５０１～５０４（図２参照）によりパッケージ基板１００に接続された場合を例に挙げて説明したが、これに限定されるものではなく、フリップチップ実装などのように、ワイヤを使用せずに直接パッケージ基板１００に接続されることもできる。また、外部接続端子７００は、半田ボール（ｓｏｌｄｅｒ ｂａｌｌ）、半田パッド（ｓｏｌｄｅｒ ｐａｄ）、半田ランド（ｓｏｌｄｅｒ ｌａｎｄ）、金属バンプ（ｍｅｔａｌ ｂｕｍｐ）、又はピラー（ｐｉｌｌａｒ）のいずれか一つを含むことができる。本実施形態では、外部接続端子７００が半田ボールであることができる。
図２～図４を参照すると、パッケージ基板１００は、回路層１３０と、該回路層１３０と積層構造を形成するプリプレグ１１０、１２０を含む。パッケージ基板１００は、少なくとも一面に、外面を保護するための絶縁性樹脂層１４０が配置されることができる。また、パッケージ基板１００は、半導体チップ積層体２００、３００にワイヤ５０１～５０４をボンディングするための接続パッド１３１ａをさらに含むこともできる。
図３を参照すると、パッケージ基板１００は、半導体チップ積層体２００、３００が実装される第１面Ｓ１と、それとは反対側の第２面Ｓ２を有することができる。図６Ａを参照すると、パッケージ基板１００は、半導体チップ積層体２００、３００が実装される第１領域ＣＡ１、ＣＡ２及びその他の領域ＰＡ１を第１面Ｓ１に有することができる。パッケージ基板１００は、リジッド印刷回路基板（ｒｉｇｉｄ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）、フレキシブル印刷回路基板（ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）又はリジッド－フレキシブル印刷回路基板（ｒｉｇｉｄ－ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）であることができる。パッケージ基板１００は、単層印刷回路基板（ｓｉｎｇｌｅ－ｌａｙｅｒ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）及び多層印刷回路基板（ｍｕｌｔｉ－ｌａｙｅｒ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）からなることができる。
回路層１３０は、銅箔のような導電性物質からなることができ、プリプレグ１１０、１２０上に配置される外部回路層１３１、１３３と、プリプレグ１１０、１２０の間に配置される内部回路層１３２を含むことができる。
プリプレグ１１０、１２０は、ガラス繊維糸（ｇｌａｓｓ ｙａｒｎ）で製織されたガラス織物（ｇｌａｓｓ ｆａｂｒｉｃ）のような織物シート（ｆａｂｒｉｃ ｓｈｅｅｔ）状の繊維層にエポキシ樹脂などを含浸した後、熱圧着することにより形成することができる。但し、これに限定されるものではなく、実施形態によっては、炭素繊維糸で製織された織物シート状の繊維層が適用されることもできる。上記プリプレグは、複数のプリプレグを含むことができ、複数のプリプレグは、パッケージ基板１００の厚さ方向に積層されることができる。本発明の一実施形態では、上記プリプレグが第１及び第２プリプレグ１１０、１２０で構成された場合を例に挙げて説明した。但し、これに限定されるものではなく、上記プリプレグは単層からなることができ、３層以上からなることもできる。また、プリプレグ１１０、１２０は、パッケージ基板１００の熱膨張係数を調整するために、エポキシ樹脂にアルミナ、シリカなどのフィラー（ｆｉｌｌｅｒ）を含むことができる。
図５は第１プリプレグ１１０に含まれたガラス織物の製織形態を示した図である。ガラス織物は、第１方向Ｄ１に配列された複数の第１繊維１１１と、第２方向Ｄ２に配列された複数の第２繊維１１２を製織して形成されることができる。第１及び第２繊維１１１、１１２は、上述したガラス繊維糸であって、それぞれ、ガラス長繊維（ｌｏｎｇ－ｇｌａｓｓ ｆｉｂｅｒ）であるフィラメント１１１ａ、１１２ａの束からなる。図５に示されたように、第１及び第２繊維１１１、１１２は、それぞれ一つずつ上下に交差することができる。例えば、第１繊維１１１のうち一つは、第２繊維１１２のうち一つの上と、第２繊維１１２のうち隣接する一つの下を交差することができる。同様に、第２繊維１１２のうち一つは、第１繊維１１１のうち一つの上と、第１繊維１１１のうち隣接する一つの下を交差することができる。但し、これに限定されるものではなく、複数の第１及び第２繊維１１１、１１２の単位で交差することもできる。
第１繊維１１１は緯糸からなるか、又は緯糸を含むことができ、第２繊維１１２は経糸からなるか、又は経糸を含むことができ、ガラス織物の第１方向Ｄ１には緯糸が配列され、第２方向Ｄ２には経糸が配列されることができる。以下では、緯糸が配列された方向を緯糸方向ＴＤと定義し、経糸が配列された方向を経糸方向ＭＤと定義する。
第１及び第２繊維１１１、１１２は、マトリックス状に配置された複数の交差領域ＩＡを有するように製織されることができる。経糸である第２繊維１１２は、製織過程において緯糸である第１繊維１１１に比べて高い引張力により引っ張られて製織されるため、第２繊維１１２の幅Ｗ２は、第１繊維１１１の幅Ｗ１に比べて狭い。また、経糸は緯糸に比べて相対的に高い引張力により引っ張られているため、熱が加わっても緯糸に比べて増加する幅が小さい。かかる理由により、緯糸の熱膨張係数（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、ＣＴＥ）は、経糸の熱膨張係数に比べて大きくなる。したがって、緯糸と経糸により製織されたガラス織物を含むプリプレグに高温の熱が加わる場合、緯糸が配置された方向の増加幅が、経糸が配置された方向の増加幅に比べて大きくなる。
かかるパッケージ基板１００の緯糸方向ＴＤと経糸方向ＭＤの熱膨張係数の差により、半導体パッケージ１０に発生する反り（ｗａｒｐａｇｅ）にも影響を与えるようになる。一般的に、半導体パッケージは、モールディングした後に硬化する工程、半田ボールを付着した後に冷却する工程、又は半導体チップを実装した後に冷却する工程と同様に、加熱した後に冷却する工程を経るようになる。このような工程を経る過程において、半導体パッケージには熱膨張係数の不均一によって反りが発生する。また、半導体パッケージに実装される半導体チップも、製造工程中に反りが発生した状態で半導体パッケージに実装されるが、半導体パッケージの反りと、実装された半導体チップの反りが互いに異なる方向に発生した場合には、半導体パッケージの耐久性が低下する問題がある。したがって、反りが発生しても、半導体パッケージの反りと半導体チップの反りを同一の方向に発生させることが、半導体パッケージの耐久性を向上させる上で有利である。一実施形態の場合、半導体パッケージにおけるパッケージ基板１００の緯糸方向ＴＤと経糸方向ＭＤの配列方向を調節することにより、半導体パッケージの反りを緩和させることができ、さらに反りが発生しても、半導体パッケージの反りと半導体チップの反りを同一の方向に発生させることができる。以下では、半導体パッケージに反りを発生させる工程のうち、モールディング部を形成する工程を中心に説明する。その他の工程で発生する反りを緩和させることも、モールディング部の形成工程で発生する反りを緩和させることと類似する構成により行われるため、説明の重複を避けるために省略する。
交差領域ＩＡにおいて、第１繊維１１１の幅Ｗ１は第２繊維１１２の幅Ｗ２に比べて１.１倍以上大きくなるように配置されることができる。実施形態によっては、第１及び第２繊維１１１、１１２の幅Ｗ１、Ｗ２がほぼ同一（０.９＜Ｗ１／Ｗ２＜１.１）となるように配置することにより、複数の交差領域ＩＡが正四角形又は実質的に正四角形の形状を有することができる。かかる配置は、第１及び第２繊維１１１、１１２をなす複数のフィラメントの個数を調節することにより構成することもできる。例えば、第２繊維１１２をなすフィラメントの個数を、第１繊維１１１をなすフィラメントの個数より多くすることにより、第１繊維１１１の幅Ｗ１を第２繊維１１２の幅Ｗ２とほぼ同一となるように配置することができる。このように、第１繊維１１１の幅Ｗ１を第２繊維１１２の幅Ｗ２とほぼ同一となるように配置すると、緯糸方向ＴＤと経糸方向ＭＤの熱膨張係数の差を緩和させることができるという効果がある。
上記複数の第１繊維１１１は、それぞれ第１距離Ｗ３だけ互いに離隔して平行に延在され、上記複数の第２繊維１１２は、それぞれ第２距離Ｗ４だけ互いに離隔して平行に延在されるように配置されることができる。この際、第１距離Ｗ３は、第２距離Ｗ４より小さくなるように、第１及び第２繊維１１１、１１２を配置することもできる。
プリプレグが複数からなる場合、各プリプレグの緯糸方向ＴＤと経糸方向ＭＤは、互いに同一であるか、又は異なるように配列されることができる。図７Ａ及び図７Ｂは、プリプレグが第１及び第２プリプレグ１１０、１２０又は１２０ａを含む場合を例示したものである。ここで、図７Ａは第１及び第２プリプレグ１１０、１２０の緯糸方向ＴＤと経糸方向ＭＤが互いに同一となるように配置された例であって、互いに対応する領域が実質的に同一の熱膨張係数を有するように配置されることができる。図７Ｂは第１及び第２プリプレグ１１０、１２０ａの緯糸方向ＴＤと経糸方向ＭＤが互いに異なるように配置された例であって、第１及び第２プリプレグ１１０、１２０の間の熱膨張係数の差を互いに補償することにより、パッケージ基板１００における熱膨張係数の不均一を緩和させることができる。
図２及び図３を参照すると、パッケージ基板１００に実装された第１及び第２半導体チップ積層体２００、３００は、それぞれ複数のチップ２１０、２２０、３１０、３２０を積層した構成を有することができる。第１及び第２半導体チップ積層体２００、３００は、パッケージ基板１００にダイ接着フィルム（ｄｉｅ ａｄｈｅｓｉｖｅ ｆｉｌｍ、ＤＡＦ）４０１によって接着されることができる。また、第１及び第２半導体チップ積層体２００、３００に含まれた複数のチップ２１０、２２０、３１０、３２０の間も、ダイ接着フィルム４０２によって接着されることができる。
上記複数のチップ２１０、２２０、３１０、３２０は、それぞれメモリチップ（ｍｅｍｏｒｙ ｃｈｉｐ）又はアプリケーションプロセッサ（ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ）を含むことができる。本発明の一実施形態の場合、第１又は第２半導体チップ積層体２００又は３００は、アプリケーションプロセッサ上にメモリチップが積層された構成を含むことができる。上記複数のチップ２１０、２２０、３１０、３２０は、ワイヤ５０１～５０４を用いてパッケージ基板１００の接続パッド１３１ａと電気的に接続されることができる。ワイヤ５０１～５０４は、銅（Ｃｕ）、金（Ａｕ）、又はアルミニウム（Ａｌ）を含むことができる。
図６Ａを参照すると、パッケージ基板１００は、半導体チップ積層体２００、３００が実装される第１領域ＣＡ１、ＣＡ２及びその他の領域である第２領域ＰＡ１を有することができる。半導体チップ積層体２００、３００が実装される第１領域ＣＡ１、ＣＡ２は、実装される半導体チップ積層体２００、３００の個数に応じて、分割された複数の領域ＣＡ１、ＣＡ２を含むことができる。この際、分割された複数の領域ＣＡ１、ＣＡ２は、実質的に互いに同一の面積を有するように配置されることができる。また、第２方向Ｄ２に互いに並列配置されるように、第２方向Ｄ２に分割されることができる。本発明の一実施形態は、第１領域ＣＡ１、ＣＡ２が二つに分割された領域を含む場合を示したものである。
第１領域ＣＡ１、ＣＡ２は、全体領域（ＣＡ１＋ＣＡ２）の長さ方向（ＷＢ１＋ＷＢ２）が、パッケージ基板の緯糸方向ＴＤと同一となるように配置されることができる。全体領域（ＣＡ１＋ＣＡ２）の長さ方向（ＷＢ１＋ＷＢ２）は、パッケージ基板１００の緯糸方向ＴＤに延在されることができる。ここで、全体領域（ＣＡ１＋ＣＡ２）の長さ方向とは、それぞれの半導体チップが実装された領域ＣＡ１、ＣＡ２のそれぞれの長さ方向ではなく、第１領域ＣＡ１、ＣＡ２を合わせた領域（ＣＡ１＋ＣＡ２）の長さ方向を意味するものである。図６Ａの場合、半導体チップ積層体２００、３００が実装された第１領域ＣＡ１、ＣＡ２の一方向ＷＤは、他方向ＷＢ１、ＷＢ２の合計に比べて短いため、他方向ＷＢ１＋ＷＢ２が、半導体チップ積層体２００、３００が実装された第１領域ＣＡ１、ＣＡ２の長さ方向に該当し、第１領域ＣＡ１、ＣＡ２の一方向ＷＤは、幅方向に該当する。
パッケージ基板１００のうち、半導体チップ積層体２００、３００が実装された領域ＣＡ１、ＣＡ２は、実装された半導体チップ積層体２００、３００により、その他の領域ＰＡ１に比べて熱膨張係数が相対的に低くなる。したがって、パッケージ基板１００の両方向Ｄ１、Ｄ２のうち半導体チップ積層体２００、３００が実装された領域の割合が高い部分が、その他の部分に比べて熱膨張係数が相対的に低くなる。
したがって、半導体チップ積層体２００、３００が実装された領域の割合が高い方向にパッケージ基板１００の緯糸方向ＴＤを配列し、実装された領域の割合が低い方向にパッケージ基板１００の経糸方向ＭＤを配列すると、半導体チップが実装された領域ＣＡ１、ＣＡ２がその他の領域ＰＡ１に比べて熱膨張係数が小さいことから発生する半導体パッケージ１０内の熱膨張係数の不均一を減少させることができる。さらに、半導体パッケージ１０内の熱膨張係数の不均一により発生する半導体パッケージ１０の反りも減少させることができる。図６Ｂは本発明の一実施形態の変形例であって、一つの半導体チップ積層体２００ａがパッケージ基板１００ａに実装された例を示したものである。半導体チップ積層体２００ａが実装された領域ＣＡ３の長さ方向ＷＣＬにパッケージ基板１００ａの緯糸方向ＴＤが配列され、半導体チップ積層体２００ａが実装された領域ＣＡ３の幅方向ＷＣＳにパッケージ基板１００ａの経糸方向ＭＤが配列されるように配置することにより、半導体パッケージにおける熱膨張係数の不均一を減少させて、半導体パッケージの反りを減少させることができる。
図１を参照すると、モールディング部６００は、パッケージ基板１００上に第１及び第２半導体チップ積層体２００、３００の上面及び側面を覆うように形成されることができる。モールディング部６００は、ワイヤ５０１～５０４を覆うように形成されることができる。本発明の一実施形態の場合、モールディング部６００は、エポキシモールディングコンパウンド（ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ、ＥＭＣ）を含む物質からなることができる。
モールディング部６００を形成した後に硬化する過程において、モールディング部６００の熱膨張係数とパッケージ基板１００の熱膨張係数との差により、半導体パッケージ１０に反りが発生し得る。一般的に、硬化するために冷却する過程において、モールディング部６００が収縮する大きさよりパッケージ基板１００が収縮する大きさが大きいため、半導体パッケージ１０の周辺領域が下部方向に曲がる現象が発生する。本発明の一実施形態では、モールディング部６００の熱膨張係数とパッケージ基板１００の熱膨張係数との差を緩和させることにより、半導体パッケージ１０の反りを減少させることができる。また、反りが発生しても半導体チップが曲がる方向と同一の方向に反りが発生して、半導体パッケージの耐久性を向上させることができる。これについては後述する。
上述のような構造の半導体パッケージ１０は、パッケージ基板１００の緯糸方向ＴＤに、半導体チップ積層体２００、３００が実装された全体領域の長さ方向が配置される。パッケージ基板１００のうち半導体チップ積層体２００、３００が実装された領域は、その他の部分に比べて熱膨張係数が小さい。したがって、熱膨張係数が相対的に大きい緯糸方向ＴＤに、半導体チップ積層体２００、３００が実装された全体領域の長さ方向を配置すると、半導体パッケージ１０の各領域における熱膨張係数のバランスが増加するため、半導体パッケージ１０で発生する反りの大きさが減少することができる。以下では、本発明の比較例と対比して一実施形態による半導体パッケージの効果について説明する。
図８Ａ～図１２を参照して、本発明の一実施形態と比較例における高温での半導体パッケージの反りについて比較する。
図８Ａ及び図８Ｂは、本発明の比較例と一実施形態による半導体パッケージの平面図であり、図９Ａ及び図９Ｂは本発明の比較例と一実施形態による半導体パッケージの反りの形態を示した図である。図１０Ａ及び図１０Ｂは、本発明の比較例と一実施形態による半導体パッケージの反りの方向を示した側断面図である。図１１は本発明の比較例と一実施形態による半導体パッケージの反りの程度を比較したグラフであり、図１２は本発明の比較例と一実施形態による半導体パッケージの反りの大きさを比較したグラフである。
本発明の比較例は、一実施形態におけるパッケージ基板１００の緯糸方向ＴＤと経糸方向ＭＤを互いに変えたパッケージ基板１００ＲＥＦを採用した点で差異がある。
したがって、図８Ｂのように、本発明の一実施形態による半導体パッケージは、半導体チップ積層体２００、３００が実装された領域が相対的に少ない方向、即ち、熱膨張係数が大きい方向ＣＴＥａにパッケージ基板１００の経糸方向ＭＤが配置され、緯糸方向ＴＤに熱膨張係数が相対的に小さい方向ＣＴＥｂが配置された。これに対し、図８Ａのように、本発明の比較例は、半導体チップ積層体２００、３００が実装された領域が相対的に少ない方向、即ち、熱膨張係数が相対的に大きい方向ＣＴＥａにパッケージ基板１００の緯糸方向ＴＤが配置された点で差異がある。
図９Ａを参照すると、本発明の比較例の半導体パッケージは、熱膨張係数が大きい方向ＣＴＥａにパッケージ基板１００ＲＥＦの緯糸方向ＴＤが配置されることにより、半導体パッケージにおいて熱膨張係数が大きい方向と、パッケージ基板において熱膨張係数が大きい部分が同一となる。したがって、図１０Ａのように、モールディング部６００を冷却する過程において、モールディング部６００が収縮する力Ｆ２よりパッケージ基板１００ＲＥＦが収縮する力Ｆ１が優勢であるため、全体的に半導体パッケージ１０ａの下部方向に反りＷＤ２が発生したことが分かる。これは、半導体チップ積層体２００に発生した反りＷＤ１の方向と反対方向になって、半導体パッケージの耐久性を弱める要因として作用する。図面符号ＣＬは、反りが発生していない半導体パッケージを示した基準線である。
一方、図９Ｂを参照すると、一実施形態の半導体パッケージは、熱膨張係数が大きい方向ＣＴＥａにパッケージ基板１００の経糸方向ＭＤが配置されることにより、半導体パッケージにおいて熱膨張係数が大きい方向と、パッケージ基板において熱膨張係数が大きい部分がずれる。したがって、図１０Ｂのように、パッケージ基板１００が収縮する力Ｆ１よりモールディング部６００が収縮する力Ｆ２が優勢であるため、全体的に半導体パッケージ１０の上部方向に反りＷＤ３が発生したことが分かる。これは、半導体チップ積層体２００の反りＷＤ１と同一の方向となるため、比較例に比べて半導体パッケージの耐久性を向上させることができる。
図１１は本発明の比較例ＲＥＦと一実施形態Ｇ１に加わる温度と、その際の反りの平均値μｍを製造工程の順に配列したものである。比較例ＲＥＦの場合、２４０℃から２６０℃に上昇する段階で反りが急激に発生することが分かり、室温（３０℃）に冷却されるまで反りの程度が持続的に維持されることが分かる。これに対し、同一の段階において実施形態Ｇ１の反りは緩和したことが分かる。下記表１は、図１１の本発明の一実施形態Ｇ１と比較例ＲＥＦの各温度による反りの平均値を調べたものであり、一実施形態Ｇ１の場合、比較例ＲＥＦに比べて反りが緩和したことが分かる。
Figure 0007193930000001
 図１２は高温状態で比較例ＲＥＦと一実施形態Ｇ１に加わる温度と、その際の反りの最大値を製造工程の順に配列したものである。高温状態の全領域にわたって、比較例ＲＥＦの反りの絶対値が一実施形態Ｇ１の絶対値に比べて大きいことが分かる。特に２６０℃からは、一実施形態Ｇ１と比較例ＲＥＦとの間に約２０μｍという反りの絶対値の差が維持されることが分かる。下記表２は、図１２の一実施形態Ｇ１と比較例ＲＥＦの各温度による反りの最大値を製造工程の全般にわたって調べたものであり、一実施形態Ｇ１の場合、比較例ＲＥＦに比べて反りの最大値が減少したことが分かる。
Figure 0007193930000002
 次に、本発明の一実施形態による回路基板及び半導体パッケージの製造工程について説明する。図１３及び図１４は本発明の一実施形態による回路基板を用いて、図１の半導体パッケージを製造する主要製造工程を概略的に示した平面図である。一実施形態の回路基板は、上述したパッケージ基板を製造するためのものであり、回路基板に半導体チップ積層体を実装し、その上にモールディング部を形成した後、個々の半導体チップに分割して半導体パッケージを製造するため、上述したパッケージ基板は回路基板を分割したものに該当する。したがって、説明の重複を避けるために、回路基板に関する説明のうちパッケージ基板に関する説明と重複する部分は省略する。
まず、図１３を参照すると、半導体パッケージのパッケージ基板を製造するための回路基板Ｐを設ける。回路基板Ｐは、少なくとも一つのプリプレグと回路層が積層された構造を有する。プリプレグは、ガラス繊維糸で製織されたガラス織物のような織物シート状の繊維層にエポキシ樹脂などを含浸した後、熱圧着して製造する。
具体的に、図１３に示されたように、回路基板Ｐは長さ方向ＰＬに長い板材の形状を有する。上述したパッケージ基板のように、回路基板Ｐは、少なくとも一つのプリプレグを含み、プリプレグは、回路基板Ｐの長さ方向ＰＬに配列された複数の第１繊維１１１と、これとほぼ垂直に交差する幅方向ＰＳに配列された複数の第２繊維１１２を製織した繊維層を含む。上記複数の第１繊維１１１は、それぞれ緯糸からなるか、又は緯糸を含むことができ、複数の第２繊維１１２は、それぞれ経糸からなるか、又は経糸を含むことができる。したがって、回路基板Ｐは、長さ方向ＰＬが緯糸方向ＴＤに配列されることができ、幅方向ＰＳは、経糸方向ＭＤに配列されることができる。
上述したパッケージ基板と同様に、複数の第１繊維１１１と複数の第２繊維１１２は、マトリックス状に配置された複数の交差領域ＩＡを有するように製織される。上記複数の第１繊維１１１は緯糸からなり、上記複数の第２繊維１１２は経糸からなるため、複数の第１繊維１１１の幅Ｗ１は、複数の第２繊維１１２の幅Ｗ２に比べて大きい。したがって、複数の交差領域ＩＡは、それぞれ長さ方向ＰＬの大きさが第２繊維１１２の幅Ｗ２に該当し、幅方向ＰＳの大きさが第１繊維１１１の幅Ｗ１に該当するため、長さ方向ＰＬの大きさが幅方向ＰＳの大きさより小さくなるように配置される。
また、上述したパッケージ基板のように、上記プリプレグの両面のうち少なくとも一面には回路層が配置される。
次に、図１４に示されたように、回路基板Ｐの個々の半導体チップ実装領域Ｐ２にそれぞれ半導体チップ積層体２００、３００を実装するとともに、半導体チップ積層体２００、３００を実装した領域を合わせた全体領域の長さ方向ＣＴＥｂが回路基板Ｐの緯糸方向ＴＤに配置されるように実装する。上述したように、半導体チップ積層体２００、３００を実装した領域は、その他の部分に比べて熱膨張係数が小さいため、半導体チップ積層体２００、３００を実装した領域を合わせた領域の長さ方向を緯糸方向ＴＤに配置すると、回路基板Ｐにおいて熱膨張係数が大きい緯糸方向ＴＤの増加幅を減少させることができる。
半導体パッケージの製造工程のうち、モールディングした後に硬化する工程や半田ボールを付着した後に冷却する工程、及び半導体チップを実装した後に冷却する工程と同様に、加熱した後に冷却する工程において、回路基板は高温の状態に露出して回路基板に熱膨張が発生する。熱膨張係数が大きい方向は、そうでない方向に比べて増加する幅が大きいため、熱膨張係数が大きい方向により多くの反りが発生する。一実施形態では、熱膨張係数が大きい緯糸方向ＴＤに、熱膨張係数が小さい半導体チップ実装体の実装領域をより多く配置することにより、熱膨張係数が大きい方向と熱膨張係数が小さい方向との差を減少させることができる。また、半導体パッケージに反りが発生しても、半導体パッケージが半導体チップと同様に上部方向に曲がる形状となるようにすることで、半導体チップ積層体に発生する反りの不均一を減少させることができる。
次に、半導体チップ積層体２００、３００が実装された面を覆うようにモールディング部を塗布し、個々の半導体チップ実装領域Ｐ２単位でダイシングすると、図１の半導体パッケージが製造される。
以上、本発明の実施形態について詳細に説明したが、本発明の技術的範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１０ 半導体パッケージ
１００ 基板
１１０ 第１プリプレグ
１１１、１２１ 第１繊維
１１１ａ フィラメント
１１２、１２２ 第２繊維
１１２ａ フィラメント
１１３、１２３ 樹脂層
１２０ 第２プリプレグ
１３０ 回路層
１４０ 絶縁層
２００ 第１半導体チップ積層体
３００ 第２半導体チップ積層体
４０１、４０２ ダイ接着フィルム
６００ モールディング部
７００ 外部接続端子
ＭＤ 経糸方向
ＴＤ 緯糸方向

Claims (11)

  1. 少なくとも一つの半導体チップと、
    前記少なくとも一つの半導体チップが実装される第１領域と前記第１領域以外の領域である第２領域を有する第１面と、前記第１面とは反対側の第２面と、を有するパッケージ基板と、
    前記パッケージ基板の第１面を覆って前記少なくとも一つの半導体チップを封止するモールディング部と、を含み、
    前記パッケージ基板は、
    第１方向に配列された複数の第１繊維と、前記第１方向とほぼ垂直に交差する第２方向に配列された複数の第２繊維で製織された繊維層を含む少なくとも一つのプリプレグと、
    前記少なくとも一つのプリプレグの両面のうち、少なくとも一面に配置された回路層と、
    を含み、前記複数の第１繊維は緯糸を含み、前記複数の第２繊維は経糸を含み、
    前記少なくとも一つのプリプレグの前記第１方向の熱膨張係数は、前記第２方向の熱膨張係数より大きく、
    前記少なくとも一つの半導体チップの熱膨張係数は、前記パッケージ基板の熱膨張係数より小さく、
    前記第１領域は、一方向に長い形状を有し、前記一方向は、前記第１方向に配置される、半導体パッケージ。
  2. 前記少なくとも一つの半導体チップは、前記第１方向に離隔した複数の半導体チップを含み、前記第１領域は、前記第１方向に離隔した複数の領域を含む、請求項１に記載の半導体パッケージ。
  3. 前記複数の領域の各々は、互いに実質的に同一の面積を有する、請求項２に記載の半導体パッケージ。
  4. 前記複数の領域は、前記第２方向に互いに並列配置される、請求項２又は３に記載の半導体パッケージ。
  5. 前記少なくとも一つのプリプレグは、前記複数の第１及び第２繊維の間に樹脂が塗布されて硬化した織物シートを含み、前記回路層は、前記織物シートと熱圧着される、請求項１乃至４のいずれか一項に記載の半導体パッケージ。
  6. 前記少なくとも一つのプリプレグは、複数のプリプレグを含み、
    前記複数のプリプレグは、互いに対応する領域が実質的に同一の熱膨張係数を有する、請求項１乃至５のいずれか一項に記載の半導体パッケージ。
  7. 前記少なくとも一つのプリプレグは、複数のプリプレグを含み、
    前記複数のプリプレグは、前記パッケージ基板の厚さ方向に積層される、請求項１乃至６のいずれか一項に記載の半導体パッケージ。
  8. 前記モールディング部は、エポキシモールディングコンパウンド（ＥＭＣ）を含む、請求項１乃至７のいずれか一項に記載の半導体パッケージ。
  9. 前記複数の第１繊維のそれぞれの幅は、前記複数の第２繊維のそれぞれの幅より大きく、
    前記複数の第１繊維のそれぞれ及び前記複数の第２繊維のそれぞれは、複数のフィラメントを含み、前記複数の第２繊維のそれぞれの前記複数のフィラメントの個数は、前記複数の第１繊維のそれぞれの個数より多いか又は少なく、
    前記複数の第１繊維は、第１距離だけ互いに離隔し、前記複数の第２繊維は、第２距離だけ互いに離隔し、前記第１距離は前記第２距離より小さい、請求項１乃至８のいずれか一項に記載の半導体パッケージ。
  10. 少なくとも一つの半導体チップと、
    前記少なくとも一つの半導体チップが実装される領域を有するパッケージ基板と、を含み、
    前記パッケージ基板は、緯糸を含む複数の第１繊維と、経糸を含む複数の第２繊維で製織された繊維層を含む少なくとも一つのプリプレグを含み、
    前記第１繊維の長さ方向の熱膨張係数は、前記第２繊維の長さ方向の熱膨張係数より大きく、
    前記少なくとも一つの半導体チップの熱膨張係数は、前記パッケージ基板の熱膨張係数より小さく、
    前記少なくとも一つの半導体チップが実装される領域は、一方向に長い形状を有し、前記一方向は、前記複数の第１繊維の長さ方向と同一の方向に配置される、半導体パッケージ。
  11. 前記少なくとも一つの半導体チップは、複数の半導体チップを含み、前記少なくとも一つの半導体チップが実装される前記領域は、複数の分割された領域を含み、前記複数の分割された領域は、前記複数の第２繊維の長さ方向に互いに並列配置される、請求項１０に記載の半導体パッケージ。
JP2018099048A 2017-08-14 2018-05-23 回路基板及びそれを用いた半導体パッケージ Active JP7193930B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0103228 2017-08-14
KR1020170103228A KR102419891B1 (ko) 2017-08-14 2017-08-14 회로 기판 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
JP2019036710A JP2019036710A (ja) 2019-03-07
JP7193930B2 true JP7193930B2 (ja) 2022-12-21

Family

ID=65084597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018099048A Active JP7193930B2 (ja) 2017-08-14 2018-05-23 回路基板及びそれを用いた半導体パッケージ

Country Status (6)

Country Link
US (2) US10616998B2 (ja)
JP (1) JP7193930B2 (ja)
KR (1) KR102419891B1 (ja)
CN (1) CN109390315B (ja)
DE (1) DE102018116265A1 (ja)
SG (1) SG10201805407XA (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113496898A (zh) * 2020-04-01 2021-10-12 澜起电子科技(昆山)有限公司 封装基板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208557A (ja) 1999-01-08 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
JP2001329449A (ja) 2000-05-16 2001-11-27 Unitika Glass Fiber Co Ltd プリント配線板用ガラスクロス
JP2005126862A (ja) 2003-10-24 2005-05-19 Nitto Boseki Co Ltd 一方向性畝織りガラスクロス
JP2007318032A (ja) 2006-05-29 2007-12-06 Kyocera Corp 配線基板及びそれを用いた半導体素子の実装構造体
JP5731189B2 (ja) 2010-12-22 2015-06-10 株式会社島精機製作所 立体形状布帛

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731189A (en) * 1980-08-04 1982-02-19 Tokyo Shibaura Electric Co Substrate for mounting electronic parts
JPH0397297A (ja) * 1989-09-11 1991-04-23 Toshiba Chem Corp 多層銅張積層板およびその製造方法
JP3674960B2 (ja) * 1994-03-28 2005-07-27 日東紡績株式会社 プリント配線基板用ガラス織布およびプリント配線基板
JP3116341B2 (ja) * 1995-04-26 2000-12-11 新神戸電機株式会社 積層板および積層板基材用ガラス織布、ならびに積層板の使用法
JP3324916B2 (ja) * 1995-10-16 2002-09-17 日東紡績株式会社 ガラスクロス、プリプレグ、積層板及び多層プリント配線板
EP1117281A4 (en) 1999-07-05 2006-12-13 Nippon Pillar Packing PRINTER CIRCUIT AND ITS PR -IMPR GN
JP2001207375A (ja) 1999-11-19 2001-08-03 Arisawa Mfg Co Ltd プリント配線基板用繊維織物の製造方法，プリント配線基板用繊維織物及びプリント配線基板用プリプレグ
JP2004026997A (ja) * 2002-06-25 2004-01-29 Noritake Co Ltd 無機織布強化樹脂基板、無機織布、およびその無機織布の開繊方法
JP5120267B2 (ja) 2007-02-08 2013-01-16 住友ベークライト株式会社 積層体、積層体を含む回路基板、半導体パッケージおよび積層体の製造方法
JP5302635B2 (ja) * 2008-11-13 2013-10-02 パナソニック株式会社 多層配線基板
CN101494949A (zh) * 2009-03-04 2009-07-29 腾辉电子（苏州）有限公司 高频覆铜箔基板,其半固化片及降低覆铜箔基板信号损失的方法
JP5497334B2 (ja) * 2009-05-19 2014-05-21 パナソニック株式会社 多層配線基板
US8385073B2 (en) * 2009-07-08 2013-02-26 Flextronics Ap, Llc Folded system-in-package with heat spreader
JP5027335B2 (ja) * 2009-08-26 2012-09-19 旭化成イーマテリアルズ株式会社 プリント配線板用ガラスクロス
WO2013021587A1 (ja) 2011-08-09 2013-02-14 住友ベークライト株式会社 プリプレグ、積層板、プリント配線基板、半導体パッケージおよび半導体装置
KR20130056474A (ko) * 2011-11-22 2013-05-30 삼성전자주식회사 회로 기판
CN202396087U (zh) 2011-12-08 2012-08-22 合正科技股份有限公司 印刷电路板的基板结构
JP2013229526A (ja) 2012-04-26 2013-11-07 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
CN105247972A (zh) * 2013-04-26 2016-01-13 株式会社电装 多层基板、使用多层基板的电子装置、多层基板的制造方法、基板以及使用基板的电子装置
KR20140131453A (ko) 2013-05-02 2014-11-13 실버레이 주식회사 인쇄회로기판
SG11201600586XA (en) * 2013-09-09 2016-02-26 Mitsubishi Gas Chemical Co Prepreg, metal foil-clad laminate, and printed wiring board
KR102149793B1 (ko) 2013-10-24 2020-08-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 휨 제어방법
CN103755989B (zh) * 2014-01-14 2017-01-11 广东生益科技股份有限公司 电路基板及其制备方法
JP2015207620A (ja) 2014-04-18 2015-11-19 株式会社デンソー 電子装置
KR102412612B1 (ko) 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208557A (ja) 1999-01-08 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
JP2001329449A (ja) 2000-05-16 2001-11-27 Unitika Glass Fiber Co Ltd プリント配線板用ガラスクロス
JP2005126862A (ja) 2003-10-24 2005-05-19 Nitto Boseki Co Ltd 一方向性畝織りガラスクロス
JP2007318032A (ja) 2006-05-29 2007-12-06 Kyocera Corp 配線基板及びそれを用いた半導体素子の実装構造体
JP5731189B2 (ja) 2010-12-22 2015-06-10 株式会社島精機製作所 立体形状布帛

Also Published As

Publication number Publication date
CN109390315A (zh) 2019-02-26
JP2019036710A (ja) 2019-03-07
US20200236778A1 (en) 2020-07-23
SG10201805407XA (en) 2019-03-28
US20190053371A1 (en) 2019-02-14
CN109390315B (zh) 2024-03-08
KR20190018590A (ko) 2019-02-25
KR102419891B1 (ko) 2022-07-13
DE102018116265A1 (de) 2019-02-14
US10616998B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
JP4661787B2 (ja) 配線基板とその製造方法
US20070152350A1 (en) Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package
US7635912B2 (en) Semiconductor device
US6857470B2 (en) Stacked chip package with heat transfer wires
JP2010010301A (ja) 半導体装置及びその製造方法
CN101179066B (zh) 芯片嵌埋式封装结构
KR102520917B1 (ko) 반도체 패키지 및 그 제조 방법
JP7193930B2 (ja) 回路基板及びそれを用いた半導体パッケージ
US7986035B2 (en) Multilayer wiring substrate, semiconductor package, and method of manufacturing semiconductor package
JP2006245076A (ja) 半導体装置
KR101877307B1 (ko) 반도체 패키지 기판 및 이를 이용한 반도체 패키지 제조 방법
US20130255878A1 (en) Printed circuit board manufacturing method
CN111696930A (zh) 内埋元件封装结构、内埋式面封装基板及其制造方法
US10314166B2 (en) Printed wiring board
JP2010182873A (ja) 半導体デバイス
KR20100132814A (ko) 패키지 기판
TWI789810B (zh) 半導體裝置及基板
KR20070083021A (ko) 휨 방지용 인쇄회로기판
KR20150047348A (ko) 인쇄회로기판 및 인쇄회로기판의 휨 제어방법
KR20100081863A (ko) 반도체 패키지용 기판
KR20080092996A (ko) 휨방지 구조를 갖는 반도체 기판
KR101771801B1 (ko) 인쇄회로기판 및 그 제조방법
KR20120129096A (ko) 물성 제어를 통한 기판의 휨 제어방법 및 이를 적용한 기판
JP2023122330A (ja) 半導体装置およびその製造方法
JP2023121355A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221209

R150 Certificate of patent or registration of utility model

Ref document number: 7193930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150