JP7192922B2 - 固体撮像装置、及び電子機器 - Google Patents

固体撮像装置、及び電子機器 Download PDF

Info

Publication number
JP7192922B2
JP7192922B2 JP2021112200A JP2021112200A JP7192922B2 JP 7192922 B2 JP7192922 B2 JP 7192922B2 JP 2021112200 A JP2021112200 A JP 2021112200A JP 2021112200 A JP2021112200 A JP 2021112200A JP 7192922 B2 JP7192922 B2 JP 7192922B2
Authority
JP
Japan
Prior art keywords
pixel
sensitivity
low
photodiode
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021112200A
Other languages
English (en)
Other versions
JP2021170657A (ja
Inventor
英男 城戸
正裕 多田
隆寛 豊島
八州志 舘下
晃 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JP2021170657A publication Critical patent/JP2021170657A/ja
Application granted granted Critical
Publication of JP7192922B2 publication Critical patent/JP7192922B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本技術は、固体撮像装置、及び電子機器に関し、特に、高感度画素と低感度画素を有する画素においてダイナミックレンジをより拡大することができるようにした固体撮像装置、及び電子機器に関する。
CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等の固体撮像装置は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置などの電子機器に用いられる。
CMOSイメージセンサでは、低照度時にも撮像信号を取得することができるように、感度は高いほうが望ましい。また、ダイナミックレンジが大きくなるため、フォトダイオードは飽和しにくい方が望ましい。しかしながら、感度が高いことと、フォトダイオードが飽和しにくいことは、トレードオフの関係にあり、感度を維持しつつ、ダイナミックレンジを拡大することは難しい。
そこで、高感度画素と低感度画素との両方を備え、高感度画素により高感度を維持しつつ、低感度画素によりダイナミックレンジを拡大するCMOSイメージセンサが提案されている（例えば、特許文献１参照）。
WO 2015/012098 A1
ところで、高感度画素と低感度画素との感度差を利用して、ダイナミックレンジを拡大する場合には、ダイナミックレンジをより拡大することが求められるが、現状では、そのような技術方式は確立されていない。そのため、高感度画素と低感度画素を有する画素において、ダイナミックレンジをより拡大するための技術が求められていた。
本技術はこのような状況に鑑みてなされたものであり、高感度画素と低感度画素を有する画素においてダイナミックレンジをより拡大することができるようにするものである。
本技術の一側面の固体撮像装置は、複数の画素が２次元状に配置されている画素アレイ部を備え、前記画素は、第１の光電変換部を有する第１の画素と、前記第１の光電変換部よりも感度が低い第２の光電変換部を有する第２の画素とからなり、前記第１の光電変換部と前記第２の光電変換部のうち、前記第１の光電変換部の光入射側には、微細な凹凸構造が形成され、前記第２の光電変換部の光入射側には、微細な凹凸構造が形成されておらず、前記第１の光電変換部に光を入射する第１のレンズは、その外形サイズが、前記第２の光電変換部に光を入射する第２のレンズの外形サイズよりも大きいサイズとなり、前記第１のレンズの外形サイズは、前記第１の光電変換部の平面方向のサイズに対応し、前記第２のレンズの外形サイズは、前記第２の光電変換部の平面方向のサイズに対応しており、前記第１の光電変換部は、その平面方向のサイズが、前記第２の光電変換部の平面方向のサイズよりも大きいサイズとなり、かつ、その深さ方向のサイズが、前記第２の光電変換部の深さ方向のサイズと同一のサイズとなり、前記第１の光電変換部と前記第２の光電変換部との間には、その深さ方向に、前記第１の光電変換部と前記第２の光電変換部とを分離するための素子間分離部が形成され、前記素子間分離部は、前記第１の画素と前記第２の画素のうち、前記第２の画素の内側に形成され、前記第１の画素の内側には形成されていない固体撮像装置である。
本技術の一側面の電子機器は、複数の画素が２次元状に配置されている画素アレイ部を有し、前記画素は、第１の光電変換部を有する第１の画素と、前記第１の光電変換部よりも感度が低い第２の光電変換部を有する第２の画素とからなり、前記第１の光電変換部と前記第２の光電変換部のうち、前記第１の光電変換部の光入射側には、微細な凹凸構造が形成され、前記第２の光電変換部の光入射側には、微細な凹凸構造が形成されておらず、前記第１の光電変換部に光を入射する第１のレンズは、その外形サイズが、前記第２の光電変換部に光を入射する第２のレンズの外形サイズよりも大きいサイズとなり、前記第１のレンズの外形サイズは、前記第１の光電変換部の平面方向のサイズに対応し、前記第２のレンズの外形サイズは、前記第２の光電変換部の平面方向のサイズに対応しており、前記第１の光電変換部は、その平面方向のサイズが、前記第２の光電変換部の平面方向のサイズよりも大きいサイズとなり、かつ、その深さ方向のサイズが、前記第２の光電変換部の深さ方向のサイズと同一のサイズとなり、前記第１の光電変換部と前記第２の光電変換部との間には、その深さ方向に、前記第１の光電変換部と前記第２の光電変換部とを分離するための素子間分離部が形成され、前記素子間分離部は、前記第１の画素と前記第２の画素のうち、前記第２の画素の内側に形成され、前記第１の画素の内側には形成されていない固体撮像装置を備える電子機器である。
本技術の一側面によれば、高感度画素と低感度画素を有する画素においてダイナミックレンジをより拡大することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像装置の一実施の形態を示す図である。 画素の回路構成例を示す図である。 第１の実施の形態の画素の構造を示す平面図である。 第１の実施の形態の画素の構成を示す断面図である。 高感度画素と低感度画素を有する画素のダイナミックレンジの拡大方法を示す図である。 第２の実施の形態の画素１００Ａの構造を示す平面図である。 第２の実施の形態の画素１００Ａの構造を示す断面図である。 第２の実施の形態の画素１００Ｂの構造を示す平面図である。 第２の実施の形態の画素１００Ｂの構造を示す断面図である。 第２の実施の形態の画素１００Ｃの構造を示す平面図である。 第２の実施の形態の画素１００Ｃの構造を示す断面図である。 第２の実施の形態の画素１００Ｄの構造を示す平面図である。 第２の実施の形態の画素１００Ｄの構造を示す断面図である。 第３の実施の形態の画素２００Ａの構造を示す平面図である。 第３の実施の形態の画素２００Ａの構造を示す断面図である。 第３の実施の形態の画素２００Ｂの構造を示す平面図である。 第３の実施の形態の画素２００Ｂの構造を示す断面図である。 第３の実施の形態の画素２００Ｃの構造を示す平面図である。 第３の実施の形態の画素２００Ｃの構造を示す断面図である。 第３の実施の形態の画素２００Ｄの構造を示す平面図である。 第３の実施の形態の画素２００Ｄの構造を示す断面図である。 第３の実施の形態の画素２００Ｅの構造を示す断面図である。 第３の実施の形態の画素２００Ｆの構造を示す断面図である。 第４の実施の形態の画素３００Ａの構造を示す平面図である。 第４の実施の形態の画素３００Ａの構造を示す断面図である。 画素内容量３２３Ａの構造を示す断面図である。 第４の実施の形態の画素３００Ｂの構造を示す断面図である。 第４の実施の形態の画素３００Ｃの構造を示す断面図である。 第４の実施の形態の画素３００Ｄの構造を示す断面図である。 第４の実施の形態の画素３００Ｅの構造を示す断面図である。 画素内容量３２３Ｂの構造を示す断面図である。 第５の実施の形態の画素４００Ａの構造を示す断面図である。 高感度画素と低感度画素を有する画素のダイナミックレンジの拡大方法を示す図である。 第５の実施の形態の画素４００Ｂの構造を示す断面図である。 第５の実施の形態の画素４００Ｃの構造を示す断面図である。 第５の実施の形態の画素４００Ｄの構造を示す断面図である。 第１の実施の形態の画素の構造を示す図である。 第６の実施の形態の画素５００Ａの構造を示す図である。 第６の実施の形態の画素５００Ａの構造を示す断面図である。 第６の実施の形態の画素５００Ａの構造を示す断面図である。 第６の実施の形態の画素５００Ｂの構造を示す断面図である。 第６の実施の形態の画素５００Ｃの構造を示す断面図である。 第６の実施の形態の画素５００Ｄの構造を示す平面図である。 第６の実施の形態の画素５００Ｄの構造を示す断面図である。 第６の実施の形態の画素５００Ｄの構造を示す断面図である。 １つの配線層をTGL，RSTの制御線として用いた構造を示す平面図である。 １つの配線層をTGS，SELの制御線として用いた構造を示す平面図である。 １つの配線層をFD配線に用いた構造を示す平面図である。 １つの配線層を電源線と垂直信号線として用いた構造を示す平面図である。 第６の実施の形態の画素５００Ｄの回路構成例を示す図である。 固体撮像装置を有する電子機器の構成例を示す図である。 固体撮像装置の使用例を示す図である。
以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
１．システム構成
２．第１の実施の形態：画素内にオーバーフローパスを備えた構造
３．第２の実施の形態：低感度PDの深さ方向のサイズを限定した構造
４．第３の実施の形態：低感度PDの入射光側と配線側の平面方向のサイズが異なる構造
５．第４の実施の形態：低感度PDと画素内容量等を積層した構造
６．第５の実施の形態：高感度PDにモスアイ構造を用いた構造
７．第６の実施の形態：高感度PDの周囲を低感度PDで取り囲んだ構造
８．変形例
９．電子機器の構成
１０．固体撮像装置の使用例
＜１．システム構成＞
（固体撮像装置の構成例）
図１は、本技術を適用した固体撮像装置の一実施の形態を示す図である。
図１のCMOSイメージセンサ１０は、CMOS(Complementary Metal Oxide Semiconductor)を用いた固体撮像装置である。CMOSイメージセンサ１０は、光学レンズ系（不図示）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
図１において、CMOSイメージセンサ１０は、画素アレイ部１１、垂直駆動回路１２、カラム信号処理回路１３、水平駆動回路１４、出力回路１５、制御回路１６、及び入出力端子１７を含んで構成される。
画素アレイ部１１には、複数の画素１００が２次元状に配列される。画素１００は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して構成される。
垂直駆動回路１２は、例えばシフトレジスタによって構成され、所定の画素駆動線２１を選択して、選択された画素駆動線２１に画素１００を駆動するためのパルスを供給し、行単位で画素１００を駆動する。すなわち、垂直駆動回路１２は、画素アレイ部１１の各画素１００を行単位で順次垂直方向に選択走査し、各画素１００のフォトダイオードにおいて受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線２２を通してカラム信号処理回路１３に供給する。
カラム信号処理回路１３は、画素１００の列ごとに配置されており、１行分の画素１００から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路１３は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling)及びA/D(Analog/Digital)変換等の信号処理を行う。
水平駆動回路１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１３の各々を順番に選択し、カラム信号処理回路１３の各々から画素信号を水平信号線２３に出力させる。
出力回路１５は、カラム信号処理回路１３の各々から水平信号線２３を通して順次に供給される信号に対し、信号処理を行って出力する。なお、出力回路１５は、例えば、バッファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。
制御回路１６は、CMOSイメージセンサ１０の各部の動作を制御する。例えば、制御回路１６は、入力クロック信号と、動作モードなどを指令するデータを受け取り、また、CMOSイメージセンサ１０の内部情報などのデータを出力する。すなわち、制御回路１６は、垂直同期信号、水平同期信号、及び、マスタクロック信号に基づいて、垂直駆動回路１２、カラム信号処理回路１３、及び、水平駆動回路１４などの動作の基準となるクロック信号や制御信号を生成する。制御回路１６は、生成したクロック信号や制御信号を、垂直駆動回路１２、カラム信号処理回路１３、及び、水平駆動回路１４などに出力する。
入出力端子１７は、外部と信号のやりとりを行う。
以上のように構成される、図１のCMOSイメージセンサ１０は、CDS処理とA/D変換処理を行うカラム信号処理回路１３が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサとされる。また、図１のCMOSイメージセンサ１０は、裏面照射型のCMOSイメージセンサとすることができる。
（画素の回路構成）
図２は、図１の画素１００の回路構成例を示す図である。
画素１００は、高感度フォトダイオード１２１－１、低感度フォトダイオード１２１－２、第１転送トランジスタ１２２－１、第２転送トランジスタ１２２－２、第３転送トランジスタ１２２－３、第４転送トランジスタ１２２－４、電荷蓄積部１２３、ＦＤ(Floating Diffusion)部１２６、リセットトランジスタ１２７、増幅トランジスタ１２８、及び選択トランジスタ１２９を含んで構成される。
また、画素１００に対し、画素駆動線２１（図１）として、複数の駆動線が、例えば画素行ごとに配線される。そして、垂直駆動回路１２（図１）からの複数の駆動線を介して、各種の駆動信号TGL，TGS，FCG，FDG，RST，SELが供給される。これらの駆動信号は、画素１００の各トランジスタがNMOSトランジスタであるため、高レベル（例えば、電源VDD）の状態がアクティブ状態となり、低レベルの状態（例えば、負電位）が非アクティブ状態となるパルス信号である。
高感度フォトダイオード１２１－１は、例えば、PN接合のフォトダイオード（PD）からなる光電変換部である。高感度フォトダイオード１２１－１は、受光した光量に応じた電荷を生成して蓄積する。
低感度フォトダイオード１２１－２は、例えば、PN接合のフォトダイオード（PD）からなる光電変換部である。低感度フォトダイオード１２１－２は、受光した光量に応じた電荷を生成して蓄積する。
ここで、高感度フォトダイオード１２１－１と低感度フォトダイオード１２１－２とを比較すると、高感度フォトダイオード１２１－１の方が、低感度フォトダイオード１２１－２よりも、単位時間で、単位照度当たりに発生させる電荷（信号電荷）の総量が多くなる。したがって、高感度フォトダイオード１２１－１の方が、感度が高く、低感度フォトダイオード１２１－２の方が、感度が低い。
第１転送トランジスタ１２２－１は、高感度フォトダイオード１２１－１とＦＤ部１２６との間に接続される。第１転送トランジスタ１２２－１のゲート電極には、駆動信号TGLが印加される。この駆動信号TGLがアクティブ状態になると、第１転送トランジスタ１２２－１の転送ゲートが導通状態となり、高感度フォトダイオード１２１－１に蓄積されている電荷が、第１転送トランジスタ１２２－１を介してＦＤ部１２６に転送される。
第２転送トランジスタ１２２－２は、ＦＤ部１２４とＦＤ部１２５との間に接続される。第２転送トランジスタ１２２－２のゲート電極には、駆動信号FCGが印加される。この駆動信号FCGがアクティブ状態になると、第２転送トランジスタ１２２－２の転送ゲートが導通状態となり、ＦＤ部１２４とＦＤ部１２５のポテンシャルが結合する。
第３転送トランジスタ１２２－３は、低感度フォトダイオード１２１－２とＦＤ部１２４との間に接続される。第３転送トランジスタ１２２－３のゲート電極には、駆動信号TGSが印加される。この駆動信号TGSがアクティブ状態になると、第３転送トランジスタ１２２－３の転送ゲートが導通状態となり、低感度フォトダイオード１２１－２に蓄積されている電荷が、第３転送トランジスタ１２２－３を介して、電荷蓄積部１２３、あるいはＦＤ部１２４とＦＤ部１２５のポテンシャルが結合した領域に転送される。
なお、第３転送トランジスタ１２２－３のチャネル領域には、オーバーフローパスが設けられている。そのため、駆動信号TGSが非アクティブ状態であっても、低感度フォトダイオード１２１－２における光電変換動作の結果発生した電荷の量が、低感度フォトダイオード１２１－２の飽和電荷量（Qs）を超えると、電荷は、第３転送トランジスタ１２２－３に備わるオーバーフローパスを介して電荷蓄積部１２３へとオーバーフローする。
第４転送トランジスタ１２２－４は、第２転送トランジスタ１２２－２と第４転送トランジスタ１２２－４とリセットトランジスタ１２７の間のＦＤ部１２５と、ＦＤ部１２６との間に接続されている。第４転送トランジスタ１２２－４のゲート電極には、駆動信号FDGが印加される。駆動信号FDGがアクティブ状態になると、第４転送トランジスタ１２２－４の転送ゲートが導通状態となり、第２転送トランジスタ１２２－２、リセットトランジスタ１２７、及び第４転送トランジスタ１２２－４の間のＦＤ部１２５と、ＦＤ部１２６とのポテンシャルが結合する。
電荷蓄積部１２３は、キャパシタからなり、第２転送トランジスタ１２２－２と第３転送トランジスタ１２２－３との間のＦＤ部１２４に接続される。電荷蓄積部１２３の対向電極は、電源VDDを供給する電源VDDの間に接続される。電荷蓄積部１２３は、低感度フォトダイオード１２１－２から転送若しくはオーバーフローされる電荷を蓄積する。なお、電荷蓄積部１２３は、後述する画素内容量（FC：Floating Capacitor）（例えば、図１０の画素内容量１２３）に相当するものである。
ＦＤ部１２６は、FD(Floating Diffusion)であり、電荷を電圧信号に電荷電圧変換して出力する。なお、ＦＤ部１２６は、後述する平面図（例えば、図６のＡの平面図等）の「FD1」に相当するものである。また、ＦＤ部１２５は、後述する平面図の「FD2」に相当し、ＦＤ部１２４は、後述する平面図の「FD3」に相当している。
リセットトランジスタ１２７は、電源VDDとＦＤ部１２５との間に接続される。リセットトランジスタ１２７のゲート電極には、駆動信号RSTと駆動信号FDGが印加される。この駆動信号RSTがアクティブ状態になると、リセットトランジスタ１２７のリセットゲートが導通状態となり、ＦＤ部１２６の電位が、電源VDDのレベルにリセットされる。
増幅トランジスタ１２８は、そのゲート電極がＦＤ部１２６に接続され、ドレイン電極が電源VDDに接続されており、ＦＤ部１２６に保持されている電圧信号を読み出す読み出し回路、いわゆるソースフォロア回路の入力部となる。すなわち、増幅トランジスタ１２８は、そのソース電極が選択トランジスタ１２９を介して垂直信号線２２（図１）に接続されることにより、当該垂直信号線２２の一端に接続される定電流源１３０とソースフォロア回路を構成する。
選択トランジスタ１２９は、増幅トランジスタ１２８のソース電極と垂直信号線２２との間に接続される。選択トランジスタ１２９のゲート電極には、駆動信号SELが印加される。この駆動信号SELがアクティブ状態になると、選択トランジスタ１２９が導通状態になり、画素１００が選択状態となる。これにより、増幅トランジスタ１２８から出力される画素信号が、選択トランジスタ１２９を介して、垂直信号線２２（図１）に出力される。
画素１００は、以上のように構成される。
なお、以下の説明においては、図２の画素１００に備わる、高感度フォトダイオード１２１－１と、その高感度フォトダイオード１２１－１に光を入射させるためのオンチップレンズと、高感度フォトダイオード１２１－１で発生した電荷を転送する転送トランジスタとからなる高感度撮像部を、「高感度画素（高感度画素部）」とも称する。また、図２の画素１００に備わる、低感度フォトダイオード１２１－２と、その低感度フォトダイオード１２１－２に光を入射させるためのオンチップレンズと、低感度フォトダイオード１２１－２で発生した電荷を転送する転送トランジスタとからなる低感度撮像部を、「低感度画素（低感度画素部）」とも称する。
また、図２の画素１００においては、電荷蓄積部１２３を設けることで、低感度フォトダイオード１２１－２でオーバーフローした電荷を蓄積できるようにしているが、電荷蓄積部１２３を設けない構成を採用することもできる。そのため、後述する実施の形態では、低感度フォトダイオード１２１－２に対し、電荷蓄積部１２３を設けた場合の構造と、電荷蓄積部１２３を設けない場合の構造の両方の構造が存在している。
ところで、CMOSイメージセンサ１０は、高感度フォトダイオード１２１－１を有する高感度画素と、低感度フォトダイオード１２１－２を有する低感度画素の異感度を利用してダイナミックレンジを拡大することができるが、その構成としては、複数の構成を採用することができる。そこで、以下、CMOSイメージセンサ１０の画素アレイ部１１に２次元状に配置される複数の画素１００の構成に応じた第１の実施の形態乃至第６の実施の形態について説明する。
なお、以下の説明では、説明の都合上、第１の実施の形態の画素を、画素９００と記述し、他の実施の形態の画素と区別する。同様に、第２の実施の形態乃至第６の実施の形態の画素を、画素１００、画素２００、画素３００、画素４００、画素５００とそれぞれ記述するが、これらの画素も、CMOSイメージセンサ１０（図１）の画素アレイ部１１に２次元状に配置されることに変わりはない。
＜２．第１の実施の形態：画素内にオーバーフローパスを備えた構造＞
まず、図３乃至図５を参照して、第１の実施の形態について説明する。なお、第１の実施の形態では、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素１００として、画素９００を備える。
（画素の構造）
図３は、第１の実施の形態の画素９００の構造を示す平面図である。なお、図３は、裏面照射型のCMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素９００の１つを配線側から見た場合の平面図を表している。なお、図３に記載の画素９００は、図２に記載した画素１００と同様の構成を備えている。
図３において、画素９００は、高感度フォトダイオード９２１－１と、低感度フォトダイオード９２１－２を有する。また、画素９００において、第１転送トランジスタ９２２－１乃至選択トランジスタ９２９は、図２の画素１００の第１転送トランジスタ１２２－１乃至選択トランジスタ１２９に対応している。さらに、画素９００において、画素内容量（FC：Floating Capacitor）９２３は、図２の画素１００の電荷蓄積部１２３に対応している。画素内容量９２３は、その一例として、MOSキャパシタを用いることができる。
また、図３の画素９００上の点線ＸＸ'の断面を図示すると、図４の断面図に示すような構造となる。図４において、半導体基板９１２内には、高感度フォトダイオード（PD）９２１－１と、低感度フォトダイオード（PD）９２１－２が形成されている。
高感度フォトダイオード９２１－１は、オンチップレンズ９１１－１を介して入射される光の光量に応じた電荷を生成して蓄積する。高感度フォトダイオード９２１－１に蓄積された電荷は、画素回路により読み出される。すなわち、オンチップレンズ９１１－１、高感度フォトダイオード９２１－１、及び画素回路により、高感度画素９０１－１が構成される。
低感度フォトダイオード９２１－２は、オンチップレンズ９１１－２を介して入射される光の光量に応じた電荷を生成して蓄積する。低感度フォトダイオード９２１－２に蓄積された電荷は、画素回路により読み出される。すなわち、オンチップレンズ９１１－２、低感度フォトダイオード９２１－２、及び画素回路により、低感度画素９０１－２が構成される。
ここで、高感度画素９０１－１と低感度画素９０１－２とを比較すれば、高感度フォトダイオード９２１－１と低感度フォトダイオード９２１－２の半導体基板９１２のシリコン（Si）の深さ方向（以下、単に深さ方向という）のサイズは、同等のサイズとなるが、平面方向のサイズ（受光面の面積）が、異なるサイズとなる。
具体的には、低感度フォトダイオード９２１－２の平面方向のサイズ（受光面の面積）が、高感度フォトダイオード９２１－１の平面方向のサイズ（受光面の面積）よりも小さくなっている。ここで、フォトダイオードにおいて、光電変換の結果発生する電荷の量は、概ねフォトダイオードの深さ方向のサイズ（厚さ）に比例している。また、フォトダイオードにおいて光電変換の結果発生する電荷の量は、概ねフォトダイオードの受光面の面積に比例している。
図４において、高感度フォトダイオード９２１－１と低感度フォトダイオード９２１－２は、フォトダイオードの深さ方向のサイズ（厚さ）が同等である。このため、単位時間かつ単位照度の下で、フォトダイオードの単位面積当たりに発生する電荷（信号電荷）の量は、高感度フォトダイオード９２１－１と低感度フォトダイオード９２１－２とで同等である。
一方で、フォトダイオードの平面方向のサイズ（受光面の面積）は、低感度フォトダイオード９２１－２のほうが、高感度フォトダイオード９２１－１よりも小さい。このため、単位時間かつ単位照度の下で、フォトダイオード内で発生する電荷（信号電荷）の総量は、低感度フォトダイオード９２１－２のほうが、高感度フォトダイオード９２１－１よりも少なくなる。より具体的には、フォトダイオードの受光面の面積に概ね比例して少なくなる。したがって、高感度フォトダイオード９２１－１と低感度フォトダイオード９２１－２は、感度が異なり、低感度フォトダイオード９２１－２のほうが、高感度フォトダイオード９２１－１よりも感度が低くなる。
また、フォトダイオードの飽和電荷量（Qs）は、概ねフォトダイオードの平面方向のサイズ（受光面の面積）に比例している。フォトダイオードにおいて光電変換の結果発生する電荷の量と、フォトダイオードの飽和電荷量（Qs）の双方が、概ねフォトダイオードの受光面の面積に比例するため、高感度フォトダイオード９２１－１と低感度フォトダイオード９２１－２の双方に、同じ照度の光を照射しながら、その照度を大きくしていくと、高感度フォトダイオード９２１－１と低感度フォトダイオード９２１－２とは、同じ照度で飽和する。すなわち、同じ照度において、それぞれのフォトダイオードで発生した電荷の量が、それぞれのフォトダイオードの飽和電荷量（Qs）に達したことになる。
そして、さらに照度を大きくしていくと、低感度フォトダイオード９２１－２は、光電変換の結果発生した電荷の量が、低感度フォトダイオード９２１－２の飽和電荷量（Qs）を超えても、照度に応じて発生した電荷を画素内容量９２３にオーバーフローさせて蓄積し、これを信号電荷として出力することができる。一方で、高感度フォトダイオード９２１－１は、光電変換の結果発生した電荷の量が、高感度フォトダイオード９２１－１の飽和電荷量（Qs）を超えると、発生した電荷は、高感度フォトダイオード９２１－１の周囲のＰ型の不純物領域であるＰウェル層へとオーバーフローすることになる。このように、Ｐウェル層にオーバーフローした電荷は、図２に示した画素１００と同じ構造となる画素９００に備わるNMOSトランジスタのドレイン領域に吸収されてしまい、信号電荷としては利用されなくなる。
このような特性を、図５に示している。図５においては、画素内容量９２３と低感度フォトダイオード９２１－２を備える低感度画素部（低感度画素９０１－２）と、高感度フォトダイオード９２１－１を備える高感度画素部（高感度画素９０１－１）における入出力特性を表している。図５において、横軸は、各フォトダイオードへ照射した光の照度を表し、縦軸は、各フォトダイオードから出力される電荷の量を表している。また、図中の点線は、高感度画素部（高感度画素９０１－１）の入出力特性を表し、図中の一点鎖線は、低感度画素部（低感度画素９０１－２）の入出力特性を表している。
図５において、高感度画素部は、低感度画素部よりも低い照度において、光電変換の結果発生した電荷が飽和電荷量（Qs）に達し、出力が飽和する。一方で、低感度画素部は、高感度画素部の出力が飽和している照度においても、照度に応じた信号電荷を出力する。すなわち、図５に示した入出力特性において、低感度画素部は、高感度画素部よりも入力レンジ（照度に応じた出力を得ることができる照度範囲）が広く、これに応じて出力レンジ（出力される電荷量の範囲）が広くなる。換言すれば、低感度画素部は、高感度画素部よりもダイナミックレンジが広いと言える。
ここで、上述した図１に示したように、画素９００を備えるCMOSイメージセンサ１０は、低感度画素部の出力に対してゲインを掛けるアンプを備えている。その一例としては、例えば、図１に示したカラム信号処理回路１３がこのアンプを備えている。以下、このアンプの動作を、図５を参照しながら説明する。
先に述べたように、高感度画素部は、出力が飽和していない照度領域においては、低感度画素よりも感度が高い。このため、図５（の「感度比率」の点線内）において、高感度画素部の出力（点線）が飽和していない照度領域においては、その傾きが、低感度画素部の出力（一点鎖線）の傾きよりも大きくなっている。すなわち、この照度領域においては、低感度画素部の出力よりも、高感度画素部の出力のほうが、信号が大きく、当然ながら、S/N比（Signal Noise比、以下、S/Nという）も高くなる。
また、図５（の「感度比率」の点線外）において、高感度画素部の出力が飽和した領域においては、低感度画素部から照度に応じた出力が得られるが、その傾きは、高感度画素部が飽和する前の出力の傾きよりも小さくなる。そこで、画素９００を備えるCMOSイメージセンサ１０（図１）では、低感度画素部から得た出力に対し、先に述べたアンプ（例えば、図１のカラム信号処理回路１３が備えるアンプ）を用いてゲインを掛けるようにする。
より具体的には、図５において、飽和前の高感度画素部の出力の傾きと、飽和前の低感度画素部の出力に対してゲインを掛けた、いわゆるゲインアップ後の出力の傾きが同じになるように、低感度画素部の出力に対してゲインを掛けるようにする。図５における実線が、このゲインアップ後（図中の矢印Ａ１，Ａ２）における低感度画素部の出力を表している。
これにより、高感度画素部が照度に応じた電荷を出力している照度範囲から、低感度画素部が照度に応じた電荷を出力している照度範囲に渡って、入力（フォトダイオードへ照射した光の照度）に対して線形な出力（フォトダイオードから出力される電荷の量）を得ることができる。
また、先に述べたように、図５に点線で示す高感度画素部の飽和前の出力は、図５に一点鎖線で示す低感度画素部の飽和前の出力よりも、S/N比が高くなる。換言すれば、低感度画素部の出力は、高感度画素部の出力よりも、S/N比が低くなる。
このため、画素９００を備えるCMOSイメージセンサ１０（図１）は、図５における高感度画素部が照度に応じた電荷を出力している照度範囲では、高感度画素部の出力に基づいたデータを、撮像結果の画素データとして出力し、これを超える照度範囲では、ゲインアップ後の低感度画素部の出力に基づいたデータを、撮像結果の画素データとして出力することができる。
これにより、画素９００を備えるCMOSイメージセンサ１０（図１）では、従来技術よりも高照度の方向にダイナミックレンジが広く、かつ、低照度の領域において、S/Nが良好な特性を得ることができる。
なお、第１の実施の形態の変形例として、画素９００を備えるCMOSイメージセンサ１０（図１）は、低感度画素部に対し、ゲインを掛けるアンプを設けずに、ゲインを掛けない低感度画素部の出力に基づいたデータを、撮像結果の画素データとして出力するようにしてもよい。この場合には、CMOSイメージセンサ１０の出力を受け取る機器側において、低感度画素部の出力に基づいたデータに対し、ゲインを掛けるようにすることが望ましい。
＜３．第２の実施の形態：低感度PDの深さ方向のサイズを限定した構造＞
次に、図６乃至図１３を参照して、第２の実施の形態について説明する。
ところで、第１の実施の形態では、低感度画素の低感度フォトダイオードの平面方向のサイズが、高感度画素の高感度フォトダイオードの平面方向のサイズよりも小さくなるように形成していたが、第２の実施の形態では、低感度画素の低感度フォトダイオードの深さ方向のサイズを限定して、光電変換の結果発生する電荷の量を少なくする。その結果、低感度画素の低感度フォトダイオードの平面方向のサイズを、高感度フォトダイオードの平面方向のサイズと同等又はそれ以上にすることが可能となる。
なお、第２の実施の形態では、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素１００として、画素１００Ａ乃至画素１００Ｄを説明するが、画素１００Ａ及び画素１００Ｂは、画素内容量１２３を有していない構造となる一方で、画素１００Ｃ及び画素１００Ｄは、画素内容量１２３を有する構造となる。したがって、画素１００Ｃ及び画素１００Ｄの画素回路は、図２に示した画素回路の構成に対応しているが、画素１００Ａ及び画素１００Ｂの画素回路は、図２に示した画素回路において画素内容量１２３を設けていない場合の構成に対応している。
（１－Ａ）基本構造：低感度PDの深さ方向のサイズを限定した構造
まず、図６の平面図と、図７の断面図を参照して、低感度フォトダイオード（PD）の深さ方向のサイズを限定した構造からなる画素１００Ａについて説明する。
図６は、画素１００Ａの構造を示す平面図である。なお、図６において、図６のＡは、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素１００Ａの１つを配線側から見た場合の平面図を表す一方で、図６のＢは、その画素１００Ａを光入射側から見た場合の平面図を表している。
また、図６のＡの画素１００Ａ上の点線ＸＸ'の断面を図示すると、図７の断面図に示すような構造となる。図７において、半導体基板１１２のシリコン（Si）内には、高感度フォトダイオード（PD）１２１－１と、低感度フォトダイオード（PD）１２１－２が形成されている。なお、図７においては、この後の説明で述べる第１転送トランジスタ１２２－１と第３転送トランジスタ１２２－３も、便宜的に記載している。
高感度フォトダイオード１２１－１は、オンチップレンズ１１１－１を介して入射される光の光量に応じた電荷を生成して蓄積する。そして、高感度フォトダイオード１２１－１に蓄積された電荷は、第１転送トランジスタ１２２－１が、そのゲート電極に印加される駆動信号TGLに応じて動作することで読み出される。
なお、図７においては、説明の簡略化のため、その構成要素のすべては図示していないが、オンチップレンズ１１１－１と、高感度フォトダイオード１２１－１と、第１転送トランジスタ１２２－１等の画素回路により、高感度画素１０１Ａ－１が構成される。
低感度フォトダイオード１２１－２は、オンチップレンズ１１１－２を介して入射される光の光量に応じた電荷を生成して蓄積する。低感度フォトダイオード１２１－２に蓄積されている電荷は、第３転送トランジスタ１２２－３が、そのゲート電極に印加される駆動信号TGSに応じて動作することで読み出される。
なお、図７においては、説明の簡略化のため、その構成要素のすべては図示していないが、オンチップレンズ１１１－２と、低感度フォトダイオード１２１－２と、第３転送トランジスタ１２２－３等の画素回路により、低感度画素１０１Ａ－２が構成される。
ここで、高感度画素１０１Ａ－１と低感度画素１００Ａ－２とを比較すれば、高感度フォトダイオード１２１－１と低感度フォトダイオード１２１－２の平面方向のサイズ（受光面の面積）は、同等（略同一）のサイズとなるが、半導体基板１１２のシリコン（Si）の深さ方向のサイズが、異なるサイズとなる。具体的には、低感度フォトダイオード１２１－２の深さ方向のサイズが、高感度フォトダイオード１２１－１の深さ方向のサイズよりも、小さいサイズとなる。
すなわち、画素１００Ａでは、高感度画素１０１Ａ－１と低感度画素１０１Ａ－２との感度差をつけるために、低感度フォトダイオード１２１－２の深さ方向のサイズを限定し、高感度フォトダイオード１２１－１よりも、深さ方向のサイズが小さくなるようにしている。また、この場合において、図６のＡの配線側と、図６のＢの光入射側の平面図に示すように、高感度フォトダイオード１２１－１と低感度フォトダイオード１２１－２の平面方向のサイズ（受光面の面積）は、同等（略同一）のサイズとなっている。
ここで、図６及び図７に示した第２の実施の形態の画素１００Ａと、図３及び図４に示した第１の実施の形態の画素９００とを比較する。
図３及び図４に示した画素９００は、低感度フォトダイオード９２１－２の平面方向のサイズ（受光面の面積）を、高感度フォトダイオード９２１－１の平面方向のサイズ（受光面の面積）よりも小さくすることで、低感度フォトダイオード９２１－２において、光電変換の結果発生する電荷の量を、高感度フォトダイオード９２１－１において、光電変換の結果発生する電荷の量よりも少なくしている。また、低感度フォトダイオード９２１－２においては、光電変換の結果発生する電荷をより多く蓄積するために、低感度フォトダイオード９２１－２以外の電荷蓄積手段として、画素内容量９２３を備えている。
このように、光電変換によって発生する電荷の量を少なくしつつ、発生した電荷を蓄積できる量を大きくすることにより、低感度フォトダイオード９２１－２と画素内容量９２３を備える画素９００の低感度画素部（低感度画素９０１－２）は、広い照度範囲に渡って出力が飽和せずに、照度に応じた電荷を蓄積して、これを出力することができる。これにより、図３及び図４に示した第１の実施の形態の画素９００は、従来技術よりも、ダイナミックレンジの広い特性を得ることができる。
これに対し、図６及び図７に示した画素１００Ａは、低感度フォトダイオード１２１－２の深さ方向のサイズ（厚さ）を、高感度フォトダイオード１２１－１の深さ方向のサイズ（厚さ）よりも小さくすることで、低感度フォトダイオード１２１－２において光電変換の結果発生する電荷の量を、高感度フォトダイオード１２１－１において光電変換の結果発生する電荷の量よりも少なくしている。また、低感度フォトダイオード１２１－２においては、光電変換の結果発生する電荷をより多く蓄積するために、低感度フォトダイオード１２１－２の平面方向のサイズ（受光面の面積）を、画素９００に備わる低感度フォトダイオード９２１－２の平面方向のサイズ（受光面の面積）よりも大きくして、これにより、低感度フォトダイオード１２１－２の飽和電荷量（Qs）を大きくしている。
このように、光電変換によって発生する電荷の量を少なくしつつ、発生した電荷を蓄積できる量を大きくすることにより、低感度フォトダイオード１２１－２を備える画素１００Ａの低感度画素部（低感度画素１０１Ａ－２）は、広い照度範囲に渡って出力を飽和させずに、照度に応じた電荷を蓄積してこれを出力することができる。これにより、図６及び図７に示した第２の実施の形態の画素１００Ａは、従来技術よりもダイナミックレンジの広い特性を得ることができる。
さらに、画素１００Ａは、低感度フォトダイオード１２１－２で発生した電荷を、当該フォトダイオード内に蓄積している。ここで、電荷蓄積手段としての、フォトダイオードとMOSキャパシタとを比較すると、フォトダイオードは、空乏化したフォトダイオード内に発生する電位の井戸に電荷を蓄積する一方で、MOSキャパシタは、自由電子が多数存在する金属や縮退した半導体を電極に用いて電荷を蓄積する。このため、電荷をフォトダイオードに蓄積するほうが、電荷をMOSキャパシタに蓄積するよりもノイズが少なくなる。
このため、画素１００Ａでは、図６及び図７に示した構造を有することで、図３及び図４に示した画素９００よりも、低感度フォトダイオードの出力において、高いS/Nを得ることができる。また、画素１００Ａを備えるCMOSイメージセンサ１０（図１）は、従来技術よりも高照度の方向にダイナミックレンジが広く、かつ、低照度と高照度の双方の領域において、S/Nが良好な特性を得ることができる。
（１－Ｂ）低感度PDの深さ方向の位置を変更した構造
次に、図８の平面図と、図９の断面図を参照して、低感度フォトダイオード（PD）の深さ方向の位置を変更した構造からなる画素１００Ｂについて説明する。
図８は、画素１００Ｂの構造を示す平面図である。なお、図８において、図８のＡは、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素１００Ｂの１つを配線側から見た場合の平面図を表す一方で、図８のＢは、その画素１００Ｂを光入射側から見た場合の平面図を表している。
また、図８のＡの画素１００Ｂ上の点線ＸＸ'の断面を図示すると、図９の断面図に示すような構造となる。図９において、半導体基板１１２のシリコン（Si）内には、高感度フォトダイオード（PD）１２１－１と、低感度フォトダイオード（PD）１２１－２が形成されている。
図９の画素１００Ｂでは、上述した画素１００Ａ（図７）と同様に、高感度フォトダイオード１２１－１と低感度フォトダイオード１２１－２の平面方向のサイズは、同等（略同一）又はそれ以上のサイズとなるが、低感度フォトダイオード１２１－２の深さ方向のサイズが、高感度フォトダイオード１２１－１の深さ方向のサイズよりも、小さいサイズとなる。
ただし、図９の画素１００Ｂでは、上述した画素１００Ａ（図７）と比べて、低感度フォトダイオード１２１－２の深さ方向の位置が、配線側の位置から、光入射側寄りの位置に変更されている。そのため、半導体基板１１２のシリコン（Si）には、縦型トランジスタ１３１が形成され、低感度フォトダイオード１２１－２に蓄積されている電荷が、縦型トランジスタ１３１を介して、第３転送トランジスタ１２２－３により読み出される。
すなわち、画素１００Ｂにおいては、高感度画素１０１Ｂ－１と低感度画素１０１Ｂ－２との感度差をつけるために、低感度フォトダイオード１２１－２の深さ方向のサイズを限定し、高感度フォトダイオード１２１－１よりも、深さ方向のサイズが小さくなるようにしている。また、画素１００Ｂでは、低感度フォトダイオード１２１－２の深さ方向の位置を変更することで、低感度画素１０１Ｂ－２の感度を調整できるようにしている。
例えば、低感度フォトダイオード１２１－２の深さ方向の位置が、光入射側にいくほど、低感度画素１０１Ｂ－２の感度は向上する一方で、配線側にいくほど、低感度画素１０１Ｂ－２の感度は低下するので、低感度フォトダイオード１２１－２の深さ方向の位置を適切な位置にすることで、高感度画素１０１Ｂ－１と低感度画素１０１Ｂ－２との感度差を最適にすることができる。
また、この場合において、図８のＡの配線側と、図８のＢの光入射側の平面図に示すように、高感度フォトダイオード１２１－１と低感度フォトダイオード１２１－２との平面方向のサイズ（受光面の面積）は、同等（略同一）のサイズとなっている。
なお、図９においては、低感度フォトダイオード１２１－２の深さ方向の位置を変更する場合を説明したが、低感度フォトダイオード１２１－２の平面方向のサイズ（幅）を変更するようにしてもよい。このように、低感度フォトダイオード１２１－２の深さ方向の位置や平面方向のサイズ（幅）を変更した場合でも、その構造に応じた縦型トランジスタ１３１を形成することで、低感度フォトダイオード１２１－２に蓄積される電荷を読み出すことができる。
以上のように、画素１００Ｂでは、図８及び図９に示した断面の構造を有することで、低感度画素１０１Ｂ－２において、光電変換の結果発生する電荷の量を少なくしつつ、発生した電荷を蓄積できる量を大きくしている。これにより、画素１００Ｂは、ダイナミックレンジの広い特性を得ることができる。また、画素１００Ｂでは、高感度画素１０１Ｂ－１と低感度画素１０１Ｂ－２ともに、発生した電荷をフォトダイオード内に蓄積することにより、低照度と高照度の双方の領域においてS/Nが良好な特性を得ることができる。さらに、画素１００Ｂでは、低感度フォトダイオード１２１－２の深さ方向の位置や平面方向のサイズ（幅）を変更することで、低感度画素１０１Ｂ－２の感度を調整することができる。
（１－Ｃ）低感度画素が画素内容量を有する構造
次に、図１０の平面図と、図１１の断面図を参照して、低感度画素が画素内容量（FC）を有する構造からなる画素１００Ｃについて説明する。
図１０は、画素１００Ｃの構造を示す平面図である。なお、図１０において、図１０のＡは、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素１００Ｃの１つを配線側から見た場合の平面図を表す一方で、図１０のＢは、その画素１００Ｃを光入射側から見た場合の平面図を表している。
また、図１０のＡの画素１００Ｃ上の点線ＸＸ'の断面を図示すると、図１１の断面図に示すような構造となる。図１１において、半導体基板１１２のシリコン（Si）内には、高感度フォトダイオード（PD）１２１－１と、低感度フォトダイオード（PD）１２１－２とが形成されている。
図１１の画素１００Ｃでは、上述した画素１００Ａ（図７）と同様に、高感度フォトダイオード１２１－１と低感度フォトダイオード１２１－２の平面方向のサイズ（受光面の面積）は、同等（略同一）又はそれ以上のサイズとなるが、低感度フォトダイオード１２１－２の深さ方向のサイズが、高感度フォトダイオード１２１－１の深さ方向のサイズよりも、小さいサイズとなる。
ただし、この画素１００Ｃでは、図１０のＡの配線側の平面図に示すように、低感度画素１０１Ｃ－２が、画素内容量（FC）１２３を有している点が、図６のＡの配線側の平面図に示した画素１００Ａの低感度画素１０１Ａ－２の構造と異なっている。すなわち、低感度画素１０１Ｃ－２においては、低感度フォトダイオード１２１－２からあふれた電荷が、画素内容量１２３により蓄積されることになる。
このように、画素１００Ｃでは、低感度画素１０１Ｃ－２が、画素内容量１２３を有していることから、低感度画素１０１Ｃ－２の飽和電荷量（Qs）は、画素内容量１２３にオーバーフローされた電荷量に応じて拡大されることになる。また、画素１００Ｃでは、低感度フォトダイオード１２１－２の平面方向のサイズを、高感度フォトダイオード１２１－１の平面方向のサイズと同等又はそれ以上とすることができ、低感度画素１０１Ｃ－２の飽和電荷量（Qs）をある程度稼ぐことができるため、低照度時のS/Nの特性に優位となる。
以上のように、画素１００Ｃでは、図１０及び図１１に示した断面の構造を有することで、低感度画素１０１Ｃ－２の飽和電荷量（Qs）に寄与する、低感度フォトダイオード１２１－２の平面方向のサイズを小さくすることなく、ある程度の飽和電荷量（Qs）を稼ぐことができるため、電荷が画素内容量１２３にオーバーフローしにくくなり、低照度時のS/Nの特性に優位となる。また、画素１００Ｃでは、低感度画素１０１Ｃ－２が、画素内容量１２３を有していることから、低感度画素１０１Ｃ－２の飽和電荷量（Qs）は、画素内容量１２３にオーバーフローされた電荷量に応じて拡大されることになる。
（１－Ｄ）低感度画素が画素内容量を有し、かつ低感度PDの深さ方向の位置を変更した構造
最後に、図１２の平面図と、図１３の断面図を参照して、低感度画素が画素内容量（FC）を有し、かつ低感度フォトダイオード（PD）の深さ方向の位置を変更した構造からなる画素１００Ｄについて説明する。
図１２は、画素１００Ｄの構造を示す平面図である。なお、図１２において、図１２のＡは、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素１００Ｄの１つを配線側から見た場合の平面図を表す一方で、図１２のＢは、その画素１００Ｄを光入射側から見た場合の平面図を表している。
また、図１２のＡの画素１００Ｄ上の点線ＸＸ'の断面を図示すると、図１３の断面図に示すような構造となる。図１３において、半導体基板１１２のシリコン（Si）内には、高感度フォトダイオード（PD）１２１－１と、低感度フォトダイオード（PD）１２１－２が形成されている。
図１３の画素１００Ｄでは、上述した画素１００Ｂ（図９）と同様に、高感度フォトダイオード１２１－１と低感度フォトダイオード１２１－２の平面方向のサイズ（受光面の面積）は、同等（略同一）又はそれ以上のサイズとなるが、低感度フォトダイオード１２１－２の深さ方向のサイズが、高感度フォトダイオード１２１－１の深さ方向のサイズよりも、小さいサイズとなる。
また、図１３の画素１００Ｄでは、上述した画素１００Ｂ（図９）と同様に、低感度フォトダイオード１２１－２の深さ方向の位置が、配線側の位置から、光入射側寄りの位置に変更され、低感度画素１０１Ｄ－２の感度が調整されている。この低感度フォトダイオード１２１－２に蓄積される電荷は、縦型トランジスタ１３１を介して、第３転送トランジスタ１２２－３により読み出される。
ただし、この画素１００Ｄでは、図１２のＡの配線側の平面図に示すように、低感度画素１０１Ｄ－２が、画素内容量（FC）１２３を有している点が、図８のＡの配線側の平面図に示した画素１００Ｂの低感度画素１０１Ｂ－２の構造と異なっている。すなわち、低感度画素１０１Ｄ－２においては、低感度フォトダイオード１２１－２からあふれた電荷が、画素内容量１２３により蓄積されることになる。
このように、画素１００Ｄでは、低感度画素１０１Ｄ－２が、画素内容量１２３を有していることから、低感度画素１０１Ｄ－２の飽和電荷量（Qs）は、画素内容量１２３にオーバーフローされた電荷量に応じて拡大されることになる。
なお、図１３の画素１００Ｄにおいて、低感度画素１０１Ｄ－２の低感度フォトダイオード１２１－２は、イオン注入される配線側から離れた位置に形成されるため、急峻なPN接合を形成しにくく、低感度フォトダイオード１２１－２だけの飽和電荷量（Qs）は小さくなる。しかしながら、画素１００Ｄでは、低感度フォトダイオード１２１－２からの電荷を、画素内容量１２３にオーバーフローして蓄積するため、低感度画素１０１Ｄ－２としての飽和電荷量（Qs）としては問題がない。
以上のように、画素１００Ｄでは、図１２及び図１３に示した断面の構造を有することで、低感度画素１０１Ｄ－２の飽和電荷量（Qs）に寄与する、低感度フォトダイオード１２１－２の平面方向のサイズを小さくすることなく、ある程度の飽和電荷量（Qs）を稼ぐことができる。また、画素１００Ｄでは、低感度画素１０１Ｄ－２が、画素内容量１２３を有していることから、低感度画素１０１Ｄ－２の飽和電荷量（Qs）は、画素内容量１２３にオーバーフローされた電荷量に応じて拡大されることになる。
さらに、画素１００Ｄでは、低感度フォトダイオード１２１－２の深さ方向の位置や平面方向のサイズ（幅）を変更することで、低感度画素１０１Ｄ－２の感度を調整することができる。
以上、第２の実施の形態として、画素１００Ａ乃至画素１００Ｄについて説明した。この第２の実施の形態においては、低感度画素の低感度フォトダイオードの深さ方向のサイズを限定することで、その感度を低くするとともに、低感度画素の低感度フォトダイオードの平面方向のサイズを、高感度フォトダイオードの平面方向のサイズと同等又はそれ以上にしている。
これにより、低感度画素において、光電変換の結果発生する電荷の量を少なくしつつ、発生した電荷を蓄積できる量を大きくしている。その結果、画素１００Ａ乃至画素１００Ｄは、ダイナミックレンジの広い特性を得ることができる。また、低感度画素が画素内容量を有している場合には、ある程度の飽和電荷量（Qs）を稼ぐことができるため、電荷が画素内容量にオーバーフローしにくくなり、低照度時のS/Nの特性的に優位となる。
なお、上述した半導体基板１１２のシリコン（Si）の「深さ方向」とは、光の入射する「光軸方向」であるとも言える。また、「平面方向」は、「光軸に直交する方向」であるとも言える。また、上述した画素内容量（FC：Floating Capacitor）は、横型オーバーフロー蓄積容量（LOFIC：Lateral Over Flow Integration Capacitor）とも称される。
＜４．第３の実施の形態：低感度PDの入射光側と配線側の平面方向のサイズが異なる構造＞
次に、図１４乃至図２３を参照して、第３の実施の形態について説明する。
ところで、高感度画素の高感度フォトダイオードや、低感度画素の低感度フォトダイオードを、半導体基板に形成する場合、配線側からイオンを注入することでフォトダイオードを形成するが、配線側の方が、PN接合による高容量のフォトダイオードを形成しやすくなる。すなわち、低感度画素の飽和電荷量（Qs）を拡大するためには、低感度フォトダイオードの配線側の平面方向のサイズを大きくすればよい。そして、低感度画素の低感度フォトダイオードの飽和電荷量（Qs）が、大きければ大きいほど、高ダイナミックレンジを得ることができる。
そこで、第３の実施の形態では、低感度画素の低感度フォトダイオードの配線側の平面方向のサイズを、光入射側の平面方向のサイズよりも大きくして、低感度画素の飽和電荷量（Qs）を拡大することができるようにする。その結果、低感度画素の飽和電荷量（Qs）が大きくなって、高ダイナミックレンジを得ることができる。
なお、第３の実施の形態では、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素２００として、画素２００Ａ乃至画素２００Ｆを説明するが、画素２００Ａと画素２００Ｆは、画素内容量２２３を有していない構造となる一方で、画素２００Ｂ乃至画素２００Ｅは、画素内容量２２３を有する構造となる。
また、画素２００において、高感度フォトダイオード２２１－１と、低感度フォトダイオード２２１－２と、第１転送トランジスタ２２２－１乃至選択トランジスタ２２９等の画素回路は、図２の画素１００における、高感度フォトダイオード１２１－１と、低感度フォトダイオード１２１－２と、第１転送トランジスタ１２２－１乃至選択トランジスタ１２９等の画素回路に対応している。
したがって、画素２００Ｂ及び画素２００Ｅの画素回路は、図２に示した画素回路の構成に対応しているが、画素２００Ａと画素２００Ｆの画素回路は、図２に示した画素回路において画素内容量２２３を設けていない場合の構成に対応している。
（２－Ａ）基本構造：低感度PDの入射光側と配線側の平面方向のサイズが異なる構造
まず、図１４の平面図と、図１５の断面図を参照して、低感度フォトダイオード（PD）の入射光側と配線側の平面方向のサイズが異なる構造からなる画素２００Ａについて説明する。
図１４は、画素２００Ａの構造を示す平面図である。なお、図１４において、図１４のＡは、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素２００Ａの１つを配線側から見た場合の平面図を表す一方で、図１４のＢは、その画素２００Ａを光入射側から見た場合の平面図を表している。
また、図１４のＡの画素２００Ａ上の点線ＸＸ'の断面を図示すると、図１５の断面図に示すような構造となる。図１５において、半導体基板２１２のシリコン（Si）内には、高感度フォトダイオード（PD）２２１－１と、低感度フォトダイオード（PD）２２１－２が形成されている。
高感度フォトダイオード２２１－１は、オンチップレンズ２１１－１を介して入射される光の光量に応じた電荷を生成して蓄積する。そして、高感度フォトダイオード２２１－１により蓄積された電荷は、第１転送トランジスタ２２２－１等の画素回路により読み出される。
なお、図１５においては、説明の簡略化のため、その構成要素のすべては図示していないが、オンチップレンズ２１１－１と、高感度フォトダイオード２２１－１と、第１転送トランジスタ２２２－１等の画素回路により、高感度画素２０１Ａ－１が構成される。
低感度フォトダイオード２２１－２は、オンチップレンズ２１１－２を介して入射される光の光量に応じた電荷を生成して蓄積する。そして、高感度フォトダイオード２２１－２により蓄積された電荷は、縦型トランジスタ２３１を介して、第３転送トランジスタ２２２－３等の画素回路により読み出される。
なお、図１５においては、説明の簡略化のため、その構成要素のすべては図示していないが、オンチップレンズ２１１－２と、低感度フォトダイオード２２１－２と、第３転送トランジスタ２２２－３等の画素回路により、低感度画素２０１Ａ－２が構成される。
ここで、高感度画素２０１Ａ－１と低感度画素２０１Ａ－２とを比較すれば、低感度フォトダイオード２２１－２の深さ方向のサイズが、高感度フォトダイオード２２１－１の深さ方向のサイズよりも、小さいサイズとなる。また、低感度画素２０１Ａ－２において、低感度フォトダイオード２２１－２の平面方向のサイズであるが、光入射側の平面方向のサイズと、配線側の平面方向のサイズが、異なるサイズとなる。具体的には、低感度フォトダイオード２２１－２において、配線側の平面方向のサイズは、光入射側の平面方向のサイズよりも、大きいサイズとなる。
すなわち、画素２００Ａにおいては、高感度画素２０１Ａ－１と低感度画素２０１Ａ－２との感度差を、深さ方向のフォトダイオードのサイズでつけているため、低感度フォトダイオード２２１－２の平面方向のサイズは、高感度フォトダイオード２２１－１の平面方向のサイズに対して小さくする必要はなく、高感度フォトダイオード２２１－１と同等のサイズ又はそれ以上のサイズにすることができる。
また、画素２００Ａにおいては、低感度画素２０１Ａ－２の低感度フォトダイオード２２１－２について、感度に寄与する光入射側の平面方向のサイズを、飽和電荷量（Qs）に寄与する配線側の平面方向のサイズよりも、小さいサイズとすることで、飽和電荷量（Qs）を確保しつつ、感度をより低感度にすることができる。
ここで、半導体基板２１２に、高感度画素２０１Ａ－１の高感度フォトダイオード２２１－１や、低感度画素２０１Ａ－２の低感度フォトダイオード２２１－２を形成する場合に、配線側からイオンを注入することでフォトダイオードを形成するが、配線側の方が、PN接合による高容量のフォトダイオードを形成しやすくなる。
そのため、低感度画素２０１Ａ－２の飽和電荷量（Qs）を拡大するためには、低感度フォトダイオード２２１－２の配線側の平面方向のサイズを大きくすればよく、低感度フォトダイオード２２１－２では、配線側の平面方向のサイズを、光入射側の平面方向のサイズよりも、大きいサイズとしている。これにより、低感度画素２０１Ａ－２の飽和電荷量（Qs）が大きくなって、高ダイナミックレンジを得ることができる。
以上のように、画素２００Ａでは、図１４及び図１５に示した構造を有することで、低感度画素１０１Ａ－２の飽和電荷量（Qs）に寄与する、低感度フォトダイオード２２１－２の配線側の平面方向のサイズを、光入射側の平面方向のサイズよりも広げて、低感度画素２０１Ａ－２の飽和電荷量（Qs）を大きくすることができる。
換言すれば、低感度画素２０１Ａ－２の感度に寄与する、低感度フォトダイオード２２１－２の光入射側の平面方向サイズが、配線側の平面方向のサイズよりも小さいサイズとなっているため、高感度画素２０１Ａ－１と低感度画素２０１Ａ－２の飽和電荷量（Qs）は、同等以上を確保しながら、低感度画素２０１Ａ－２の感度は、より低感度化を実現することができ、画素２００Ａにおけるダイナミックレンジの拡大の効果が大きくなる。
（２－Ｂ）低感度画素が画素内容量を有する構造
次に、図１６の平面図と、図１７の断面図を参照して、低感度画素が画素内容量（FC）を有する構造からなる画素２００Ｂについて説明する。
図１６は、画素２００Ｂの構造を示す平面図である。なお、図１６において、図１６のＡは、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素２００Ｂの１つを配線側から見た場合の平面図を表す一方で、図１６のＢは、その画素２００Ｂを光入射側から見た場合の平面図を表している。
また、図１６のＡの画素２００Ｂ上の点線ＸＸ'の断面を図示すると、図１７の断面図に示すような構造となる。図１７において、半導体基板１１２のシリコン（Si）内には、高感度フォトダイオード（PD）２２１－１と、低感度フォトダイオード（PD）２２１－２とが形成されている。
図１７の画素２００Ｂでは、上述した画素２００Ａ（図１５）と同様に、低感度フォトダイオード２２１－２の深さ方向のサイズが、高感度フォトダイオード２２１－１の深さ方向のサイズよりも、小さいサイズとなる。また、低感度フォトダイオード２２１－２において、配線側の平面方向のサイズは、光入射側の平面方向のサイズよりも、大きいサイズとなる。これにより、画素２００Ｂでは、飽和電荷量（Qs）を確保しつつ、感度をより低感度にすることができる。
ただし、この画素２００Ｂでは、図１６のＡの配線側の平面図に示すように、低感度画素２０１Ｂ－２が、画素内容量（FC）２２３を有している点が、図１４の配線側の平面図に示した画素２００Ａの低感度画素２０１Ａ－２の構造と異なっている。すなわち、画素２００Ｂの低感度画素２０１Ｂ－２においては、低感度フォトダイオード２２１－２からあふれた電荷が、画素内容量２２３により蓄積されることになる。
以上のように、画素２００Ｂでは、図１６及び図１７に示した構造を有することで、低感度画素１０１Ｂ－２の飽和電荷量（Qs）に寄与する、低感度フォトダイオード２２１－２の配線側の平面方向のサイズを、光入射側の平面方向のサイズよりも広げて、低感度画素２０１Ｂ－２の飽和電荷量（Qs）を大きくすることができる。
換言すれば、低感度画素２０１Ｂ－２の感度に寄与する、低感度フォトダイオード２２１－２の光入射側の平面方向サイズが、配線側の平面方向のサイズよりも小さいサイズとなっているため、高感度画素２０１Ｂ－１と低感度画素２０１Ｂ－２の飽和電荷量（Qs）は、同等以上を確保しながら、低感度画素２０１Ｂ－２の感度は、より低感度化を実現することができ、画素２００Ｂにおけるダイナミックレンジの拡大の効果が大きくなる。
また、画素２００Ｂでは、低感度画素２０１Ｂ－２が、画素内容量２２３を有していることから、低感度画素２０１Ｂ－２の飽和電荷量（Qs）は、画素内容量２２３にオーバーフローされた電荷量に応じて拡大されることになる。
（２－Ｃ）高感度PDの周囲に低感度PDを形成した構造
次に、図１８の平面図と、図１９の断面図を参照して、高感度フォトダイオード（PD）の周囲に低感度フォトダイオード（PD）を形成した構造からなる画素２００Ｃについて説明する。
図１８は、画素２００Ｃの構造を示す平面図である。なお、図１８において、図１８のＡは、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素２００Ｃの１つを配線側から見た場合の平面図を表す一方で、図１８のＢは、その画素２００Ｃを光入射側から見た場合の平面図を表している。
また、図１８のＡの画素２００Ｃ上の点線ＸＸ'の断面を図示すると、図１９の断面図に示すような構造となる。図１９において、半導体基板２１２のシリコン（Si）内には、高感度フォトダイオード（PD）２２１－１と、低感度フォトダイオード（PD）２２１－２とが形成されているが、低感度フォトダイオード２２１－２は、高感度フォトダイオード２２１－１の周囲（周辺）に形成されている（図１８の光入射側の平面図）。
すなわち、画素２００Ｃでは、低感度画素２０１Ｃ－２の低感度フォトダイオード２２１－２が、オンチップレンズ２１１の集光ポイントから外れた領域に形成されるようにすることで、高感度画素２０１Ｃ－１と低感度画素２０１Ｃ－２との感度差をつけている。
ここで、高感度画素２０１Ｃ－１において、高感度フォトダイオード２２１－１の平面方向のサイズであるが、光入射側と配線側とで、異なるサイズとなっている。具体的には、高感度フォトダイオード２２１－１において、配線側の平面方向のサイズは、光入射側の平面方向のサイズよりも、小さいサイズとなる。
また、低感度画素２０１Ｃ－２においても、低感度フォトダイオード２２１－２の平面方向のサイズが、光入射側と配線側とで、異なるサイズとなっている。具体的には、低感度フォトダイオード２２１－２において、配線側の平面方向のサイズは、光入射側の平面方向のサイズよりも、大きなサイズとなる。
すなわち、低感度画素２０１Ｃ－２の低感度フォトダイオード２２１－２の飽和電荷量（Qs）は、大きければ大きいほど、高ダイナミックレンジが望めるため、画素２００Ｃにおいても、上述した画素２００Ａ（図１５）や画素２００Ｂ（図１７）と同様に、低感度フォトダイオード１２１－２の配線側の平面方向のサイズを、光入射側の平面方向のサイズよりも大きくしている。
一方で、画素２００Ｃでは、低感度フォトダイオード１２１－２の配線側の平面方向のサイズを大きくするための領域を確保するために、高感度フォトダイオード２２１－１の配線側の平面方向のサイズを小さくしている。
このように、画素２００Ｃにおいては、高感度画素２０１Ｃ－１の周囲（周辺）に、低感度画素２０１Ｃ－２が配置される構造とすることで、低感度画素２０１Ｃ－２の低感度フォトダイオード２２１－２が、オンチップレンズ２１１の集光ポイントから外れた領域に形成されているため、低感度化することができる。
また、画素２００Ｃでは、低感度フォトダイオード２２１－２において、配線側の平面方向のサイズを、光入射側の平面方向のサイズよりも、大きいサイズとすることで、飽和電荷量（Qs）を確保しつつ、感度をより低感度にすることができる。
なお、図１９の断面図では、高感度フォトダイオード２２１－１と、低感度フォトダイオード２２１－２の深さ方向のサイズを比べると、低感度フォトダイオード２２１－２の一部が、高感度フォトダイオード２２１－１よりも小さくなっているが、低感度フォトダイオード２２１－２の全体が、高感度フォトダイオード２２１－１よりも小さくなるようにしてもよい。
以上のように、画素２００Ｃでは、図１８及び図１９に示した構造を有することで、低感度画素１０１Ｃ－２の飽和電荷量（Qs）に寄与する、低感度フォトダイオード２２１－２の配線側の平面方向のサイズを、光入射側の平面方向のサイズよりも広げて、低感度画素２０１Ｃ－２の飽和電荷量（Qs）を大きくすることができる。
換言すれば、低感度画素２０１Ｃ－２の感度に寄与する、低感度フォトダイオード２２１－２の光入射側の平面方向サイズが、配線側の平面方向のサイズよりも小さいサイズとなっているため、高感度画素２０１Ｃ－１と低感度画素２０１Ｃ－２の飽和電荷量（Qs）は、同等以上を確保しながら、低感度画素２０１Ｃ－２の感度は、より低感度化を実現することができ、画素２００Ｃにおけるダイナミックレンジの拡大の効果が大きくなる。
（２－Ｄ，Ｅ）高感度PDの配線側をPN接合により形成した構造
次に、図２０の平面図と、図２１及び図２２の断面図を参照して、高感度フォトダイオード（PD）の配線側をPN接合により形成した構造からなる画素２００Ｄについて説明する。
図２０は、画素２００Ｄの構造を示す平面図である。なお、図２０において、図２０のＡは、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素２００Ｄの１つを配線側から見た場合の平面図を表す一方で、図２０のＢは、その画素２００Ｄを光入射側から見た場合の平面図を表している。
また、図２０のＡの画素２００Ｄ上の点線ＸＸ'の断面を図示すると、図２１の断面図に示すような構造となる。図２１の画素２００Ｄでは、上述した画素２００Ｃ（図１９）と同様に、低感度フォトダイオード２２１－２が、高感度フォトダイオード２２１－１の周囲（周辺）に形成されている（図２０のＢの光入射側の平面図）。
すなわち、画素２００Ｄにおいても、低感度画素２０１Ｄ－２の低感度フォトダイオード２２１－２が、オンチップレンズ２１１の集光ポイントから外れた領域に形成されるようにすることで、高感度画素２０１Ｄ－１と低感度画素２０１Ｄ－２との感度差をつけている。
また、画素２００Ｄは、上述した画素２００Ｃ（図１９）と同様に、高感度フォトダイオード２２１－１において、配線側の平面方向のサイズが、光入射側の平面方向のサイズよりも、小さいサイズとなり、低感度フォトダイオード２２１－２において、配線側の平面方向のサイズが、光入射側の平面方向のサイズよりも、大きなサイズとなる。
画素２００Ｄにおいては、高感度フォトダイオード２２１－１の配線側には、Ｎ型の領域であるＮ＋層２１３と、Ｐ型の領域であるＰ＋層２１４とが形成され、PN接合が形成されている。ここで、高感度フォトダイオード２２１－１と低感度フォトダイオード２２１－２を形成する場合、半導体基板２１２に対し、配線側からイオンを注入することになるが、配線側の方が、PN接合による高容量のフォトダイオードを形成しやすい。すなわち、飽和電荷量（Qs）を拡大するためには、フォトダイオードの配線側の平面方向のサイズを大きくすればよい。
そして、低感度画素２０１Ｄ－２の低感度フォトダイオード２２１－２の飽和電荷量（Qs）は、大きければ大きいほど、高ダイナミックレンジが望めるため、画素２００Ｄでは、低感度フォトダイオード１２１－２の配線側の平面方向のサイズを大きくしている。一方で、低感度フォトダイオード１２１－２の配線側の平面方向のサイズを大きくするための領域を確保するために、高感度フォトダイオード２２１－１の配線側の平面方向のサイズを小さくする。
すなわち、画素２００Ｄでは、高感度画素２０１Ｄ－１の高感度フォトダイオード２２１－１と、低感度画素２０１Ｄ－２の低感度フォトダイオード２２１－２の両方を、光入射側の平面方向と、配線側の平面方向とで、そのサイズが異なるようにしている。
また、画素２００Ｄにおいては、高感度フォトダイオード２２１－１を形成する際に、配線側に、飽和電荷量（Qs）に寄与するPN接合を形成することで、高容量の高感度フォトダイオード２２１－１が形成されるようにしている。
なお、画素２００Ｄでは、高感度フォトダイオード２２１－１の配線側の平面方向にサイズを小さくした部分の配線側にのみ、PN接合を形成する構造を示したが、光入射側から配線側に向けて、高感度フォトダイオード２２１－１の平面方向のサイズを小さくする途中段階の部分にも、PN接合が形成されるようにしてもよい。例えば、図２２に示すように、画素２００Ｅでは、高感度フォトダイオード２２１－１の配線側の平面方向にサイズを小さくした部分の配線側のみならず、平面方向のサイズを小さくする途中段階の部分にも、PN接合が形成されている。
以上のように、画素２００Ｄは、図２０及び図２１に示した構造を有し、画素２００Ｅは、図２０及び図２２に示した構造を有することから、低感度画素２０１Ｄ－２（２０１Ｅ－２）の飽和電荷量（Qs）に寄与する、低感度フォトダイオード２２１－２の配線側の平面方向のサイズを、光入射側の平面方向のサイズよりも広げて、低感度画素２０１Ｄ－２（２０１Ｅ－２）の飽和電荷量（Qs）を大きくすることができるため、高ダイナミックレンジを得ることができる。
換言すれば、低感度画素２０１Ｄ－２（２０１Ｅ－２）の感度に寄与する、低感度フォトダイオード２２１－２の光入射側の平面方向サイズが、配線側の平面方向のサイズよりも小さいサイズとなっているため、高感度画素２０１Ｄ－１（２０１Ｅ－１）と低感度画素２０１Ｄ－２（２０１Ｅ－２）の飽和電荷量（Qs）は、同等以上を確保しながら、低感度画素２０１Ｄ－２（２０１Ｅ－２）の感度は、より低感度化を実現することができ、画素２００Ｄにおけるダイナミックレンジの拡大の効果が大きくなる。
（２－Ｆ）変形例
最後に、図２３の断面図を参照して、画素２００Ｆについて説明する。図２３の画素２００Ｆは、上述した画素２００Ａ（図１５）と同様に、低感度フォトダイオード２２１－２の深さ方向のサイズが、高感度フォトダイオード２２１－１の深さ方向のサイズよりも、小さいサイズとなる。また、低感度フォトダイオード２２１－２において、配線側の平面方向のサイズは、光入射側の平面方向のサイズよりも、大きいサイズとなる。
一方で、低感度画素２０１Ｆ－２において、低感度フォトダイオード２２１－２に光を集光するオンチップレンズ２１１－２の外形サイズが、低感度フォトダイオード２２１－２の光入射側の平面方向のサイズに合わせられている。
すなわち、上述した画素２００Ａ（図１５）では、高感度画素２０１Ａ－１のオンチップレンズ２１１－１と、低感度画素２０１Ａ－２のオンチップレンズ２１１－２の外形サイズが同一とされていたが、図２３の画素２００Ｆでは、高感度画素２０１Ｆ－１のオンチップレンズ２１１－１と、低感度画素２０１Ｆ－２のオンチップレンズ２１１－２の外形サイズが異なっている。
このように、画素２００Ｆにおいては、低感度フォトダイオード２２１－２の光入射側の平面方向のサイズに応じて、オンチップレンズ２１１－２の外形サイズを変えることができる。
以上、第３の実施の形態として、画素２００Ａ乃至画素２００Ｆについて説明した。この第３の実施の形態においては、低感度画素の低感度フォトダイオードの配線側の平面方向のサイズを、光入射側の平面方向のサイズよりも大きくして、低感度画素の飽和電荷量（Qs）を拡張することができる。また、高感度画素と低感度画素の飽和電荷量（Qs）は、同等以上を確保しながら、低感度画素の感度は、より低感度化を実現することができ、高感度画素と低感度画素を有する画素におけるダイナミックレンジの拡大に優位となる。
＜５．第４の実施の形態：低感度PDと画素内容量等を積層した構造＞
次に、図２４乃至図３１を参照して、第４の実施の形態について説明する。
上述した第２の実施の形態では、低感度フォトダイオードの深さ方向のサイズを限定することで、高感度画素と低感度画素の感度差をつけていたが、低感度フォトダイオードの深さ方向のサイズが限定されることで、低感度フォトダイオードに対し、画素内容量（FC）などを積層させた構造を採用することが可能となる。
そこで、第４の実施の形態では、低感度フォトダイオードの深さ方向のサイズを限定して、さらに、低感度フォトダイオードに対し、画素内容量（FC）などを積層させた構造とすることで得られる、空いた領域を利用して、高感度フォトダイオードの平面方向のサイズが拡張されるようにする。その結果、高感度画素と低感度画素との感度差のさらなる拡大が可能となる。
なお、第４の実施の形態では、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素３００として、画素３００Ａ乃至画素３００Ｅを説明する。
また、画素３００において、高感度フォトダイオード３２１－１と、低感度フォトダイオード３２１－２と、第１転送トランジスタ３２２－１乃至選択トランジスタ３２９等の画素回路は、図２の画素１００における、高感度フォトダイオード１２１－１と、低感度フォトダイオード１２１－２と、第１転送トランジスタ１２２－１乃至選択トランジスタ１２９等の画素回路に対応している。
ただし、画素３００Ａ乃至画素３００Ｅのうち、画素内容量３２３を有する画素の画素回路は、図２に示した画素回路の構成に対応し、画素内容量３２３を有しない画素の画素回路は、図２に示した画素回路において画素内容量３２３を設けていない場合の構成に対応している。
（３－Ａ）基本構造：低感度PDと画素内容量FCを積層した構造
まず、図２４乃至図２６を参照して、低感度フォトダイオード（PD）と画素内容量（FC）を積層した構造からなる画素３００Ａについて説明する。
図２４は、画素３００Ａの構造を示す平面図である。なお、図２４は、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素３００Ａの１つを配線側から見た場合の平面図を表している。
また、図２４の画素３００Ａの点線ＸＸ'の断面を図示すると、図２５の断面図に示すような構造となる。図２５において、半導体基板３１２のシリコン（Si）内には、高感度フォトダイオード（PD）３２１－１と、低感度フォトダイオード（PD）３２１－２とが形成されている。
図２５の画素３００Ａでは、第２の実施の形態の画素１００（例えば、図７の画素１００Ａ）と同様に、高感度フォトダイオード３２１－１と低感度フォトダイオード３２１－２との平面方向のサイズ（受光面の面積）は、同等のサイズとなるが、低感度フォトダイオード３２１－２の深さ方向のサイズが、高感度フォトダイオード３２１－１の深さ方向のサイズよりも、小さいサイズとなる。
また、画素３００Ａでは、低感度フォトダイオード３２１－２の深さ方向の位置が、配線側ではなく、光入射側寄りの位置となっているので、半導体基板３１２のシリコン（Si）には、縦型トランジスタ３３１が形成されている。この縦型トランジスタ３３１により、低感度フォトダイオード３２１－２に蓄積された電荷が読み出される。
ここで、画素３００Ａでは、半導体基板３１２のシリコン（Si）が、配線側から掘り込まれ、この掘り込み部に、トレンチ型の画素内容量（FC）３２３Ａが埋め込まれている。すなわち、画素３００Ａでは、低感度フォトダイオード３２１－２と画素内容量３２３Ａとが積層構造となっている。
これにより、上述した第２の実施の形態のように、低感度フォトダイオードと画素内容量（FC）とが積層されていない構造（例えば、図１０や図１２の平面図の構造）の場合、平面方向に、画素内容量（FC）の領域を確保する必要があったが、画素３００Ａでは、図２４の平面図に示すように、平面方向に、画素内容量３２３（３２３Ａ）の領域を確保する必要はない。
そして、低感度フォトダイオード３２１－２に積層される画素内容量３２３（３２３Ａ）の領域を、高感度フォトダイオード３２１－１の領域に割り当てることで、高感度フォトダイオード３２１－１の平面方向のサイズを拡張することができる（図２４の「PDL拡張領域」）。その結果、画素３００Ａでは、高感度フォトダイオード３２１－１と低感度フォトダイオード３２１－２との平面方向のサイズの差をさらに大きくすることができるので、高感度画素３０１Ａ－１と低感度画素３０１Ａ－２との感度差をさらに大きくすることが可能となる。
図２６には、図２５のトレンチ型の画素内容量３２３Ａの構造の例が図示されている。図２６の画素内容量３２３Ａにおいて、配線側から掘り込まれた掘り込み部３５０の内壁及び底面には下部電極に対応するＮ－層３５３が形成されている。また、この掘り込み部３５０内の内壁面及び底面、並びに画素内容量３２３Ａの形成領域における基板上には、容量膜３５２が形成されている。
この容量膜３５２上には、掘り込み部３５０を埋め込み、かつ基板表面から突出した上部電極３５１が形成されている。また、画素内容量３２３Ａの周囲には、素子分離部３５４が形成されている。さらに、図２６において、画素内容量３２３Ａの右側に位置する基板の表面には、転送トランジスタのソースに対応するＮ＋層３５５が形成されている。
以上のように、画素３００Ａでは、図２４乃至図２６に示した構造を有することで、PDL拡張領域（画素内容量３２３Ａを積層構造とすることで確保された領域）に拡張された高感度フォトダイオード３２１－１の感度を、低感度フォトダイオード３２１－２の感度よりもさらに高めることができる。その結果、高感度画素３０１Ａ－１と低感度画素３０１Ａ－２との感度差をさらに拡大することができる。
（３－Ｂ）低感度PDと酸化膜を積層した構造（配線側からの掘り込み部）
次に、図２７の断面図を参照して、低感度フォトダイオード（PD）と酸化膜を積層した構造からなる画素３００Ｂについて説明する。なお、図示はしないが、図２７の断面図は、図２４の平面図の点線ＸＸ'の断面に対応している。
図２７の画素３００Ｂでは、図２５の画素３００Ａと同様に、低感度フォトダイオード３２１－２の深さ方向のサイズが、高感度フォトダイオード３２１－１の深さ方向のサイズよりも、小さいサイズとなる。また、画素３００Ａでは、縦型トランジスタ３３１により、低感度フォトダイオード３２１－２に蓄積された電荷が読み出される。
一方で、画素３００Ｂでは、半導体基板３１２のシリコン（Si）に形成された配線側からの掘り込み部に、酸化膜３４１が埋め込まれている。すなわち、画素３００Ａ（図２５）のように、画素内容量３２３Ａを、低感度フォトダイオード３２１－２と積層しない場合には、掘り込み部に、酸化膜３４１を埋め込む構造を採用することができる。これにより、画素３００Ｂでは、低感度フォトダイオード３２１－２と酸化膜３４１とが積層構造となっている。
なお、画素３００Ｂにおいて、半導体基板３１２に形成された掘り込み部に埋め込まれる物質としては、酸化膜３４１に限らず、他の物質が埋め込まれるようにしてもよい。
（３－Ｃ）低感度PDと酸化膜を積層した構造（光入射側からの掘り込み部）
次に、図２８の断面図を参照して、低感度フォトダイオード（PD）と酸化膜を積層した構造からなる画素３００Ｃについて説明する。なお、図示はしないが、図２８の断面図は、図２４の平面図の点線ＸＸ'の断面に対応している。
図２８の画素３００Ｃでは、図２７の画素３００Ｂと同様に、低感度フォトダイオード３２１－２の深さ方向のサイズが、高感度フォトダイオード３２１－１の深さ方向のサイズよりも、小さいサイズとなる。
一方で、画素３００Ｃでは、低感度フォトダイオード３２１－２の深さ方向の位置が、光入射側寄りではなく、配線側の位置となっているので、第３転送トランジスタ３２２－３が直接、低感度フォトダイオード３２１－２に蓄積された電荷を読み出すことになる。この点、縦型トランジスタ３３１によって、低感度フォトダイオード３２１－２から電荷を読み出していた画素３００Ｂ（図２７）の構造とは異なっている。
また、画素３００Ｃでは、半導体基板３１２のシリコン（Si）が、光入射側から掘り込まれ、この掘り込み部に、酸化膜３４１が埋め込まれている。すなわち、画素３００Ａ（図２５）のように、画素内容量３２３Ａを、低感度フォトダイオード３２１－２と積層しない場合、掘り込み部に、酸化膜３４１を埋め込む構造を採用することができるが、この酸化膜３４１は、配線側又は光入射側から掘り込まれた掘り込み部に埋め込むことができる。これにより、画素３００Ｃでは、低感度フォトダイオード３２１－２と酸化膜３４１とが積層構造となっている。
なお、画素３００Ｃにおいて、半導体基板３１２に形成された掘り込み部に埋め込まれる物質としては、酸化膜３４１に限らず、他の物質が埋め込まれるようにしてもよい。
（３－Ｄ）画素間遮光を有する構造
次に、図２９の断面図を参照して、画素間遮光を有する構造からなる画素３００Ｄについて説明する。なお、図示はしないが、図２９の断面図は、図２４の平面図の点線ＸＸ'の断面に対応している。
図２９の画素３００Ｄでは、図２５の画素３００Ａと同様に、低感度フォトダイオード３２１－２の深さ方向のサイズが、高感度フォトダイオード３２１－１の深さ方向のサイズよりも、小さいサイズとなる。また、画素３００Ｄでは、縦型トランジスタ３３１により、低感度フォトダイオード３２１－２に蓄積された電荷が読み出される。
また、画素３００Ｄでは、図２５の画素３００Ａと同様に、半導体基板３１２のシリコン（Si）の配線側からの掘り込み部に、トレンチ型の画素内容量３２３Ａが埋め込まれ、低感度フォトダイオード３２１－２と画素内容量３２３Ａとが積層構造となっている。これにより、画素３００Ｄでは、図２５の画素３００Ａと同様に、低感度フォトダイオード３２１－２に積層される画素内容量３２３（３２３Ａ）の領域を、高感度フォトダイオード３２１－１の領域に割り当てることで、高感度フォトダイオード３２１－１の平面方向のサイズを拡張することができる。
ここで、画素３００Ｄにおいては、高感度フォトダイオード３２１－１と、低感度フォトダイオード３２１－２との間には、RDTI構造により、遮光膜３４４－１乃至３４４－３が形成され、素子間分離がなされている。この構造により、隣接する画素からの入射光の漏れ込みを防止する画素間遮光が実現されるため、高感度フォトダイオード３２１－１と低感度フォトダイオード３２１－２との混色を抑制することができる。
以上のように、画素３００Ｄでは、図２９に示した断面の構造を有することで、高感度フォトダイオード３２１－１の領域を、PDL拡張領域（図２４）まで拡張することができるため、高感度画素３０１Ａ－１と低感度画素３０１Ａ－２との感度差をさらに拡大することができる。また、画素３００Ｄでは、高感度フォトダイオード３２１－１と低感度フォトダイオード３２１－２との間に、RDTI構造を採用しているため、混色を抑制することができる。
なお、画素内容量３２３Ａの埋め込み電極部を電荷蓄積領域とすることで、高感度フォトダイオード３２１－１と画素内容量３２３Ａとの間の混色を抑制することができる。また、画素３００Ｄは、画素３００Ａ（図２５）に対し、遮光膜３４３を設けた構造と等価であるが、画素３００Ｂ（図２７）又は画素３００Ｃ（図２８）に対して同様に、遮光膜３４４を設けた構造を採用するようにしてもよい。
（３－Ｅ）低感度PDと画素内容量FCを積層した構造（画素内容量の他の構造）
最後に、図３０及び図３１を参照して、低感度フォトダイオード（PD）と画素内容量（FC）を積層した構造からなる画素３００Ｅについて説明する。なお、図示はしないが、図３０の断面図は、図２４の平面図の点線ＸＸ'の断面に対応している。
図３０の画素３００Ｅでは、図２５の画素３００Ａと同様に、低感度フォトダイオード３２１－２の深さ方向のサイズが、高感度フォトダイオード３２１－１の深さ方向のサイズよりも、小さいサイズとなる。また、画素３００Ｅでは、縦型トランジスタ３３１により、低感度フォトダイオード３２１－２に蓄積された電荷が読み出される。
また、画素３００Ｅでは、図２５の画素３００Ａと同様に、半導体基板３１２のシリコン（Si）の配線側からの掘り込み部に、トレンチ型の画素内容量３２３Ｂが埋め込まれ、低感度フォトダイオード３２１－２と画素内容量３２３Ｂとが積層構造となっている。
ここで、図３１には、図３０のトレンチ型の画素内容量３２３Ｂの構造の例が図示されている。図３１の画素内容量３２３Ｂにおいて、第１の掘り込み部３６０ａの内壁面及び底面に、下部電極としてＰ－層３６３が形成されている。このＰ－層３６３は、基板のＰウェル層と接続されている。そして、この第１の掘り込み部３６０ａの内壁面及び底面には、容量膜３６２が形成されている。
そして、この容量膜３６２を覆うとともに、基板表面近傍に形成された第２の掘り込み部３６０ｂを埋め込むように、基板にトレンチ型の上部電極３６１が形成されている。画素内容量３２３Ｂでは、転送トランジスタのソースに対応するＮ＋層３６５と、上部電極３６１とが接続されて構成されている。
なお、画素３００Ｅは、画素内容量３２３Ａの代わりに、画素内容量３２３Ｂが埋め込まれている点を除いては、画素３００Ａ（図２５）と同様の構造を有している。したがって、画素３００Ｅにおいても、低感度フォトダイオード３２１－２に積層される画素内容量３２３Ｂの領域を、高感度フォトダイオード３２１－１の領域に割り当てることで、高感度フォトダイオード３２１－１の平面方向のサイズを拡張することができる。
以上のように、画素３００Ｅでは、図３０及び図３１に示した断面の構造を有することで、高感度フォトダイオード３２１－１の領域を、PDL拡張領域（図２４）まで拡張することができるため、高感度画素３０１Ａ－１と低感度画素３０１Ａ－２との感度差がさらに拡大されることになる。
以上、第４の実施の形態として、画素３００Ａ乃至画素３００Ｅについて説明した。この第４の実施の形態においては、低感度フォトダイオードの深さ方向のサイズを限定して、さらに、低感度フォトダイオードに対し、画素内容量（FC）などを積層させた構造とすることで得られる、空いた領域（例えば、図２４のPDL拡張領域）を利用して、高感度フォトダイオードの平面方向のサイズを拡張することができる。その結果、高感度画素と低感度画素との感度差のさらなる拡大が可能となる。
なお、第４の実施の形態の画素３００においても、第２の実施の形態の画素１００等と同様に、低感度画素の低感度フォトダイオードの深さ方向のサイズを制限することで、当該低感度フォトダイオードの平面方向のサイズ（受光面の面積）を広げることができ、さらに低感度フォトダイオードに対して画素内容量（電荷蓄積部）を設けることができるため、ダイナミックレンジの広い特性を得ることができる。
＜６．第５の実施の形態：高感度PDにモスアイ構造を用いた構造＞
次に、図３２乃至図３６を参照して、第５の実施の形態について説明する。
ところで、画素において、フォトダイオードが形成されるシリコン層の受光面側（光入射側）の界面に微小な凹凸構造を設ける、いわゆるモスアイ構造が知られている。このモスアイ構造を利用することで、入射光の反射を防止することができるが、入射光を回折させることができるため、フォトダイオード内における光電変換の対象となる光の光路長を長くすることができる。
ここで、光電変換の対象となる光の光路長を長くとることができれば、フォトダイオードの感度を上げることができることが知られているが、第５の実施の形態では、この原理を利用して、より感度の高い高感度画素を形成することができるようにする。さらに、第５の実施の形態では、この原理を利用して、高感度画素と低感度画素を有する画素におけるダイナミックレンジを拡大できるようにする。
なお、第５の実施の形態では、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素４００として、画素４００Ａ乃至画素４００Ｄを説明する。
また、画素４００において、高感度フォトダイオード４２１－１と、低感度フォトダイオード４２１－２と、第１転送トランジスタ４２２－１乃至選択トランジスタ４２９等の画素回路は、図２の画素１００における、高感度フォトダイオード１２１－１と、低感度フォトダイオード１２１－２と、第１転送トランジスタ１２２－１乃至選択トランジスタ１２９等の画素回路に対応している。
（４－Ａ）基本構造：高感度PDのモスアイ構造
まず、図３２の断面図を参照して、高感度フォトダイオード（PD）がモスアイ構造からなる画素４００Ａについて説明する。
図３２においては、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素４００Ａの一例として、高感度画素４０１Ａ－１と低感度画素４０１Ａ－２とからなる画素が図示されている。
図３２において、半導体基板４１２では、Ｐ型のシリコン（Si）に、画素ごとに、Ｎ型のフォトダイオード４２１が形成されている。
ただし、画素４００Ａにおいて、半導体基板４１２内に形成される各フォトダイオード４２１の平面方向のサイズ（受光面の面積）と、シリコン（Si）の深さ方向のサイズは、同一のサイズとされる。また、画素４００Ａにおいて、各フォトダイオード４２１に対し、光を入射するオンチップレンズ４１１の外形サイズも、同一のサイズとされる。
ここで、図３２に示した半導体基板４１２内に形成される４つのフォトダイオード４２１のうち、フォトダイオード４２１－１の上部のＰ型の半導体領域の界面（受光面側界面）には、モスアイ構造により、微細な凹凸構造が形成されている。一方で、フォトダイオード４２１－２の上部には、モスアイ構造は形成されていない。
すなわち、フォトダイオード４２１－１では、モスアイ構造を有することで、入射光を回折させることができるため、フォトダイオード４２１－２と比べて、光電変換の対象となる光の光路長を長くすることができる。そして、上述した通り、光電変換の対象となる光の光路長を長くとることができれば、フォトダイオード４２１の感度を上げることができる。ただし、シリコン（Si）からなるモスアイ構造の形状は、吸収したい波長に応じた形状となるように形成される。
このように、感度を上げたいフォトダイオード４２１に対し、モスアイ構造を形成することで、結果として、フォトダイオード４２１－２の感度と比べて、フォトダイオード４２１－１の感度を高めることが可能となる。
これにより、画素４００Ａにおいては、半導体基板４１２内に形成される４つのフォトダイオード４２１のうち、モスアイ構造を有していないフォトダイオード４２１－２が、低感度なフォトダイオードとなる一方で、モスアイ構造を有しているフォトダイオード４２１－１を、高感度フォトダイオードとすることができる。
換言すれば、画素４００Ａは、高感度フォトダイオード４２１－１を有する高感度画素４０１Ａ－１と、低感度フォトダイオード４２１－２を有する低感度画素４０１Ａ－２とから構成されると言える。
なお、画素４００Ａにおいて、半導体基板４１２の裏面側（光入射側）の半導体領域の掘り込み部分には、半導体領域の上面を被覆しているピニング膜４４３と、遮光膜４４４－１乃至４４４－５が形成される。このピニング膜４４３は、半導体基板４１２の界面部分で正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成される。
また、半導体基板４１２の半導体領域における各フォトダイオード４２１の間には、遮光膜４４４－１乃至４４４－５が形成され、素子間分離がなされている。この構造より、隣接する画素からの入射光の漏れ込みを防止する画素間遮光が実現される。遮光膜４４４－１乃至４４４－５を含むピニング膜４４３の上部の全面には、絶縁膜４４２が形成されている。
また、画素４００Ａでは、オンチップレンズ４１１と絶縁膜４４２との間には、カラーフィルタ４４１が形成される。ここでは、例えば、高感度フォトダイオード４２１－１に対応したカラーフィルタ４４１－１のうち、一方のカラーフィルタを、赤色（Ｒ）のカラーフィルタとし、他方のカラーフィルタを、緑色（Ｇ）のカラーフィルタとすることができる。また、例えば、低感度フォトダイオード４２１－２に対応したカラーフィルタ４４１－２のうち、一方のカラーフィルタを、赤色（Ｒ）のカラーフィルタとし、他方のカラーフィルタを、緑色（Ｇ）のカラーフィルタとすることができる。
なお、図３２には図示していないが、画素４００Ａにおいて、高感度フォトダイオード４２１－１と低感度フォトダイオード４２１－２には、第１転送トランジスタ４２２－１や第３転送トランジスタ４２２－３等を含む画素回路がそれぞれ接続されている。そして、第１転送トランジスタ４２２－１や第３転送トランジスタ４２２－３が、駆動信号TGL，TGS等に応じて動作することで、高感度フォトダイオード４２１－１と低感度フォトダイオード４２１－２に蓄積された電荷が読み出されることになる。
以上のように、画素４００Ａでは、図３２に示した断面の構造を有することから、モスアイ構造を有する高感度フォトダイオード４２１－１の感度を、低感度フォトダイオード４２１－２の感度よりも高めることができる。また、画素４００Ａにおいては、図３２に示した断面の構造を有することで、ダイナミックレンジを拡大することができる。
ここで、図３３には、画素４００Ａの断面の構造を採用することで得られるダイナミックレンジの例を示している。図３３において、横軸は、各フォトダイオードへ照射した光の照度を表し、縦軸は、各フォトダイオードから出力される電荷の量を表している。また、図中の点線は、高感度画素４０１Ａ－１の入出力特性を表し、図中の一点鎖線は、低感度画素４０１Ａ－２の入出力特性を表している。画素４００Ａでは、高感度フォトダイオード４２１－１の表面をモスアイ構造としているため、高感度画素４０１Ａ－１の感度は向上する一方で、低感度画素４０１Ａ－２の感度を変化させずに、飽和電荷量（Qs）を大きくすることができるため、図３３の実線で表すように、画素４００Ａにおけるダイナミックレンジを、通常の画素と比べて拡大させることができる。
（４－Ｂ）OCLの大小でPDの感度差をつける場合に、高感度PDのモスアイ構造
次に、図３４の断面図を参照して、オンチップレンズ（OCL）の大小でフォトダイオード（PD）の感度差をつける場合に、高感度フォトダイオード（PD）がモスアイ構造からなる画素４００Ｂについて説明する。
図３４においては、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素４００Ｂの一例として、高感度画素４０１Ｂ－１と低感度画素４０１Ｂ－２とからなる画素が図示されている。
図３４の画素４００Ｂでは、上述した画素４００Ａ（図３２）と同様に、半導体基板４１２の半導体領域（シリコン（Si））に、画素ごとに、フォトダイオード４２１が形成されているが、各フォトダイオード４２１に対応して設けられるオンチップレンズ４１１の外形サイズが異なっている。また、各オンチップレンズ４１１のサイズに応じて、各フォトダイオード４２１の平面方向のサイズ（受光面の面積）が異なっている。
すなわち、画素４００Ｂにおいて、オンチップレンズ４１１－１の外形サイズは、オンチップレンズ４１１－２の外形サイズよりも大きくなる。また、このオンチップレンズ４１１の外形サイズの違いに対応して、フォトダイオード４２１－１の平面方向のサイズは、フォトダイオード４２１－２の平面方向のサイズよりも大きくなる。
これにより、画素４００Ｂにおいては、半導体基板４１２内に形成される４つのフォトダイオード４２１のうち、外形サイズの小さいオンチップレンズ４１１－２に対応するフォトダイオード４２１－２が、低感度なフォトダイオードとなる。一方で、４つのフォトダイオード４２１のうち、外形サイズの大きいオンチップレンズ４１１－１に対応するフォトダイオード４２１－１が、高感度なフォトダイオードとなる。
換言すれば、画素４００Ｂは、高感度フォトダイオード４２１－１を有する高感度画素４０１Ｂ－１と、低感度フォトダイオード４２１－２を有する低感度画素４０１Ｂ－２とから構成されると言える。
ここで、図３４に示した半導体基板４１２内に形成される４つのフォトダイオード４２１のうち、高感度フォトダイオード４２１－１の上部のＰ型の半導体領域の界面（受光面側界面）には、モスアイ構造により、微細な凹凸構造が形成されている。一方で、低感度フォトダイオード４２１－２の上部には、モスアイ構造は形成されていない。
すなわち、高感度フォトダイオード４２１－１では、モスアイ構造を有することで、入射光を回折させることができるため、低感度フォトダイオード４２１－２と比べて、光電変換の対象となる光の光路長を長くして、高感度フォトダイオード４２１－１の感度を上げることができる。
このように、画素４００Ｂでは、高感度フォトダイオード４２１－１側にモスアイ構造を形成することで、結果として、低感度フォトダイオード４２１－２の感度と比べて、高感度フォトダイオード４２１－１の感度をさらに高めることが可能となる。
なお、図３４の画素４００Ｂにおいて、上述した画素４００Ａ（図３２）と対応する箇所には、同一の符号を付してあり、その説明は繰り返しになるので省略する。
以上のように、画素４００Ｂでは、図３４に示した断面の構造を有することから、モスアイ構造を有する高感度フォトダイオード４２１－１の感度を、低感度フォトダイオード４２１－２の感度よりもさらに高めることができる。
なお、図３４の画素４００Ｂにおいては、オンチップレンズ４１１のサイズに応じて、各フォトダイオード４２１の平面方向のサイズ（受光面の面積）が異なっているとしたが、各フォトダイオード４２１の平面方向のサイズは、同一のサイズであってもよい。
（４－Ｃ）PDの大小でPDの感度差をつける場合に、高感度PDのモスアイ構造
次に、図３５の断面図を参照して、フォトダイオード（PD）の大小で、フォトダイオード（PD）の感度差をつける場合に、高感度フォトダイオード（PD）がモスアイ構造からなる画素４００Ｃについて説明する。
図３５においては、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素４００Ｃの一例として、高感度画素４０１Ｃ－１と低感度画素４０１Ｃ－２とからなる画素が図示されている。
図３５の画素４００Ｃでは、上述した画素４００Ａ（図３２）と同様に、半導体基板４１２の半導体領域（シリコン（Si））に、画素ごとに、フォトダイオード４２１が形成されているが、各フォトダイオード４２１の平面方向のサイズ（受光面の面積）が異なっている。ただし、画素４００Ｃにおいて、各フォトダイオード４２１に対応して設けられるオンチップレンズ４１１の外形サイズは、同一のサイズとされる。
すなわち、画素４００Ｃにおいて、フォトダイオード４２１－１の平面方向のサイズは、フォトダイオード４２１－２の平面方向のサイズよりも大きくなる。また、オンチップレンズ４１１－１の外形サイズは、オンチップレンズ４１１－２の外形サイズと同一のサイズとなる。
これにより、画素４００Ｃにおいては、半導体基板４１２内に形成される４つのフォトダイオード４２１のうち、平面方向のサイズの小さいフォトダイオード４２１－２が、低感度なフォトダイオードとなる一方で、平面方向のサイズの大きいフォトダイオード４２１－１を、高感度なフォトダイオードとすることができる。
換言すれば、画素４００Ｃは、高感度フォトダイオード４２１－１を有する高感度画素４０１Ｃ－１と、低感度フォトダイオード４２１－２を有する低感度画素４０１Ｃ－２とから構成されると言える。
ここで、図３５に示した半導体基板４１２内に形成される４つのフォトダイオード４２１のうち、高感度フォトダイオード４２１－１の上部のＰ型の半導体領域の界面（受光面側界面）には、モスアイ構造により、微細な凹凸構造が形成されている。一方で、低感度フォトダイオード４２１－２の上部には、モスアイ構造は形成されていない。
すなわち、高感度フォトダイオード４２１－１では、モスアイ構造を有することで、入射光を回折させることができるため、低感度フォトダイオード４２１－２と比べて、光電変換の対象となる光の光路長を長くして、高感度フォトダイオード４２１－１の感度を上げることができる。
このように、画素４００Ｃでは、高感度フォトダイオード４２１－１側にモスアイ構造を形成することで、結果として、低感度フォトダイオード４２１－２の感度と比べて、高感度フォトダイオード４２１－１の感度をさらに高めることが可能となる。
なお、図３５の画素４００Ｃにおいて、上述した画素４００Ａ（図３２）と対応する箇所には、同一の符号を付してあり、その説明は繰り返しになるので省略する。
以上のように、画素４００Ｃでは、図３５に示した断面の構造を有することから、モスアイ構造を有する高感度フォトダイオード４２１－１の感度を、低感度フォトダイオード４２１－２の感度よりもさらに高めることができる。
（４－Ｄ）OCLの大小とPDの大小でPDの感度差をつける場合に、高感度PDのモスアイ構造
最後に、図３６の断面図を参照して、オンチップレンズ（OCL）の大小とフォトダイオード（PD）の大小で、フォトダイオード（PD）の感度差をつける場合に、高感度フォトダイオード（PD）がモスアイ構造からなる画素４００Ｄについて説明する。
図３６においては、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素４００Ｄの一例として、高感度画素４０１Ｄ－１と低感度画素４０１Ｄ－２とからなる画素が図示されている。
図３６の画素４００Ｄでは、上述した画素４００Ａ（図３２）と同様に、半導体基板４１２の半導体領域（シリコン（Si））に、画素ごとに、フォトダイオード４２１が形成されているが、各フォトダイオード４２１に対応して設けられるオンチップレンズ４１１の外形サイズが異なっている。また、各オンチップレンズ４１１のサイズに応じて、各フォトダイオード４２１の平面方向のサイズ（受光面の面積）が異なっている。
ここで、画素４００Ｄにおいては、各フォトダイオード４２１の間に形成される遮光膜４４４が、画素４００Ｂ（図３５）と比べて、低感度画素４０１Ｄ－２の内側に形成されている。
具体的には、一方（図中の最も左側）の低感度画素４０１Ｄ－２においては、フォトダイオード４２１－２の両側の遮光膜４４４－１と遮光膜４４４－２が、より内側に形成されている。そのため、フォトダイオード４２１－２の平面方向のサイズが、より小さくなっている。同様に、他方（図中の左から３番目）の低感度画素４０１Ｄ－２においては、遮光膜４４４－３と遮光膜４４４－４がより内側に形成され、フォトダイオード４２１－２の平面方向のサイズが、より小さくなっている。
すなわち、オンチップレンズ４１１－１の外形サイズは、オンチップレンズ４１１－２の外形サイズよりも大きくなる。また、フォトダイオード４２１－２の平面方向のサイズは、フォトダイオード４２１－１の平面方向のサイズと比べて、いっそう小さくなっている。
これにより、画素４００Ｄにおいては、半導体基板４１２内に形成される４つのフォトダイオード４２１のうち、外形サイズの小さいオンチップレンズ４１１－２に対応するフォトダイオード４２１－２が、低感度なフォトダイオードとなる。一方で、４つのフォトダイオード４２１のうち、外形サイズの大きいオンチップレンズ４１１－１に対応するフォトダイオード４２１－１が、高感度なフォトダイオードとなる。
ここで、図３６に示した半導体基板４１２内に形成される４つのフォトダイオード４２１のうち、高感度フォトダイオード４２１－１の上部のＰ型の半導体領域の界面（受光面側界面）には、モスアイ構造により、微細な凹凸構造が形成されている。一方で、低感度フォトダイオード４２１－２の上部には、モスアイ構造は形成されていない。
すなわち、高感度フォトダイオード４２１－１では、モスアイ構造を有することで、入射光を回折させることができるため、低感度フォトダイオード４２１－２と比べて、光電変換の対象となる光の光路長を長くして、高感度フォトダイオード４２１－１の感度を上げることができる。
このように、画素４００Ｄでは、高感度フォトダイオード４２１－１側にモスアイ構造を形成することで、結果として、低感度フォトダイオード４２１－２の感度と比べて、高感度フォトダイオード４２１－１の感度をさらに高めることが可能となる。
なお、図３６の画素４００Ｄにおいて、上述した画素４００Ａ（図３２）と対応する箇所には、同一の符号を付してあり、その説明は繰り返しになるので省略する。
以上のように、画素４００Ｄでは、図３６に示した断面の構造を有することから、モスアイ構造を有する高感度フォトダイオード４２１－１の感度を、低感度フォトダイオード４２１－２の感度よりもさらに高めることができる。
以上、第５の実施の形態として、画素４００Ａ乃至画素４００Ｄについて説明した。この第５の実施の形態においては、高感度フォトダイオードの上部の領域に、微細な凹凸構造からなるモスアイ構造を形成して、光電変換の対象となる光の光路長が長くとれるようにすることで、高感度フォトダイオードの感度を高めることができる。また、高感度画素と低感度画素を有する画素４００においては、ダイナミックレンジを拡大させることもできる。
なお、画素４００Ｂ乃至画素４００Ｄにおいては、低感度画素の低感度フォトダイオードの平面方向のサイズ（受光面の面積）が、高感度画素の高感度フォトダイオードの平面方向（受光面の面積）のサイズよりも小さくなる場合を示したが、第２の実施の形態の画素１００等と同様に、低感度フォトダイオードの平面方向のサイズを、高感度フォトダイオードの平面方向のサイズと同等又はそれ以上にすることで、ダイナミックレンジの広い特性を得ることができるようにしてもよい。また、この場合において、低感度画素では、低感度フォトダイオードに対して画素内容量（電荷蓄積部）を設けるようにしてもよい。
＜７．第６の実施の形態：高感度PDの周囲を低感度PDで取り囲んだ構造＞
最後に、図３７乃至図５０を参照して、第６の実施の形態について説明する。
ここで、図３７を参照して、図１のCMOSイメージセンサ１０の画素アレイ部１１で２次元状に配置される、第１の実施の形態の画素９００について説明する。図３７のＡは、第１の実施の形態の画素９００を配線側から見た場合の平面図を表し、図３７のＢは、その画素の断面図と平面図を表している。
第１の実施の形態の画素９００では、図３７のＡに示した画素レイアウトにより高感度フォトダイオード９２１－１と、低感度フォトダイオード９２１－２の平面方向のサイズを変えている。ところで、このようなレイアウトで、高感度フォトダイオード９２１－１と、低感度フォトダイオード９２１－２の平面方向のサイズを変える場合には、例えば、図３７のＢに示したオンチップレンズ９１１－１とオンチップレンズ９１１－２を形成する必要がある。
しかしながら、現状では、このような高感度画素と低感度画素で、画素サイズが異なり、かつレンズ厚が異なるようなオンチップレンズの形成方法は確立されておらず、一般的なオンチップレンズの形成方法で、高感度画素と低感度画素のオンチップレンズを形成するための方法が求められていた。また、図３７のＡに示した画素レイアウトであると、瞳補正をかける場合にそのレイアウトが困難となっていた。
そこで、第６の実施の形態では、画素において、低感度画素が高感度画素を取り囲むような構造を採用することで、高感度画素と低感度画素を有する画素におけるダイナミックレンジを拡大するだけでなく、オンチップレンズの形成や瞳補正が容易になるようにする。
なお、第６の実施の形態では、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素５００として、画素５００Ａ乃至画素５００Ｄを説明する。
また、画素５００において、高感度フォトダイオード５２１－１と、低感度フォトダイオード５２１－２と、第１転送トランジスタ５２２－１乃至選択トランジスタ５２９等の画素回路は、図２の画素１００における、高感度フォトダイオード１２１－１と、低感度フォトダイオード１２１－２と、第１転送トランジスタ１２２－１乃至選択トランジスタ１２９等の画素回路に対応している。
（５－Ａ）基本構造：高感度PDの周囲を低感度PDで取り囲んだ構造
まず、図３８を参照して、高感度フォトダイオード（PD）の周囲を、低感度フォトダイオード（PD）で取り囲んだ構造からなる画素５００Ａについて説明する。
図３８のＡは、画素５００Ａの構造を示す平面図である。なお、図３８のＡは、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素５００Ａの１つを光入射側から見た場合の平面図を表している。
図３８のＡにおいて、画素５００Ａは、高感度画素５０１Ａ－１と、その周囲を取り囲んだ低感度画素５０１Ａ－２から構成される。高感度画素５０１Ａ－１は、低感度画素５０１Ａ－２よりも感度が高い画素である。
また、図３８のＡの画素５００Ａ上の点線ＸＸ'の断面を図示すると、図３８のＢの断面図に示すような構造となる。図３８のＢにおいて、半導体基板５１２のシリコン（Si）内には、高感度画素５０１Ａ－１を構成する高感度フォトダイオード（PD）５２１－１と、その周囲を取り囲むように、低感度画素５０１Ａ－２を構成する低感度フォトダイオード（PD）５２１－２が形成されている。
画素５００Ａにおいて、低感度フォトダイオード５２１－２の周囲と、低感度フォトダイオード５２１－２と高感度フォトダイオード５２１－１との間には、例えばDTI構造等の素子間分離構造により、遮光膜５４４－１と遮光膜５４４－２が形成され、素子間分離を行っている。
高感度フォトダイオード５２１－１は、光入射側から入射される光の光量に応じた電荷を生成して蓄積する。そして、高感度フォトダイオード５２１－１に蓄積された電荷は、第１転送トランジスタ５２２－１等の画素回路により読み出される（図中の矢印Ｓ１，Ｓ２）。なお、高感度フォトダイオード５２１－１に入射された光は、遮光膜５４４－２により、低感度フォトダイオード５２１－２側に漏れ込むことはない（図中の矢印Ｓ３，Ｓ４）。
低感度フォトダイオード５２１－２は、光入射側から入射される光の光量に応じた電荷を生成して蓄積する。そして、低感度フォトダイオード５２１－２に蓄積された電荷は、第３転送トランジスタ５２２－３等の画素回路により読み出される。なお、低感度フォトダイオード５２１－２に入射された光は、遮光膜５４４－２により、高感度フォトダイオード５２１－１側に漏れ込むことはない。
なお、図３８には、図示していないが、画素５００Ａの光入射側には、オンチップレンズやカラーフィルタ等が形成される。ここで、図３９及び図４０には、画素５００Ａに、オンチップレンズとカラーフィルタ等を設けた場合の構造が図示されている。
図３９は、高感度フォトダイオード５２１－１と、その周囲を取り囲んだ低感度フォトダイオード５２１－２に対し、１つのオンチップレンズを形成した場合の構造を示す図である。
図３９の画素５００Ａにおいて、遮光膜５４４を含むフォトダイオード（PD）５２１の上部の全面には、絶縁膜５４２が形成されている。なお、図３９の画素５００Ａの構造では、図示していないが、半導体基板５１２の半導体領域の上面には、ピニング膜が被覆される。
また、画素５００Ａにおいて、絶縁膜５４２の上部には、カラーフィルタ５４１とオンチップレンズ５１１が形成される。オンチップレンズ５１１は、高感度フォトダイオード５２１－１と、その周囲を取り囲んだ低感度フォトダイオード５２１－２に対して、１つ設けられ、高感度フォトダイオード５２１－１と低感度フォトダイオード５２１－２とのそれぞれに対し、光を入射させる。
図４０は、高感度フォトダイオード５２１－１と、その周囲を取り囲んだ低感度フォトダイオード５２１－２に対し、別個にオンチップレンズを形成した場合の構造を示す図である。なお、図４０の画素５００Ａの構造は、上述した図３９の画素５００Ａとの構造と比べて、オンチップレンズ５１１の構造が異なる以外は、同一の構造となるため、説明が繰り返しになる部分については、その説明は省略する。
すなわち、図４０の画素５００Ａにおいては、高感度フォトダイオード５２１－１に光を入射するためのオンチップレンズ５１１－１と、低感度フォトダイオード５２１－２に光を入射するためのオンチップレンズ５１１－２とが設けられている。
オンチップレンズ５１１－２は、低感度フォトダイオード５２１－２が、高感度フォトダイオード５２１－１の周囲を取り囲んで配置されているのに対応して、オンチップレンズ５１１－１の周囲を取り囲むようにして配置される。すなわち、オンチップレンズ５１１－２は、オンチップレンズ５１１－１に対し、いわばドーナツ状に配置されている。
このように、画素５００Ａにおいては、例えば、図３９又は図４０に示したオンチップレンズ５１１（５１１－１，５１１－２）を形成することができるが、このオンチップレンズ５１１（５１１－１，５１１－２）の形状は、一般的な形状であるため、現在一般的に普及している方法を用いて、オンチップレンズ５１１（５１１－１，５１１－２）を形成することができる。
以上のように、画素５００Ａでは、図３８乃至図４０に示した構造を有することから、高感度フォトダイオード５２１－１の感度を、その周囲を取り囲んだ低感度フォトダイオード５２１－２の感度よりも高めるとともに、そのようなレイアウトを採用したことで、オンチップレンズの形成や瞳補正を容易にすることができる。
また、画素５００Ａでは、高感度フォトダイオード５２１－１と、低感度フォトダイオード５２１－２との間に、遮光膜５４４が形成され、素子間分離がなされていることから、高感度画素５０１Ａ－１と低感度画素５０１Ａ－２との間の混色の問題も解消することができる。
（５－Ｂ）低感度PDが高感度PDを通過した入射光で光電変換を行う構造
次に、図４１を参照して、低感度フォトダイオード（PD）が、高感度フォトダイオード（PD）を通過した入射光で光電変換を行う構造からなる画素５００Ｂについて説明する。
図４１のＡは、画素５００Ｂの構造を示す平面図である。なお、図４１のＡは、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素５００Ｂの１つを光入射側から見た場合の平面図を表している。
また、図４１のＡの画素５００Ｂ上の点線ＸＸ'の断面を図示すると、図４１のＢの断面図に示すような構造となる。図４１の画素５００Ｂでは、上述した画素５００Ａ（図３８）と同様に、半導体基板５１２のシリコン（Si）内には、高感度フォトダイオード（PD）５２１－１と、その周囲を取り囲むように、低感度フォトダイオード（PD）５２１－２が形成されている。
画素５００Ｂにおいて、低感度フォトダイオード５２１－２の周囲には、遮光膜５５４が形成されている。この遮光膜５５４は、低感度フォトダイオード（PD）５２１－２の上部の光入射側も覆っている。これにより、低感度フォトダイオード５２１－２では、その上部（の光入射側）から、光が入射されることはない。
また、画素５００Ｂにおいて、高感度フォトダイオード５２１－１と低感度フォトダイオード５２１－２との間には、酸化膜５５５が形成されている。これにより、高感度フォトダイオード５２１－１の上部（の光入射側）から入射した光は、高感度フォトダイオード５２１－１内だけでなく、酸化膜５５５を透過して低感度フォトダイオード５２１－２側にも入射されることになる（図中の矢印Ｌ１，Ｌ２）。
高感度フォトダイオード５２１－１は、光入射側から入射される光の光量に応じた電荷を生成して蓄積する。そして、高感度フォトダイオード５２１－１に蓄積された電荷は、第１転送トランジスタ５２２－１等の画素回路により読み出される。
低感度フォトダイオード５２１－２は、高感度フォトダイオード５２１－１に入射された光であって、酸化膜５５５を介して入射される光の光量に応じた電荷を生成して蓄積する。そして、低感度フォトダイオード５２１－２に蓄積された電荷は、第３転送トランジスタ５２２－３等の画素回路により読み出される。
なお、図４１には、図示していないが、画素５００Ｂの光入射側には、図３９及び図４０に示したように、オンチップレンズやカラーフィルタが設けられる。ただし、画素５００Ｂでは、低感度フォトダイオード５２１－２に光を入射するためのオンチップレンズは必要ないため、図４０の構造を採用した場合には、ドーナツ状に配置されるオンチップレンズ５１１－２を設ける必要はない。
以上のように、画素５００Ｂでは、図４１に示した構造を有することから、高感度フォトダイオード５２１－１の感度を、その周囲を取り囲んだ低感度フォトダイオード５２１－２の感度よりも高めるとともに、そのようなレイアウトを採用したことで、オンチップレンズの形成や瞳補正を容易にすることができる。
（５－Ｃ）高感度PDの周囲の領域の一部にメモリを配置した構造
次に、図４２を参照して、高感度フォトダイオード（PD）の周囲の領域の一部にメモリ（MEM）を配置した構造からなる画素５００Ｃについて説明する。
図４２のＡは、画素５００Ｃの構造を示す平面図である。なお、図４２のＡは、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素５００Ｃの１つを光入射側から見た場合の平面図を表している。
図４２のＡの画素５００Ｃでは、その正方形の領域内で、六角形の形状からなる高感度画素５０１Ｃ－１の領域を除いた部分の四隅の領域（図中の三角形の領域）が、低感度画素５０１Ｃ－２の領域となる。すなわち、画素５００Ｃにおいて、低感度画素５０１Ｃ－２は、高感度画素５０１Ｃ－１の中心を対称点として、点対称の位置に配置されている。
また、画素５００Ｃにおいては、その四隅の領域（図中の三角形の領域）のうち、一部の領域（例えば、図中の左下の領域）を遮光膜５６４により遮光して、その遮光膜５６４の下部の領域に、電荷を保持するためのメモリ部（MEM）５６１を形成することができる。すなわち、半導体基板５１２内に形成されるメモリ部５６１は、遮光膜５６４により遮光されている。
また、図４２のＡの画素５００Ｃ上の点線ＸＸ'の断面を図示すると、図４２のＢの断面図に示すような構造となる。図４２のＢにおいて、半導体基板５１２内のシリコン（Si）内には、高感度フォトダイオード（PD）５２１－１と、その周囲（の一部）を取り囲むように低感度フォトダイオード（PD）５２１－２が形成されている。
画素５００Ｃにおいて、高感度フォトダイオード５２１－１と低感度フォトダイオード５２１－２との間と、低感度フォトダイオード５２１－２の周囲には、遮光膜５６４－２と遮光膜５６４－３が形成され、素子間分離がなされている。また、画素５００Ｃにおいては、その四隅の領域のうち、一部の領域（の入射光側）が遮光膜５６４（遮光膜５６４－１）により遮光され、その遮光膜５６４（遮光膜５６４－１）の下部の領域には、メモリ部（MEM）５６１が形成されている。
高感度フォトダイオード５２１－１は、光入射側から入射される光の光量に応じた電荷を生成して蓄積する。そして、高感度フォトダイオード５２１－１に蓄積された電荷は、第１転送トランジスタ５２２－１等の画素回路により読み出される。また、この第１転送トランジスタ５２２－１により読み出された電荷は、メモリ部５６１に蓄積することができる。
低感度フォトダイオード５２１－２は、光入射側から入射される光の光量に応じた電荷を生成して蓄積する。そして、低感度フォトダイオード５２１－２に蓄積された電荷は、第３転送トランジスタ５２２－３等の画素回路により読み出される。また、この第３転送トランジスタ５２２－３により読み出される電荷は、メモリ部５６１に蓄積することができる。
なお、メモリ部５６１に蓄積された電荷は、ＦＤ部５２６に転送されて電圧に変換された後に、増幅トランジスタ５２８により増幅され、選択トランジスタ５２９を介して出力される。
ここで、図１のCMOSイメージセンサ１０等の固体撮像装置においては、各画素を順次読み出すローリングシャッタ方式であると、露光のタイミングの違いにより画像の歪みが生じるので、画素内に電荷を保持するためのメモリ部（電荷保持部）を設けることで、全画素を同時に読み出すグローバルシャッタ方式が用いられる。
このグローバルシャッタ方式を用いることで、メモリ部に、全画素同時読み出しを行った後、順次読み出しが可能となるため、露光タイミングを全画素共通にすることができ、画素の歪みを抑制することができる。そして、画素５００Ｃでは、このグローバルシャッタ方式を採用したときの電荷を保持するための電荷保持部として、メモリ部５６１が設けられているのである。
なお、図４２には、図示していないが、画素５００Ｃの光入射側には、図３９及び図４０に示したように、オンチップレンズやカラーフィルタを形成することができる。
また、図４２の画素５００Ｃにおいては、四隅の４つの領域のうち、左下の領域をメモリ部５６１としたが、それに限らず、例えば、４つの領域のうち、２つの領域を、高感度フォトダイオード５２１－１用のメモリ部５６１－１と、低感度フォトダイオード５２１－２用のメモリ部５６１－２とするなど、他の構造を採用してもよい。
また、図４２の画素５００Ｃでは、四隅の４つの領域にメモリ部５６１を設けずに、すべて低感度フォトダイオード５２１－２を配置する構成を採用してもよい。さらに、図４２の画素５００Ｃでは、四隅の４つの領域に、低感度画素５０１Ｃ－２とメモリ部５６１が配置されるようにしているが、低感度画素５０１Ｃ－２が、高感度画素５０１Ｃ－１の周囲に配置されていれば、高感度画素５０１Ｃ－１の形状を変えることで、低感度画素５０１Ｃ－２とメモリ部５６１が他の領域に配置されるようにしてもよい。
以上のように、画素５００Ｃでは、図４２に示した構造を有することから、高感度フォトダイオード５２１－１の感度を、その周囲を取り囲んだ低感度フォトダイオード５２１－２の感度よりも高めるとともに、そのようなレイアウトを採用したことで、オンチップレンズの形成や瞳補正を容易にすることができる。また、画素５００Ｃでは、光が入射する受光面の一部の領域を遮光することで、電荷を蓄積するメモリ部５６１として使用することができる。
（５－Ｄ）４画素共有の構造
次に、図４３乃至図５０を参照して、４画素共有で構成される画素５００Ｄについて説明する。
図４３は、４画素共有で構成される画素５００Ｄの構造を示す平面図である。なお、図４３は、CMOSイメージセンサ１０（図１）の画素アレイ部１１で２次元状に配置される画素５００Ｄ－１乃至画素５００Ｄ－４を光入射側から見た場合の平面図を表している。
図４３においては、画素５００Ｄ－１乃至画素５００Ｄ－４の４画素で、ＦＤ部（FD）５２６等の画素回路を共有している。
画素５００Ｄ－１において、高感度フォトダイオード（PDL1）５２１－１と、その周囲の低感度フォトダイオード（PDS1）５２１－２に蓄積される電荷は、転送トランジスタ（TRL1）５２２－１と、転送トランジスタ（TRS1）５２２－３により読み出され、ＦＤ部５２６に転送される。
同様に、画素５００Ｄ－２乃至画素５００Ｄ－４において、高感度フォトダイオード（PDL2，PDL3，PDL4）５２１－１と、その周囲の低感度フォトダイオード（PDS2，PDS3，PDS4）５２１－２に蓄積される電荷は、転送トランジスタ（TRL2，TRL3，TRL4）５２２－１と、転送トランジスタ（TRS2，TRS3，TRS4）５２２－３により読み出され、ＦＤ部５２６に転送される。
ＦＤ部５２６は、画素５００Ｄ－１乃至画素５００Ｄ－４の各フォトダイオードから読み出された電荷を、電圧信号に電荷電圧変換して出力する。この電圧信号が、増幅トランジスタ（AMP）５２８により読み出され、選択トランジスタ（SEL）５２９を介して、垂直信号線２２（図１）に出力される。なお、リセットトランジスタ（RST）５２７は、ＦＤ部５２６の電位をリセットする。
ここで、図４３の画素５００Ｄ－１上の点線ＹＹ'の断面を図示すると、図４４の断面図に示すような構造となる。また、図４３の画素５００Ｄ－２と画素５００Ｄ－４上の点線ＸＸ'の断面を図示すると、図４５の断面図に示すような構造となる。
すなわち、図４４は、４画素共有の画素のうち、画素５００Ｄ－１の断面構造を示している。図４４において、半導体基板５１２のシリコン（Si）内には、高感度フォトダイオード（PDL1）５２１－１と、その周囲を取り囲むように、低感度フォトダイオード（PDS1）５２１－２が形成されている。また、高感度フォトダイオード（PDL1）５２１－１と、低感度フォトダイオード（PDS1）５２１－２との間には、遮光膜５７４－１と遮光膜５７４－２が形成され、素子間分離がなされている。
高感度フォトダイオード（PDL1）５２１－１に蓄積された電荷は、転送トランジスタ（TRL1）５２２－１等の画素回路により読み出され、ＦＤ部５２６に転送される。また、低感度フォトダイオード（PDS1）５２１－２に蓄積された電荷は、転送トランジスタ（TRS1）５２２－３等の画素回路により読み出され、ＦＤ部５２６に転送される。
また、図４５は、４画素共有の画素のうち、画素５００Ｄ－２と画素５００Ｄ－４の断面構造を示している。図４５において、半導体基板５１２のシリコン（Si）内には、画素５００Ｄ－２の高感度フォトダイオード（PDL2）５２１－１と、その周囲の低感度フォトダイオード（PDS2）５２１－２が形成されている。また、半導体基板５１２のシリコン（Si）内には、画素５００Ｄ－４の高感度フォトダイオード（PDL4）５２１－１と、その周囲の低感度フォトダイオード（PDS4）５２１－２が形成されている。
図４５において、画素５００Ｄ－２の高感度フォトダイオード（PDL2）５２１－１と、画素５００Ｄ－２の低感度フォトダイオード（PDS2）５２１－２との間には、遮光膜５７４－３と遮光膜５７４－４が形成され、素子間分離がなされている。
同様に、画素５００Ｄ－２の低感度フォトダイオード（PDS2）５２１－２と、画素５００Ｄ－４の低感度フォトダイオード（PDS4）５２１－２との間は、遮光膜５７４－５によって、素子間分離がなされている。また、画素５００Ｄ－４の高感度フォトダイオード（PDL4）５２１－１と、画素５００Ｄ－４の低感度フォトダイオード（PDS4）５２１－２との間は、遮光膜５７４－６と遮光膜５７４－７によって、素子間分離がなされている。
画素５００Ｄ－２の高感度フォトダイオード（PDL2）５２１－１に蓄積された電荷は、転送トランジスタ（TRL2）５２２－１等の画素回路により読み出され、ＦＤ部５２６に転送される。また、画素５００Ｄ－２の低感度フォトダイオード（PDS2）５２１－２に蓄積された電荷は、転送トランジスタ（TRS2）５２２－３等の画素回路により読み出され、ＦＤ部５２６に転送される。
画素５００Ｄ－４の高感度フォトダイオード（PDL4）５２１－１に蓄積された電荷は、転送トランジスタ（TRL4）５２２－１等の画素回路により読み出され、ＦＤ部５２６に転送される。また、画素５００Ｄ－４の低感度フォトダイオード（PDS4）５２１－２に蓄積された電荷は、転送トランジスタ（TRS4）５２２－３等の画素回路により読み出され、ＦＤ部５２６に転送される。
ここで、図４６乃至図４９を参照して、画素５００Ｄ－１乃至画素５００Ｄ－４により４画素共有を行う場合における配線層の構造の例について説明する。
（TGL，RSTの制御線）
図４６は、複数の配線層のうち、ある１つの配線層を、転送トランジスタ５２２－１とリセットトランジスタ５２７の制御線として配置した場合の構造を示している。
図４６において、画素５００Ｄ－１の転送トランジスタ（TGL1）５２２－１は、制御線５８１と接続される。この転送トランジスタ（TGL1）５２２－１の転送ゲートには、制御線５８１を介して駆動信号TGL1が印加され、高感度フォトダイオード（PDL1）５２１－１に蓄積された電荷が読み出されることになる。画素５００Ｄ－２の転送トランジスタ（TGL2）５２２－１は、制御線５８３と接続され、その転送ゲートに駆動信号TGL2が印加されることで、高感度フォトダイオード（PDL2）５２１－１に蓄積された電荷が読み出される。
画素５００Ｄ－３の転送トランジスタ（TGL3）５２２－１は、制御線５８２と接続され、その転送ゲートに駆動信号TGL3が印加されることで、高感度フォトダイオード（PDL3）５２１－１に蓄積された電荷が読み出される。画素５００Ｄ－４の転送トランジスタ（TGL4）５２２－１は、制御線５８４と接続され、その転送ゲートに駆動信号TGL4が印加されることで、高感度フォトダイオード（PDL4）５２１－１に蓄積された電荷が読み出される。
リセットトランジスタ５２７は、制御線５８５と接続される。このリセットトランジスタ５２７のゲート電極には、制御線５８５を介して駆動信号RSTが印加される。リセットトランジスタ５２７は、駆動信号RSTに応じて動作することで、ＦＤ部５２６をリセットする。
（TGS，SELの制御線）
図４７は、複数の配線層のうち、ある１つの配線層を、転送トランジスタ５２２－３と選択トランジスタ５２９の制御線として配置した場合の構造を示している。
図４７において、画素５００Ｄ－１の転送トランジスタ（TGS1）５２２－３は、制御線５８６と接続される。この転送トランジスタ（TGS1）５２２－３の転送ゲートには、制御線５８６を介して駆動信号TGS1が印加され、低感度フォトダイオード（PDS1）５２１－２に蓄積された電荷が読み出されることになる。画素５００Ｄ－２の転送トランジスタ（TGS2）５２２－３は、制御線５８８と接続され、その転送ゲートに駆動信号TGS2が印加されることで、低感度フォトダイオード（PDS2）５２１－２に蓄積された電荷が読み出される。
画素５００Ｄ－３の転送トランジスタ（TGS3）５２２－３は、制御線５８７と接続され、その転送ゲートに駆動信号TGS3が印加されることで、低感度フォトダイオード（PDS3）５２１－２に蓄積された電荷が読み出される。画素５００Ｄ－４の転送トランジスタ（TGS4）５２２－３は、制御線５８９と接続され、その転送ゲートに駆動信号TGS4が印加されることで、低感度フォトダイオード（PDS4）５２１－２に蓄積された電荷が読み出される。
選択トランジスタ５２９は、制御線５９０と接続される。この選択トランジスタ５２９のゲート電極には、制御線５９０を介して駆動信号SELが印加される。選択トランジスタ５２９は、駆動信号SELに応じて動作することで、画素５００Ｄを選択する。
（FD配線）
図４８は、複数の配線層のうち、ある１つの配線層を、FD配線層として配置した場合の構造を示している。
図４８においては、フローティングディフュージョン（FD）としてのＦＤ部５２６と、増幅トランジスタ５２８のゲート電極と、リセットトランジスタ５２７の拡散層であってＦＤ部５２６と接続する側の拡散層と、の３点を接続する、いわゆるFD配線５９３が配置されている。
（電源線、垂直信号線）
図４９は、複数の配線層のうち、ある１つの配線層を、電源線と垂直信号線として配置した場合の構造を示している。
図４９において、電源線（VDD）５９５は、リセットトランジスタ５２７と、増幅トランジスタ５２８に接続される。また、垂直信号線（VSL）５９６は、選択トランジスタ５２９に接続される。なお、電源線５９５は、図２の電源VDDに相当し、垂直信号線５９６は、図１の垂直信号線２２に相当するものである。
（画素共有の回路構成）
図５０は、画素５００Ｄ－１乃至画素５００Ｄ－４により４画素共有を行う場合における回路構成例を示す図である。
図５０には、画素５００Ｄ－１乃至画素５００Ｄ－４に対し、ＦＤ部（FD）５２６、リセットトランジスタ（RST）５２７、増幅トランジスタ（AMP）５２８、及び選択トランジスタ（SEL）５２９が設けられた４画素共有の画素回路が図示されている。
画素５００Ｄ－１において、転送トランジスタ（TGL1）５２２－１の転送ゲートに駆動信号TGL1が印加されることで、高感度フォトダイオード（PDL1）５２１－１に蓄積された電荷がＦＤ部５２６に転送される。また、画素５００Ｄ－１において、転送トランジスタ（TGS1）５２２－３の転送ゲートに駆動信号TGS1が印加されることで、低感度フォトダイオード（PDS1）５２１－２に蓄積された電荷がＦＤ部５２６に転送される。
画素５００Ｄ－２において、転送トランジスタ（TGL2）５２２－１の転送ゲートに駆動信号TGL2が印加されることで、高感度フォトダイオード（PDL2）５２１－１に蓄積された電荷がＦＤ部５２６に転送される。また、画素５００Ｄ－２において、転送トランジスタ（TGS2）５２２－３の転送ゲートに駆動信号TGS2が印加されることで、低感度フォトダイオード（PDS2）５２１－２に蓄積された電荷がＦＤ部５２６に転送される。
画素５００Ｄ－３において、転送トランジスタ（TGL3）５２２－１の転送ゲートに駆動信号TGL3が印加されることで、高感度フォトダイオード（PDL3）５２１－１に蓄積された電荷がＦＤ部５２６に転送される。また、画素５００Ｄ－３において、転送トランジスタ（TGS3）５２２－３の転送ゲートに駆動信号TGS3が印加されることで、低感度フォトダイオード（PDS3）５２１－２に蓄積された電荷がＦＤ部５２６に転送される。
画素５００Ｄ－４において、転送トランジスタ（TGL4）５２２－１の転送ゲートに駆動信号TGL4が印加されることで、高感度フォトダイオード（PDL4）５２１－１に蓄積された電荷がＦＤ部５２６に転送される。また、画素５００Ｄ－４において、転送トランジスタ（TGS4）５２２－３の転送ゲートに駆動信号TGS4が印加されることで、低感度フォトダイオード（PDS4）５２１－２に蓄積された電荷がＦＤ部５２６に転送される。
ＦＤ部５２６は、画素５００Ｄ－１の転送トランジスタ（TGL1）５２２－１と転送トランジスタ（TGS1）５２２－３との間、画素５００Ｄ－２の転送トランジスタ（TGL2）５２２－１と転送トランジスタ（TGS2）５２２－３との間、画素５００Ｄ－３の転送トランジスタ（TGL3）５２２－１と転送トランジスタ（TGS3）５２２－３との間、及び画素５００Ｄ－４の転送トランジスタ（TGL4）５２２－１と転送トランジスタ（TGS4）５２２－３との間にそれぞれ接続される。
ＦＤ部５２６は、各転送トランジスタの動作に応じて、画素５００Ｄ－１乃至画素５００Ｄ－４の各フォトダイオード（PDL1，PDS1，PDL2，PDS2，PDL3，PDS3，PDL4，PDS4）から読み出された電荷を電圧信号に変換して出力する。
リセットトランジスタ５２７は、電源VDDとＦＤ部５２６との間に接続される。リセットトランジスタ５２７のゲート電極には、駆動信号RSTが印加される。この駆動信号RSTがアクティブ状態になると、リセットトランジスタ５２７のリセットゲートが導通状態となり、ＦＤ部５２６の電位が、電源VDDのレベルにリセットされる。
増幅トランジスタ５２８は、そのゲート電極がＦＤ部５２６に接続され、ドレイン電極が電源VDDに接続されており、ＦＤ部５２６に保持されている電圧信号を読み出す読み出し回路、いわゆるソースフォロア回路の入力部となる。すなわち、増幅トランジスタ５２８は、そのソース電極が選択トランジスタ５２９を介して垂直信号線２２（図１）に接続されることにより、当該垂直信号線２２の一端に接続される定電流源５３０とソースフォロア回路を構成する。
選択トランジスタ５２９は、増幅トランジスタ５２８のソース電極と垂直信号線２２（図１）との間に接続される。選択トランジスタ５２９のゲート電極には、駆動信号SELが印加される。この駆動信号SELがアクティブ状態になると、選択トランジスタ５２９が導通状態になり、選択状態となる。これにより、増幅トランジスタ５２８から出力される画素信号が、選択トランジスタ５２９を介して、垂直信号線２２（図１）に出力される。
４画素共有で構成される画素５００Ｄ－１乃至画素５００Ｄ－４は、以上のように構成される。
以上、第６の実施の形態として、画素５００Ａ乃至画素５００Ｄについて説明した。この第６の実施の形態においては、高感度画素のフォトダイオードの感度を、その周囲を取り囲んだ低感度画素のフォトダイオードの感度よりも高めるとともに、そのようなレイアウトを採用したことで、オンチップレンズの形成や瞳補正を容易にすることができる。
＜８．変形例＞
上述した６つの実施の形態は、それぞれが単独の実施の形態として成立することは勿論、複数の実施の形態の全て又は一部を可能な範囲で組み合わせた形態を採用するようにしてもよい。例えば、上述した第５の実施の形態又は第６の実施の形態に対し、第２の実施の形態を組み合わせることが可能である。具体的には、例えば、画素４００Ａ（図３２）の低感度画素４０１Ａ－２において、低感度フォトダイオード４２１－２の深さ方向のサイズを制限したり、あるいは、画素５００Ａ（図３８）の低感度画素５０１Ａ－２において、低感度フォトダイオード５２１－２の深さ方向のサイズを制限したりすることができる。
以上の説明では、１画素内に感度が異なる２つのフォトダイオード（光電変換部）を設ける例を示したが、１画素内に３つ以上のフォトダイオードを設けることも可能である。この場合、感度が最も高いフォトダイオードに画素内容量（電荷蓄積部）を設けずに、少なくとも感度が最も低いフォトダイオードに画素内容量を設けるようにすればよい。また、この条件を満たしていれば、感度が同じフォトダイオードを２つ以上設けることも可能である。
また、上記した実施の形態では、画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明したが、本技術はCMOSイメージセンサへの適用に限られるものではない。すなわち、本技術は、画素が行列状に２次元配置されてなるＸ－Ｙアドレス方式の固体撮像装置全般に対して適用可能である。
さらに、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置全般に対して適用可能である。
＜９．電子機器の構成＞
図５１は、固体撮像装置を有する電子機器の構成例を示す図である。
図５１の電子機器１０００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の撮像機能を有する携帯端末装置などの電子機器である。
図５１において、電子機器１０００は、固体撮像装置１００１、DSP(Digital Signal Processor)回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び電源部１００７から構成される。また、電子機器１０００において、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び、電源部１００７は、バスライン１００８を介して相互に接続されている。
固体撮像装置１００１は、図１のCMOSイメージセンサ１０に対応しており、その画素の構造として、例えば、上述した第１の実施の形態乃至第６の実施の形態のいずれかに対応した画素の構造が採用されている。
DSP回路１００２は、固体撮像装置１００１から供給される信号を処理する信号処理回路である。DSP回路１００２は、固体撮像装置１００１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、DSP回路１００２により処理された画像データを、フレーム単位で一時的に保持する。
表示部１００４は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置１００１で撮像された動画又は静止画を表示する。記録部１００５は、固体撮像装置１００１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
操作部１００６は、ユーザによる操作に従い、電子機器１０００が有する各種の機能についての操作指令を出力する。電源部１００７は、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、及び、操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
電子機器１０００は、以上のように構成される。
＜１０．固体撮像装置の使用例＞
図５２は、イメージセンサとしてのCMOSイメージセンサ１０の使用例を示す図である。
上述したCMOSイメージセンサ１０（図１）は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。すなわち、図５２に示すように、上述した、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野などにおいて用いられる装置でも、CMOSイメージセンサ１０を使用することができる。
具体的には、上述したように、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置（例えば図５１の電子機器１０００）で、CMOSイメージセンサ１０を使用することができる。
交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、CMOSイメージセンサ１０を使用することができる。また、医療・ヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、CMOSイメージセンサ１０を使用することができる。
セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、CMOSイメージセンサ１０を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、CMOSイメージセンサ１０を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
また、本技術は、以下のような構成をとることができる。
（１）
複数の画素が２次元状に配置されている画素アレイ部を備え、
前記画素は、
第１の光電変換部と、
前記第１の光電変換部よりも感度が低い第２の光電変換部と
を有し、
前記第２の光電変換部は、光の入射する光軸方向のサイズが、前記第１の光電変換部の光軸方向のサイズよりも小さいサイズとなる
固体撮像装置。
（２）
前記第２の光電変換部は、光軸に直交する平面方向のサイズが、前記第１の光電変換部の平面方向のサイズと略同一又はそれ以上のサイズとなる
（１）に記載の固体撮像装置。
（３）
前記画素は、前記第２の光電変換部でオーバーフローした電荷を蓄積する画素内容量をさらに有する
（１）又は（２）に記載の固体撮像装置。
（４）
前記第２の光電変換部は、前記画素の半導体領域内の光軸方向の任意の位置に形成され、
前記画素の半導体領域には、前記第２の光電変換部に蓄積される電荷を読み出すための縦型トランジスタが形成される
（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
前記第２の光電変換部は、光入射側と反対側の光軸に直交する平面方向のサイズが、光入射側の平面方向のサイズよりも大きいサイズとなる
（１）に記載の固体撮像装置。
（６）
前記第１の光電変換部は、光入射側と反対側の平面方向のサイズが、光入射側の平面方向のサイズよりも小さいサイズとなる
（５）に記載の固体撮像装置。
（７）
前記第１の光電変換部は、光入射側と反対側にPN接合が形成されている
（６）に記載の固体撮像装置。
（８）
前記画素は、前記第２の光電変換部でオーバーフローした電荷を蓄積する画素内容量をさらに有し、
前記第２の光電変換部と前記画素内容量とは、前記第２の光電変換部が光入射側となるように積層され、
前記第２の光電変換部と前記画素内容量とを積層構造にすることで確保可能な領域に、前記第１の光電変換部の領域が拡張される
（１）に記載の固体撮像装置。
（９）
前記画素は、酸化膜をさらに有し、
前記第２の光電変換部と前記酸化膜とは、前記第２の光電変換部又は前記酸化膜が光入射側となるように積層される
（１）に記載の固体撮像装置。
（１０）
前記第１の光電変換部と前記第２の光電変換部との間には、前記第１の光電変換部と前記第２の光電変換部との間を遮光するための遮光膜が形成される
（８）又は（９）に記載の固体撮像装置。
（１１）
複数の画素が２次元状に配置されている画素アレイ部を備え、
前記画素は、
第１の光電変換部と、
前記第１の光電変換部よりも感度が低い第２の光電変換部と
を有し、
前記第１の光電変換部の光入射側には、微細な凹凸構造が形成されている
固体撮像装置。
（１２）
前記第１の光電変換部に光を入射する第１のレンズは、その外形サイズが、前記第２の光電変換部に光を入射する第２のレンズよりも大きいサイズとなる
（１１）に記載の固体撮像装置。
（１３）
前記第１の光電変換部は、光軸に直交する平面方向のサイズが、前記第２の光電変換部の平面方向のサイズよりも大きいサイズとなる
（１１）に記載の固体撮像装置。
（１４）
前記第１の光電変換部に光を入射する第１のレンズは、その外形サイズが、前記第２の光電変換部に光を入射する第２のレンズの外形サイズよりも大きいサイズとなり、
前記第１の光電変換部は、光軸に直交する平面方向のサイズが、前記第２の光電変換部の平面方向のサイズよりも大きいサイズとなる
（１１）に記載の固体撮像装置。
（１５）
複数の画素が２次元状に配置されている画素アレイ部を備え、
前記画素は、
第１の光電変換部と、
前記第１の光電変換部よりも感度が低い第２の光電変換部と
を有し、
前記第２の光電変換部は、前記第１の光電変換部の周囲を取り囲んで形成されている
固体撮像装置。
（１６）
前記第１の光電変換部と前記第２の光電変換部とは、前記画素内で素子分離されて形成されている
（１５）に記載の固体撮像装置。
（１７）
前記第２の光電変換部は、前記第１の光電変換部に入射した光を用いて光電変換を行う （１５）に記載の固体撮像装置。
（１８）
前記第２の光電変換部は、前記第１の光電変換部の中心を対称点として、点対称の領域に形成されている
（１５）に記載の固体撮像装置。
（１９）
前記第２の光電変換部を形成可能な領域のうち、一部の領域の光入射側は、遮光されており、その遮光された領域を、電荷を保持するメモリ部として用いる
（１８）に記載の固体撮像装置。
（２０）
複数の画素が２次元状に配置されている画素アレイ部を有し、
前記画素は、
第１の光電変換部と、
前記第１の光電変換部よりも感度が低い第２の光電変換部と
を有し、
前記第２の光電変換部は、光の入射する光軸方向のサイズが、前記第１の光電変換部の光軸方向のサイズよりも小さいサイズとなる
固体撮像装置を備える
電子機器。
１０ CMOSイメージセンサ， １１ 画素アレイ部， １２ 垂直駆動回路， １３ カラム処理回路， １４ 水平駆動回路， １５ 出力回路， １６ 制御回路， １７ 入出力端子， １００，１００Ａ乃至１００Ｄ 画素， １２１－１ 高感度フォトダイオード， １２１－２ 低感度フォトダイオード， １２２－１ 第１転送トランジスタ， １２２－３ 第３転送トランジスタ， １２３ 画素内容量（電荷蓄積部）， ２００，２００Ａ乃至２００Ｆ 画素， ２２１－１ 高感度フォトダイオード， ２２１－２ 低感度フォトダイオード， ２２２－１ 第１転送トランジスタ， ２２２－３ 第３転送トランジスタ， ２２３ 画素内容量（電荷蓄積部）， ３００，３００Ａ乃至３００Ｅ 画素， ３２１－１ 高感度フォトダイオード， ３２１－２ 低感度フォトダイオード， ３２２－１ 第１転送トランジスタ， ３２２－３ 第３転送トランジスタ， ３２３，３２３Ａ，３２３Ｂ 画素内容量（電荷蓄積部）， ３４１ 酸化膜， ４００，４００Ａ乃至４００Ｄ 画素， ４１１－１、４１１－２ オンチップレンズ， ４２１－１ 高感度フォトダイオード， ４２１－２ 低感度フォトダイオード， ５００，５００Ａ乃至５００Ｄ 画素， ５１１，５１１－１、５１１－２ オンチップレンズ， ５２１－１ 高感度フォトダイオード， ５２１－２ 低感度フォトダイオード， ５６１ メモリ部， １０００ 電子機器， １００１ 固体撮像装置

Claims (3)

  1. 複数の画素が２次元状に配置されている画素アレイ部を備え、
    前記画素は、
    第１の光電変換部を有する第１の画素と、
    前記第１の光電変換部よりも感度が低い第２の光電変換部を有する第２の画素と
    からなり、
    前記第１の光電変換部と前記第２の光電変換部のうち、前記第１の光電変換部の光入射側には、微細な凹凸構造が形成され、前記第２の光電変換部の光入射側には、微細な凹凸構造が形成されておらず、
    前記第１の光電変換部に光を入射する第１のレンズは、その外形サイズが、前記第２の光電変換部に光を入射する第２のレンズの外形サイズよりも大きいサイズとなり、
    前記第１のレンズの外形サイズは、前記第１の光電変換部の平面方向のサイズに対応し、前記第２のレンズの外形サイズは、前記第２の光電変換部の平面方向のサイズに対応しており、
    前記第１の光電変換部は、その平面方向のサイズが、前記第２の光電変換部の平面方向のサイズよりも大きいサイズとなり、かつ、その深さ方向のサイズが、前記第２の光電変換部の深さ方向のサイズと同一のサイズとなり、
    前記第１の光電変換部と前記第２の光電変換部との間には、その深さ方向に、前記第１の光電変換部と前記第２の光電変換部とを分離するための素子間分離部が形成され、
    前記素子間分離部は、前記第１の画素と前記第２の画素のうち、前記第２の画素の内側に形成され、前記第１の画素の内側には形成されていない
    固体撮像装置。
  2. 前記素子間分離部は、前記第１の光電変換部と前記第２の光電変換部との間を遮光するための遮光膜を含んで形成される
    請求項１に記載の固体撮像装置。
  3. 複数の画素が２次元状に配置されている画素アレイ部を有し、
    前記画素は、
    第１の光電変換部を有する第１の画素と、
    前記第１の光電変換部よりも感度が低い第２の光電変換部を有する第２の画素と
    からなり、
    前記第１の光電変換部と前記第２の光電変換部のうち、前記第１の光電変換部の光入射側には、微細な凹凸構造が形成され、前記第２の光電変換部の光入射側には、微細な凹凸構造が形成されておらず、
    前記第１の光電変換部に光を入射する第１のレンズは、その外形サイズが、前記第２の光電変換部に光を入射する第２のレンズの外形サイズよりも大きいサイズとなり、
    前記第１のレンズの外形サイズは、前記第１の光電変換部の平面方向のサイズに対応し、前記第２のレンズの外形サイズは、前記第２の光電変換部の平面方向のサイズに対応しており、
    前記第１の光電変換部は、その平面方向のサイズが、前記第２の光電変換部の平面方向のサイズよりも大きいサイズとなり、かつ、その深さ方向のサイズが、前記第２の光電変換部の深さ方向のサイズと同一のサイズとなり、
    前記第１の光電変換部と前記第２の光電変換部との間には、その深さ方向に、前記第１の光電変換部と前記第２の光電変換部とを分離するための素子間分離部が形成され、
    前記素子間分離部は、前記第１の画素と前記第２の画素のうち、前記第２の画素の内側に形成され、前記第１の画素の内側には形成されていない
    固体撮像装置を備える
    電子機器。
JP2021112200A 2016-03-29 2021-07-06 固体撮像装置、及び電子機器 Active JP7192922B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016065606 2016-03-29
JP2016065606 2016-03-29
JP2018508979A JP6915608B2 (ja) 2016-03-29 2017-03-15 固体撮像装置、及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018508979A Division JP6915608B2 (ja) 2016-03-29 2017-03-15 固体撮像装置、及び電子機器

Publications (2)

Publication Number Publication Date
JP2021170657A JP2021170657A (ja) 2021-10-28
JP7192922B2 true JP7192922B2 (ja) 2022-12-20

Family

ID=59965222

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018508979A Active JP6915608B2 (ja) 2016-03-29 2017-03-15 固体撮像装置、及び電子機器
JP2021112200A Active JP7192922B2 (ja) 2016-03-29 2021-07-06 固体撮像装置、及び電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018508979A Active JP6915608B2 (ja) 2016-03-29 2017-03-15 固体撮像装置、及び電子機器

Country Status (4)

Country Link
US (2) US10998357B2 (ja)
JP (2) JP6915608B2 (ja)
CN (1) CN108780803B (ja)
WO (1) WO2017169754A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014522284A (ja) 2011-06-09 2014-09-04 クリストファー ホルヴァト 眼科手術のためのレーザー伝送システム
US8986290B2 (en) 2011-10-06 2015-03-24 Douglas Patton Systems and methods for combined femto-phaco cataract surgery
US10475832B2 (en) * 2015-09-17 2019-11-12 Semiconductor Components Industries, Llc High dynamic range pixel using light separation
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
US11937954B2 (en) 2016-10-21 2024-03-26 Lensar, Inc. Systems and methods for combined Femto-Phaco surgery
CN108337409B (zh) * 2017-01-19 2021-06-22 松下知识产权经营株式会社 摄像装置及照相机系统
US10714517B2 (en) 2018-01-23 2020-07-14 Samsung Electronics Co., Ltd. Image sensor
US11658193B2 (en) 2018-01-23 2023-05-23 Samsung Electronics Co., Ltd. Image sensor
JP6728268B2 (ja) * 2018-04-26 2020-07-22 キヤノン株式会社 撮像装置、撮像システム、および、移動体
JP2022002229A (ja) * 2018-09-05 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および撮像素子
KR102060194B1 (ko) * 2018-10-15 2019-12-27 (주) 픽셀플러스 이미지 센싱 장치 및 이의 동작 방법
WO2020095689A1 (ja) * 2018-11-06 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子、および電子機器
JP2022530834A (ja) 2019-05-03 2022-07-01 レンサー インク クラウドベースのシステム白内障治療データベースとアルゴリズムシステム
CN110190075B (zh) * 2019-05-23 2021-08-17 Oppo广东移动通信有限公司 一种图像传感器
JPWO2021020156A1 (ja) * 2019-07-31 2021-02-04
CN112399110A (zh) * 2019-08-15 2021-02-23 天津大学青岛海洋技术研究院 一种对数光响应大动态范围像素结构
JP2021086851A (ja) * 2019-11-25 2021-06-03 キヤノン株式会社 半導体装置および機器
WO2021124975A1 (ja) * 2019-12-16 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US11362121B2 (en) * 2020-01-28 2022-06-14 Omnivision Technologies, Inc. Light attenuation layer fabrication method and structure for image sensor
JPWO2021186911A1 (ja) * 2020-03-18 2021-09-23
US11647300B2 (en) * 2020-12-07 2023-05-09 Omnivision Technologies, Inc. Method for forming LED flickering reduction (LFR) film for HDR image sensor and image sensor having same
CN112563299B (zh) * 2020-12-10 2023-03-24 成都微光集电科技有限公司 Cmos图像传感器及其制备方法
KR20220085542A (ko) * 2020-12-15 2022-06-22 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220120049A (ko) 2021-02-22 2022-08-30 삼성전자주식회사 이미지 센서
JP2023069540A (ja) * 2021-11-05 2023-05-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2023181657A1 (ja) * 2022-03-25 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281875A (ja) 2006-04-06 2007-10-25 Toppan Printing Co Ltd 撮像素子
JP2013033864A (ja) 2011-08-02 2013-02-14 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP2014229810A (ja) 2013-05-24 2014-12-08 ソニー株式会社 固体撮像装置、および電子機器
WO2015012098A1 (ja) 2013-07-22 2015-01-29 ソニー株式会社 固体撮像素子および電子機器
JP2015026675A (ja) 2013-07-25 2015-02-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2015029054A (ja) 2013-07-03 2015-02-12 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20031143A0 (fi) * 2003-08-08 2003-08-08 Wallac Oy Optinen fokusointimenetelmä ja -järjestely
JP4442157B2 (ja) 2003-08-20 2010-03-31 ソニー株式会社 光電変換装置及び固体撮像装置
JP4322166B2 (ja) * 2003-09-19 2009-08-26 富士フイルム株式会社 固体撮像素子
US7026596B2 (en) * 2003-10-30 2006-04-11 Micron Technology, Inc. High-low sensitivity pixel
CN101120285A (zh) * 2005-02-10 2008-02-06 富士胶片株式会社 图像曝光装置
JP2007066962A (ja) * 2005-08-29 2007-03-15 Fujifilm Corp カラー固体撮像装置及びデジタルカメラ
KR101338353B1 (ko) * 2007-05-30 2013-12-06 삼성전자주식회사 영상 촬상 장치 및 방법
JP5040960B2 (ja) * 2009-06-04 2012-10-03 株式会社ニコン 電子カメラ
JP2011061522A (ja) * 2009-09-10 2011-03-24 Fujifilm Corp Ｍｏｓ型イメージセンサ、ｍｏｓ型イメージセンサの駆動方法、撮像装置
JP5422362B2 (ja) * 2009-12-15 2014-02-19 株式会社東芝 固体撮像装置
JP5454894B2 (ja) * 2009-12-16 2014-03-26 株式会社東芝 固体撮像装置およびその製造方法
US20110175981A1 (en) * 2010-01-19 2011-07-21 Chun-Hung Lai 3d color image sensor
JP2011238781A (ja) * 2010-05-11 2011-11-24 Panasonic Corp 固体撮像素子及びその製造方法
JP5489855B2 (ja) * 2010-05-14 2014-05-14 キヤノン株式会社 固体撮像装置の製造方法
JP2012034350A (ja) * 2010-07-07 2012-02-16 Canon Inc 固体撮像装置及び撮像システム
KR101590146B1 (ko) * 2010-08-24 2016-02-01 후지필름 가부시키가이샤 고체 촬상 장치
JP5570377B2 (ja) 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
JP5646421B2 (ja) * 2011-09-22 2014-12-24 株式会社東芝 固体撮像装置および固体撮像システム
US9490373B2 (en) * 2012-02-02 2016-11-08 Sony Corporation Solid-state imaging device and electronic apparatus with improved storage portion
JP6070301B2 (ja) * 2013-03-12 2017-02-01 株式会社ニコン 固体撮像素子及びこれを用いた撮像装置
JP2014232988A (ja) * 2013-05-29 2014-12-11 株式会社ニコン 撮像装置
US20150054997A1 (en) * 2013-08-23 2015-02-26 Aptina Imaging Corporation Image sensors having pixel arrays with non-uniform pixel sizes
US9147704B2 (en) * 2013-11-11 2015-09-29 Omnivision Technologies, Inc. Dual pixel-sized color image sensors and methods for manufacturing the same
DE102014001933A1 (de) * 2014-02-12 2015-08-13 Michael Niederbacher Verfahren und Anlage zum Erzeugen von Biomethan
JP2015216186A (ja) * 2014-05-09 2015-12-03 ソニー株式会社 固体撮像装置および電子機器
JP6418785B2 (ja) * 2014-05-21 2018-11-07 キヤノン株式会社 撮像素子、その制御方法、および制御プログラム、並びに信号処理装置
JP6579756B2 (ja) * 2015-02-10 2019-09-25 キヤノン株式会社 固体撮像素子およびそれを用いた撮像装置
KR20160109694A (ko) * 2015-03-12 2016-09-21 삼성전자주식회사 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 시스템
US9812488B2 (en) * 2015-05-19 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
US10341592B2 (en) * 2015-06-09 2019-07-02 Sony Semiconductor Solutions Corporation Imaging element, driving method, and electronic device
US9911773B2 (en) * 2015-06-18 2018-03-06 Omnivision Technologies, Inc. Virtual high dynamic range large-small pixel image sensor
JP6558998B2 (ja) * 2015-07-28 2019-08-14 キヤノン株式会社 撮像装置
JP6754157B2 (ja) * 2015-10-26 2020-09-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US9590005B1 (en) * 2016-01-25 2017-03-07 Omnivision Technologies, Inc. High dynamic range image sensor with reduced sensitivity to high intensity light
WO2017130728A1 (ja) * 2016-01-29 2017-08-03 ソニー株式会社 固体撮像装置および電子機器
CN112788224B (zh) * 2016-01-29 2023-04-04 松下知识产权经营株式会社 摄像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281875A (ja) 2006-04-06 2007-10-25 Toppan Printing Co Ltd 撮像素子
JP2013033864A (ja) 2011-08-02 2013-02-14 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP2014229810A (ja) 2013-05-24 2014-12-08 ソニー株式会社 固体撮像装置、および電子機器
JP2015029054A (ja) 2013-07-03 2015-02-12 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2015012098A1 (ja) 2013-07-22 2015-01-29 ソニー株式会社 固体撮像素子および電子機器
JP2015026675A (ja) 2013-07-25 2015-02-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
US10998357B2 (en) 2021-05-04
US20190096933A1 (en) 2019-03-28
JP2021170657A (ja) 2021-10-28
JPWO2017169754A1 (ja) 2019-02-07
CN108780803B (zh) 2023-03-17
US11798962B2 (en) 2023-10-24
US20210242256A1 (en) 2021-08-05
JP6915608B2 (ja) 2021-08-04
CN108780803A (zh) 2018-11-09
WO2017169754A1 (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
JP7192922B2 (ja) 固体撮像装置、及び電子機器
JP7472952B2 (ja) 撮像装置
US11322534B2 (en) Solid-state imaging device and electronic apparatus
US11315976B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus
US20240047504A1 (en) Solid-state imaging device, drive method thereof and electronic apparatus
CN108111787B (zh) 摄像器件
US20140312451A1 (en) Solid-state imaging element, manufacturing method, and electronic device
JP6873905B2 (ja) 固体撮像装置および電子機器
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2016162917A (ja) 固体撮像素子および電子機器
US20220285410A1 (en) Semiconductor apparatus and device
KR20170122724A (ko) 반도체 장치, 고체 촬상 소자, 촬상 장치, 및 전자 기기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221121

R151 Written notification of patent or utility model registration

Ref document number: 7192922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151