JP6418785B2

JP6418785B2 - 撮像素子、その制御方法、および制御プログラム、並びに信号処理装置

Info

Publication number: JP6418785B2
Application number: JP2014105213A
Authority: JP
Inventors: 尚幸中川原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2014-05-21
Filing date: 2014-05-21
Publication date: 2018-11-07
Anticipated expiration: 2034-05-21
Also published as: US10027907B2; CN105100601B; US20150341577A1; CN105100601A; JP2015220716A

Description

本発明は、ＣＣＤ又はＣＭＯＳイメージセンサなどの撮像素子、その制御方法、および制御プログラム、並びに信号処理装置に関し、特に、受光部の面積が互いに異なる２つ以上の画素の出力を合成して１単位画素の出力とする撮像素子に関する。

従来、ダイナミックレンジを拡大するため、受光部の面積が互いに異なる２つ以上の画素の出力を合成して１単位画素の出力とする撮像素子が知られている（特許文献１参照）。

図１１は、従来の撮像素子の一例についてその画素配置を説明するための図である。

図１１においては、受光部の面積が互いに異なる２つの画素が１単位画素を構成しており、これら１単位画素が２次元マトリックス状に複数配列されている。１単位画素１１０３は高感度画素１１０１および低感度画素１１０２を備えており、ここでは、高感度画素１１０１および低感度画素１１０２の出力を合成又は選択することによってダイナミックレンジの拡大を図っている。

一方、デジタルカメラなどの撮像装置においては、撮像光学系の周辺減光および撮像素子の感度の不均一性などに起因して撮像素子の出力にシェーディングが生じることが知られている。このようなシェーディングの発生を防止するため、画像全体が一様な明るさとなるようにシェーディング補正を行うことがある。例えば、一様な輝度分布を有する均一輝度面を撮影して得た画像を、目標とする出力（つまり、画像）に変換する変換特性を予め求めて、撮影の際には当該変換特性に応じて撮影の結果得られた画像をシェーディング補正している。

特開２０１０−２８３５７３号公報

ところで、図１１に示す撮像素子においては、高感度画素の重心位置と低感度画素の重心位置とが異なる。このため、精度よくシェーディング補正を行うためには、高感度画素および低感度画素の各々において、その重心位置におけるシェーディング補正データが必要となる。従って、シェーディング補正ためのデータ量が膨大となってしまい、メモリ容量を大きくしなければならないばかりか、処理負荷が増大する。

そこで、本発明の目的は、シェーディング補正のためのデータ量を少なくしても精度よくシェーディング補正を行うことのできる撮像素子、その制御方法、および制御プログラム、並びに信号処理装置を提供することにある。

上記の目的を達成するため、本発明による撮像素子は、複数の単位画素領域が２次元マトリックス状に配列された撮像素子であって、前記単位画素領域の各々は互いに感度及び形状が異なる第１の画素と第２の画素とを有し、複数の前記第１の画素は前記第２の画素の周辺部に配置され、前記単位画素領域において互いに感度が異なる複数の前記第１の画素の全てを合成した重心位置と前記第２の画素の重心位置が略一致するように前記第１の画素及び前記第２の画素が配置されていることを特徴とする。

本発明による制御方法は、複数の単位画素領域が２次元マトリックス状に配列された撮像素子の制御方法であって、前記単位画素領域の各々は互いに感度及び形状が異なる第１の画素と第２の画素とを有し、複数の前記第１の画素は前記第２の画素の周辺部に配置され、前記単位画素領域において互いに感度が異なる複数の前記第１の画素の全てを合成した重心位置と前記第２の画素の重心位置が略一致するように前記第１の画素及び前記第２の画素が配置されており、前記単位画素領域において互いに感度が異なる画素の出力である画素信号をそれぞれ、予め設定された共通のシェーディング補正データに応じて補正する補正ステップを有することを特徴とする。

本発明による制御プログラムは、複数の単位画素領域が２次元マトリックス状に配列された撮像素子で用いられる制御プログラムであって、前記単位画素領域の各々は互いに感度及び形状が異なる第１の画素と第２の画素とを有し、複数の前記第１の画素は前記第２の画素の周辺部に配置され、前記単位画素領域において互いに感度が異なる複数の前記第１の画素の全てを合成した重心位置と前記第２の画素の重心位置が略一致するように前記第１の画素及び前記第２の画素が配置されており、コンピュータに、前記単位画素領域において互いに感度が異なる画素の出力である画素信号をそれぞれ、予め設定された共通のシェーディング補正データに応じて補正する補正ステップを実行させることを特徴とする。

本発明による信号処理装置は、複数の単位画素領域が２次元マトリックス状に配列された撮像素子の出力である画素信号を処理する信号処理装置であって、前記単位画素領域の各々は互いに感度及び形状が異なる第１の画素と第２の画素とを有し、複数の前記第１の画素は前記第２の画素の周辺部に配置され、前記単位画素領域において互いに感度が異なる複数の前記第１の画素の全てを合成した重心位置と前記第２の画素の重心位置が略一致するように前記第１の画素及び前記第２の画素が配置されており、前記単位画素領域において互いに感度が異なる画素の出力である画素信号をそれぞれ、予め設定された共通のシェーディング補正データに応じて補正する補正手段を有することを特徴とする。

本発明によれば、単位画素領域において互いに感度が異なる画素の重心位置が略一致するように画素を配置するようにしたので、共通のシェーディング補正データを用いて画素信号の各々をシェーディング補正することができる。この結果、シェーディング補正データのデータ量を少なくしても精度よくシェーディング補正を行うことができる。

本発明の実施の形態による撮像素子の第１の例についてその画素配置を説明するための図である。図１に示す撮像素子の一例として９行×６列の単位画素を有する撮像素子を示す図である。本発明の実施の形態による撮像素子に備えられる信号処理回路の一例を説明するためのブロック図であり、（ａ）は図２に示す撮像素子に備えられる信号処理回路の一例を示すブロック図、（ｂ）は図１１に備えられる信号処理回路の一例を示すブロック図である。図３（ａ）に示すシェーディング補正回路で用いられるシェーディング補正データの一例を示す図である。図３（ａ）に示す合成回路の動作を説明するための図であり、（ａ）は合成前における受光面（センサー面）照度と撮像素子（センサー）出力との関係を示す図、（ｂ）は合成後における受光面（センサー面）照度と撮像素子（センサー）出力との関係を示す図である。本発明を適用していない撮像素子の例について画素配置を説明するための図である。本発明の実施の形態による撮像素子についてその画素配置の第２の例を説明するための図である。本発明の実施の形態による撮像素子の第３の例についてその画素配置を説明するための図である。本発明の実施の形態による撮像素子の第４の例についてその画素配置を説明するための図である。本発明の実施の形態による撮像素子の第５の例についてその画素配置を説明するための図である。従来の撮像素子の一例について画素配置を説明するための図である。

以下に、本発明の実施の形態による撮像素子の一例について図面を参照して説明する。

図１は、本発明の実施の形態による撮像素子の第１の例についてその画素配置を説明するための図である。

図示の撮像素子は、例えば、ＣＣＤ又はＣＭＯＳイメージセンサであり、例えば、デジタルカメラなどの撮像装置で用いられる。この撮像素子においては、受光部の面積が互いに異なる高感度画素１０１および１０２と低感度画素１０３とが１単位画素領域（以下単に単位画素又は１単位画素と呼ぶ）１０４を構成している。つまり、互いに感度が異なる高感度画素１０１および１０２と低感度画素１０３とが単位画素１０４に配置されている。そして、複数の１単位画素１０４が２次元マトリックス状に配列されている。

図示のように、高感度画素１０１および１０２は同一面積の開口（つまり、受光部）を有し、１単位画素１０４の周辺部に配置されている。一方、低感度画素１０３は１単位画素１０４の中央部に配置されている。

つまり、図１に示す例では、１単位画素１０４において高感度画素１０１および１０２の重心位置（高感度画素１０１と高感度画素１０２とを合わせた重心位置）と低感度画素１０３の重心位置とが略一致するように、高感度画素１０１および１０２と低感度画素１０３を配置する。

図２は、図１に示す撮像素子の一例として９行×６列の単位画素を有する撮像素子を示す図である。

図２に示す例では、９行×６列の合計５４の単位画素１０４を有する撮像素子が示されており、ここでは、単位画素１０４にはそれぞれ行番号および列番号を示すインデックスが付されている。

図３は、本発明の実施の形態による撮像素子に備えられる信号処理回路の一例を説明するためのブロック図である。そして、図３（ａ）は図２に示す撮像素子に備えられる信号処理回路の一例を示すブロック図であり、図３（ｂ）は図１１に備えられる信号処理回路の一例を示すブロック図である。なお、図示の例では、１単位画素における処理が示されている。

ここでは、本発明の実施の形態による撮像素子に備えられる信号処理回路（以下単に処理回路と呼ぶ）の動作を説明するために、従来の撮像素子に備えられる処理回路について説明する。

従来の処理回路は、Ａ／Ｄ変換器３０７および３０８を備えており、Ａ／Ｄ変換器３０７および３０８は、それぞれ黒丸で示す信号電荷読み出しゲートで高感度画素１１０１および低感度画素１１０２に接続されている。そして、Ａ／Ｄ変換器３０７は高感度画素１１０１から読み出された画素信号（以下高感度画素信号と呼ぶ）をＡ／Ｄ変換して高感度画素デジタル信号とする。同様にして、Ａ／Ｄ変換器３０８は高感度画素１１０２から読み出された画素信号（以下低高感度画素信号と呼ぶ）をＡ／Ｄ変換して低感度画素デジタル信号とする。

これら高感度画素デジタル信号および低感度画素デジタル信号はシェーディング補正回路３０９に与えられる。シェーディング補正回路３０９は、予め設定された高感度画素に対応するシェーディング補正データである高感度シェーディング補正データに応じて高感度画素デジタル信号を補正して、補正後の高感度画素デジタル信号を得る。同様にして、シェーディング補正回路３０９は、予め設定された低感度画素に対応するシェーディング補正データである低感度シェーディング補正データに応じて低感度画素デジタル信号を補正して、補正後の低感度画素デジタル信号を得る。

合成回路３１０は補正後の高感度画素デジタル信号および低感度デジタル信号を合成処理して、合成後のデジタル信号を単位画素出力として出力する。

上述のように、図３（ｂ）に示す処理回路においては、シェーディング補正回路３０９には、高感度シェーディング補正データおよび低感度シェーディング補正データを設定する必要がある。このため、不可避的にメモリ容量が増大するばかりでなく、シェーディング補正回路３０９による処理負荷が増大してしまう。

一方、図３（ａ）に示す処理回路は、Ａ／Ｄ変換器３０１〜３０３、高感度画素加算回路３０４、シェーディング補正回路３０５、および合成回路３０６を有している。

図３（ａ）に示す例においては、高感度画素１０１および１０２と低感度画素１０３に備えられたフォトダイオードには信号電荷読み出しゲート（黒丸で示す）が設けられている。さらに、列毎および開口毎にＡ／Ｄ変換器（カラムＡ／Ｄ変換器）３０１、３０２、および３０３が備えられている。

Ａ／Ｄ変換器３０２は高感度画素１０１から読み出された画素信号（以下第１の高感度画素信号と呼ぶ）をＡ／Ｄ変換して第１の高感度画素デジタル信号とする。同様にして、Ａ／Ｄ変換器３０１は高感度画素１０２から読み出された画素信号（以下第２の高感度画素信号と呼ぶ）をＡ／Ｄ変換して第２の高感度画素デジタル信号とする。また、Ａ／Ｄ変換器３０３は低感度画素１０３から読み出された低感度画素信号をＡ／Ｄ変換して低感度画素デジタル信号とする。

第１および第２の高感度画素デジタル信号は高感度画素加算回路３０４に与えられる。高感度画素加算回路３０４は、第１および第２の高感度画素デジタル信号をデジタル加算して、加算後の高感度画素デジタル信号をシェーディング補正回路３０５に送る。

シェーディング補正回路３０５には加算後の高感度画素デジタル信号および低感度画素デジタル信号が与えられる。シェーディング補正回路３０５は加算後の高感度画素デジタル信号および低感度画素デジタル信号について、次のようにして共通のシェーディング補正データを用いてシェーディング補正を行う。

図４は、図３（ａ）に示すシェーディング補正回路３０５で用いられるシェーディング補正データの一例を示す図である。

シェーディング補正回路３０５には、例えば、図４に示すシェーディング補正データが設定されている。図示のシェーディング補正データは、図２に示す撮像素子が用いられる撮像光学系による周辺減光の度合を示している。そして、シェーディング補正回路３０５は、このシェーディング補正データに基づいてシェーディング補正を行う。

図４に示すシェーディング補正データを生成する際には、所定の均一輝度面を撮影した際に最も明るい画素を”０”とする。そして、シェーディング補正データは当該最も明るい画素（基準画素）を基準として基準画素に対する対象の画素の光量落ちをカウント数で示している。ここで、カウントは、基準画素に対して受光量が２倍であると”＋８”とし、基準画素に対して受光量が半分である”−８”として、シェーディング補正データにおいては対数的に表記される。

例えば、図２に示す単位画素（０，０）に係るシェーディング補正データは１９カウント（ｃｏｕｎｔ）であり（図４参照）、最も明るい画素である単位画素（４，２）と比べると、単位画素（０，０）は、カウント＝１９であるので、単位画素（４．２）に対して（１／２）＾（１９／８）（つまり、（１／２）^{（１９／８）}）の光量を受光することになる。よって、単位画素（０，０）については、高感度画素１０１および１０２の出力と低感度画素１０３の出力に２＾（１９／８）（つまり、２^{（１９／８）}）を乗算すればよいことになる。そして、他の単位画素についても同様にしてシェーディング補正を行えばよい。

合成回路３０６は、予め設定された判定レベルに応じて、使用可能な感度のシェーディング補正後の高感度画素デジタル信号および低感度画素デジタル信号のいずれかを選択して、その感度比を補正して出力する。

図５は、図３（ａ）に示す合成回路３０６の動作を説明するための図である。そして、図５（ａ）は合成前における受光面（センサー面）照度と撮像素子（センサー）出力との関係を示す図であり、図５（ｂ）は合成後における受光面（センサー面）照度と撮像素子（センサー）出力との関係を示す図である。

図５（ａ）を参照すると、合成回路３６には判定レベルとして合成閾値Ｍｔｈが設定されている。センサー面照度が低い場合には、高感度画素の出力に対応するシェーディング補正後の高感度画素デジタル信号を用い、センサー面照度が高い場合には、低感度画素の出力に対応するシェーディング補正後の低感度画素デジタル信号を用いればダイナミックレンジをカバーすることができる。

つまり、合成回路３６は、加算後の高感度画素デジタル信号（基準画素信号）に応じて、シェーディング補正後の高感度画素デジタル信号（図５（ａ）に示す高感度画素出力）および低感度画素デジタル信号（図５（ａ）に示す低感度画素出力）のいずれかを選択する。ここでは、合成回路３０６は、図５（ａ）に示す高感度画素出力（つまり、レベル）が合成閾値Ｍｔｈより低いと高感度画素出力を用いる。

一方、高感度画素出力が合成閾値Ｍｔｈ以上（合成閾値以上）であると、つまり、飽和付近の場合には、合成回路３０６は低感度画素出力を用いる。ここで、低感度画素出力を用いる場合には、高感度画素出力との感度比を補正する必要がある。例えば、高感度画素の感度が低感度画素の感度の２５６倍であるとすると、低感度画素出力を２５６倍すれば感度比を補正することができる。

これによって、合成回路３０６は、図５（ｂ）に示すように、単位画素出力を生成することになり、これによって、単位画素出力におけるダイナミックレンジを広くすることができる。

このようにして、本発明の第１の実施形態では、共通のシェーディング補正データを用いることでシェーディング補正のためのデータ量を少なくして、精度よくシェーディング補正を行うことができる。

続いて、本発明の実施の形態による撮像素子の第２の例についてその画素配置を説明するための図である。

ここでは、本発明の実施の形態による撮像素子の第２の例について説明する前に、その理解を容易にするため、まず本発明を適用していない撮像素子について説明する。

図６は、本発明を適用していない撮像素子の例についてその画素配置を説明するための図である。

図６においては、受光部の面積が互いに異なる３つの画素が１単位画素を構成しており、これら１単位画素が２次元マトリックス状に複数配列されている。１単位画素６０１は高感度画素６０２、中感度画素６０３、および低感度画素６０４を備えており、ここでは、高感度画素６０２、中感度画素６０３、および低感度画素６０４の出力を合成又は選択することによってダイナミックレンジの拡大を図っている。

図６に示す撮像素子においても、高感度画素６０２の重心位置、中感度画素６０３の重心位置、および低感度画素６０４の重心位置が異なる。このため、精度よくシェーディング補正を行うためには、高感度画素６０２、中感度画素６０３、および低感度画素６０４の各々において、その重心位置におけるシェーディング補正データが必要となる。このため、シェーディング補正ためのデータ量が膨大となってしまい、メモリ容量を大きくしなければならないばかりか、処理負荷が増大する。

図７は、本発明の実施の形態による撮像素子の第２の例についてその画素配置の一例を説明するための図である。

図示の撮像素子は、受光部の面積が互いに異なる高感度画素７０２および７０３、中感度画素７０４および７０５、および低感度画素７０６が１単位画素７０１を構成している。そして、複数の１単位画素７０１が２次元マトリックス状に配列されている。

図示のように、高感度画素７０２および７０３は同一面積の開口（つまり、受光部）を有し、１単位画素７０１の周辺部に配置されている。また、中感度画素７０４および７０５はそれぞれ高感度画素７０２および７０３の内側に配置されている。そして、低感度画素７０６は１単位画素１０４の中央部に配置されている。

つまり、図７に示す例では、１単位画素７０１において高感度画素、中感度画素、低感度画素の重心位置が略一致するように、高感度画素７０２および７０３、中感度画素７０４および７０５、および低感度画素７０６を配置する。このとき、高感度画素７０２および７０３の重心位置（高感度画素７０２、７０３を合わせた重心位置）、中感度画素７０４および７０５の重心位置（中感度画素７０４、７０５を合わせた重心位置）、および低感度画素７０６の重心位置が略一致する。

図７に示す例においては、その処理回路は、単位画素を構成する画素毎にＡ／Ｄ変換器を備えるとともに、中感度画素７０４および７０５の出力を加算する中感度画素加算回路を備えることになる。そして、シェーディング補正回路は、図４に関連して説明したようにして、高感度画素出力、中感度画素出力、および低感度画素出力についてシェーディング補正データに応じてシェーディング補正を行う。

さらに、この処理回路では、第１の合成閾値Ｍｔｈ１および第２の合成閾値Ｍｔｈ２（Ｍｔｈ１＜Ｍｔｈ２）を備えて、合成回路は、シェーディング補正後の高感度出力が第１の合成閾値Ｍｔｈ１よりも低い場合には、シェーディング補正後の高感度画素出力を用いる。また、合成回路は、シェーディング補正後の高感度出力が第１の合成閾値Ｍｔｈ２以上で、かつ第２の合成閾値Ｍｔｈ２よりも低い場合には、シェーディング補正後の中高感度画素出力を用いる。そして、合成回路は、シェーディング補正後の高感度出力が第２の合成閾値Ｍｔｈ以上の場合には、シェーディング補正後の低高感度画素出力を用いる。

この際に、図５で説明したように、合成回路は、中感度出力又は低感度画素出力を用いる場合には、高感度画素出力との感度比を補正する。

図８は、本発明の実施の形態による撮像素子の第３の例についてその画素配置を説明するための図である。

ここでは、低感度画素８０３と中感度画素８０２との重心位置の差が無視できるほど小さい場合の例が示されている。この場合には、中感度画素を２つ備える必要はなく、１単位画素８０１において高感度画素７０２および７０３の重心位置、中感度画素８０２の重心位置、および低感度画素８０３の重心位置が略一致するように、高感度画素７０２および７０３、中感度画素８０２、および低感度画素７０６を配置すればよい。

このようにして、互いに感度が異なる４つ以上の画素によって単位画素が構成される場合においても、感度が異なる画素の重心位置が略一致するように、画素を配置すればよい。

図８に示す例においても、その処理回路は、単位画素を構成する画素毎にＡ／Ｄ変換器を備える。そして、シェーディング補正回路は、図４に関連して説明したようにして、高感度画素出力、中感度画素出力、および低感度画素出力についてシェーディング補正データに応じてシェーディング補正を行う。

さらに、この処理回路では、第１の合成閾値Ｍｔｈ１および第２の合成閾値Ｍｔｈ２（Ｍｔｈ１＜Ｍｔｈ２）を備えて、合成回路は、シェーディング補正後の高感度出力が第１の合成閾値Ｍｔｈ１よりも低い場合には、シェーディング補正後の高感度画素出力を用いる。また、合成回路は、シェーディング補正後の高感度出力が第１の合成閾値Ｍｔｈ２以上で、かつ第２の合成閾値Ｍｔｈ２よりも低い場合には、シェーディング補正後の中高感度画素出力を用いる。そして、合成回路は、シェーディング補正後の高感度出力が第２の合成閾値Ｍｔｈ以上の場合には、シェーディング補正後の低高感度画素出力を用いる。この際に、図５で説明したように、合成回路は、中感度出力又は低感度画素出力を用いる場合には、高感度画素出力との感度比を補正する。

図９は、本発明の実施の形態による撮像素子の第４の例についてその画素配置を説明するための図である。

図示の撮像素子は、受光部の面積が互いに異なる高感度画素９０２および低感度画素９０３および９０４が１単位画素９０１を構成している。そして、複数の１単位画素９０１が２次元マトリックス状に配列されている。

図示のように、低感度画素９０３および９０４は同一面積の開口（つまり、受光部）を有し、１単位画素９０１の隅に配置されている。また、高感度画素９０２は低感度画素９０３および９０４を除く領域に配置されている。

図９に示す例においても、１単位画素９０１において高感度画素９０２の重心位置と低感度画素９０３および９０４の重心位置（低感度画素９０３と低感度画素９０４とを合わせた重心位置）とが略一致するように、高感度画素９０２と低感度画素９０３および９０４とを配置する。

この際、処理回路は、高感度画素加算回路の代わりに、低感度画素９０３および９０４の出力（Ａ／Ｄ変換後）を加算する低感度画素加算回路を備えることになる。なお、シェーディング補正回路および合成回路の動作については前述の説明と同様であるので、ここでは説明を省略する。

図１０は、本発明の実施の形態による撮像素子の第５の例についてその画素配置を説明するための図である。

図示の撮像素子は、受光部の面積が互いに異なる高感度画素１００２、中感度画素１００３および１００４、および低感度画素１００５および１００６が１単位画素１００１を構成している。そして、複数の１単位画素１００１が２次元マトリックス状に配列されている。

図示のように、中間感度画素１００３および１００４は同一面積の開口（つまり、受光部）を有し、同様に、低間感度画素１００５および１００６は同一面積の開口を有している。低感度画素１００５および１００６は１単位画素７０１の隅に配置され、中感度画素１００３および１１０４は低感度画素１００５および１００６を除く領域において、単位画素１００１の周辺部に配置されている。そして、高感度画素１００２は単位画素１００１の中央部に配置されている。

図１０に示す例においても、単位画素１００１において、高感度画素１００２の重心位置、中感度画素１００３および１００４の重心位置、および低感度画素１００５および１００６の重心位置が略一致するように、高感度画素１００２、中感度画素１００３および１００４、および低感度画素１００５および１１０６を配置する。

この際、処理回路は、高感度画素加算回路の代わりに、中感度画素１００３および１００４の出力（Ａ／Ｄ変換後）を加算する中感度画素加算回路と低感度画素１００５および１００６の出力（Ａ／Ｄ変換後）を加算する低感度画素加算回路を備えることになる。なお、シェーディング補正回路および合成回路の動作については前述の説明と同様であるので、ここでは説明を省略する。

このように、本発明の実施の形態では、受光部の面積が互いに異なる少なくとも２つの画素を有する単位画素が配列する配置した撮像素子において、シェーディング補正の際に用いられるシェーディング補正データのデータ量を増やすことなくシェーディング補正を行うことができる。

なお、上記の実施形態では、撮像素子に備えられる信号処理回路においてシェーディング補正処理や合成処理を行う例を説明したが、シェーディング補正処理や合成処理を撮像素子に備えられた信号処理回路で行わない構成でもよい。例えば、撮像素子に対して撮像装置に備えられる信号処理回路でシェーディング補正処理や合成処理を行うように、撮像素子の出力が入力される信号処理装置でシェーディング補正処理や合成処理を行ってもよい。

以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。

例えば、上記の実施の形態の機能を制御方法として、この制御方法を撮像素子に実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを制御プログラムとして、当該制御プログラムをコンピュータに実行させるようにしてもよい。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記録媒体に記録される。

また、本発明は、以下の処理を実行することによっても実現される。つまり、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種の記録媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵなど）がプログラムを読み出して実行する処理である。

１０１，１０２高感度画素
１０３低感度画素
１０４単位画素
３０１，３０２，３０３Ａ／Ｄ変換器
３０４高感度画素加算回路
３０５シェーディング補正回路
３０６合成回路
７０４，７０５中感度画素

Claims

複数の単位画素領域が２次元マトリックス状に配列された撮像素子であって、
前記単位画素領域の各々は互いに感度及び形状が異なる第１の画素と第２の画素とを有し、
複数の前記第１の画素は前記第２の画素の周辺部に配置され、
前記単位画素領域において互いに感度が異なる複数の前記第１の画素の全てを合成した重心位置と前記第２の画素の重心位置が略一致するように前記第１の画素及び前記第２の画素が配置されていることを特徴とする撮像素子。
前記単位画素領域において互いに感度が異なる画素の出力である画素信号をそれぞれ、予め設定された共通のシェーディング補正データに応じて補正する補正手段を有することを特徴とする請求項１に記載の撮像素子。
前記シェーディング補正データは、前記撮像素子を備えるカメラで所定の均一輝度面を撮影した際に最も明るい画素信号が得られた画素を基準画素として、当該基準画素と他の画素とにおける光量に応じて生成されることを特徴とする請求項２に記載の撮像素子。
前記補正手段によってシェーディング補正された後の前記画素信号を受けて、当該画素信号を合成して前記単位画素領域の出力とする合成手段を有することを特徴とする請求項２又は３に記載の撮像素子。
前記合成手段は前記画素信号の一つを基準画素信号として、当該基準画素信号のレベルが予め設定された合成閾値よりも低いと、前記基準画素信号を前記単位画素領域の出力とし、前記基準画素信号が前記合成閾値以上であると、前記基準画素信号を除く他の画素信号を前記単位画素領域の出力とすることを特徴とする請求項４に記載の撮像素子。
前記合成手段は、前記他の画素信号を前記単位画素の出力とする際、前記基準画素信号と前記他の画素信号とに応じて前記他の画素信号の感度を補正することを特徴とする請求項５に記載の撮像素子。
前記基準画素信号は前記感度が最も高い画素の出力であることを特徴とする請求項５又は６に記載の撮像素子。
互いに感度が異なる画素のうち少なくとも一つを複数、前記単位画素領域に配置して、互いに感度が異なる画素の重心位置を略一致させることを特徴とする請求項１〜７のいずれか１項に記載の撮像素子。
前記第１の画素および前記第２の画素と感度が異なる第３の画素を備え、
前記単位画素領域において前記第１の画素と前記第２の画素の間に前記第３の画素を配置して前記重心位置を略一致させることを特徴とする請求項１〜７のいずれか１項に記載の撮像素子。
前記第１の画素および前記第２の画素と感度が異なる第３の画素を備え、
前記第３の画素の周辺に前記第１の画素を配置して前記重心位置を略一致させることを特徴とする請求項１〜７のいずれか１項に記載の撮像素子。
互いに感度が異なる画素のうち少なくとも一つを複数、前記単位画素領域に配置して、互いに感度が異なる画素の重心位置を略一致させており、
前記単位画素領域に備えられた複数の同一の感度の画素の出力である画素信号をＡ／Ｄ変換した後に加算して、前記補正手段に与える加算手段を有することを特徴とする請求項２〜７のいずれか１項に記載の撮像素子。
複数の単位画素領域が２次元マトリックス状に配列された撮像素子の制御方法であって、
前記単位画素領域の各々は互いに感度及び形状が異なる第１の画素と第２の画素とを有し、複数の前記第１の画素は前記第２の画素の周辺部に配置され、前記単位画素領域において互いに感度が異なる複数の前記第１の画素の全てを合成した重心位置と前記第２の画素の重心位置が略一致するように前記第１の画素及び前記第２の画素が配置されており、
前記単位画素領域において互いに感度が異なる画素の出力である画素信号をそれぞれ、予め設定された共通のシェーディング補正データに応じて補正する補正ステップを有することを特徴とする制御方法。
複数の単位画素領域が２次元マトリックス状に配列された撮像素子で用いられる制御プログラムであって、
前記単位画素領域の各々は互いに感度及び形状が異なる第１の画素と第２の画素とを有し、複数の前記第１の画素は前記第２の画素の周辺部に配置され、前記単位画素領域において互いに感度が異なる複数の前記第１の画素の全てを合成した重心位置と前記第２の画素の重心位置が略一致するように前記第１の画素及び前記第２の画素が配置されており、
コンピュータに、
前記単位画素領域において互いに感度が異なる画素の出力である画素信号をそれぞれ、予め設定された共通のシェーディング補正データに応じて補正する補正ステップを実行させることを特徴とする制御プログラム。
複数の単位画素領域が２次元マトリックス状に配列された撮像素子の出力である画素信号を処理する信号処理装置であって、
前記単位画素領域の各々は互いに感度及び形状が異なる第１の画素と第２の画素とを有し、複数の前記第１の画素は前記第２の画素の周辺部に配置され、前記単位画素領域において互いに感度が異なる複数の前記第１の画素の全てを合成した重心位置と前記第２の画素の重心位置が略一致するように前記第１の画素及び前記第２の画素が配置されており、
前記単位画素領域において互いに感度が異なる画素の出力である画素信号をそれぞれ、予め設定された共通のシェーディング補正データに応じて補正する補正手段を有することを特徴とする信号処理装置。