JP2023069540A - 撮像装置および電子機器 - Google Patents

撮像装置および電子機器 Download PDF

Info

Publication number
JP2023069540A
JP2023069540A JP2021181454A JP2021181454A JP2023069540A JP 2023069540 A JP2023069540 A JP 2023069540A JP 2021181454 A JP2021181454 A JP 2021181454A JP 2021181454 A JP2021181454 A JP 2021181454A JP 2023069540 A JP2023069540 A JP 2023069540A
Authority
JP
Japan
Prior art keywords
unit
pixels
pixel
imaging device
pixel array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021181454A
Other languages
English (en)
Inventor
義満 中嶋
Yoshimitsu Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021181454A priority Critical patent/JP2023069540A/ja
Priority to PCT/JP2022/034422 priority patent/WO2023079840A1/ja
Priority to DE112022005329.1T priority patent/DE112022005329T5/de
Publication of JP2023069540A publication Critical patent/JP2023069540A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Figure 2023069540000001
【課題】画質を向上させることが可能な撮像装置を提供する。
【解決手段】本開示の一実施形態の撮像装置は、対向する第１の面および第２の面を有し、複数の単位画素が行列状に配列された画素アレイ部を有する半導体基板と、複数の単位画素のそれぞれに設けられた複数の第１の画素と、複数の単位画素のそれぞれに設けられ、複数の第１の画素よりも単位時間あたりに変換する電荷の量が小さい複数の第２の画素とを備え、複数の第２の画素のそれぞれは、平面視において、それぞれが設けられた複数の単位画素の画素アレイ部における位置に応じて、画素アレイ部の中心からの距離が等しくなるように単位画素内に配置されている。
【選択図】図７

Description

本開示は、例えば、単位画素内に感度の異なる複数の画素を有する撮像装置およびこれを備えた電子機器に関する。
例えば、特許文献１では、単位画素内に、単位時間あたりに変換する電荷の量が異なる２種類の光電変換部を設け、その感度の差を用いて信号処理を施す撮像装置が開示されている。
特開２０１７－１６３０１０号公報
ところで、上記のようなダイナミックレンジの拡大を図った撮像装置では、画質の向上が求められている。
画質を向上させることが可能な撮像装置および電子機器を提供することが望ましい。
本開示の一実施形態としての撮像装置は、対向する第１の面および第２の面を有し、複数の単位画素が行列状に配列された画素アレイ部を有する半導体基板と、複数の単位画素のそれぞれに設けられた複数の第１の画素と、複数の単位画素のそれぞれに設けられ、複数の第１の画素よりも単位時間あたりに変換する電荷の量が小さい複数の第２の画素とを備えたものであり、複数の第２の画素のそれぞれは、平面視において、それぞれが設けられた複数の単位画素の画素アレイ部における位置に応じて、画素アレイ部の中心からの距離が等しくなるように単位画素内に配置されている。
本開示の一実施形態の電子機器は、上記本開示の一実施形態の撮像装置を備えたものである。
本開示の一実施形態の撮像装置および一実施形態の電子機器では、複数の単位画素が行列状に配列された画素アレイ部を有する。複数の単位画素はそれぞれ、第１の画素と、第１の画素よりも単位時間あたりに変換する電荷の量が小さい第２の画素と有する。複数の単位画素のそれぞれに設けられた第２の画素は、平面視において、それぞれが設けられた複数の単位画素の画素アレイ部における位置に応じて、画素アレイ部の中心からの距離が等しくなるように単位画素内に配置されている。これにより、画素アレイ部の中心から等距離に配設された単位画素の出力差を低減し、シェーディング特性を均等にする。
本開示の一実施の形態に係る撮像装置の機能の構成例を示すブロック図である。 一実施の形態の第１の変形例としての撮像装置の機能の構成例を示すブロック図である。 一実施の形態の第２の変形例としての撮像装置の機能の構成例を示すブロック図である。 図１等に示した撮像装置の回路構成を表す回路図である。 図１等に示した撮像装置の単位画素の平面構成の一例を表す平面模式図である。 図５に示したＩ－Ｉ’線における撮像装置の構成の一例を表す断面模式図である。 図１等に示した画素アレイ部における単位画素のレイアウトの一例を表す平面模式図である。 図１等に示した画素アレイ部における読み出し回路を構成する各トランジスタの平面レイアウトの一例を表す模式図である。 図１等に示した撮像装置の一動作例を表すタイミング波形図である。 一般的な撮像装置のシェーディング特性を表す図である。 図１等に示した撮像装置のシェーディング特性を表す図である。 本開示の変形例１に係る撮像装置の画素アレイ部における単位画素のレイアウトの一例を表す平面模式図である。 本開示の変形例１に係る撮像装置の画素アレイ部における単位画素のレイアウトの他の例を表す平面模式図である。 本開示の変形例１に係る撮像装置の画素アレイ部における単位画素のレイアウトの他の例を表す平面模式図である。 本開示の変形例２に係る撮像装置の構成の一例を表す断面模式図である。 本開示の変形例２に係る撮像装置の構成の他の例を表す断面模式図である。 本開示の変形例２に係る撮像装置の構成の他の例を表す断面模式図である。 本開示の変形例２に係る撮像装置の構成の他の例を表す断面模式図である。 本開示の変形例２に係る撮像装置の構成の他の例を表す断面模式図である。 本開示の変形例２に係る撮像装置の構成の他の例を表す断面模式図である。 図１等に示した撮像装置を有する電子機器の構成例を表すブロック図である。 図１等に示した撮像装置を用いた光検出システムの全体構成の一例を表す模式図である。 図２０Ａに示した光検出システムの回路構成の一例を表す図である。 撮像装置の使用例を表す説明図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本開示における一実施形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
１．実施の形態
（それぞれが、感度の異なる第１の画素および第２の画素を含む複数の単位画素が行列状に配列された画素アレイ部において、それぞれが設けられた単位画素の位置に応じて、第２の画素が画素アレイ部の中心からの互いに距離が等しくなるように単位画素内に配置され撮像装置の例）
２．変形例
２－１．変形例１（画素アレイ部における単位画素のレイアウトの他の例）
２－２．変形例２（素子分離部の構造の他の例）
３．適用例
４．使用例
５．応用例
＜１．実施の形態＞
［撮像装置の全体構成］
図１は、本開示の一実施の形態に係る撮像装置１（撮像装置１Ａ）の機能の構成例を示すブロック図である。
撮像装置１Ａは、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の、所謂グローバルシャッタ方式の裏面照射型イメージセンサである。撮像装置１Ａは、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像するものである。
グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
裏面照射型イメージセンサとは、被写体からの光を受光して電気信号に変換するフォトダイオード等の光電変換部が、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に設けられている構成のイメージセンサをいう。
撮像装置１Ａは、例えば、画素アレイ部１１１、垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５および信号処理部１１８を備えている。
撮像装置１Ａでは、半導体基板１１（後出）上に画素アレイ部１１１が形成される。垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５および信号処理部１１８等の周辺回路は、例えば、画素アレイ部１１１と同じ半導体基板１１上に形成される。
画素アレイ部１１１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換部１２（後出）を含む単位画素Ｐを複数有する。単位画素Ｐは、図１に示したように、横方向（行方向）および縦方向（列方向）のそれぞれに配列される。画素アレイ部１１１では、行方向に一列に配列された単位画素Ｐからなる画素行毎に、画素駆動線１１６が行方向に沿って配線され、列方向に一列に配列された単位画素Ｐからなる画素列毎に、垂直信号線（ＶＳＬ）１１７が列方向に沿って配線されている。
垂直駆動部１１２は、シフトレジスタやアドレスデコーダ等からなる。垂直駆動部１１２は、複数の画素駆動線１１６を介して複数の単位画素Ｐに対し信号等をそれぞれ供給することにより、画素アレイ部１１１における複数の単位画素Ｐの全てを同時に駆動させ、または画素行単位で駆動させる。
垂直駆動部１１２によって選択走査された画素行の各単位画素Ｐから出力される信号は、ＶＳＬ１１７の各々を通してカラム信号処理部１１３に供給されるようになっている。カラム信号処理部１１３は、画素アレイ部１１１の画素列毎に、選択行の各単位画素からＶＳＬ１１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持するようになっている。
具体的には、カラム信号処理部１１３は、例えばシフトレジスタやアドレスデコーダ等からなり、ノイズ除去処理、相関二重サンプリング処理、アナログ画素信号のＡ／Ｄ（Analog/Digital）変換Ａ／Ｄ変換処理等を行い、デジタル画素信号を生成する。カラム信号処理部１１３は、生成した画素信号を信号処理部１１８に供給する。
水平駆動部１１４は、シフトレジスタやアドレスデコーダ等によって構成され、カラム信号処理部１１３の画素列に対応する単位回路を順番に選択するようになっている。この水平駆動部１１４による選択走査により、カラム信号処理部１１３において単位回路毎に信号処理された画素信号が順番に信号処理部１１８に出力されるようになっている。
システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータ等からなる。システム制御部１１５は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部１１２、カラム信号処理部１１３および水平駆動部１１４の駆動制御を行なうものである。
信号処理部１１８は、必要に応じてデータ格納部１１９にデータを一時的に格納しながら、カラム信号処理部１１３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力するものである。
データ格納部１１９は、信号処理部１１８での信号処理にあたり、その信号処理に必要なデータを一時的に格納するようになっている。
なお、本開示の撮像装置１は図１に示した撮像装置１Ａに限定されるものではなく、例えば図２に示した撮像装置１Ｂや図３に示した撮像装置１Ｃのような構成を有していてもよい。図２は、本開示の一実施の形態に係る第１の変形例としての撮像装置１Ｂの機能の構成例を示すブロック図である。図３は、本開示の一実施の形態に係る第２の変形例としての撮像装置１Ｃの機能の構成例を示すブロック図である
図２の撮像装置１Ｂでは、カラム信号処理部１１３と水平駆動部１１４との間にデータ格納部１１９が配設され、カラム信号処理部１１３から出力される画素信号が、データ格納部１１９を経由して信号処理部１１８に供給されるようになっている。
図３の撮像装置１Ｃは、カラム信号処理部１１３と水平駆動部１１４との間にデータ格納部１１９と信号処理部１１８とを並列に配設するようにしたものである。撮像装置１Ｃでは、カラム信号処理部１１３が画素アレイ部１１１の列毎、あるいは画素アレイ部１１１の複数列毎にアナログ画素信号をデジタル画素信号に変換するＡ／Ｄ変換を行うようになっている。
［単位画素の回路構成］
図４は、図１等に示した単位画素Ｐの読み出し回路の一例を表したものである。本実施の形態では、単位画素Ｐは感度が異なる２つの第１の画素（画素Ｐ１）および第２の画素（画素Ｐ２）を有する。画素Ｐ１，Ｐ２には、それぞれ、光電変換部１２Ａ，１２Ｂが設けられている。
単位画素Ｐは、２つの光電変換部１２Ａ，１２Ｂ、第１転送トランジスタＴＲＧ、第２転送トランジスタＦＤＧ、第３転送トランジスタＦＣＧ、フローティングディフュージョンＦＤ１２１、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを有する。単位画素Ｐは、さらに電荷蓄積部ＦＣを有する。電荷蓄積部ＦＣは、例えばＭＯＳ容量やＭＩＳ容量である。
光電変換部１２Ａ，１２Ｂは、半導体基板１１に形成されたｐ型の不純物領域の内部にｎ型の不純物領域が形成された、所謂埋め込み型のフォトダイオードＰＤ１，ＰＤ２である。光電変換部１２Ａ，１２Ｂは、それぞれ、受光した光量に応じた電荷を生成し、生成した電荷を一定量まで蓄積する。光電変換部１２Ａは、アノードが接地電圧線に接続され、カソードが第１転送トランジスタＴＲＧのソースに接続されている。光電変換部１２Ｂは、光電変換部１２Ａと同様に、アノードが接地電圧線に接続され、カソードが第３転送トランジスタＦＣＧのソースに接続されている。
光電変換部１２Ａと光電変換部１２Ｂとの間には、第１転送トランジスタＴＲＧ、第２転送トランジスタＦＤＧおよび第３転送トランジスタＦＣＧが直列に接続されている。第１転送トランジスタＴＲＧと第２転送トランジスタＦＤＧとの間に接続された浮遊拡散層がＦＤ１２１となる。第２転送トランジスタＦＤＧと第３転送トランジスタＦＤＧとの間に接続された浮遊拡散層がノード１２２となる。第３転送トランジスタＦＤＧと光電変換部１２Ｂとの間に接続された浮遊拡散層がノード１２３となる。ノード１２３には電荷蓄積部ＦＣが接続されている。
単位画素Ｐに対して、図１等に示した画素駆動線１１６として複数の駆動線が、例えば画素行毎に配設される。単位画素Ｐには、垂直駆動部１１２から複数の駆動線を介して、各種の駆動信号ＳＴＲＧ、ＳＦＤＧ、ＳＦＣＧ、ＳＲＳＴ、ＳＳＥＬが供給される。これらの駆動信号は、単位画素Ｐの各トランジスタがＮＭＯＳトランジスタである場合には、高レベル（例えば、電源電圧ＶＤＤ）の状態がアクティブ状態となり、低レベル状態（例えば、負電位）が非アクティブ状態となるパルス信号である。
第１転送トランジスタＴＲＧは、光電変換部１２ＡとＦＤ１２１との間に接続されている。第１転送トランジスタＴＲＧのゲート電極には、駆動信号ＳＴＲＧが印加される。駆動信号ＳＴＲＧがアクティブ状態になると、第１転送トランジスタＴＲＧの転送ゲートが導通状態となり、光電変換部１２Ａに蓄積されている信号電荷が第１転送トランジスタＴＲＧを介してＦＤ１２１に転送される。
第２転送トランジスタＦＤＧは、ＦＤ１２１とノード１２２との間に接続されている。第２転送トランジスタＦＤＧのゲート電極には、駆動信号ＳＦＤＧが印加される。駆動信号ＳＦＤＧがアクティブ状態となって第２転送トランジスタＦＤＧが導通状態になると、ＦＤ１２１とノード１２２のポテンシャルが結合して、１つの電荷蓄積領域となる。
光電変換部１２Ｂに蓄積されている電荷は、電荷蓄積部ＦＣへ転送される。第３転送トランジスタＦＣＧはノード１２２とノード１２３との間に接続されている。第３転送トランジスタＦＣＧのゲート電極には、駆動信号ＳＦＣＧが印加される。駆動信号ＳＦＤＧおよび駆動信号ＳＦＣＧがアクティブ状態となって第２転送トランジスタＦＤＧおよび第３転送トランジスタＦＣＧが導通状態になると、ＦＤ１２１から電荷蓄積部ＦＣまでのポテンシャルが結合して、１つの電荷蓄積領域となる。第２転送トランジスタＦＤＧおよび第３転送トランジスタＦＣＧがアクティブ状態の場合、電荷蓄積部ＦＣからＦＤ１２１までのポテンシャルが結合し、その結合した電荷蓄積領域へ光電変換部１２Ｂに蓄積されている電荷が転送される。
電荷蓄積部ＦＣが有する２つの電極のうちの一方の電極はノード１２３に接続され、電荷蓄積部ＦＣが有する２つの電極のうちの他方の電極は、例えば電源電位ＦＣＶＤＤに接続されている。
ノード１２２には、第２転送トランジスタＦＤＧの他に、リセットトランジスタＲＳＴが接続されている。
リセットトランジスタＲＳＴは、ノード１２２と電源ＶＤＤとの間に接続されている。リセットトランジスタＲＳＴのゲート電極には、駆動信号ＳＲＳＴが印加される。駆動信号ＳＲＳＴがアクティブ状態になると、リセットトランジスタＲＳＴのリセットゲートが導通状態となり、ノード１２２の電位が電源ＶＤＤのレベルにリセットされる。
駆動信号ＳＲＳＴをアクティブ状態にする際に、第２転送トランジスタＦＤＧの駆動信号ＳＦＤＧおよび第３転送トランジスタＦＣＧの駆動信号ＳＦＣＧをアクティブ状態にすると、ポテンシャルが結合したＦＤ１２１、ノード１２２および電荷蓄積部ＦＣの電位が電圧ＶＤＤのレベルにリセットされる。
なお、駆動信号ＳＦＤＧおよび駆動信号ＳＦＣＧを個別に制御することによって、ＦＤ１２１および電荷蓄積部ＦＣの電位を、それぞれ独立して電圧ＶＤＤのレベルにリセットすることができる。
ＦＤ１２１は、第１転送トランジスタＴＲＧ、第２転送トランジスタＤＧおよび増幅トランジスタＡＭＰの間に接続されている。ＦＤ１２１は、第１転送トランジスタＴＲＧおよび第２転送トランジスタＤＧにより転送される信号電荷を電圧信号に電荷－電圧変換して、増幅トランジスタＡＭＰに出力する。
増幅トランジスタＡＭＰは、そのゲート電極がＦＤ１２１に、ドレイン電極が電源ＶＤＤにそれぞれ接続されており、ＦＤ１２１が保持している電圧信号の読み出し回路、所謂ソースフォロア回路の入力部となる。即ち、増幅トランジスタＡＭＰは、そのソース電極が選択トランジスタＳＥＬを介して垂直信号線１１７に接続されることで、垂直信号線１１７の一端に接続される定電流源とソースフォロア回路を構成する。
選択トランジスタＳＥＬは、増幅トランジスタＡＭＰのソース電極と垂直信号線１１７との間に接続される。選択トランジスタＳＥＬのゲート電極には、駆動信号ＳＳＥＬが印加される。この駆動信号ＳＳＥＬがアクティブ状態になると、選択トランジスタＳＥＬが導通状態となり、単位画素Ｐが選択状態となる。これにより、増幅トランジスタＡＭＰから出力される読み出し信号（画素信号）が、選択トランジスタＳＥＬを介して、垂直信号線１１７に出力される。
光電変換部１２Ａは、光電変換部１２Ｂよりもフォトダイオードの受光面積が広いものとなっている。このため、ある照度の被写体をある露光時間で撮影した場合、光電変換部１２Ａにおいて発生する電荷は、光電変換部１２Ｂにおいて発生する電荷よりも多い。
このため、光電変換部１２Ａにおいて発生した電荷と、光電変換部１２Ｂにおいて発生した電荷とをＦＤ１２１へ転送して、それぞれ電荷－電圧変換すると、光電変換部１２Ａで発生した電荷をＦＤ１２１へ転送する前と後での電圧変化は、光電変換部１２Ｂで発生した電荷をＦＤ１２１へ転送する前と後での電圧変化よりも大きい。したがって、画素Ｐ１と画素Ｐ２とを比較すると、画素Ｐ１は、画素Ｐ２よりも感度が高いもとなっている。
これに対して、光電変換部１２Ｂは、高い照度の光が入射して光電変換部１２Ｂの飽和電荷量を超える電荷が発生した場合でも、飽和電荷量を超えて発生した電荷を電荷蓄積部ＦＣへ蓄積することができるため、光電変換部１２Ｂで生じた電荷を電荷－電圧変換する際に、光電変換部１２Ｂ内に蓄積した電荷および電荷蓄積部ＦＣに蓄積した電荷の両方を加えたうえで、電荷－電圧変換することができる。
これにより、画素Ｐ２は、画素Ｐ１よりも諧調性を備えた画像を広い照度範囲にわたって撮影することができる。換言すれば、ダイナミックレンジの広い画像を撮影することができる。
画素Ｐ１を用いて撮影された感度の高い画像と、画素Ｐ２を用いて撮影されたダイナミックレンジの広い画像との２枚の画像は、例えば、撮像装置１の内部または外部に設けられた画像信号処理回路において、２枚の画像から１枚の画像を合成するワイドダイナミックレンジ画像合成処理を経て１枚の画像へと合成される。
［単位画素の構成］
図５は、本実施の形態の撮像装置１の単位画素Ｐの平面構成の一例を模式的に表したものである。図６は、図５に示したＩ－Ｉ’線に対応する撮像装置１の断面構成の一例を模式的に表したものである。
撮像装置１は、上記のように、例えば裏面照射イメージセンサであり、画素アレイ部１１１に行列状に２次元配置された複数の単位画素Ｐは、それぞれ、例えば、受光部１０と、受光部１０の光入射側Ｓ１に設けられた集光部２０と、受光部１０の光入射側Ｓ１とは反対側に設けられた多層配線層３０とが積層された構成を有している。
受光部１０は、対向する第１面１１Ｓ１および第２面１１Ｓ２を有する半導体基板１１と、半導体基板１１に埋め込み形成された、互いに受光面積が異なる複数の光電変換部１２Ａ，１２Ｂとを有している。半導体基板１１は、例えば、シリコン基板で構成されている。光電変換部１２Ａ，１２Ｂは、例えばＰＩＮ（Positive Intrinsic Negative）型のフォトダイオード（ＰＤ）であり、半導体基板１１の所定領域にｐｎ接合を有している。
本実施の形態では、単位画素Ｐは、上記のように感度が異なる２つの画素Ｐ１，Ｐ２を有している。具体的には、画素Ｐ１は、画素Ｐ２よりも単位時間あたりに変換する電荷の量が大きく、光電変換部１２Ｂよりも受光面積の大きな光電変換部１２Ａを有する。画素Ｐ２は、画素Ｐ１よりも単位時間あたりに変換する電荷の量が小さく、光電変換部１２Ａよりも受光面積が小さな光電変換部１２Ｂを有する。
受光部１０は、さらに、素子分離部１３を有している。素子分離部１３は、隣り合う単位画素Ｐの間に設けられている。換言すると、素子分離部１３は単位画素Ｐの周囲に設けられており、画素部１００Ａにおいて格子状に設けられている。更に、素子分離部１３は、画素Ｐ１と画素Ｐ２との間にも設けられている。
素子分離部１３は、隣り合う単位画素Ｐおよび画素Ｐ１と画素Ｐ２とを電気的に分離するためのものであり、例えば、半導体基板１１の第１面１１Ｓ１側から第２面１１Ｓ２側に向かって延伸している。素子分離部１３は、例えば、不純物注入領域によって形成されている。
半導体基板１１の第１面１１Ｓ１には、第１面１１Ｓ１での反射防止を兼ねた固定電荷層１４がさらに設けられている。固定電荷層１４は、正の固定電荷を有する膜でもよし、負の固定電荷を有する膜でもよい。固定電荷層１４の構成材料としては、半導体基板１１のバンドギャップよりも広いバンドギャップを有する半導体材料または導電材料が挙げられる。具体的には、例えば、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ）、酸化ランタン（ＬａＯｘ）、酸化プラセオジム（ＰｒＯｘ）、酸化セリウム（ＣｅＯｘ）、酸化ネオジム（ＮｄＯｘ）、酸化プロメチウム（ＰｍＯｘ）、酸化サマリウム（ＳｍＯｘ）、酸化ユウロピウム（ＥｕＯｘ）、酸化ガドリニウム（ＧｄＯｘ）、酸化テルビウム（ＴｂＯｘ）、酸化ジスプロシウム（ＤｙＯｘ）、酸化ホルミウム（ＨｏＯｘ）、酸化ツリウム（ＴｍＯｘ）、酸化イッテルビウム（ＹｂＯｘ）、酸化ルテチウム（ＬｕＯｘ）、酸化イットリウム（ＹＯｘ）、窒化ハフニウム（ＨｆＮｘ）、窒化アルミニウム（ＡｌＮｘ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）および酸窒化アルミニウム（ＡｌＯｘＮｙ）等が挙げられる。固定電荷層１４は、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。
集光部２０は、受光部１０の光入射側Ｓ１に設けられ、例えば、絶縁層２１と、単位画素Ｐ毎に、例えば赤色光（Ｒ）、緑色光（Ｇ）または青色光（Ｂ）を選択的に透過させるカラーフィルタ２２と、カラーフィルタ２２の単位画素Ｐの間に設けられた遮光部２３とを有している。集光部２０は、さらに、カラーフィルタ２２の上面には、画素Ｐ１，Ｐ２毎に複数のオンチップレンズ２４Ａ，２４Ｂが配設されている。
絶縁層２１は、暗時特性の劣化を低減するためのものであり、例えば、固定電荷層１４上に設けられている。また、絶縁層２１は、材料の屈折率と膜厚を適切に設定することで、半導体基板１１とカラーフィルタ２２との間の屈折率差によって生じる光の反射を抑制させることができる。絶縁層２１の構成材料としては、固定電荷層１４よりも屈折率の低い材料であることが好ましく、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）および酸窒化シリコン（ＳｉＯｘＮｙ）等が挙げられる。
カラーフィルタ２２は、所定の波長の光を選択的に透過するものである。カラーフィルタ２２は、例えば、緑色光（Ｇ）を選択的に透過させるカラーフィルタ２２Ｇ、赤色光（Ｒ）を選択的に透過させるカラーフィルタ２２Ｒおよび青色光（Ｂ）を選択的に透過させるカラーフィルタ２２Ｂを有している。その他、カラーフィルタ２２は、シアン、マゼンタおよび黄色をそれぞれ選択的に透過するフィルタを有していてもよい。各カラーフィルタ２２Ｒ，２２Ｇ，２２Ｂが設けられた単位画素Ｐでは、例えば、それぞれの単位画素Ｐにおいて対応する色光が検出されるようになっている。
カラーフィルタ２２は、例えば、２行×２列で配置された４つの単位画素Ｐに対して、緑色光（Ｇ）を選択的に透過させるカラーフィルタ２２Ｇが対角線上に２つ配置され、赤色光（Ｒ）および青色光（Ｂ）を選択的に透過させるカラーフィルタ２２Ｒ，２２Ｂが、直交する対角線上に１つずつ配置されている。各カラーフィルタ２２Ｒ，２２Ｇ，２２Ｂが設けられた単位画素Ｐでは、例えば、それぞれの光電変換部１２において対応する色光が検出されるようになっている。即ち、画素アレイ部１１１では、それぞれ、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を検出する単位画素Ｐｒ，Ｐｇ，Ｐｂが、ベイヤー状に配列されている。
カラーフィルタ２２は、例えば、顔料や染料を用いて形成することができる。カラーフィルタ２２の膜厚は、その分光スペクトルによる色再現性やセンサ感度を考慮して、色毎に異なる膜厚としてもよい。なお、白黒画素においては透明材料からなる層をカラーフィルタ２２とみなすことができる。赤外線用の画素においては赤外線を選択透過させる材料からなる層をカラーフィルタ２２とみなすことができる。
遮光部２３は、カラーフィルタ２２に斜入射した光の隣接する単位画素Ｐへの漏れ込みを防ぐためのものであり、隣り合う単位画素Ｐおよび隣り合う画素Ｐ１，Ｐ２の間に設けられている。換言すると、遮光部２３は、平面視において、例えば素子分離部１３と略同じレイアウトで形成されている。
遮光部２３を構成する材料としては、例えば、遮光性を有する材料が挙げられる。具体的には、例えば、タングステン（Ｗ）、銀（Ａｇ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）またはそれらの合金が挙げられる。この他、ＴｉＮ等の金属化合物が挙げられる。遮光部２３は、例えば単層膜または積層膜として形成するようにしてもよい。積層膜とする場合には、絶縁層２１との密着性を高めるために、例えばＴｉ、タンタル（Ｔａ）、Ｗ、コバルト（Ｃｏ）またはモリブデン（Ｍｏ）あるいはそれらの合金、窒化物、酸化物または炭化物からなる層を下地層として設けることができる。
遮光部２３は、光学的黒レベルを決定する単位画素Ｐの遮光を兼ねていてもよい。また、遮光部２３は、画素アレイ部１１１の周辺領域に設けられる周辺回路へのノイズの発生を抑制するための遮光を兼ねていてもよい。遮光部２３は、加工中の蓄積電荷によるプラズマダメージで破壊されないように接地されていることが好ましい。
複数のオンチップレンズ２４Ａ，２４Ｂは、例えば、図６に示したように、画素Ｐ１，Ｐ２毎に設けられており、その上方から入射した光を光電変換部１２Ａ，１２Ｂへ集光するためのものである。複数のオンチップレンズ２４Ａ，２４Ｂは、例えばギャップレスに設けられており、例えば、平面視において、素子分離部１３と、複数の複数のオンチップレンズ２４Ａ，２４Ｂの境界とが略一致している。複数のオンチップレンズ２４Ａ，２４Ｂは、例えば、酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｘ）等の無機材料により形成されている。この他、複数のオンチップレンズ２４Ａ，２４Ｂは、エピスルフィド系樹脂、チエタン化合物やその樹脂等の高屈折率の有機材料を用いて形成してもよい。
多層配線層３０は、受光部１０の光入射側Ｓ１とは反対側、具体的には、半導体基板１１の第２面１１Ｓ２側に設けられている。多層配線層３０は、例えば、複数の配線層３１，３２，３３が、層間絶縁層３４を間に積層された構成を有している。多層配線層３０には、例えば、上述した読み出し回路の他に、垂直駆動部１１２、カラム信号処理部１１３、水平駆動部１１４、システム制御部１１５、信号処理部１１８およびデータ格納部１１９等が形成されている。
配線層３１，３２，３３は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン（Ｗ）等を用いて形成されている。この他、配線層３１，３２，３３は、ポリシリコン（Ｐｏｌｙ－Ｓｉ）を用いて形成するようにしてもよい。
層間絶縁層３４は、例えば、酸化シリコン（ＳｉＯｘ）、ＴＥＯＳ、窒化シリコン（ＳｉＮｘ）および酸窒化シリコン（ＳｉＯｘＮｙ）等のうちの１種よりなる単層膜、あるいはこれらのうちの２種以上よりなる積層膜により形成されている。
［単位画素の平面レイアウト］
図７は、画素アレイ部１１１における単位画素Ｐの平面レイアウトの一例を模式的に表したものである。図８は、画素アレイ部１１１における読み出し回路を構成する各トランジスタの平面レイアウトの一例を模式的に表したものである。
画素アレイ部１１１には複数の単位画素Ｐが行列状に配列されており、複数の単位画素Ｐは、それぞれ、画素Ｐ１と、画素Ｐ１よりも単位時間あたりに変換する電荷の量が小さいＰ２とを有している。本実施の形態では、複数の単位画素Ｐのそれぞれに設けられた画素Ｐ２は、平面視において、それぞれが設けられた複数の単位画素Ｐの画素アレイ部１１１における位置に応じて、画素アレイ部１１１の中心からの距離が互いに等しくなるように配置されている。
例えば、単位画素Ｐおよび画素Ｐ２はそれぞれ、図５に示したように、例えば略矩形形状を有する。画素Ｐ２は、例えば単位画素Ｐを平面視において４つの区画に均等に分割した際の１つの区画に相当し、図５に示したように、略矩形形状を有する単位画素Ｐの四隅のいずれかに偏って設けられている。４つの区画のうち、残りの３つの区画が画素Ｐ１となる。
画素アレイ部１１１も同様に、例えば図７に示したように略矩形形状を有する。画素アレイ部１１１に行列状に配列された複数の単位画素Ｐのそれぞれに設けられた、略矩形形状を有する単位画素Ｐの四隅のいずれかに偏って設けられた画素Ｐ２は、例えば図７に示したように、画素アレイ部１１１の中心において互いが向かい合うように配置されている。即ち、画素アレイ部１１１の中心において左上に配置された単位画素Ｐでは画素Ｐ２は右下に配置される。画素アレイ部１１１の中心において左下に配置された単位画素Ｐでは画素Ｐ２は右上に配置される。画素アレイ部１１１の中心において右上に配置された単位画素Ｐでは画素Ｐ２は左下に配置される。画素アレイ部１１１の中心において右下に配置された単位画素Ｐでは画素Ｐ２は左上に配置される。
画素アレイ部１１１全体としては、画素アレイ部１１１に行列状に配列された複数の単位画素Ｐのそれぞれに配置された画素Ｐ２は、例えば図７に示したように、平面視において、画素アレイ部１１１の中心を対称の中心として点対称に配置されている。これにより、複数の単位画素Ｐのそれぞれに設けられた画素Ｐ１，Ｐ２は、平面視において、画素アレイ部１１１の中心からの距離が互いに等しくなるため、画素アレイ部１１１の中心から等距離に配置された単位画素Ｐは同じ出力となる。
具体的には、平面視において、画素アレイ部１１１の中心において、例えばＸ軸方向およびＹ軸方向に直交する略均等な４つの領域（第１領域１１１Ａ、第２領域１１１Ｂ、第３領域１１１Ｃおよび第４領域１１１Ｄ）に分割した場合、上記画素アレイ部１１１の中心において左上に配置された単位画素Ｐを含む第１領域１１１Ａには、同様の単位画素Ｐの右下に画素Ｐ２が配置された複数の単位画素Ｐが行列状に配列されている。上記画素アレイ部１１１の中心において左下に配置された単位画素Ｐを含む第２領域１１１Ｂには、同様の単位画素Ｐの右上に画素Ｐ２が配置された複数の単位画素Ｐが行列状に配列されている。上記画素アレイ部１１１の中心において右上に配置された単位画素Ｐを含む第１領域１１１Ａには、同様の単位画素Ｐの左下に画素Ｐ２が配置された複数の単位画素Ｐが行列状に配列されている。上記画素アレイ部１１１の中心において右下に配置された単位画素Ｐを含む第２領域１１１Ｂには、同様の単位画素Ｐの左上に画素Ｐ２が配置された複数の単位画素Ｐが行列状に配列されている。換言すると、第１領域１１１Ａ、第２領域１１１Ｂ、第３領域１１１Ｃおよび第４領域１１１Ｄでは、複数の単位画素Ｐのそれぞれに配置された画素Ｐ２は、Ｘ軸方向およびＹ軸方向に互いに線対称に配置されている。
更に、本実施の形態の撮像装置１では、単位画素Ｐ毎に設けられる読み出し回路を構成する複数のトランジスタ（第１転送トランジスタＴＲＧ、第２転送トランジスタＦＤＧ、第３転送トランジスタＦＣＧ、フローティングディフュージョンＦＤ１２１、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬ）は、上記画素Ｐ２と同様に、例えば図８に示したように第１領域１１１Ａ、第２領域１１１Ｂ、第３領域１１１Ｃおよび第４領域１１１ＤにおいてＸ軸方向およびＹ軸方向に互いに線対称に配置するようにしてもよい。
［撮像装置の読み出し動作］
図９は、図１等に示した撮像装置１における読み出し動作の一例を表したものである。（Ａ）は電源電位ＦＣＶＤＤの波形を示し、（Ｂ）は選択トランジスタＳＥＬのゲートにおける電位を示し、（Ｃ）は第２転送トランジスタＦＤＧのゲートにおける電位を示し、（Ｄ）は第１転送トランジスタＴＲＧのゲートにおける電位を示し、（Ｅ）はリセットトランジスタＲＳＴのゲートにおける電位を示し、（Ｆ）は第３転送トランジスタのゲートにおける電位を示している。
単位画素Ｐでは、リセットトランジスタＲＳＴがオン状態になることによりＦＤ１２１の電圧がリセットされた後のＰ相（Ｐｒｅ－ｃｈａｒｇｅ相）期間ＴＰにおいて、そのときのＦＤ１２１の電圧に応じた電圧をリセット電圧（リセット信号）として出力する。また、単位画素Ｐでは、第１転送トランジスタＴＲＧがオン状態になることにより光電変換部１２Ａ，１２ＢからＦＤ１２１へ電荷が転送された後のＤ相（Ｄａｔａ相）期間ＴＤにおいて、そのときのＦＤ１２１の電圧に応じた電圧を画素電圧（画素信号）として出力する。本実施の形態の画素Ｐ１では、Ｐ相およびＤ相それぞれにおいて変換効率を変えて、リセット信号および画素信号を２回読み出すことによってワイドダイナミックレンジを実現している。
まず、水平期間Ｈが開始する。これにより、垂直駆動部１１２は、電源電位ＦＣＶＤＤの電位を低レベルから高レベルに変化させる（図９（Ａ））。これにより、単位画素Ｐでは選択トラジスタＳＥＬがオン状態になり、単位画素Ｐが垂直信号線１１７に接続される。また、垂直駆動部１１２は、リセットトランジスタＲＳＴのゲートの電位を低レベルから高レベルに変化させる（図９（Ｅ））。更に、タイミングｔ１において、垂直駆動部１１２は、第２転送トランジスタＦＤＧのゲートの電位を低レベルから高レベルに変化させる（図９（Ｃ））。これにより、単位画素ＰではリセットトランジスタＲＳＴおよび第２転送トランジスタＦＤＧがオン状態となり、ＦＤ１２１の電圧が電源電圧ＶＤＤに設定される（リセット動作）。そして単位画素Ｐは、このときのＦＤ１２１の電圧に対応する電圧を出力する。
［画素Ｐ１の低変換効率Ｐ相期間ＴＰ１－１］
そして、タイミングｔ１から所定の時間が経過したタイミングにおいて、垂直駆動部１１２は、リセットトランジスタＲＳＴのゲートの電位を高レベルから低レベルに変化させる（図９（Ｅ））。同時に、垂直駆動部１１２は、第２転送トランジスタＦＤＧのゲートの電位を高レベルから低レベルに変化させる（図９（Ｃ））。これにより、単位画素Ｐにおいて、リセットトランジスタＲＳＴおよび第２転送トランジスタＦＤＧはオフ状態になり、リセット動作は終了する。
更に、タイミングｔ１から所定の時間が経過したタイミングにおいて、垂直駆動部１１２は、第２転送トランジスタＦＤＧのゲートの電位を低レベルから高レベルに変化させる（図９（Ｃ））。これにより、単位画素Ｐにおいて、第２転送トランジスタＦＤＧはオン状態になる。
［画素Ｐ１の高変換効率Ｐ相期間ＴＰ１－２］
次に、タイミングｔ２において、垂直駆動部１１２は、第２転送トランジスタＦＤＧのゲートの電位を高レベルから低レベルに変化させる。これにより、単位画素Ｐにおいて、第２転送トランジスタＦＤＧはオフ状態になる。
［画素Ｐ１の高変換効率Ｄ相期間ＴＤ１－２］
続いて、タイミングｔ３において、垂直駆動部１１２は、画素Ｐ１のＰ相期間ＴＰ１の終了に伴い、第１転送トランジスタＴＲＧのゲートの電位を低レベルから高レベルに変化させる。これにより、単位画素Ｐにおいて第１転送トランジスタＴＲＧはオン状態になる。そして、タイミングｔ３から所定の時間が経過したタイミングにおいて、垂直駆動部１１２は、第１転送トランジスタＴＲＧのゲートの電位を高レベルから低レベルに変化させる（図９（Ｄ））。これにより、第１転送トランジスタはオフ状態になる。
［画素Ｐ１の低変換効率Ｄ相期間ＴＤ１－１］
次に、タイミングｔ４において、垂直駆動部１１２は、第２転送トランジスタＦＤＧのゲートの電位を低レベルから高レベルに変化させる。これにより、単位画素Ｐにおいて、第２転送トランジスタＦＤＧはオン状態になる（図９（Ｃ））。同時に、垂直駆動部１１２は、第１転送トランジスタＴＲＧのゲートを低レベルから高レベルに変化させる。これにより、単位画素Ｐにおいて、第１転送トランジスタＴＲＧはオン状態になる。そして、タイミングｔ４から所定の時間が経過したタイミングにおいて、垂直駆動部１１２は、第１転送トランジスタＴＲＧのゲートの電位を高レベルから低レベルに変化させる（図９（Ｄ））。これにより、第１転送トランジスタはオフ状態になる。
［画素Ｐ２のＤ相期間ＴＤ２］
続いて、タイミングｔ５において、垂直駆動部１１２は、第３転送トランジスタＦＣＧのゲートの電位を低レベルから高レベルに変化させる（図９（Ｆ））。これにより、第３転送トランジスタＦＤＧはオン状態となる。
［画素Ｐ２のＰ相期間ＴＰ２］
次に、タイミングｔ６において、垂直駆動部１１２は、画素Ｐ１，Ｐ２のＤ相期間ＴＤ１の終了に伴い、選択トランジスタＳＥＬのゲートの電位を高レベルから低レベルに変化させる（図９（Ｂ））。これにより、選択トランジスタＳＥＬはオフ状態となる。同時に、垂直駆動部１１２は、リセットトランジスタＲＳＴのゲートの電位を低レベルから高レベルに変化させ（図９（Ｅ））、第３転送トランジスタＦＣＧのゲートの電位を高レベルから低レベルに変化させる（図９（Ｆ））。これにより、リセットトランジスタＲＳＴはオン状態になり、第３転送トランジスタＦＣＧはオフ状態となる。
続いて、タイミングｔ６から所定の時間が経過したタイミングにおいて、垂直駆動部１１２は、選択トランジスタＳＥＬのゲートの電位を低レベルから高レベルに変化させる（図９（Ｂ））。これにより、選択トランジスタはオン状態となる。更に、タイミングｔ６から所定の時間が経過したタイミングにおいて、垂直駆動部１１２は、リセットトランジスタＲＳＴのゲートの電位を高レベルから低レベルに変化させ（図９（Ｅ））、第３転送トランジスタＦＣＧのゲートの電位を低レベルから高レベルに変化させる（図９（Ｆ））。これにより、リセットトランジスタＲＳＴはオフ状態になり、第３転送トランジスタＦＣＧはオン状態となる。
［ＤＯＬ（Digital Overlap）期間］
次に、タイミングｔ７において、垂直駆動部１１２は、画素Ｐ２のＰ相期間ＴＰ２の終了に伴い、第３転送トランジスタＦＣＧのゲートの電位を高レベルから低レベルに変化させる（図９（Ｆ））。これにより、第３転送トランジスタＦＣＧがオフ状態となる。更に、タイミングｔ７から所定の時間が経過したタイミングにおいて、垂直駆動部１１２は、選択トランジスタＳＥＬのゲートの電位を高レベルから低レベルに変化させる（図９（Ｂ））。これにより、選択トランジスタはオフ状態となる。そして、タイミングｔ７～ｔ９において、蓄積時間を変えて読み出しを行う。
［作用・効果］
本実施の形態の撮像装置１では、複数の単位画素Ｐが行列状に配列された画素アレイ部１１１を有する。複数の単位画素Ｐはそれぞれ、画素Ｐ１と、画素Ｐ１よりも単位時間あたりに変換する電荷の量が小さい画素Ｐ２と有する。複数の単位画素Ｐのそれぞれに設けられた画素Ｐ２は、平面視において、それぞれが設けられた複数の単位画素Ｐの画素アレイ部１１１における位置に応じて、画素アレイ部１１１の中心からの距離が等しくなるように単位画素Ｐ内に配置されている。これにより、画素アレイ部１１１の中心から等距離に配設された単位画素Ｐの出力差を低減する。以下、これについて説明する。
固体撮像装置として、ＣＭＯＳ集積回路と同様のプロセスで製造できるＣＭＯＳ型の固体撮像装置（ＣＭＯＳイメージセンサ）が知られている。ＣＭＯＳイメージセンサは、ＣＭＯＳプロセスに付随した微細化技術により、画素毎に増幅機能を有するアクティブ型の構造を容易に作ることができる。また、画素アレイ部の各画素から出力される信号を処理する信号処理回路等の周辺回路部を、画素アレイ部と同一チップ（基板）上に集積できるという特徴を持っている。このため、ＣＭＯＳイメージセンサに関して、より多くの研究開発がなされている。
ところで、ＣＭＯＳイメージセンサでは、前述したように、単位画素内に、単位時間あたりに変換する電荷の量が異なる２種類の光電変換部（大画素および小画素）を設け、その感度の差を用いて信号処理を施すことで、ダイナミックレンジの拡大する技術が提案されている。このように、単位画素内に大画素および小画素を備えたＣＭＯＳイメージセンサでは、例えば、大画素がチップ中心に合わせて配置されており、小画素はチップ中心に対して位置ずれした配置となっている。
通常、チップ中心に対して画素を配置した場合は、チップ中心の出力が高く、中心から離れるにしたがって出力が下がっていき、中心からの距離が同じであれば、画素の出力は同じとなる。しかしながら、チップ中心に対して位置ずれした配置になると、図１０に示したように、中心からの距離が同じでも画素出力に差が生じ、画質が劣化するという問題が生じる。
これに対して本実施の形態では、画素Ｐ１と、画素Ｐ１よりも単位時間あたりに変換する電荷の量が小さい画素Ｐ２とをそれぞれ有する複数の単位画素Ｐが行列状に配列された画素アレイ部１１１において、それぞれの画素Ｐ２を、平面視において、画素アレイ部１１１の中心からの距離が等しくなるように単位画素Ｐ内に配置するようにした。これにより、画素アレイ部１１１の中心から等距離に配設された単位画素Ｐの出力は、図１１に示したように略同じとなる。
以上により、本実施の形態の撮像装置１では、均等なシェーディング特性が得られるようになる。よって、画質を向上させることが可能となる。
次に、本開示の変形例１，２について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
＜２．変形例＞
（２－１．変形例１）
図１２Ａ～図１２Ｃは、上記実施の形態において説明した単位画素Ｐの平面レイアウトの他の例を模式的に表したものである。上記実施の形態では、それぞれが略矩形形状を有する画素アレイ部１１１、複数の単位画素Ｐおよび複数の画素Ｐ２において、複数の画素Ｐ２は、画素アレイ部１１１の中心に対して互いが向かい合うように配置されている例を示したが、これに限定されるものではない。
複数の画素Ｐ２は、平面視において、それぞれが設けられた複数の単位画素Ｐの画素アレイ部１１１における位置に応じて、画素アレイ部１１１の中心からの距離が互いに等しくなるように配置されていればよく、例えば、以下のようにレイアウトされていてもよい。
例えば図１２Ａに示したように、平面視において、画素アレイ部１１１の中心において左上に配置された単位画素Ｐおよびこれを含む第１領域１１１Ａでは、画素Ｐ２は右上に配置される。画素アレイ部１１１の中心において左下に配置された単位画素Ｐおよびこれを含む第２領域１１１Ｂでは、画素Ｐ２は右下に配置される。画素アレイ部１１１の中心において右上に配置された単位画素Ｐおよびこれを含む第３領域１１１Ｃでは、画素Ｐ２は左上に配置される。画素アレイ部１１１の中心において右下に配置された単位画素Ｐおよびこれを含む第４領域１１１Ｄでは、画素Ｐ２は左下に配置される。
例えば図１２Ｂに示したように、平面視において、画素アレイ部１１１の中心において左上に配置された単位画素Ｐおよびこれを含む第１領域１１１Ａでは、画素Ｐ２は左上に配置される。画素アレイ部１１１の中心において左下に配置された単位画素Ｐおよびこれを含む第２領域１１１Ｂでは、画素Ｐ２は左下に配置される。画素アレイ部１１１の中心において右上に配置された単位画素Ｐおよびこれを含む第３領域１１１Ｃでは、画素Ｐ２は右上に配置される。画素アレイ部１１１の中心において右下に配置された単位画素Ｐおよびこれを含む第４領域１１１Ｄでは、画素Ｐ２は右下に配置される。
例えば図１２Ｃに示したように、平面視において、画素アレイ部１１１の中心において左上に配置された単位画素Ｐおよびこれを含む第１領域１１１Ａでは、画素Ｐ２は左下に配置される。画素アレイ部１１１の中心において左下に配置された単位画素Ｐおよびこれを含む第２領域１１１Ｂでは、画素Ｐ２は左上に配置される。画素アレイ部１１１の中心において右上に配置された単位画素Ｐおよびこれを含む第３領域１１１Ｃでは、画素Ｐ２は右下に配置される。画素アレイ部１１１の中心において右下に配置された単位画素Ｐおよびこれを含む第４領域１１１Ｄでは、画素Ｐ２は右上に配置される。
（２－２．変形例２）
図１３は、本開示の変形例２に係る撮像装置（撮像装置２）の断面構成の一例を模式的に表したものである。撮像装置２は、例えばＣＭＯＳイメージセンサ等の、所謂グローバルシャッタ方式の裏面照射型イメージセンサである。撮像装置２は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像するものである。
上記実施の形態では、素子分離部１３を不純物注入領域によって形成した例を示したが、これに限定されるものではない。素子分離部１３は、例えば図１３に示したように、半導体基板１１の第１面１１Ｓ１側から第２面１１Ｓ２に向かって延伸する溝を設け、その溝に例えば酸化膜を埋め込んだＲＤＴＩ（Rear Deep Trench Isolation）構造としてもよい。
この他、例えば図１４に示した撮像装置２Ａのように、素子分離部１３は、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を貫通する溝に、例えば酸化膜を埋め込んだＦＦＴＩ（Front Full Trench Isolation）構造としてもよい。溝には、酸化膜の他に、酸化膜の他に、ポリシリコンやタングステンを埋め込むようにしてもよい。
また、図１３および図１４に示したトレンチ構造を有する素子分離部１３の側壁には、例えば、図１５および図１６に示した撮像装置２Ｃ，２Ｄのように、Ｐ型またはＮ型の固相拡散領域１５を形成するようにしてもよい。
更に、図１３および図１４に示したトレンチ構造を有する素子分離部には、例えば、図１７および図１８に示した撮像装置２Ｅ，２Ｆのように、遮光部２３を延在させるようにしてもよい。これにより、隣り合う単位画素Ｐおよび画素Ｐ１と画素Ｐ２とを電気的、且つ、光学的に分離することができる。
（その他の変形例）
また、これらの変形例は互いに組み合わせてもよい。
＜３．適用例＞
（適用例１）
上記撮像装置１等は、例えば、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１９は、電子機器１０００の概略構成を表したものである。
電子機器１０００は、例えば、レンズ群１００１と、撮像装置１と、ＤＳＰ（Digital Signal Processor）回路１００２と、フレームメモリ１００３と、表示部１００４と、記録部１００５と、操作部１００６と、電源部１００７とを有し、バスライン１００８を介して相互に接続されている。
レンズ群１００１は、被写体からの入射光（像光）を取り込んで撮像装置１の撮像面上に結像するものである。撮像装置１は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００２に供給する。
ＤＳＰ回路１００２は、撮像装置１から供給される信号を処理する信号処理回路である。ＤＳＰ回路１００２は、撮像装置１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、ＤＳＰ回路１００２により処理された画像データをフレーム多いんいで一時的に保持するものである。
表示部１００４は、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネル等のパネル型表示装置からなり、撮像装置１で撮像された動画または静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
操作部１００６は、ユーザによる操作に従い、電子機器１０００が所有する各種の機能についての操作信号を出力する。電源部１００７は、ＤＳＰ回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５および操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給するものである。
（適用例２）
図２０Ａは、上記撮像装置１等を備えた光検出システム２０００の全体構成の一例を模式的に表したものである。図２０Ｂは、光検出システム２０００の回路構成の一例を表したものである。光検出システム２０００は、赤外光Ｌ２を発する光源部としての発光装置２００１と、光電変換素子を有する受光部としての光検出装置２００２とを備えている。光検出装置２００２としては、上述した撮像装置１を用いることができる。光検出システム２０００は、さらに、システム制御部２００３、光源駆動部２００４、センサ制御部２００５、光源側光学系２００６およびカメラ側光学系２００７を備えていてもよい。
光検出装置２００２は光Ｌ１と光Ｌ２とを検出することができる。光Ｌ１は、外部からの環境光が被写体（測定対象物）２１００（図２０Ａ）において反射された光である。光Ｌ２は発光装置２００１において発光されたのち、被写体２１００に反射された光である。光Ｌ１は例えば可視光であり、光Ｌ２は例えば赤外光である。光Ｌ１は、光検出装置２００２における光電変換部において検出可能であり、光Ｌ２は、光検出装置２００２における光電変換領域において検出可能である。光Ｌ１から被写体２１００の画像情報を獲得し、光Ｌ２から被写体２１００と光検出システム２０００との間の距離情報を獲得することができる。光検出システム２０００は、例えば、スマートフォン等の電子機器や車等の移動体に搭載することができる。発光装置２００１は例えば、半導体レーザ、面発光半導体レーザ、垂直共振器型面発光レーザ（ＶＣＳＥＬ）で構成することができる。発光装置２００１から発光された光Ｌ２の光検出装置２００２による検出方法としては、例えばｉＴＯＦ方式を採用することができるが、これに限定されることはない。ｉＴＯＦ方式では、光電変換部は、例えば光飛行時間（Time-of-Flight；ＴＯＦ）により被写体２１００との距離を測定することができる。発光装置２００１から発光された光Ｌ２の光検出装置２００２による検出方法としては、例えば、ストラクチャード・ライト方式やステレオビジョン方式を採用することもできる。例えばストラクチャード・ライト方式では、あらかじめ定められたパターンの光を被写体２１００に投影し、そのパターンのひずみ具合を解析することによって光検出システム２０００と被写体２１００との距離を測定することができる。また、ステレオビジョン方式においては、例えば２以上のカメラを用い、被写体２１００を２以上の異なる視点から見た２以上の画像を取得することで光検出システム２０００と被写体との距離を測定することができる。なお、発光装置２００１と光検出装置２００２とは、システム制御部２００３によって同期制御することができる。
＜４．使用例＞
図２１は、上記実施の形態等に係る撮像装置（例えば、撮像装置１）の使用例を表すものである。上述した撮像装置１は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜５．応用例＞
（移動体への応用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２３は、撮像部１２０３１の設置位置の例を示す図である。
図２３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、撮像装置１等は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ノイズの少ない高精細な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
以上、実施の形態、変形例１，２、適用例および使用例ならびに応用例を挙げて本開示を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々の変形が可能である。
なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。
なお、本開示は以下のような構成をとることも可能である。以下の構成の本技術によれば、複数の単位画素のそれぞれに設けられた第２の画素は、平面視において、それぞれが設けられた複数の単位画素の画素アレイ部における位置に応じて、画素アレイ部の中心からの距離が等しくなるように単位画素内に配置されている。これにより、画素アレイ部の中心から等距離に配設された単位画素の出力差が低減され、シェーディング特性を均等になる。よって、画質を向上させることが可能となる。
（１）
対向する第１の面および第２の面を有し、複数の単位画素が行列状に配列された画素アレイ部を有する半導体基板と、
前記複数の単位画素のそれぞれに設けられた複数の第１の画素と、
前記複数の単位画素のそれぞれに設けられ、前記複数の第１の画素よりも単位時間あたりに変換する電荷の量が小さい複数の第２の画素とを備え、
前記複数の第２の画素のそれぞれは、平面視において、それぞれが設けられた前記複数の単位画素の前記画素アレイ部における位置に応じて、前記画素アレイ部の中心からの距離が等しくなるように前記単位画素内に配置されている
撮像装置。
（２）
前記複数の単位画素のそれぞれに配置された前記複数の第２の画素は、平面視において、前記画素アレイ部の中心を対称の中心として点対称に配置されている、前記（１）に記載の撮像装置。
（３）
前記画素アレイ部は略矩形形状を有すると共に、平面視において直交する第１の方向および第２の方向に略均等な面積を有する４つの領域に分割され、
前記４つの領域では、前記複数の単位画素のそれぞれに配置された前記複数の第２の画素が、前記第１の方向および前記第２の方向に互いに線対称に配置されている、前記（１）または（２）に記載の撮像装置。
（４）
前記複数の単位画素のそれぞれにおいて生成された電荷を読み出す複数の読み出し回路をさらに有し、
前記複数の読み出し回路は、複数のトランジスタをそれぞれ含み、
前記複数の読み出し回路のそれぞれを構成する前記複数のトランジスタは、前記４つの領域において前記第１の方向および前記第２の方向に線対称に配置されている、前記（３）に記載の撮像装置。
（５）
前記複数の第１の画素および前記複数の第２の画素はそれぞれ、受光量に応じた電荷を光電変換により生成する複数の第１の光電変換部および複数の第２の光電変換部をさらに有し、
前記複数の第１の光電変換部および前記複数の第２の光電変換部はそれぞれ、前記半導体基板に埋め込み形成されており、
前記複数の第１の光電変換部と前記複数の第２の光電変換部とは、前記半導体基板の前記第１の面と前記第２の面との間を延伸する素子分離部によって電気的に分離されている、前記（１）乃至（４）のうちのいずれか１つに記載の撮像装置。
（６）
前記素子分離部は不純物注入領域によって形成されている、前記（５）に記載の撮像装置。
（７）
前記素子分離部は前記半導体基板に設けられた溝によって形成されている、前記（５）に記載の撮像装置。
（８）
前記溝は、前記第１の面から前記第２の面に向かって延伸し、前記半導体基板内に底部を有する、前記（７）のうちのいずれか１つ７に記載の撮像装置。
（９）
前記溝は、前記第１の面と前記第２の面との間を貫通している、前記（７）に記載の撮像装置。
（１０）
前記溝には酸化膜が埋め込まれている、前記（７）乃至（９）のうちのいずれか１つに記載の撮像装置。
（１１）
前記溝にはポリシリコンが埋め込まれている、前記（７）乃至（９）のうちのいずれか１つに記載の撮像装置。
（１２）
前記溝にはタングステンが埋め込まれている、前記（７）乃至（１１）のうちのいずれか１つに記載の撮像装置。
（１３）
前記溝の側壁にはＰ型固相拡散領域が形成されている、前記（７）乃至（１２）のうちのいずれか１つに記載の撮像装置。
（１４）
前記溝の側壁にはＮ型固相拡散領域が形成されている、前記（７）乃至（１２）のうちのいずれか１つに記載の撮像装置。
（１５）
対向する第１の面および第２の面を有し、複数の単位画素が行列状に配列された画素アレイ部を有する半導体基板と、
前記複数の単位画素のそれぞれに設けられた複数の第１の画素と、
前記複数の単位画素のそれぞれに設けられ、前記複数の第１の画素よりも単位時間あたりに変換する電荷の量が小さい複数の第２の画素とを備え、
前記複数の第２の画素のそれぞれは、平面視において、それぞれが設けられた前記複数の単位画素の前記画素アレイ部における位置に応じて、前記画素アレイ部の中心からの距離が等しくなるように前記単位画素内に配置されている
撮像装置を備えた電子機器。
１，１Ａ，１Ｂ，２，２Ａ，２Ｂ，２Ｃ，２Ｄ，２Ｅ…撮像装置、１０…受光部、１１…半導体基板、１２…光電変換部、１３…素子分離部、１４…固定電荷層、１５…固相拡散領域、２０…集光部、２１…絶縁層、２２…カラーフィルタ、２３…遮光部、２４…レンズ層、２４Ａ，２４Ｂ…オンチップレンズ、３０…多層配線層、３１，３２，３３…配線層、３４…層間絶縁層、１１Ｓ１…第１面、１１Ｓ２…第２面、Ｓ１…光入射側。

Claims (15)

  1. 対向する第１の面および第２の面を有し、複数の単位画素が行列状に配列された画素アレイ部を有する半導体基板と、
    前記複数の単位画素のそれぞれに設けられた複数の第１の画素と、
    前記複数の単位画素のそれぞれに設けられ、前記複数の第１の画素よりも単位時間あたりに変換する電荷の量が小さい複数の第２の画素とを備え、
    前記複数の第２の画素のそれぞれは、平面視において、それぞれが設けられた前記複数の単位画素の前記画素アレイ部における位置に応じて、前記画素アレイ部の中心からの距離が等しくなるように前記単位画素内に配置されている
    撮像装置。
  2. 前記複数の単位画素のそれぞれに配置された前記複数の第２の画素は、平面視において、前記画素アレイ部の中心を対称の中心として点対称に配置されている、請求項１に記載の撮像装置。
  3. 前記画素アレイ部は略矩形形状を有すると共に、平面視において直交する第１の方向および第２の方向に略均等な面積を有する４つの領域に分割され、
    前記４つの領域では、前記複数の単位画素のそれぞれに配置された前記複数の第２の画素が、前記第１の方向および前記第２の方向に互いに線対称に配置されている、請求項１に記載の撮像装置。
  4. 前記複数の単位画素のそれぞれにおいて生成された電荷を読み出す複数の読み出し回路をさらに有し、
    前記複数の読み出し回路は、複数のトランジスタをそれぞれ含み、
    前記複数の読み出し回路のそれぞれを構成する前記複数のトランジスタは、前記４つの領域において前記第１の方向および前記第２の方向に線対称に配置されている、請求項３に記載の撮像装置。
  5. 前記複数の第１の画素および前記複数の第２の画素はそれぞれ、受光量に応じた電荷を光電変換により生成する複数の第１の光電変換部および複数の第２の光電変換部をさらに有し、
    前記複数の第１の光電変換部および前記複数の第２の光電変換部はそれぞれ、前記半導体基板に埋め込み形成されており、
    前記複数の第１の光電変換部と前記複数の第２の光電変換部とは、前記半導体基板の前記第１の面と前記第２の面との間を延伸する素子分離部によって電気的に分離されている、請求項１に記載の撮像装置。
  6. 前記素子分離部は不純物注入領域によって形成されている、請求項５に記載の撮像装置。
  7. 前記素子分離部は前記半導体基板に設けられた溝によって形成されている、請求項５に記載の撮像装置。
  8. 前記溝は、前記第１の面から前記第２の面に向かって延伸し、前記半導体基板内に底部を有する、請求項７に記載の撮像装置。
  9. 前記溝は、前記第１の面と前記第２の面との間を貫通している、請求項７に記載の撮像装置。
  10. 前記溝には酸化膜が埋め込まれている、請求項７に記載の撮像装置。
  11. 前記溝にはポリシリコンが埋め込まれている、請求項７に記載の撮像装置。
  12. 前記溝にはタングステンが埋め込まれている、請求項７に記載の撮像装置。
  13. 前記溝の側壁にはＰ型固相拡散領域が形成されている、請求項７に記載の撮像装置。
  14. 前記溝の側壁にはＮ型固相拡散領域が形成されている、請求項７に記載の撮像装置。
  15. 対向する第１の面および第２の面を有し、複数の単位画素が行列状に配列された画素アレイ部を有する半導体基板と、
    前記複数の単位画素のそれぞれに設けられた複数の第１の画素と、
    前記複数の単位画素のそれぞれに設けられ、前記複数の第１の画素よりも単位時間あたりに変換する電荷の量が小さい複数の第２の画素とを備え、
    前記複数の第２の画素のそれぞれは、平面視において、それぞれが設けられた前記複数の単位画素の前記画素アレイ部における位置に応じて、前記画素アレイ部の中心からの距離が等しくなるように前記単位画素内に配置されている
    撮像装置を備えた電子機器。
JP2021181454A 2021-11-05 2021-11-05 撮像装置および電子機器 Pending JP2023069540A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021181454A JP2023069540A (ja) 2021-11-05 2021-11-05 撮像装置および電子機器
PCT/JP2022/034422 WO2023079840A1 (ja) 2021-11-05 2022-09-14 撮像装置および電子機器
DE112022005329.1T DE112022005329T5 (de) 2021-11-05 2022-09-14 Bildgebungsvorrichtung und elektronische einrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021181454A JP2023069540A (ja) 2021-11-05 2021-11-05 撮像装置および電子機器

Publications (1)

Publication Number Publication Date
JP2023069540A true JP2023069540A (ja) 2023-05-18

Family

ID=86241272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021181454A Pending JP2023069540A (ja) 2021-11-05 2021-11-05 撮像装置および電子機器

Country Status (3)

Country Link
JP (1) JP2023069540A (ja)
DE (1) DE112022005329T5 (ja)
WO (1) WO2023079840A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115815A (ja) * 2014-12-15 2016-06-23 キヤノン株式会社 撮像装置および撮像システム
JP6956067B2 (ja) 2015-08-11 2021-10-27 オービス ヘルス ソリューションズ エルエルシー 細菌およびウイルスのワクチン戦略
JP2017163010A (ja) 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
CN108780803B (zh) * 2016-03-29 2023-03-17 索尼公司 固态成像装置及电子设备
CN107801425B (zh) * 2016-03-31 2021-05-14 索尼公司 固态摄像器件及其驱动方法和电子设备
JP2019145544A (ja) * 2018-02-16 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Also Published As

Publication number Publication date
DE112022005329T5 (de) 2024-09-05
WO2023079840A1 (ja) 2023-05-11

Similar Documents

Publication Publication Date Title
US11101305B2 (en) Imaging element and electronic device
US20210313362A1 (en) Solid-state imaging device and electronic apparatus
TWI837162B (zh) 固態攝像裝置及電子機器
WO2019093150A1 (ja) 撮像素子、電子機器
JPWO2018008614A1 (ja) 撮像素子、撮像素子の製造方法、及び、電子機器
JP7391041B2 (ja) 固体撮像装置及び電子機器
US11438533B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
KR20200015473A (ko) 촬상 장치 및 전자 기기
JP2022129810A (ja) 固体撮像装置及び撮像システム
WO2021095285A1 (en) Imaging device
WO2022249575A1 (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器
WO2023079840A1 (ja) 撮像装置および電子機器
WO2023132151A1 (ja) 撮像素子および電子機器
WO2022201898A1 (ja) 撮像素子および撮像装置
WO2020149181A1 (ja) 撮像装置
WO2023032416A1 (ja) 撮像装置
WO2022172642A1 (ja) 固体撮像素子および撮像方法、並びに電子機器
US20240014230A1 (en) Solid-state imaging element, method of manufacturing the same, and electronic device
WO2023021774A1 (ja) 撮像装置及び撮像装置を備える電子機器
WO2018139281A1 (ja) 固体撮像装置、電子機器、及び駆動方法