JP7128476B2 - 磁気抵抗素子の製造方法 - Google Patents
磁気抵抗素子の製造方法 Download PDFInfo
- Publication number
- JP7128476B2 JP7128476B2 JP2018564485A JP2018564485A JP7128476B2 JP 7128476 B2 JP7128476 B2 JP 7128476B2 JP 2018564485 A JP2018564485 A JP 2018564485A JP 2018564485 A JP2018564485 A JP 2018564485A JP 7128476 B2 JP7128476 B2 JP 7128476B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cap layer
- film
- magnetoresistive element
- magnetoresistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3909—Arrangements using a magnetic tunnel junction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Magnetic Heads (AREA)
- Measuring Magnetic Variables (AREA)
Description
本発明は、磁気抵抗素子の製造方法に関する。
磁気抵抗素子が磁気メモリ・磁気ヘッド・磁気センサーなどに利用されている。
例えば、トンネル磁気抵抗素子（ＴＭＲ（Tunnel Magneto Resistive）素子）は、磁化の向きが固定された固定磁性層、外部からの磁場の影響を受けて磁化の向きが変化する自由磁性層及び固定磁性層と自由磁性層との間に配置された絶縁層を有し、磁気トンネル接合（ＭＴＪ（Magnetic Tunnel Junction））を形成する。
磁気抵抗素子の積層膜は、加工プロセスを経ることにより（大気に晒される、反応性ガスによる影響など）積層膜の一部が変質し、電流経路上の電気抵抗を増大させることになる。
積層膜中の不要な電気抵抗が増大すると、磁気抵抗特性が劣化する。従って、加工プロセスの影響で発生する不要な抵抗の混入は最小に抑えなければならない。
抵抗の増大する原因が、大気暴露したときに発生する積層膜表面の酸化膜形成、吸着ガス等であることに着目し、積層膜の表面に加工プロセス上の保護目的のキャップ層を予め形成し、上部電極を成膜する直前に、加工プロセスによって変質したキャップ層を、吸着イオンミリング等の手法で完全除去し、その後に上部電極を成膜することで、抵抗を低減させる手法が知られている（特許文献１，２）。
例えば、トンネル磁気抵抗素子（ＴＭＲ（Tunnel Magneto Resistive）素子）は、磁化の向きが固定された固定磁性層、外部からの磁場の影響を受けて磁化の向きが変化する自由磁性層及び固定磁性層と自由磁性層との間に配置された絶縁層を有し、磁気トンネル接合（ＭＴＪ（Magnetic Tunnel Junction））を形成する。
磁気抵抗素子の積層膜は、加工プロセスを経ることにより（大気に晒される、反応性ガスによる影響など）積層膜の一部が変質し、電流経路上の電気抵抗を増大させることになる。
積層膜中の不要な電気抵抗が増大すると、磁気抵抗特性が劣化する。従って、加工プロセスの影響で発生する不要な抵抗の混入は最小に抑えなければならない。
抵抗の増大する原因が、大気暴露したときに発生する積層膜表面の酸化膜形成、吸着ガス等であることに着目し、積層膜の表面に加工プロセス上の保護目的のキャップ層を予め形成し、上部電極を成膜する直前に、加工プロセスによって変質したキャップ層を、吸着イオンミリング等の手法で完全除去し、その後に上部電極を成膜することで、抵抗を低減させる手法が知られている（特許文献１，２）。
しかし、キャップ層をイオンミリングで除去する際、加工精度の制約から実際はキャップ層下層の膜構造も若干ミリングすることになり、本来の機能を発揮できなくなってしまうリスクや、キャップ層を除去した後には積層膜を大気暴露ができなくなる等の課題が発生する。
その為、キャップ層の一部は残したまま、変質した部分のみを適切に除去する多層膜構成と加工手順が求められる。
その為、キャップ層の一部は残したまま、変質した部分のみを適切に除去する多層膜構成と加工手順が求められる。
本発明は以上の従来技術における問題に鑑みてなされたものであって、磁気抵抗効果膜を形成するにあたり、キャップ層による保護を効果的に図るとともに同キャップ層による悪影響を低減し、所望の磁気抵抗特性を達成することを課題とする。
以上の課題を解決するための請求項１記載の発明は、磁気抵抗効果素子の製造方法であって、
磁場により抵抗を変化させる磁気抵抗効果膜と、該磁気抵抗効果膜の上層の厚さ１０ｎｍから６０ｎｍの範囲内のキャップ層とを含む積層膜を所定の形状に加工する第１工程と、前記積層膜を絶縁膜で被覆保護する第２工程と、
反応性エッチングにより前記絶縁膜に開口を形成して当該開口に前記キャップ層の表面を露出させる第３工程と、
前記第３工程により前記開口に露出した前記キャップ層の表面に対しイオンミリングを行って、当該キャップ層をその全膜厚に満たない範囲でエッチングする第４工程と、
前記第４工程後に残った前記キャップ層の表面に接して製品の一部となる上部層を成膜する第５工程と、を含み、
前記第１工程により加工された前記キャップ層の外縁より内側に、前記第３工程により形成する開口の外縁を配置する磁気抵抗素子の製造方法である。
磁場により抵抗を変化させる磁気抵抗効果膜と、該磁気抵抗効果膜の上層の厚さ１０ｎｍから６０ｎｍの範囲内のキャップ層とを含む積層膜を所定の形状に加工する第１工程と、前記積層膜を絶縁膜で被覆保護する第２工程と、
反応性エッチングにより前記絶縁膜に開口を形成して当該開口に前記キャップ層の表面を露出させる第３工程と、
前記第３工程により前記開口に露出した前記キャップ層の表面に対しイオンミリングを行って、当該キャップ層をその全膜厚に満たない範囲でエッチングする第４工程と、
前記第４工程後に残った前記キャップ層の表面に接して製品の一部となる上部層を成膜する第５工程と、を含み、
前記第１工程により加工された前記キャップ層の外縁より内側に、前記第３工程により形成する開口の外縁を配置する磁気抵抗素子の製造方法である。
請求項２記載の発明は、前記第４工程において前記キャップ層をイオンミリングによってエッチングする膜厚は、０．５ｎｍから５９．５ｎｍの範囲である請求項１に記載の磁気抵抗素子の製造方法である。
請求項３記載の発明は、前記キャップ層の材料は、Ｒｕ, Ｔａ, Ａｌ, Ａｇ, Ａｕ, Ｓｉ, Ｔｉ, Ｖ, Ｚｒ, Ｎｂ, Ｍｏ, Ｈｆ, Ｗの内から選択される一又は二以上の材料である請求項１又は請求項２に記載の磁気抵抗素子の製造方法である。
請求項４記載の発明は、前記絶縁膜の材料は熱酸化シリコンであって、前記反応性エッチングのプロセスガスは、フッ素系と酸素の混合ガスである請求項１、請求項２又は請求項３に記載の磁気抵抗素子の製造方法である。
本発明の磁気抵抗素子の製造方法によれば、磁気抵抗効果膜を形成するにあたり、キャップ層による保護を効果的に図るとともに同キャップ層による悪影響を低減し、所望の磁気抵抗特性を達成することができる。
以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
〔素子構造の概要〕
トンネル磁気抵抗素子を例として説明する。図１は従来例のトンネル磁気抵抗素子の積層構造を、図２は本発明例のトンネル磁気抵抗素子の積層構造を、図３は他の本発明例のトンネル磁気抵抗素子の積層構造を示す。
図１に示すように従来例のトンネル磁気抵抗素子１０１は、基板（Ｓｉ，ＳｉＯ2）２上に、下地層（Ｔａ）３が形成され、その上に自由磁性層３０として、下から軟磁性層（ＮｉＦｅ又はＣｏＦｅＳｉＢ）３３、磁気結合層（Ｒｕ）３２、強磁性層（ＣｏＦｅＢ）３１が積層され、絶縁層（ＭｇＯ）２０を介して、その上に固定磁性層１０として、下から強磁性層（ＣｏＦｅＢ）１４、磁気結合層（Ｒｕ）１３、強磁性層（ＣｏＦｅ）１２、反強磁性層（ＩｒＭｎ）１１が積層された積層構造を有する。
さらに、反強磁性層（ＩｒＭｎ）１１上に形成されたキャップ層４０と、以上の積層構造を被覆保護する絶縁膜（熱酸化シリコンなど）６１とを備え、キャップ層４０及び絶縁膜６１に貫通形成された開口を介して反強磁性層（ＩｒＭｎ）１１の表面に接する電極層５１が形成されて、電極層５１が絶縁膜６１の上端に露出する。
トンネル磁気抵抗素子を例として説明する。図１は従来例のトンネル磁気抵抗素子の積層構造を、図２は本発明例のトンネル磁気抵抗素子の積層構造を、図３は他の本発明例のトンネル磁気抵抗素子の積層構造を示す。
図１に示すように従来例のトンネル磁気抵抗素子１０１は、基板（Ｓｉ，ＳｉＯ2）２上に、下地層（Ｔａ）３が形成され、その上に自由磁性層３０として、下から軟磁性層（ＮｉＦｅ又はＣｏＦｅＳｉＢ）３３、磁気結合層（Ｒｕ）３２、強磁性層（ＣｏＦｅＢ）３１が積層され、絶縁層（ＭｇＯ）２０を介して、その上に固定磁性層１０として、下から強磁性層（ＣｏＦｅＢ）１４、磁気結合層（Ｒｕ）１３、強磁性層（ＣｏＦｅ）１２、反強磁性層（ＩｒＭｎ）１１が積層された積層構造を有する。
さらに、反強磁性層（ＩｒＭｎ）１１上に形成されたキャップ層４０と、以上の積層構造を被覆保護する絶縁膜（熱酸化シリコンなど）６１とを備え、キャップ層４０及び絶縁膜６１に貫通形成された開口を介して反強磁性層（ＩｒＭｎ）１１の表面に接する電極層５１が形成されて、電極層５１が絶縁膜６１の上端に露出する。
これに対し図２に示すように本発明例のトンネル磁気抵抗素子１Ａは、基板（Ｓｉ，ＳｉＯ2）２から反強磁性層（ＩｒＭｎ）１１までは上記従来例のトンネル磁気抵抗素子１０１と同様の積層構造であるが、キャップ層４０が、反強磁性層（ＩｒＭｎ）１１と、上部層５０との間に介在する。上部層５０は電極層などの製品の一部となる層である。
一方、図３に示すように本発明例のトンネル磁気抵抗素子１Ｂは、固定磁性層１０と自由磁性層３０とを絶縁層（ＭｇＯ）２０を中心に上下逆に積層したものであり、キャップ層４０が、強磁性層（ＣｏＦｅＢ）３１と、軟磁性層（ＮｉＦｅ又はＣｏＦｅＳｉＢ）３３との間に介在する。
以上のように、磁場により抵抗を変化させる磁気抵抗効果膜が少なくとも強磁性層（ＣｏＦｅＢ）１４、絶縁層（ＭｇＯ）２０及び強磁性層（ＣｏＦｅＢ）３１により構成される。
一方、図３に示すように本発明例のトンネル磁気抵抗素子１Ｂは、固定磁性層１０と自由磁性層３０とを絶縁層（ＭｇＯ）２０を中心に上下逆に積層したものであり、キャップ層４０が、強磁性層（ＣｏＦｅＢ）３１と、軟磁性層（ＮｉＦｅ又はＣｏＦｅＳｉＢ）３３との間に介在する。
以上のように、磁場により抵抗を変化させる磁気抵抗効果膜が少なくとも強磁性層（ＣｏＦｅＢ）１４、絶縁層（ＭｇＯ）２０及び強磁性層（ＣｏＦｅＢ）３１により構成される。
本発明例１Ａ，１Ｂは、該磁気抵抗効果膜（１４，２０，３１）の上層のキャップ層４０と、キャップ層４０の表面に接して製品の一部となる上部層（本発明例１Ａでは上部層５０、本発明例１Ｂでは軟磁性層（ＮｉＦｅ又はＣｏＦｅＳｉＢ）３３）とを備えた磁気抵抗素子である。
本発明例１Ａ，１Ｂにおけるキャプ層４０は、磁気抵抗効果膜（１４，２０，３１）に対する反対面から凹む凹構造を有し、製品の一部となる上部層（５０又は３３）が接する表面は、当該凹構造の内底面である。この構造は、従来例１０１に比較した特有の構造となっている。なお、従来例１０１及び本発明例１Ａ，１Ｂにおいて、キャップ層４０の外縁部が残るのは、絶縁膜６１を削らないようにするためである。
図２又は図３に示すように、磁気抵抗効果膜（１４，２０，３１）の周囲、キャップ層４０の周囲、キャップ層４０の凹構造の内底面の周囲上端面及び製品の一部となる上部層（５０又は３３）の周囲が絶縁膜６１で被覆保護されている。
本発明例１Ｂにおいては、磁気抵抗効果膜（１４，２０，３１）のキャップ層４０に接する層は強磁性層３１であり、製品の一部となる上部層は軟磁性層３３である。
本発明例１Ａ，１Ｂにおけるキャプ層４０は、磁気抵抗効果膜（１４，２０，３１）に対する反対面から凹む凹構造を有し、製品の一部となる上部層（５０又は３３）が接する表面は、当該凹構造の内底面である。この構造は、従来例１０１に比較した特有の構造となっている。なお、従来例１０１及び本発明例１Ａ，１Ｂにおいて、キャップ層４０の外縁部が残るのは、絶縁膜６１を削らないようにするためである。
図２又は図３に示すように、磁気抵抗効果膜（１４，２０，３１）の周囲、キャップ層４０の周囲、キャップ層４０の凹構造の内底面の周囲上端面及び製品の一部となる上部層（５０又は３３）の周囲が絶縁膜６１で被覆保護されている。
本発明例１Ｂにおいては、磁気抵抗効果膜（１４，２０，３１）のキャップ層４０に接する層は強磁性層３１であり、製品の一部となる上部層は軟磁性層３３である。
本発明例１Ａ，１Ｂにおけるキャプ層４０は、Ｒｕ層４１と、Ｔａ層４２とにより構成されている。キャップ層４０の材料は、Ｒｕ, Ｔａ, Ａｌ, Ａｇ, Ａｕ, Ｓｉ, Ｔｉ, Ｖ, Ｚｒ, Ｎｂ, Ｍｏ, Ｈｆ, Ｗの内から選択される一又は二以上の材料とすることができる。
キャップ層４０のＴａ層４２は、磁場中アニール時に高いＴＭＲ比を発現させる為に必要な材料である一方で、非常に酸化しやすい材料である為、ＴＭＲセンサー内に寄生抵抗成分となりやすく、性能劣化の原因となる。
本発明例１Ａ，１Ｂでは、キャップ層４０をＴａ層４２に加えて、その上にＲｕ層４１を設け、キャップ層４０を十分な厚みとし、その後表面から積層方向にエッチングにより除去するが、キャップ層４０をその全膜厚に満たない範囲でエッチングするので一部が残っている。これにより、磁気抵抗効果膜を形成するにあたり、キャップ層４０による保護を効果的に図るとともに同キャップ層４０による悪影響を低減し、所望の磁気抵抗特性を達成する。
本発明例１Ａでは、キャップ層４０の内、Ｒｕ層４１を積層方向に半分程度除去した構成としており、本発明例１Ｂでは、Ｒｕ層４１を積層方向に完全除去し、Ｔａ層４２を僅かに1ｎｍ弱残した構成としている。このように、軟磁性層３３と、強磁性層３１との間のキャップ層４０（４２）の膜厚が１ｎｍ未満であることが好ましい。軟磁性層３３と、強磁性層３１の磁気的結合性を良好にするためである。
キャップ層４０のＴａ層４２は、磁場中アニール時に高いＴＭＲ比を発現させる為に必要な材料である一方で、非常に酸化しやすい材料である為、ＴＭＲセンサー内に寄生抵抗成分となりやすく、性能劣化の原因となる。
本発明例１Ａ，１Ｂでは、キャップ層４０をＴａ層４２に加えて、その上にＲｕ層４１を設け、キャップ層４０を十分な厚みとし、その後表面から積層方向にエッチングにより除去するが、キャップ層４０をその全膜厚に満たない範囲でエッチングするので一部が残っている。これにより、磁気抵抗効果膜を形成するにあたり、キャップ層４０による保護を効果的に図るとともに同キャップ層４０による悪影響を低減し、所望の磁気抵抗特性を達成する。
本発明例１Ａでは、キャップ層４０の内、Ｒｕ層４１を積層方向に半分程度除去した構成としており、本発明例１Ｂでは、Ｒｕ層４１を積層方向に完全除去し、Ｔａ層４２を僅かに1ｎｍ弱残した構成としている。このように、軟磁性層３３と、強磁性層３１との間のキャップ層４０（４２）の膜厚が１ｎｍ未満であることが好ましい。軟磁性層３３と、強磁性層３１の磁気的結合性を良好にするためである。
上述した凹構造の内底面の周囲におけるキャップ層４０の層厚Ｔ１が１０ｎｍから６０ｎｍの範囲内である。層厚Ｔ１はキャップ層４０の全膜厚に相当する。これによりエッチング前のキャップ層４０の厚みを十分に確保する。
上述した凹構造の内底面の周囲上端と該内底面との落差Ｔ２が０．５ｎｍから５９．５ｎｍの範囲である。落差Ｔ２はキャップ層４０をエッチングする膜厚に相当する。
上述した凹構造の内底面の周囲上端と該内底面との落差Ｔ２が０．５ｎｍから５９．５ｎｍの範囲である。落差Ｔ２はキャップ層４０をエッチングする膜厚に相当する。
〔製造方法１〕
次に、本発明例のトンネル磁気抵抗素子１Ａのように固定磁性層１０を上側とする構造を製造する場合の製造方法につき説明する。
（第１工程）
図４(欄a)に示すような基板２上に積層された磁気抵抗効果膜に相当する強磁性トンネル接合（Magnetic Tunnel Junction : MTJ）４及びキャップ層４０を含むＭＴＪ積層膜の表面に、図４(欄b)に示すようにフォトリソグラフィもしくは電子線リソグラフィ（本実施例ではフォトリソグラフィ）によってレジストパターン７１を形成する。
レジストパターン７１を形成した上記ＭＴＪ積層膜に対して、Ａｒイオンミリングを行い、上記ＭＴＪ積層膜の素子分離貫通加工（図４(欄b)）及び絶縁層（ＭｇＯ）２０までのエッチング加工（図４(欄c)）を行う。
（第２工程）
レジストパターン７１を除去後、剥きだしの上記ＭＴＪ積層膜を絶縁膜６１で被覆保護する（図４(欄d)）。本実施例では低温ＣＶＤとＴＥＯＳを用いて絶縁膜６１としてＳｉＯ2層を形成している。絶縁層６１の形成にはスパッタリング法や低温ＣＶＤを使えば良い。材料はＳｉＯ2の他にも、ＡｌＯ2等の絶縁材料を用いても良い。
次に、本発明例のトンネル磁気抵抗素子１Ａのように固定磁性層１０を上側とする構造を製造する場合の製造方法につき説明する。
（第１工程）
図４(欄a)に示すような基板２上に積層された磁気抵抗効果膜に相当する強磁性トンネル接合（Magnetic Tunnel Junction : MTJ）４及びキャップ層４０を含むＭＴＪ積層膜の表面に、図４(欄b)に示すようにフォトリソグラフィもしくは電子線リソグラフィ（本実施例ではフォトリソグラフィ）によってレジストパターン７１を形成する。
レジストパターン７１を形成した上記ＭＴＪ積層膜に対して、Ａｒイオンミリングを行い、上記ＭＴＪ積層膜の素子分離貫通加工（図４(欄b)）及び絶縁層（ＭｇＯ）２０までのエッチング加工（図４(欄c)）を行う。
（第２工程）
レジストパターン７１を除去後、剥きだしの上記ＭＴＪ積層膜を絶縁膜６１で被覆保護する（図４(欄d)）。本実施例では低温ＣＶＤとＴＥＯＳを用いて絶縁膜６１としてＳｉＯ2層を形成している。絶縁層６１の形成にはスパッタリング法や低温ＣＶＤを使えば良い。材料はＳｉＯ2の他にも、ＡｌＯ2等の絶縁材料を用いても良い。
（第３工程）
絶縁膜６１で保護された上記ＭＴＪ積層膜に電気的コンタクトが必要な為、図４(欄e)に示すように開口部を作製する為のレジストパターン７２を形成し、ＣＨＦ3、ＣＨ4等をプロセスガスに用いて反応性エッチングを行い、絶縁層６１に開口を形成してキャップ層４０の表面を露出させる。
第１工程により加工されたキャップ層４０の外縁より内側に、第３工程により形成する開口の外縁を配置する。
（第４工程）
絶縁膜６１の開口部に露出したキャップ層４０の表面に対して、Ａｒイオンミリングによるエッチングを行い、図４(欄f)に示すように当該キャップ層４０をその全膜厚に満たない範囲でエッチングする。この加工により、絶縁層６１の形成時（第２工程）やコンタクトホール形成時（第３工程）にキャップ層４０に生じた変質部位を除去することができ、ＭＴＪ積層膜内から寄生抵抗成分を取り除ける為、高性能なＴＭＲセンサーを作製することができる。
また、最終的に電極材料を成膜する直前に、真空下でＭＴＪ積層膜自体を僅かにエッチングする（逆スパッタリング）ことで、残ったキャップ層の表面が酸化などによって僅かに変質した部位を除去することが望ましい。
最後までキャップ層４０は部分的に残る為、残りの加工プロセスや経年劣化から、キャップ層下層にある磁性膜を保護できる。
この第４工程においてキャップ層４０をイオンミリングによってエッチングする膜厚（Ｔ２）は、０．５ｎｍから５９．５ｎｍの範囲である。但し、キャップ層４０の全膜厚（Ｔ１）に満たない範囲であることが条件となる。
絶縁膜６１で保護された上記ＭＴＪ積層膜に電気的コンタクトが必要な為、図４(欄e)に示すように開口部を作製する為のレジストパターン７２を形成し、ＣＨＦ3、ＣＨ4等をプロセスガスに用いて反応性エッチングを行い、絶縁層６１に開口を形成してキャップ層４０の表面を露出させる。
第１工程により加工されたキャップ層４０の外縁より内側に、第３工程により形成する開口の外縁を配置する。
（第４工程）
絶縁膜６１の開口部に露出したキャップ層４０の表面に対して、Ａｒイオンミリングによるエッチングを行い、図４(欄f)に示すように当該キャップ層４０をその全膜厚に満たない範囲でエッチングする。この加工により、絶縁層６１の形成時（第２工程）やコンタクトホール形成時（第３工程）にキャップ層４０に生じた変質部位を除去することができ、ＭＴＪ積層膜内から寄生抵抗成分を取り除ける為、高性能なＴＭＲセンサーを作製することができる。
また、最終的に電極材料を成膜する直前に、真空下でＭＴＪ積層膜自体を僅かにエッチングする（逆スパッタリング）ことで、残ったキャップ層の表面が酸化などによって僅かに変質した部位を除去することが望ましい。
最後までキャップ層４０は部分的に残る為、残りの加工プロセスや経年劣化から、キャップ層下層にある磁性膜を保護できる。
この第４工程においてキャップ層４０をイオンミリングによってエッチングする膜厚（Ｔ２）は、０．５ｎｍから５９．５ｎｍの範囲である。但し、キャップ層４０の全膜厚（Ｔ１）に満たない範囲であることが条件となる。
本実施例でのキャップ層４０は、磁場中アニール時に高いＴＭＲ比を発現させる為に必要な代表的な材料構成として、Ｔａ層４２を５ｎｍ程度、Ｒｕ層４１を５０ｎｍ程度の厚さとし、ＡｒエッチングによりＲｕ層４１だけが半分程度（２０ｎｍ程度）除去されている。
その他、高いＴＭＲ比を発現させる材料の組合せであっても、本発明は同等の効果を得られる。例えば、Ｔａ層４２のＴａの代わりに、Ｓｉ, Ｔｉ, Ｚｒ, Ｎｂ, Ｍｏ, Ｈｆ などの材料であっても構わない。また、Ｒｕ層４１のＲｕの代わりに、Ｒｈ, Ｐｄ, Ａｇ, Ｉｒ, Ｐｔ, Ａｕなどの材料であっても構わない。
その他、高いＴＭＲ比を発現させる材料の組合せであっても、本発明は同等の効果を得られる。例えば、Ｔａ層４２のＴａの代わりに、Ｓｉ, Ｔｉ, Ｚｒ, Ｎｂ, Ｍｏ, Ｈｆ などの材料であっても構わない。また、Ｒｕ層４１のＲｕの代わりに、Ｒｈ, Ｐｄ, Ａｇ, Ｉｒ, Ｐｔ, Ａｕなどの材料であっても構わない。
（第５工程）
図４(欄g)に示すように第４工程後に残ったキャップ層４０の表面に接して電極材料５１を成膜し、電極部を形成する。
図４(欄g)に示すように第４工程後に残ったキャップ層４０の表面に接して電極材料５１を成膜し、電極部を形成する。
（磁場中アニール工程）
その後、炉内の印加磁場方向と温度を異ならせた複数回の磁場中アニール工程を行うことで、固定磁性層１０の磁化方向と自由磁性層３０の磁化方向とが９０度等にねじれた位置として、図５(欄d)に示すような磁界に対して抵抗がリニアに変化する高感度センサーに適した特性を得る。図５に磁場中アニール工程とこれに伴う構造・特性変化の概要を示した。
第５工程まで施した構造に対し図４(欄h)に示すように炉中に収め３００～５００℃程度の温度で磁場中アニールを行う（1st-anneal）。このとき図５(欄b)に示すようにＭＴＪ積層膜内部を同じ結晶構造に近づけることでトンネル磁気抵抗効果のロスが少なくなる。
この熱処理（1st-anneal）によって抵抗変化率であるトンネル磁気抵抗（Tunnel Magneto-Resistance : TMR）比が大きく向上する（図５(欄c)）。
さらに、2nd-annealでは、最初の磁場中アニール（1st-anneal）時よりも低温（３００℃以下）、且つ、磁場印可方向も異なる方向にすることで、ＭＴＪ積層膜内の固定磁性層１０のみの一軸異方性の方向が変化することで、高感度なＴＭＲセンサーとなる（図５(欄d)）。
その後、炉内の印加磁場方向と温度を異ならせた複数回の磁場中アニール工程を行うことで、固定磁性層１０の磁化方向と自由磁性層３０の磁化方向とが９０度等にねじれた位置として、図５(欄d)に示すような磁界に対して抵抗がリニアに変化する高感度センサーに適した特性を得る。図５に磁場中アニール工程とこれに伴う構造・特性変化の概要を示した。
第５工程まで施した構造に対し図４(欄h)に示すように炉中に収め３００～５００℃程度の温度で磁場中アニールを行う（1st-anneal）。このとき図５(欄b)に示すようにＭＴＪ積層膜内部を同じ結晶構造に近づけることでトンネル磁気抵抗効果のロスが少なくなる。
この熱処理（1st-anneal）によって抵抗変化率であるトンネル磁気抵抗（Tunnel Magneto-Resistance : TMR）比が大きく向上する（図５(欄c)）。
さらに、2nd-annealでは、最初の磁場中アニール（1st-anneal）時よりも低温（３００℃以下）、且つ、磁場印可方向も異なる方向にすることで、ＭＴＪ積層膜内の固定磁性層１０のみの一軸異方性の方向が変化することで、高感度なＴＭＲセンサーとなる（図５(欄d)）。
〔製造方法２〕
次に、本発明例のトンネル磁気抵抗素子１Ｂのように自由磁性層３０を上側とする構造を製造する場合の製造方法につき説明する。
（第１工程）
図６(欄a)に示すような基板２上に積層された磁気抵抗効果膜に相当する強磁性トンネル接合（Magnetic Tunnel Junction : MTJ）４及びキャップ層４０を含むＭＴＪ積層膜の表面に、図６(欄b)に示すようにフォトリソグラフィもしくは電子線リソグラフィ（本実施例ではフォトリソグラフィ）によってレジストパターン７１を形成する。
レジストパターン７１を形成した上記ＭＴＪ積層膜に対して、Ａｒイオンミリングを行い、上記ＭＴＪ積層膜の素子分離貫通加工（図６(欄b)）及び絶縁層（ＭｇＯ）２０までのエッチング加工（図６(欄c)）を行う。
（第２工程）
レジストパターン７１を除去後、剥きだしの上記ＭＴＪ積層膜を絶縁膜６１で被覆保護する（図６(欄d)）。本実施例では低温ＣＶＤとＴＥＯＳを用いて絶縁膜６１としてＳｉＯ2層を形成している。絶縁層６１の形成にはスパッタリング法や低温ＣＶＤを使えば良い。材料はＳｉＯ2の他にも、ＡｌＯ2等の絶縁材料を用いても良い。
次に、本発明例のトンネル磁気抵抗素子１Ｂのように自由磁性層３０を上側とする構造を製造する場合の製造方法につき説明する。
（第１工程）
図６(欄a)に示すような基板２上に積層された磁気抵抗効果膜に相当する強磁性トンネル接合（Magnetic Tunnel Junction : MTJ）４及びキャップ層４０を含むＭＴＪ積層膜の表面に、図６(欄b)に示すようにフォトリソグラフィもしくは電子線リソグラフィ（本実施例ではフォトリソグラフィ）によってレジストパターン７１を形成する。
レジストパターン７１を形成した上記ＭＴＪ積層膜に対して、Ａｒイオンミリングを行い、上記ＭＴＪ積層膜の素子分離貫通加工（図６(欄b)）及び絶縁層（ＭｇＯ）２０までのエッチング加工（図６(欄c)）を行う。
（第２工程）
レジストパターン７１を除去後、剥きだしの上記ＭＴＪ積層膜を絶縁膜６１で被覆保護する（図６(欄d)）。本実施例では低温ＣＶＤとＴＥＯＳを用いて絶縁膜６１としてＳｉＯ2層を形成している。絶縁層６１の形成にはスパッタリング法や低温ＣＶＤを使えば良い。材料はＳｉＯ2の他にも、ＡｌＯ2等の絶縁材料を用いても良い。
（磁場中アニール工程）
第２工程まで施した構造に対し図６(欄e)に示すように炉中に収め３００～５００℃程度の温度で磁場中アニールを行う（1st-anneal）。この熱処理によって抵抗変化率であるトンネル磁気抵抗（Tunnel Magneto-Resistance : TMR）比が大きく向上する。このとき図５(b)に示すようにＭＴＪ積層膜内部を同じ結晶構造に近づけることでトンネル磁気抵抗効果のロスが少なくなる。
この熱処理（1st-anneal）によって抵抗変化率であるトンネル磁気抵抗（Tunnel Magneto-Resistance : TMR）比が大きく向上する（図５(欄c)）。
本例では、ＭＴＪ積層膜への汚れやダメージを懸念して、絶縁膜６１の形成直後に磁場中アニール（1st-anneal）を実施しているが、このプロセスは、後に説明するキャップ層除去の工程（第４工程）以前であれば、どの段階で実施しても構わない。
第２工程まで施した構造に対し図６(欄e)に示すように炉中に収め３００～５００℃程度の温度で磁場中アニールを行う（1st-anneal）。この熱処理によって抵抗変化率であるトンネル磁気抵抗（Tunnel Magneto-Resistance : TMR）比が大きく向上する。このとき図５(b)に示すようにＭＴＪ積層膜内部を同じ結晶構造に近づけることでトンネル磁気抵抗効果のロスが少なくなる。
この熱処理（1st-anneal）によって抵抗変化率であるトンネル磁気抵抗（Tunnel Magneto-Resistance : TMR）比が大きく向上する（図５(欄c)）。
本例では、ＭＴＪ積層膜への汚れやダメージを懸念して、絶縁膜６１の形成直後に磁場中アニール（1st-anneal）を実施しているが、このプロセスは、後に説明するキャップ層除去の工程（第４工程）以前であれば、どの段階で実施しても構わない。
（第３工程）
絶縁膜６１で保護された上記ＭＴＪ積層膜に電気的コンタクトが必要な為、図６(欄f)に示すように開口部を作製する為のレジストパターン７２を形成し、ＣＨＦ3、ＣＨ4等をプロセスガスに用いて反応性エッチングを行い、絶縁層６１に開口を形成してキャップ層４０の表面を露出させる。
第１工程により加工されたキャップ層４０の外縁より内側に、第３工程により形成する開口の外縁を配置する。
（第４工程）
絶縁膜６１の開口部に露出したキャップ層４０の表面に対して、Ａｒイオンミリングによるエッチングを行い、図６(欄g)に示すように当該キャップ層４０をその全膜厚に満たない範囲でエッチングする。この加工により、絶縁層６１の形成時（第２工程）や、磁場中アニール工程（1st-anneal）、コンタクトホール形成時（第３工程）にキャップ層４０に生じた変質部位を除去することができ、ＭＴＪ積層膜内から寄生抵抗成分を取り除ける為、高性能なＴＭＲセンサーを作製することができる。
また、最終的に軟磁性材料等を成膜する直前に、真空下でＭＴＪ積層膜自体を僅かにエッチングする（逆スパッタリング）ことで、残ったキャップ層の表面が酸化などによって僅かに変質した部位を除去することが望ましい。
最後までキャップ層４０は部分的に残る為、残りの加工プロセスや経年劣化から、キャップ層下層にある磁性膜を保護できる。
この第４工程においてキャップ層４０をイオンミリングによってエッチングする膜厚（Ｔ２）は、０．５ｎｍから５９．５ｎｍの範囲である。但し、キャップ層４０の全膜厚（Ｔ１）に満たない範囲であることが条件となる。
絶縁膜６１で保護された上記ＭＴＪ積層膜に電気的コンタクトが必要な為、図６(欄f)に示すように開口部を作製する為のレジストパターン７２を形成し、ＣＨＦ3、ＣＨ4等をプロセスガスに用いて反応性エッチングを行い、絶縁層６１に開口を形成してキャップ層４０の表面を露出させる。
第１工程により加工されたキャップ層４０の外縁より内側に、第３工程により形成する開口の外縁を配置する。
（第４工程）
絶縁膜６１の開口部に露出したキャップ層４０の表面に対して、Ａｒイオンミリングによるエッチングを行い、図６(欄g)に示すように当該キャップ層４０をその全膜厚に満たない範囲でエッチングする。この加工により、絶縁層６１の形成時（第２工程）や、磁場中アニール工程（1st-anneal）、コンタクトホール形成時（第３工程）にキャップ層４０に生じた変質部位を除去することができ、ＭＴＪ積層膜内から寄生抵抗成分を取り除ける為、高性能なＴＭＲセンサーを作製することができる。
また、最終的に軟磁性材料等を成膜する直前に、真空下でＭＴＪ積層膜自体を僅かにエッチングする（逆スパッタリング）ことで、残ったキャップ層の表面が酸化などによって僅かに変質した部位を除去することが望ましい。
最後までキャップ層４０は部分的に残る為、残りの加工プロセスや経年劣化から、キャップ層下層にある磁性膜を保護できる。
この第４工程においてキャップ層４０をイオンミリングによってエッチングする膜厚（Ｔ２）は、０．５ｎｍから５９．５ｎｍの範囲である。但し、キャップ層４０の全膜厚（Ｔ１）に満たない範囲であることが条件となる。
（第５工程）
図６(欄h)に示すように第４工程後に残ったキャップ層４０の表面に接して軟磁性層３３と、電極層５１を成膜する。これにより、磁気抵抗曲線に軟磁気特性が発現し、ＴＭＲセンサーとなる（図５(欄d)）。この時、最初の磁場中アニール（1st-anneal）に対して磁場印可方向を異なる方向にした磁場発生下で軟磁性材料の成膜を行い、軟磁性層３３に一軸異方性を付与して、ＴＭＲセンサーとする（図５(欄d)）。
図６(欄h)に示すように第４工程後に残ったキャップ層４０の表面に接して軟磁性層３３と、電極層５１を成膜する。これにより、磁気抵抗曲線に軟磁気特性が発現し、ＴＭＲセンサーとなる（図５(欄d)）。この時、最初の磁場中アニール（1st-anneal）に対して磁場印可方向を異なる方向にした磁場発生下で軟磁性材料の成膜を行い、軟磁性層３３に一軸異方性を付与して、ＴＭＲセンサーとする（図５(欄d)）。
第４工程のＡｒエッチング後にキャップ層４０が僅かに残ることで、Ａｒエッチングの工程から軟磁性層３３の成膜工程までの過程でＭＴＪ積層膜を保護することができる。
上述したように軟磁性層３３の成膜直前に、真空下でＭＴＪ積層膜自体を僅かにエッチングする（逆スパッタリング）ことで、キャップ層４０の表面が酸化などによって僅かに変質した部位を除去することが望ましい。
理想的には、キャップ層４０やキャップ層４０より下層の磁性材料の酸化等によって、ＭＴＪ積層膜内のＣｏＦｅＢ層３１と軟磁性層３３との磁気的結合が阻害されるのを防ぐため、キャップ層４０のエッチング工程から軟磁性層３３の成膜工程まで基板を大気に晒さず、連続的に真空下でエッチングと成膜を行うことが望ましい。
本例でのキャップ層４０は、磁場中アニール時に高いＴＭＲ比を発現させる為に必要な代表的な材料構成として、Ｔａ層４２を５ｎｍ程度、Ｒｕ層４１を１０ｎｍ以上の厚さとし、Ａｒエッチングによりマスク開口内においてＲｕ層４１は完全除去、Ｔａ層４２は１ｎｍ弱残る程度に除去されている。
その他、高いＴＭＲ比を発現させる材料の組合せであっても、本発明は同等の効果を得られる。例えば、Ｔａ層４２のＴａの代わりに、Ｓｉ, Ｔｉ, Ｚｒ, Ｎｂ, Ｍｏ, Ｈｆ などの材料であっても構わない。また、Ｒｕ層４１のＲｕの代わりに、Ｒｈ, Ｐｄ, Ａｇ, Ｉｒ, Ｐｔ, Ａｕなどの材料であっても構わない。
また、キャップ層４０のエッチングでの加工精度を得る為に、Ｒｕ層４１のＲｕの代わりにＳｉを用いて、Ａｒエッチングではなく、Ｓｉだけにエッチング効果の高いＳＦ６などの反応性ガスによって、ＳｉとＴａとのエッチング選択比を大きくする加工方法を選択しても構わない。
上述したように軟磁性層３３の成膜直前に、真空下でＭＴＪ積層膜自体を僅かにエッチングする（逆スパッタリング）ことで、キャップ層４０の表面が酸化などによって僅かに変質した部位を除去することが望ましい。
理想的には、キャップ層４０やキャップ層４０より下層の磁性材料の酸化等によって、ＭＴＪ積層膜内のＣｏＦｅＢ層３１と軟磁性層３３との磁気的結合が阻害されるのを防ぐため、キャップ層４０のエッチング工程から軟磁性層３３の成膜工程まで基板を大気に晒さず、連続的に真空下でエッチングと成膜を行うことが望ましい。
本例でのキャップ層４０は、磁場中アニール時に高いＴＭＲ比を発現させる為に必要な代表的な材料構成として、Ｔａ層４２を５ｎｍ程度、Ｒｕ層４１を１０ｎｍ以上の厚さとし、Ａｒエッチングによりマスク開口内においてＲｕ層４１は完全除去、Ｔａ層４２は１ｎｍ弱残る程度に除去されている。
その他、高いＴＭＲ比を発現させる材料の組合せであっても、本発明は同等の効果を得られる。例えば、Ｔａ層４２のＴａの代わりに、Ｓｉ, Ｔｉ, Ｚｒ, Ｎｂ, Ｍｏ, Ｈｆ などの材料であっても構わない。また、Ｒｕ層４１のＲｕの代わりに、Ｒｈ, Ｐｄ, Ａｇ, Ｉｒ, Ｐｔ, Ａｕなどの材料であっても構わない。
また、キャップ層４０のエッチングでの加工精度を得る為に、Ｒｕ層４１のＲｕの代わりにＳｉを用いて、Ａｒエッチングではなく、Ｓｉだけにエッチング効果の高いＳＦ６などの反応性ガスによって、ＳｉとＴａとのエッチング選択比を大きくする加工方法を選択しても構わない。
（追加磁場中アニール工程）
第５工程の後さらに、ＴＭＲセンサーを高感度化させる為、低温（３００℃以下）で追加の磁場中アニールを実施しても構わない。このプロセスにより、軟磁性層３３に付与された一軸異方性の特性に変化を与え、より高感度化させることが可能となる。
第５工程の後さらに、ＴＭＲセンサーを高感度化させる為、低温（３００℃以下）で追加の磁場中アニールを実施しても構わない。このプロセスにより、軟磁性層３３に付与された一軸異方性の特性に変化を与え、より高感度化させることが可能となる。
〔検証１〕
次に、加工プロセスによる材料変質の検証実験を開示する。
表Ｉに示すようにキャップ層４０として適用し得るＴａ層とＲｕ層の積層による薄膜試料（試料♯１～３）を用意し、材料変質に影響すると考えられる加工プロセスを通して、抵抗値（抵抗率計で薄膜のシート抵抗を測定）の変化を評価した。加工プロセスによるキャップ層の抵抗値の変化は、図７のグラフに示すとおりとなった。
次に、加工プロセスによる材料変質の検証実験を開示する。
表Ｉに示すようにキャップ層４０として適用し得るＴａ層とＲｕ層の積層による薄膜試料（試料♯１～３）を用意し、材料変質に影響すると考えられる加工プロセスを通して、抵抗値（抵抗率計で薄膜のシート抵抗を測定）の変化を評価した。加工プロセスによるキャップ層の抵抗値の変化は、図７のグラフに示すとおりとなった。
Ｒｕ層の膜厚が厚い、試料♯２, ♯３では、いずれの加工プロセスでも抵抗値の変化は生じなかった（測定誤差の範囲内）。
Ｒｕ層の膜厚が薄い、試料♯１（Ｔａ（５）/Ｒｕ（７））の抵抗値だけ、ＣＶＤ２８０度加熱後に微増、ＴＥＯＳ除去後に１．３５倍増加した。
Ｒｕ層の膜厚が薄い、試料♯１（Ｔａ（５）/Ｒｕ（７））の抵抗値だけ、ＣＶＤ２８０度加熱後に微増、ＴＥＯＳ除去後に１．３５倍増加した。
〔検証２〕
検証１の実験では、Ｒｕ層が薄いと後続の加工プロセスを経て抵抗値が増加する結果となった。この結果を受けてさらに検証した。
加工プロセスの影響（加熱やプロセスガスの影響）で、Ｔａが変質して材料の抵抗率が増大した可能性が考えられる。
Ｔａが変質し、抵抗率が桁違い(１００倍以上)に大きくなったと仮定して、試料の抵抗値を計算した。このＴａが変質したと仮定した計算値と、Ｔａが正常である場合の計算値と、図７に記載したＴＥＯＳ除去後の測定結果を図８に試料の膜厚ごとに記載した。
加工プロセス後の試料♯１は、Ｔａが変質している場合の抵抗値に近い値を示した。一方で、加工プロセス前の試料♯１はＴａが正常である場合に近い値を示した。
検証１の実験では、Ｒｕ層が薄いと後続の加工プロセスを経て抵抗値が増加する結果となった。この結果を受けてさらに検証した。
加工プロセスの影響（加熱やプロセスガスの影響）で、Ｔａが変質して材料の抵抗率が増大した可能性が考えられる。
Ｔａが変質し、抵抗率が桁違い(１００倍以上)に大きくなったと仮定して、試料の抵抗値を計算した。このＴａが変質したと仮定した計算値と、Ｔａが正常である場合の計算値と、図７に記載したＴＥＯＳ除去後の測定結果を図８に試料の膜厚ごとに記載した。
加工プロセス後の試料♯１は、Ｔａが変質している場合の抵抗値に近い値を示した。一方で、加工プロセス前の試料♯１はＴａが正常である場合に近い値を示した。
以上により、試料♯１のような従来のキャップ層の構成（Ｔａ（５ｎｍ）/Ｒｕ（７ｎｍ））では、絶縁膜６１としてのＴＥＯＳ蒸着時（第２工程）及びコンタクトホール形成時（第３工程の反応性エッチング加工）において、Ｒｕ層の下層のＴａ層が変質している可能性が高い。
Ｒｕ層の膜厚を十分厚くし（５０ｎｍ程度）、Ｔａ層を加工プロセスの影響から保護する必要がある。
Ｒｕ層の膜厚を十分厚くし（５０ｎｍ程度）、Ｔａ層を加工プロセスの影響から保護する必要がある。
〔検証３〕
以上の検証１及び２を踏まえて、以下のとおりに対策Ａ、対策Ｂを寄生抵抗の低減対策とし実施し比較した。
対策Ａは、キャップ層のうちＲｕ層の膜厚を 従来の７ｎｍに対して ５０ｎｍに増大することである。
対策Ｂは、真空中で逆スパッタによりキャップ層のＲｕ層の表面を２０ｎｍエッチングした後に、電極材料を成膜する。
表IIに示すように、対策なしの比較例、対策Ａのみ適用した比較例にあっては、従来から行われているようにＡｒエッチングでＲｕ層の表面を僅かにクリーニング（デスカム）する。
本発明例は、対策ＡＢを適用した例に相当し、表IIに示すように真空中で２０分の逆スパッタによりＲｕ層の表面を２０ｎｍエッチングする。
以上の検証１及び２を踏まえて、以下のとおりに対策Ａ、対策Ｂを寄生抵抗の低減対策とし実施し比較した。
対策Ａは、キャップ層のうちＲｕ層の膜厚を 従来の７ｎｍに対して ５０ｎｍに増大することである。
対策Ｂは、真空中で逆スパッタによりキャップ層のＲｕ層の表面を２０ｎｍエッチングした後に、電極材料を成膜する。
表IIに示すように、対策なしの比較例、対策Ａのみ適用した比較例にあっては、従来から行われているようにＡｒエッチングでＲｕ層の表面を僅かにクリーニング（デスカム）する。
本発明例は、対策ＡＢを適用した例に相当し、表IIに示すように真空中で２０分の逆スパッタによりＲｕ層の表面を２０ｎｍエッチングする。
検証用素子の模式図を図９、図１０に示す。
いずれも絶縁層（ＭｇＯ）２０を含めない素子構成とする。図９に示す素子１０１Ｓは、図１に示した従来例のトンネル磁気抵抗素子１０１から絶縁層（ＭｇＯ）２０を排した構造に相当する。但し、検証のためキャップ層４０をそのまま残す。キャップ層４０はＴａ層４２が５ｎｍ、Ｒｕ層４１が７ｎｍである。図１０に示す素子１ＡＳは、図２に示した本発明例のトンネル磁気抵抗素子１Ａから絶縁層（ＭｇＯ）２０を排した構造に相当する。キャップ層４０はＴａ層４２が５ｎｍ、Ｒｕ層４１が５０ｎｍである。但し、Ｒｕ層４１は２０ｎｍエッチングされている。対策Ａのみ適用した比較例は、このエッチングが適用されていないもの相当するので、５０ｎｍのＲｕ層がそのまま残る。
以上の素子をそれぞれ直列に集積化し、低減対策によって本来混在してはいけない抵抗値（寄生抵抗）が、加工プロセス後に十分に低減されるかどうかを検証する。素子１ＡＳについて、直列集積化回路の積層構造を示せば図１１のとおりである。その他の素子も、同様に集積化した。共通事項として、素子の寸法を ８０μｍ× ８０μｍ、素子の直列数を３７０個とした。
以上の各種（対策なし、対策Ａ，対策ＡＢ）の直列集積化回路をサンプル１～５まで作製し、抵抗値の結果をまとめると表IIに記載した通りであり、グラフに示すと図１２のとおりである。
いずれも絶縁層（ＭｇＯ）２０を含めない素子構成とする。図９に示す素子１０１Ｓは、図１に示した従来例のトンネル磁気抵抗素子１０１から絶縁層（ＭｇＯ）２０を排した構造に相当する。但し、検証のためキャップ層４０をそのまま残す。キャップ層４０はＴａ層４２が５ｎｍ、Ｒｕ層４１が７ｎｍである。図１０に示す素子１ＡＳは、図２に示した本発明例のトンネル磁気抵抗素子１Ａから絶縁層（ＭｇＯ）２０を排した構造に相当する。キャップ層４０はＴａ層４２が５ｎｍ、Ｒｕ層４１が５０ｎｍである。但し、Ｒｕ層４１は２０ｎｍエッチングされている。対策Ａのみ適用した比較例は、このエッチングが適用されていないもの相当するので、５０ｎｍのＲｕ層がそのまま残る。
以上の素子をそれぞれ直列に集積化し、低減対策によって本来混在してはいけない抵抗値（寄生抵抗）が、加工プロセス後に十分に低減されるかどうかを検証する。素子１ＡＳについて、直列集積化回路の積層構造を示せば図１１のとおりである。その他の素子も、同様に集積化した。共通事項として、素子の寸法を ８０μｍ× ８０μｍ、素子の直列数を３７０個とした。
以上の各種（対策なし、対策Ａ，対策ＡＢ）の直列集積化回路をサンプル１～５まで作製し、抵抗値の結果をまとめると表IIに記載した通りであり、グラフに示すと図１２のとおりである。
ＴＭＲ素子ででは、絶縁層（ＭｇＯ）２０の抵抗値の変化により磁界を検出するため、絶縁層（ＭｇＯ）２０が無い膜構成の場合、理想的には抵抗値が０であることが求められる。
以上の低減対策Ａを適用した比較例、低減対策Ａ及びＢを適用した本発明例によれば、対策なしの比較例に対して寄生抵抗を１/１０～１/１５倍程度にまで低減することができた。
低減対策Ａ及びＢを適用した本発明例においては、逆スパッタ（対策Ｂ）を行ったので、表IIに示すように抵抗値が最も小さくなった。加工プロセスに耐性のあるＲｕであっても若干の材料変質が発生している可能性がある為、Ｒｕの表層もエッチングすることが望ましい。
以上の低減対策Ａを適用した比較例、低減対策Ａ及びＢを適用した本発明例によれば、対策なしの比較例に対して寄生抵抗を１/１０～１/１５倍程度にまで低減することができた。
低減対策Ａ及びＢを適用した本発明例においては、逆スパッタ（対策Ｂ）を行ったので、表IIに示すように抵抗値が最も小さくなった。加工プロセスに耐性のあるＲｕであっても若干の材料変質が発生している可能性がある為、Ｒｕの表層もエッチングすることが望ましい。
以上説明したように本実施形態の磁気抵抗素子の製造方法によれば、磁気抵抗効果膜を形成するにあたり、キャップ層４０を成膜初期に十分厚くするとともにその後の所定の加工プロセスを経た後にキャップ層４０を全膜厚に満たない範囲でエッチングして残すことでキャップ層４０による保護を効果的に図ることでき、同キャップ層４０による悪影響を低減し、所望の磁気抵抗特性を達成することができる。
本発明は、磁気の測定等に利用することができる。
１Ａ，１Ｂ トンネル磁気抵抗素子
２ 基板
３ 下地層
１０ 固定磁性層
２０ 絶縁層
３０ 自由磁性層
１４，３１ 強磁性層
３３ 軟磁性層
４０ キャップ層
２ 基板
３ 下地層
１０ 固定磁性層
２０ 絶縁層
３０ 自由磁性層
１４，３１ 強磁性層
３３ 軟磁性層
４０ キャップ層
Claims (4)
- 磁気抵抗効果素子の製造方法であって、
磁場により抵抗を変化させる磁気抵抗効果膜と、該磁気抵抗効果膜の上層の厚さ１０ｎｍから６０ｎｍの範囲内のキャップ層とを含む積層膜を所定の形状に加工する第１工程と、前記積層膜を絶縁膜で被覆保護する第２工程と、
反応性エッチングにより前記絶縁膜に開口を形成して当該開口に前記キャップ層の表面を露出させる第３工程と、
前記第３工程により前記開口に露出した前記キャップ層の表面に対しイオンミリングを行って、当該キャップ層をその全膜厚に満たない範囲でエッチングする第４工程と、
前記第４工程後に残った前記キャップ層の表面に接して製品の一部となる上部層を成膜する第５工程と、を含み、
前記第１工程により加工された前記キャップ層の外縁より内側に、前記第３工程により形成する開口の外縁を配置する磁気抵抗素子の製造方法。 - 前記第４工程において前記キャップ層をイオンミリングによってエッチングする膜厚は、０．５ｎｍから５９．５ｎｍの範囲である請求項１に記載の磁気抵抗素子の製造方法。
- 前記キャップ層の材料は、Ｒｕ, Ｔａ, Ａｌ, Ａｇ, Ａｕ, Ｓｉ, Ｔｉ, Ｖ, Ｚｒ, Ｎｂ, Ｍｏ, Ｈｆ, Ｗの内から選択される一又は二以上の材料である請求項１又は請求項２に記載の磁気抵抗素子の製造方法。
- 前記絶縁膜の材料は熱酸化シリコンであって、前記反応性エッチングのプロセスガスは、フッ素系と酸素の混合ガスである請求項１、請求項２又は請求項３に記載の磁気抵抗素子の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017010201 | 2017-01-24 | ||
| JP2017010201 | 2017-01-24 | ||
| PCT/JP2018/000917 WO2018139249A1 (ja) | 2017-01-24 | 2018-01-16 | 磁気抵抗素子及び磁気抵抗素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018139249A1 JPWO2018139249A1 (ja) | 2019-12-12 |
| JP7128476B2 true JP7128476B2 (ja) | 2022-08-31 |
Family
ID=62978373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018564485A Active JP7128476B2 (ja) | 2017-01-24 | 2018-01-16 | 磁気抵抗素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10892402B2 (ja) |
| JP (1) | JP7128476B2 (ja) |
| CN (1) | CN110199352B (ja) |
| WO (1) | WO2018139249A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110688751A (zh) * | 2019-09-24 | 2020-01-14 | 西南大学 | 铂掺杂改性石墨炔传感器检测sf6的仿真方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000077777A1 (fr) | 1999-06-14 | 2000-12-21 | Fujitsu Limited | Tete d'enregistrement magnetique utilisant un film mince et son procede de fabrication |
| JP2004206822A (ja) | 2002-12-26 | 2004-07-22 | Tdk Corp | 磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法 |
| JP2006261259A (ja) | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気ヘッド、磁気情報再生装置 |
| WO2007105459A1 (ja) | 2006-03-10 | 2007-09-20 | Canon Anelva Corporation | 磁気抵抗効果型薄膜磁気ヘッド及びその製造方法 |
| WO2008117354A1 (ja) | 2007-03-22 | 2008-10-02 | Fujitsu Limited | 磁気抵抗効果素子、及びこれを備えた磁気ヘッド、磁気記録装置、磁気メモリ装置 |
| JP2016186457A (ja) | 2015-03-27 | 2016-10-27 | アルプス電気株式会社 | 磁気センサ |
| JP2016189375A (ja) | 2015-03-30 | 2016-11-04 | Tdk株式会社 | 磁気抵抗効果素子 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4136261B2 (ja) * | 2000-03-29 | 2008-08-20 | 富士通株式会社 | 磁気抵抗効果素子を製造する方法 |
| JP4322213B2 (ja) | 2005-01-05 | 2009-08-26 | Ｔｄｋ株式会社 | 磁気抵抗効果素子及び薄膜磁気ヘッドの製造方法 |
| JP4985006B2 (ja) * | 2007-03-20 | 2012-07-25 | 富士通株式会社 | 磁気抵抗効果素子、磁性積層構造体、及び磁性積層構造体の製造方法 |
-
2018
- 2018-01-16 US US16/475,503 patent/US10892402B2/en active Active
- 2018-01-16 JP JP2018564485A patent/JP7128476B2/ja active Active
- 2018-01-16 WO PCT/JP2018/000917 patent/WO2018139249A1/ja active Application Filing
- 2018-01-16 CN CN201880008084.XA patent/CN110199352B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000077777A1 (fr) | 1999-06-14 | 2000-12-21 | Fujitsu Limited | Tete d'enregistrement magnetique utilisant un film mince et son procede de fabrication |
| JP2004206822A (ja) | 2002-12-26 | 2004-07-22 | Tdk Corp | 磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法 |
| JP2006261259A (ja) | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気ヘッド、磁気情報再生装置 |
| WO2007105459A1 (ja) | 2006-03-10 | 2007-09-20 | Canon Anelva Corporation | 磁気抵抗効果型薄膜磁気ヘッド及びその製造方法 |
| WO2008117354A1 (ja) | 2007-03-22 | 2008-10-02 | Fujitsu Limited | 磁気抵抗効果素子、及びこれを備えた磁気ヘッド、磁気記録装置、磁気メモリ装置 |
| JP2016186457A (ja) | 2015-03-27 | 2016-10-27 | アルプス電気株式会社 | 磁気センサ |
| JP2016189375A (ja) | 2015-03-30 | 2016-11-04 | Tdk株式会社 | 磁気抵抗効果素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018139249A1 (ja) | 2018-08-02 |
| JPWO2018139249A1 (ja) | 2019-12-12 |
| CN110199352A (zh) | 2019-09-03 |
| US20190348599A1 (en) | 2019-11-14 |
| US10892402B2 (en) | 2021-01-12 |
| CN110199352B (zh) | 2021-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9842988B2 (en) | Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications | |
| JP6969752B2 (ja) | トンネル磁気抵抗素子の製造方法 | |
| KR100697123B1 (ko) | 자기 센서 및 그 제조 방법 | |
| JP4614061B2 (ja) | 巨大磁気抵抗効果素子を用いた磁気センサ及び同磁気センサの製造方法 | |
| JP2008309566A (ja) | 磁気センサ及びその製造方法 | |
| JP7128476B2 (ja) | 磁気抵抗素子の製造方法 | |
| JP4424093B2 (ja) | 磁気センサ | |
| JP5476518B2 (ja) | 磁気センサの製造方法 | |
| US20200313083A1 (en) | Magnetoresistive element, manufacturing method thereof and magnetic sensor | |
| KR102633304B1 (ko) | 이상 홀 효과를 이용하는 홀 센서 및 이의 제조방법 | |
| JP5062832B2 (ja) | 磁気抵抗効果素子の製造方法 | |
| JP5071042B2 (ja) | 磁気センサ及びその製造方法 | |
| JP6923881B2 (ja) | トンネル磁気抵抗素子及びその製造方法 | |
| US11275130B2 (en) | Magnetic sensor bridge using dual free layer | |
| JP5089853B2 (ja) | 磁気センサの製造方法 | |
| JP6708232B2 (ja) | 磁気抵抗効果素子とその製造方法、及び磁気センサ | |
| JP4013853B2 (ja) | 磁気センサ | |
| JP4640370B2 (ja) | 磁気センサ | |
| JP5045273B2 (ja) | 磁気センサの製造方法 | |
| EP3761050A1 (en) | Magnetic field sensor for sensing a two-dimensional external magnetic field having a low anisotropy field | |
| WO2011033981A1 (ja) | 磁気センサの製造方法 | |
| JP4946591B2 (ja) | 磁気センサ | |
| CN112305468A (zh) | 一种可用于巨磁阻传感器退火的方法与结构 | |
| CN113196079A (zh) | 具有包括两个自由层的一个tmr叠堆的磁传感器阵列 | |
| JP2008309634A (ja) | 磁気センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190710 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220315 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20220411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20220411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220810 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7128476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |