CN110199352B - 磁阻元件以及磁阻元件的制造方法 - Google Patents

磁阻元件以及磁阻元件的制造方法 Download PDF

Info

Publication number
CN110199352B
CN110199352B CN201880008084.XA CN201880008084A CN110199352B CN 110199352 B CN110199352 B CN 110199352B CN 201880008084 A CN201880008084 A CN 201880008084A CN 110199352 B CN110199352 B CN 110199352B
Authority
CN
China
Prior art keywords
layer
film
magnetoresistive element
cover layer
element according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880008084.XA
Other languages
English (en)
Other versions
CN110199352A (zh
Inventor
安藤康夫
大兼干彦
藤原耕辅
城野纯一
关根孝二郎
土田匡章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rotary Induction Manufacturer Co ltd
Tohoku University NUC
Konica Minolta Inc
Original Assignee
Tohoku University NUC
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Konica Minolta Inc filed Critical Tohoku University NUC
Publication of CN110199352A publication Critical patent/CN110199352A/zh
Application granted granted Critical
Publication of CN110199352B publication Critical patent/CN110199352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

本发明涉及磁阻元件以及磁阻元件的制造方法。当形成磁阻效应膜时，有效地实现覆盖层的保护并且减少该覆盖层所造成的负面影响，实现所希望的磁阻特性。本制造方法包括：第一工序，将层叠膜加工成规定的形状，上述层叠膜包括通过磁场使电阻变化的磁阻效应膜4和该磁阻效应膜的上层的厚度10nm～60nm的范围内的覆盖层40(图4的b、图4的c)；第二工序，以绝缘膜61覆盖保护上述层叠膜(图4的d)；第三工序，通过反应性蚀刻在上述绝缘膜形成开口来使上述覆盖层的表面在该开口露出(图4的e)；第四工序，对通过第三工序而在开口露出的覆盖层的表面进行离子铣削，对该覆盖层在小于其总膜厚的范围内进行蚀刻(图4的f)；第五工序，与在第四工序后保留的覆盖层的表面接触，对成为产品的一部分的上部层(51)进行成膜(图4的g)。

Description

磁阻元件以及磁阻元件的制造方法
技术领域
本发明涉及磁阻元件以及磁阻元件的制造方法。
背景技术
磁阻元件被利用于磁性存储器、磁头、磁性传感器等。
例如，隧道磁阻元件(TMR(Tunnel Magneto Resistive)元件)具有磁化的方向被固定的固定磁性层、受到来自外部的磁场的影响而磁化的方向发生变化的自由磁性层以及被配置在固定磁性层与自由磁性层之间的绝缘层，形成磁性隧道结(MTJ(Magnetic TunnelJunction))。
磁阻元件的层叠膜通过经过加工工艺(暴露于大气而产生的反应性气体造成的影响等)而层叠膜的一部分改质，使电流路径上的电阻增大。
若层叠膜中的不必要的电阻增大，则磁阻特性恶化。因此，因加工工艺的影响而产生的不必要的电阻的混入必须被抑制得最小。
已知如下的方法：电阻增大的原因着眼于暴露在大气中时产生的层叠膜表面的氧化膜形成、吸附气体等，在层叠膜的表面预先形成加工工艺上的保护目的覆盖层，在对上部电极进行成膜之前，利用吸附离子铣削等手法完全除去通过加工工艺而改质的覆盖层，之后对上部电极进行成膜，从而减少电阻(专利文献1、2)。
专利文献1:日本专利第4322213号公报
专利文献2:专利第4136261号公报
然而，在通过离子铣削除去覆盖层时，由于加工精度的制约，实际上覆盖层下层的膜结构也略微铣削，产生不能够发挥本来的功能的风险、除去覆盖层后不能够将层叠膜暴露在大气中等课题。
为此，要求在覆盖层的一部分保留的状态下，仅适当地除去改质的部分的多层膜结构和加工步骤。
发明内容
本发明是鉴于以上的以往技术中的问题而完成的，其课题在于当形成磁阻效应膜时，有效地实现覆盖层的保护并且减少该覆盖层所造成的负面影响，实现所希望的磁阻特性。
用于解决以上的课题的技术方案1所述的发明是磁阻效应元件的制造方法，包括：
第一工序，将层叠膜加工成规定的形状，上述层叠膜包括通过磁场使电阻变化的磁阻效应膜、和该磁阻效应膜的上层的厚度10nm～60nm的范围内的覆盖层；
第二工序，以绝缘膜覆盖保护上述层叠膜；
第三工序，通过反应性蚀刻在上述绝缘膜形成开口以使上述覆盖层的表面在该开口露出；
第四工序，对通过上述第三工序而在上述开口露出的上述覆盖层的表面进行离子铣削，来对该覆盖层在小于其总膜厚的范围内进行蚀刻；以及
第五工序，与在上述第四工序后保留的上述覆盖层的表面接触地对成为产品的一部分的上部层进行成膜。
根据技术方案1所述的磁阻元件的制造方法，在技术方案2所述的发明中，在上述第四工序中，通过离子铣削对上述覆盖层进行蚀刻的膜厚为0.5nm～59.5nm的范围。
根据技术方案1或者技术方案2所述的磁阻元件的制造方法，在技术方案3所述的发明中，上述覆盖层的材料是从Ru、Ta、Al、Ag、Au、Si、Ti、V、Zr、Nb、Mo、Hf、W中选择的一种或两种以上的材料。
根据技术方案1、技术方案2或者技术方案3所述的磁阻元件的制造方法，在技术方案4所述的发明中，上述绝缘膜的材料是热氧化硅，上述反应性蚀刻的工艺气体是氟系和氧的混合气体。
根据技术方案1～技术方案4中的任意一项所述的磁阻元件的制造方法，在技术方案5所述的发明中，在比通过上述第一工序加工成的上述覆盖层的外缘更靠内侧配置通过上述第三工序所形成的开口的外缘。
技术方案6所述的发明是具备通过磁场使电阻变化的磁阻效应膜、该磁阻效应膜的上层的覆盖层以及与上述覆盖层的表面接触并成为产品的一部的上部层的磁阻元件，其中，
上述覆盖层具有从相对于上述磁阻效应膜的相反面凹陷的凹结构，成为上述产品的一部分的上部层接触的表面是该凹结构的内底面，
上述凹结构的内底面的周围中的上述覆盖层的层厚为10nm～60nm的范围内。
根据技术方案6所述的磁阻元件，在技术方案7所述的发明中，上述凹结构的内底面的周围上端和该内底面的落差为0.5nm～59.5nm的范围。
根据技术方案6或者技术方案7所述的磁阻元件，在权利要求8所述的发明中，上述覆盖层的材料是从Ru、Ta、Al、Ag、Au、Si、Ti、V、Zr、Nb、Mo、Hf、W中选择的一种或两种以上的材料。
根据技术方案6～技术方案8中的任意一项所述的磁阻元件，在技术方案9所述的发明中，上述磁阻效应膜的周围、上述覆盖层的周围、上述凹结构的内底面的周围上端面以及成为上述产品的一部分的上部层的周围被绝缘膜覆盖保护。
根据技术方案9所述的磁阻元件，在技术方案10所述的发明中，上述绝缘膜的材料是热氧化硅。
根据技术方案6～技术方案10中的任意一项所述的磁阻元件，在技术方案11所述的发明中，成为上述产品的一部分的上部层是电极层。
根据技术方案6～技术方案10中的任意一项所述的磁阻元件，在技术方案12所述的发明中，上述磁阻效应膜的与上述覆盖层接触的层是强磁性层，成为上述产品的一部分的上部层是软磁性层。
根据技术方案12所述的磁阻元件，在技术方案13所述的发明中，上述软磁性层与上述强磁性层之间的上述覆盖层的膜厚小于1nm。
根据本发明的磁阻元件的制造方法，当形成磁阻效应膜时，有效地实现覆盖层的保护并且减少该覆盖层所造成的负面影响，并能够实现所希望的磁阻特性。
附图说明
图1是表示以往例子的隧道磁阻元件的层叠构造的剖视图。
图2是表示本发明例子的隧道磁阻元件的层叠构造的剖视图。
图3是表示其它本发明例子的隧道磁阻元件的层叠构造的剖视图。
图4是表示本发明的一个例子的磁阻元件的制造方法的工序的剖视图。
图5是表示磁场中退火工序和伴随该退火工序的构造、特性变化的概要的图。
图6是表示本发明的另一个例子的磁阻元件的制造方法的工序的剖视图。
图7是涉及验证1，表示由加工工艺引起的覆盖层的电阻值的变化的图表。
图8是涉及验证2，按照试料的膜厚，对加工工艺后的覆盖层的电阻值的测量结果、假设覆盖层中的Ta有改质的计算值、以及Ta是正常的情况下的计算值进行比较的图表。
图9是涉及验证3，表示以往例子的从隧道磁阻元件排除绝缘层(MgO)的层叠构造的剖视图。
图10是涉及验证3，表示本发明例子的从隧道磁阻元件排除绝缘层(MgO)的层叠构造的剖视图。
图11是涉及验证3，表示图10所示的元件的串联集成化电路的层叠构造的剖视图。
图12是涉及验证3，表示加工工艺后的各种串联集成化电路的各样本1～5的电阻值的图表。
具体实施方式
以下，参照附图对本发明的一个实施方式进行说明。以下是本发明的一个实施方式，并不是对本发明进行限定。
〔元件构造的概要〕
以隧道磁阻元件为例进行说明。图1表示以往例子的隧道磁阻元件的层叠构造，图2表示本发明例子的隧道磁阻元件的层叠构造，图3表示其它本发明例子的隧道磁阻元件的层叠构造。
如图1所示，以往例子的隧道磁阻元件101具有如下那样的层叠构造：在基板(Si、SiO2)2上形成基底层(Ta)3，在其上作为自由磁性层30而从下至上层叠软磁性层(NiFe或者CoFeSiB)33、磁耦合层(Ru)32、强磁性层(CoFeB)31，经由绝缘层(MgO)20在其上作为固定磁性层10而从下至上层叠强磁性层(CoFeB)14、磁耦合层(Ru)13、强磁性层(CoFe)12、反强磁性层(IrMn)11。
还具备形成在反强磁性层(IrMn)11上的覆盖层40、和覆盖保护以上的层叠构造的绝缘膜(热氧化硅等)61，形成经由在覆盖层40以及绝缘膜61贯通形成的开口与反强磁性层(IrMn)11的表面接触的电极层51，电极层51在绝缘膜61的上端露出。
与此相对，如图2所示，本发明例子的隧道磁阻元件1A从基板(Si、SiO2)2到反强磁性层(IrMn)11是与上述以往例子的隧道磁阻元件101相同的层叠构造，但覆盖层40夹设在反强磁性层(IrMn)11与上部层50之间。上部层50是成为电极层等产品的一部分的层。
另一方面，如图3所示，本发明例子的隧道磁阻元件1B是以绝缘层(MgO)20为中心而上下相反地层叠固定磁性层10和自由磁性层30而成的隧道磁阻元件，覆盖层40夹设在强磁性层(CoFeB)31与软磁性层(NiFe或者CoFeSiB)33之间。
如以上那样，通过磁场使电阻变化的磁阻效应膜至少由强磁性层(CoFeB)14、绝缘层(MgO)20以及强磁性层(CoFeB)31构成。
本发明例子1A、1B是具备该磁阻效应膜(14、20、31)的上层的覆盖层40、与覆盖层40的表面接触并成为产品的一部分的上部层(在本发明例子1A中为上部层50，在本发明例子1B中为软磁性层(NiFe或者CoFeSiB)33)的磁阻元件。
本发明例子1A、1B中的覆盖层40具有从相对于磁阻效应膜(14、20、31)的相反面凹陷的凹结构，成为产品的一部分的上部层(50或者33)接触的表面是该凹结构的内底面。该结构成为与以往例子101相比较的特有的结构。此外，在以往例子101以及本发明例子1A、1B中，覆盖层40的外边缘部保留是因为未切削绝缘膜61。
如图2或者图3所示，磁阻效应膜(14、20、31)的周围、覆盖层40的周围、覆盖层40的凹结构的内底面的周围上端面以及成为产品的一部分的上部层(50或者33)的周围被绝缘膜61覆盖保护。
在本发明例子1B中，磁阻效应膜(14、20、31)的与覆盖层40接触的层是强磁性层31，成为产品的一部分的上部层是软磁性层33。
本发明例子1A、1B中的覆盖层40由Ru层41和Ta层42构成。覆盖层40的材料可以设为从Ru、Ta、Al、Ag、Au、Si、Ti、V、Zr、Nb、Mo、Hf、W内选择的一种或两种以上的材料。
覆盖层40的Ta层42是在磁场中退火时发现高的TMR比所需的材料，另一方面，由于是非常容易氧化的材料，所以在TMR传感器内容易成为寄生电阻成分，成为性能恶化的原因。
在本发明例子1A、1B中，对于覆盖层40，除了Ta层42之外，还在其上设置Ru层41，将覆盖层40设为足够的厚度，从其后表面在层叠方向上通过蚀刻除去覆盖层，但由于在小于其总膜厚的范围内进行蚀刻，所以保留一部分。由此，当形成磁阻效应膜时，有效地实现覆盖层40的保护，并且减少该覆盖层40所造成的负面影响，实现所希望的磁阻特性。
在本发明例子1A中，设为将覆盖层40的内Ru层41在层叠方向上除去一半左右的结构，在本发明例子1B中，设为将Ru层41在层叠方向上完全除去，将Ta层42稍微保留到小于1nm的结构。这样，优选软磁性层33与强磁性层31之间的覆盖层40(42)的膜厚小于1nm。是为了使软磁性层33和强磁性层31的磁耦合性变得良好。
上述的凹结构的内底面的周围中的覆盖层40的层厚T1为10nm～60nm的范围内。层厚T1相当于覆盖层40的总膜厚。由此，充分地确保蚀刻前的覆盖层40的厚度。
上述的凹结构的内底面的周围上端和该内底面的落差T2为0.5nm～59.5nm的范围。落差T2相当于对覆盖层40进行蚀刻的膜厚。
〔制造方法1〕
接下来，对制造如本发明例子的隧道磁阻元件1A那样将固定磁性层10设为上侧的结构的情况下的制造方法进行说明。
(第一工序)
如图4的a所示，在层叠于基板2上的相当于磁阻效应膜的包括强磁性隧道结(Magnetic Tunnel Junction:MTJ)4以及覆盖层40的MTJ层叠膜的表面上，如图4的b所示，通过光刻或电子束光刻(在本实施例中为光刻)形成抗蚀剂图案71。
对形成有抗蚀剂图案71的上述MTJ层叠膜进行Ar离子铣削，进行上述MTJ层叠膜的元件分离贯通加工(图4的b)以及到绝缘层(MgO)20为止的蚀刻加工(图4的c)。
(第二工序)
在除去抗蚀剂图案71后，通过绝缘膜61覆盖保护露出的上述MTJ层叠膜(图4的d)。在本实施例中，使用低温CVD和TEOS来形成SiO2层作为绝缘膜61。绝缘层61的形成使用溅射法、低温CVD即可。材料除了SiO2之外，还可以使用AlO2等绝缘材料。
(第三工序)
由于被绝缘膜61保护的上述MTJ层叠膜需要电接触，如图4的e所示，形成用于制成开口部的抗蚀剂图案72，将CHF3、CH4等用于工艺气体来进行反应性蚀刻，在绝缘层61形成开口，使覆盖层40的表面露出。
在比通过第一工序加工成的覆盖层40的外缘更靠内侧配置通过第三工序所形成的开口的外缘。
(第四工序)
对在绝缘膜61的开口部露出的覆盖层40的表面进行基于Ar离子铣削的蚀刻，如图4的f所示，将该覆盖层40在小于其总膜厚的范围内进行蚀刻。通过该加工，能够除去在绝缘层61的形成时(第二工序)、接触孔形成时(第三工序)在覆盖层40产生的改质部位，从MTJ层叠膜内除去寄生电阻成分，所以能够制成高性能的TMR传感器。
另外，优选，在最终对电极材料进行成膜之前，在真空下稍微对MTJ层叠膜本身进行蚀刻(反向溅射)，从而除去保留的覆盖层的表面因氧化等而稍微改质的部位。
覆盖层40部分地保留到最后，所以能够保护处于覆盖层下层的磁性膜免受剩余的加工工艺、经年恶化的影响。
在该第四工序中，通过离子铣削对覆盖层40进行蚀刻的膜厚(T2)为0.5nm～59.5nm的范围。但是，条件是小于覆盖层40的总膜厚(T1)的范围。
本实施例中的覆盖层40设为磁场中退火时发现高的TMR比所需的代表性的材料构成，将Ta层42设为5nm左右，将Ru层41设为50nm左右的厚度，通过Ar蚀刻仅将Ru层41除去一半左右(20nm左右)。
即使是其它发现高的TMR比的材料的组合，本发明也获得同等的效果。例如，也可以代替Ta层42的Ta，而是Si、Ti、Zr、Nb、Mo、Hf等材料。另外，也可以代替Ru层41的Ru，而是Rh、Pd、Ag、Ir、Pt、Au等材料。
(第五工序)
如图4的g所示，与在第四工序后保留的覆盖层40的表面接触，并对电极材料51进行成膜，由此形成电极部。
(磁场中退火工序)
之后，通过进行使炉内的施加磁场方向和温度不同的多次的磁场中退火工序，从而获得固定磁性层10的磁化方向和自由磁性层30的磁化方向为扭转到90度等的位置，图5的d所示的电阻相对于磁场线性地变化的适合高灵敏度传感器的特性。图5示出磁场中退火工序和伴随该退火工序的构造、特性变化的概要。
针对到第五工序为止所实施的构造，如图4的h所示，收纳于炉中以300～500℃左右的温度进行磁场中退火(1st-anneal)。此时如图5的b所示，通过使MTJ层叠膜内部接近相同的晶体结构，从而隧道磁阻效应的损失变少。
通过该退火(1st-anneal)，作为电阻变化率的隧道磁阻(Tunnel Magneto-Resistance:TMR)比提高较大(图5的c)。
并且，在第二次退火(2nd-anneal)中，通过设为比最初的磁场中退火(1st-anneal)时低温(300℃以下)、且磁场施加方向也是不同的方向，MTJ层叠膜内的仅固定磁性层10的单轴各向异性的方向发生变化，由此成为高灵敏度的TMR传感器(图5的d)。
〔制造方法2〕
接下来，对制造如本发明例子的隧道磁阻元件1B那样将自由磁性层30设为上侧的构造的情况下的制造方法进行说明。
(第一工序)
如图6的a所示，在层叠于基板2上的相当于磁阻效应膜的包括强磁性隧道结(Magnetic Tunnel Junction:MTJ)4以及覆盖层40的MTJ层叠膜的表面上，如图6的b所示，通过光刻或电子束光刻(在本实施例中为光刻)形成抗蚀剂图案71。
对形成有抗蚀剂图案71的上述MTJ层叠膜进行Ar离子铣削，实施上述MTJ层叠膜的元件分离贯通加工(图6的b)以及到绝缘层(MgO)20为止的蚀刻加工(图6的c)。
(第二工序)
在除去抗蚀剂图案71后，通过绝缘膜61覆盖保护露出的上述MTJ层叠膜(图6的d)。在本实施例中，使用低温CVD和TEOS形成SiO2层作为绝缘膜61。绝缘层61的形成使用溅射法、低温CVD即可。材料除了SiO2之外，还可以使用AlO2等绝缘材料。
(磁场中退火工序)
针对到第二工序为止所实施的构造，如图6的e所示，收纳于炉中以300～500℃左右的温度进行磁场中退火(1st-anneal)。通过该退火，作为电阻变化率的隧道磁阻(TunnelMagneto-Resistance:TMR)比提高较大。此时，如图5的b所示，通过使MTJ层叠膜内部接近相同的晶体结构，由此隧道磁阻效应的损失变少。
通过该退火(1st-anneal)，作为电阻变化率的隧道磁阻(Tunnel Magneto-Resistance:TMR)比提高较大(图5的c)。
在本例中，担心对MTJ层叠膜的污染或损伤，在绝缘膜61形成之后实施磁场中退火(1st-anneal)，但该工序只要在后面进行说明的覆盖层除去的工序(第四工序)以前，则可以在任何的阶段中实施。
(第三工序)
由于被绝缘膜61保护的上述MTJ层叠膜需要电接触，如图6的f所示，形成用于制成开口部的抗蚀剂图案72，将CHF3、CH4等用于工艺气体来进行反应性蚀刻，在绝缘层61形成开口，使覆盖层40的表面露出。
在比通过第一工序加工成的覆盖层40的外缘更靠内侧配置通过第三工序所形成的开口的外缘。
(第四工序)
对在绝缘膜61的开口部露出的覆盖层40的表面进行基于Ar离子铣削的蚀刻，如图6的g所示，将该覆盖层40在小于其总膜厚的范围内进行蚀刻。通过该加工，能够除去在绝缘层61的形成时(第二工序)、，磁场中退火工序(1st-anneal)、接触孔形成时(第三工序)在覆盖层40产生的改质部位，从MTJ层叠膜内除去寄生电阻成分，所以能够制成高性能的TMR传感器。
另外，优选，通过在最终对软磁性材料等进行成膜之前，在真空下稍微对MTJ层叠膜本身进行蚀刻(反向溅射)，从而除去保留的覆盖层的表面因氧化等而稍微改质的部位。
由于覆盖层40部分地保留到最后，所以能够保护处于覆盖层下层的磁性膜免受剩余的加工工艺、经年恶化的影响。
在该第四工序中通过离子铣削对覆盖层40进行蚀刻的膜厚(T2)为0.5nm～59.5nm的范围。但是，条件是小于覆盖层40的总膜厚(T1)的范围。
(第五工序)
如图6的h所示，与在第四工序后保留的覆盖层40的表面接触，对软磁性层33和电极层51进行成膜。由此，在磁阻曲线发现软磁特性，成为TMR传感器(图5的d)。此时，在相对于最初的磁场中退火(1st-anneal)将磁场施加方向设为不同的方向的磁场产生下进行软磁性材料的成膜，对软磁性层33赋予单轴各向异性，成为TMR传感器(图5的d)。
通过在第四工序的Ar蚀刻后稍微保留覆盖层40，能够在从Ar蚀刻的工序到软磁性层33的成膜工序为止的过程中保护MTJ层叠膜。
优选，如上述那样通过在软磁性层33的成膜之前，在真空下稍微对MTJ层叠膜本身进行蚀刻(反向溅射)，从而除去覆盖层40的表面因氧化等而稍微改质的部位。
理想的是，为了防止由于比覆盖层40或覆盖层40更靠下层的磁性材料的氧化等，阻碍MTJ层叠膜内的CoFeB层31和软磁性层33的磁耦合，所以优选在从覆盖层40的蚀刻工序到软磁性层33的成膜工序为止不将基板暴露在大气中，而连续地在真空下进行蚀刻和成膜。
本例中的覆盖层40设为在磁场中退火时发现高的TMR比所需的代表性的材料构成，将Ta层42设为5nm左右，将Ru层41设为10nm以上的厚度，通过Ar蚀刻在掩模开口内完全除去Ru层41，Ta层42被除去到保留小于1nm的左右。
即使是其它发现高的TMR比的材料的组合，本发明也获得同等的效果。例如，也可以代替Ta层42的Ta，而可以是Si、Ti、Zr、Nb、Mo、Hf等材料。另外，也可以代替Ru层41的Ru，而是Rh、Pd、Ag、Ir、Pt、Au等材料。
另外，为了获得覆盖层40的蚀刻中的加工精度，也可以选择代替Ru层41的Ru而使用Si，不是Ar蚀刻，仅Si通过蚀刻效果高的SF6等反应性气体，增大Si和Ta的蚀刻选择比的加工方法。
(追加磁场中退火工序)
在第五工序之后，还可以在低温(300℃以下)实施追加的磁场中退火，以使TMR传感器高灵敏度化。通过该工序，对赋予到软磁性层33的单轴各向异性的特性给予变化，可以实现更高灵敏度化。
〔验证1〕
接下来，公开加工工艺所引起的材料改质的验证实验。
如表1所示，准备作为覆盖层40而可以应用的Ta层和Ru层的层叠而成的薄膜试料(试料#1～3)，通过认为影响材料改质的加工工艺，评价电阻值(利用电阻率计测量薄膜的薄膜电阻)的变化。加工工艺所引起的覆盖层的电阻值的变化如图7的图表所示那样。
[表1]
Figure GDA0002864919120000111
在Ru层的膜厚较厚的试料#2、#3中，不管是任何的加工工艺都没有产生电阻值的变化(测量误差的范围内)。
仅Ru层的膜厚较薄的试料#1(Ta(5)/Ru(7))的电阻值在CVD280度加热后微增，在TEOS除去后增加了1.35倍。
〔验证2〕
在验证1的实验中，结果是若Ru层较薄则经过后续的加工工艺，电阻值增加。接受到该结果，进一步进行验证。
考虑到在加工工艺的影响(加热、工艺气体的影响)下，Ta改质，材料的电阻率增大的可能性。
假设Ta改质，电阻率变得极其大(100倍以上)，计算试料的电阻值。在图8中，按照试料的膜厚，记载假设该Ta改质的计算值、和Ta为正常的情况下的计算值，图7所记载的TEOS除去后的测量结果。
加工工艺后的试料#1显示出接近Ta改质的情况下的电阻值的值。另一方面，加工工艺前的试料#1显示出接近Ta为正常的情况的值。
根据以上，在如试料#1那样的以往的覆盖层的结构(Ta(5nm)/Ru(7nm))中，在作为绝缘膜61的TEOS蒸镀时(第二工序)以及接触孔形成时(第三工序的反应性蚀刻加工)中，Ru层的下层的Ta层改质的可能性较高。
需要使Ru层的膜厚充分厚(50nm左右)，保护Ta层不受加工工艺的影响。
〔验证3〕
鉴于以上的验证1以及2，如以下那样将对策A、对策B作为寄生电阻的减少对策并进行实施、比较。
对策A：使覆盖层中的Ru层的膜厚相对于以往的7nm增大为50nm。
对策B：在真空中通过反向溅射将覆盖层的Ru层的表面蚀刻了20nm后，对电极材料进行成膜。
如表2所示，在没有对策的比较例、仅应用对策A的比较例中，如以往进行那样通过Ar蚀刻稍微对Ru层的表面进行清洁(清除浮渣)。
本发明例子相当于应用对策AB的例子，如表2所示，在真空中通过20分钟的反向溅射将Ru层的表面蚀刻20nm。
图9、图10表示验证用元件的示意图。
都设为不包含绝缘层(MgO)20的元件结构。图9所示的元件101S相当于从图1所示的以往例子的隧道磁阻元件101排除绝缘层(MgO)20的结构。但是，为了验证而保持原样地保留覆盖层40。覆盖层40的Ta层42为5nm，Ru层41为7nm。图10所示的元件1AS相当于从图2所示的本发明例子的隧道磁阻元件1A排除绝缘层(MgO)20的结构。覆盖层40的Ta层42为5nm，Ru层41为50nm。但是，Ru层41被蚀刻20nm。仅应用对策A的比较例相当于不应用该蚀刻的结构，50nm的Ru层保持原样地保留。
将以上的元件分别串联集成化，验证原本通过减少对策不能混合的电阻值(寄生电阻)是否在加工工艺后充分地减少。对于元件1AS，如果表示串联集成化电路的层叠结构则如图11那样。其它元件也同样地集成化。作为共用事项，将元件的尺寸设为80μm×80μm，将元件的串联数设为370个。
将以上的各种(无对策、对策A、对策AB)的串联集成化电路制成样本1～5，总结电阻值的结果，则如表2所记载那样，若表示为图表则如图12那样。
[表2]
Figure GDA0002864919120000131
在TMR元件中，由于通过绝缘层(MgO)20的电阻值的变化检测磁场，所以在没有绝缘层(MgO)20的膜结构的情况下，理想的是要求电阻值为0。
根据应用以上的减少对策A的比较例、应用减少对策A以及B的本发明例子，相对于没有对策的比较例，能够使寄生电阻减少到1/10～1/15倍左右。
在应用减少对策A以及B的本发明例子中，进行反向溅射(对策B)，如表2所示，电阻值变得最小。由于在加工工艺中即使是有耐性的Ru也有可能产生若干的材料改质，所以优选也对Ru的表层进行蚀刻。
如以上说明那样，根据本实施方式的磁阻元件的制造方法，当形成磁阻效应膜时，在成膜初始使覆盖层40充分厚，并且经过之后的规定的加工工艺后将覆盖层40在小于总膜厚的范围内进行蚀刻并保留，由此有效地实现覆盖层40的保护，减少该覆盖层40所造成的负面影响，能够实现所希望的磁阻特性。
工业上的利用可能性
本发明能够利用于磁性的测量等。
附图标记的说明
1A、1B…隧道磁阻元件
2…基板
3…基底层
10…固定磁性层
20…绝缘层
30…自由磁性层
14、31…强磁性层
33…软磁性层
40…覆盖层

Claims (13)

1.一种磁阻元件的制造方法，是磁阻效应元件的制造方法，包括：
第一工序，将层叠膜加工成规定的形状，上述层叠膜包括通过磁场使电阻变化的磁阻效应膜、和该磁阻效应膜的上层的厚度10nm～60nm的范围内的覆盖层；
第二工序，以绝缘膜覆盖保护上述层叠膜；
第三工序，通过反应性蚀刻在上述绝缘膜形成开口以使上述覆盖层的表面在该开口露出；
第四工序，对通过上述第三工序在上述开口露出的上述覆盖层的表面进行离子铣削，来对该覆盖层在小于其总膜厚的范围内进行蚀刻；以及
第五工序，与在上述第四工序后保留的上述覆盖层的表面接触地对成为产品的一部分的上部层进行成膜。
2.根据权利要求1所述的磁阻元件的制造方法，其中，
在上述第四工序中，通过离子铣削对上述覆盖层进行蚀刻的膜厚为0.5nm～59.5nm的范围。
3.根据权利要求1或者权利要求2所述的磁阻元件的制造方法，其中，
上述覆盖层的材料是从Ru、Ta、Al、Ag、Au、Si、Ti、V、Zr、Nb、Mo、Hf、W中选择的一种或两种以上的材料。
4.根据权利要求1或者权利要求2所述的磁阻元件的制造方法，其中，
上述绝缘膜的材料是热氧化硅，上述反应性蚀刻的工艺气体是氟系和氧的混合气体。
5.根据权利要求1或者权利要求2所述的磁阻元件的制造方法，其中，
在水平方向上，在比通过上述第一工序加工成的上述覆盖层的外缘靠内侧配置通过上述第三工序形成的开口的外缘。
6.一种磁阻元件，具备通过磁场使电阻变化的磁阻效应膜、该磁阻效应膜的上层的覆盖层、以及与上述覆盖层的表面接触地成为产品的一部的上部层，其中，
上述覆盖层具有从相对于上述磁阻效应膜的相反面凹陷的凹结构，成为上述产品的一部分的上部层接触的表面是该凹结构的内底面，
上述凹结构的内底面的周围的上述覆盖层的层厚为10nm～60nm的范围内。
7.根据权利要求6所述的磁阻元件，其中，
上述凹结构的内底面的周围上端和该内底面的落差为0.5nm～59.5nm的范围。
8.根据权利要求6或者权利要求7所述的磁阻元件，其中，
上述覆盖层的材料是从Ru、Ta、Al、Ag、Au、Si、Ti、V、Zr、Nb、Mo、Hf、W中选择的一种或两种以上的材料。
9.根据权利要求6或者权利要求7所述的磁阻元件，其中，
上述磁阻效应膜的周围、上述覆盖层的周围、上述凹结构的内底面的周围上端面以及成为上述产品的一部分的上部层的周围被绝缘膜覆盖保护。
10.根据权利要求9所述的磁阻元件，其中，
上述绝缘膜的材料是热氧化硅。
11.根据权利要求6或者权利要求7所述的磁阻元件，其中，
成为上述产品的一部分的上部层是电极层。
12.根据权利要求6或者权利要求7所述的磁阻元件，其中，
上述磁阻效应膜的与上述覆盖层接触的层是强磁性层，
成为上述产品的一部分的上部层是软磁性层。
13.根据权利要求12所述的磁阻元件，其中，
上述软磁性层与上述强磁性层之间的上述覆盖层的膜厚小于1nm。
CN201880008084.XA 2017-01-24 2018-01-16 磁阻元件以及磁阻元件的制造方法 Active CN110199352B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-010201 2017-01-24
JP2017010201 2017-01-24
PCT/JP2018/000917 WO2018139249A1 (ja) 2017-01-24 2018-01-16 磁気抵抗素子及び磁気抵抗素子の製造方法

Publications (2)

Publication Number Publication Date
CN110199352A CN110199352A (zh) 2019-09-03
CN110199352B true CN110199352B (zh) 2021-07-09

Family

ID=62978373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880008084.XA Active CN110199352B (zh) 2017-01-24 2018-01-16 磁阻元件以及磁阻元件的制造方法

Country Status (4)

Country Link
US (1) US10892402B2 (zh)
JP (1) JP7128476B2 (zh)
CN (1) CN110199352B (zh)
WO (1) WO2018139249A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110688751A (zh) * 2019-09-24 2020-01-14 西南大学 铂掺杂改性石墨炔传感器检测sf6的仿真方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206822A (ja) * 2002-12-26 2004-07-22 Tdk Corp 磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法
CN101271958A (zh) * 2007-03-20 2008-09-24 富士通株式会社 磁阻效应器件、磁层叠结构体及磁层叠结构体的制造方法
CN101379557A (zh) * 2006-03-10 2009-03-04 佳能安内华股份有限公司 磁阻效应型薄膜磁头及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000077777A1 (fr) 1999-06-14 2000-12-21 Fujitsu Limited Tete d'enregistrement magnetique utilisant un film mince et son procede de fabrication
JP4136261B2 (ja) * 2000-03-29 2008-08-20 富士通株式会社 磁気抵抗効果素子を製造する方法
JP4322213B2 (ja) 2005-01-05 2009-08-26 Ｔｄｋ株式会社 磁気抵抗効果素子及び薄膜磁気ヘッドの製造方法
JP2006261259A (ja) 2005-03-16 2006-09-28 Fujitsu Ltd 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気ヘッド、磁気情報再生装置
WO2008117354A1 (ja) 2007-03-22 2008-10-02 Fujitsu Limited 磁気抵抗効果素子、及びこれを備えた磁気ヘッド、磁気記録装置、磁気メモリ装置
JP6580357B2 (ja) 2015-03-27 2019-09-25 アルプスアルパイン株式会社 磁気センサ
JP2016189375A (ja) 2015-03-30 2016-11-04 Tdk株式会社 磁気抵抗効果素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206822A (ja) * 2002-12-26 2004-07-22 Tdk Corp 磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法
CN101379557A (zh) * 2006-03-10 2009-03-04 佳能安内华股份有限公司 磁阻效应型薄膜磁头及其制造方法
CN101271958A (zh) * 2007-03-20 2008-09-24 富士通株式会社 磁阻效应器件、磁层叠结构体及磁层叠结构体的制造方法

Also Published As

Publication number Publication date
WO2018139249A1 (ja) 2018-08-02
JP7128476B2 (ja) 2022-08-31
JPWO2018139249A1 (ja) 2019-12-12
CN110199352A (zh) 2019-09-03
US20190348599A1 (en) 2019-11-14
US10892402B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
US10658577B2 (en) Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
US20230403943A1 (en) Magnetoresistive stack/structure and method of manufacturing same
EP3347927B1 (en) Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
KR101142820B1 (ko) ＭＴＪ 디바이스의 ｄＲ／Ｒ을 향상시키기 위한 새로운캡핑 구조체
US9406876B2 (en) Method for manufacturing MTJ memory device
US9842988B2 (en) Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
US8722543B2 (en) Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US9021685B2 (en) Two step annealing process for TMR device with amorphous free layer
EP3467891A1 (en) Reduction of barrier resistance x area (ra) product and protection of perpendicular magnetic anisotropy (pma) for magnetic device applications
US9006849B2 (en) Hybrid method of patterning MTJ stack
CN110178236B (zh) 隧道磁阻元件的制造方法
CN110199352B (zh) 磁阻元件以及磁阻元件的制造方法
JP5062832B2 (ja) 磁気抵抗効果素子の製造方法
WO2017221896A1 (ja) トンネル磁気抵抗素子及びその製造方法
US8091209B1 (en) Magnetic sensing device including a sense enhancing layer
US10325639B2 (en) Initialization process for magnetic random access memory (MRAM) production
JP5061595B2 (ja) トンネル型磁気検出素子の製造方法
JP5696537B2 (ja) 磁気デバイス及び製造方法
JP6708232B2 (ja) 磁気抵抗効果素子とその製造方法、及び磁気センサ
JP2005109201A (ja) 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド
WO2011033981A1 (ja) 磁気センサの製造方法
JP5051411B2 (ja) 半導体集積回路
JP2005123334A (ja) 磁気抵抗効果膜の製造方法
JP2007243204A (ja) 磁気センサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220712

Address after: Sendai Prefecture, Miyagi Prefecture, Japan

Patentee after: TOHOKU University

Patentee after: KONICA MINOLTA,Inc.

Patentee after: Rotary induction manufacturer Co.,Ltd.

Address before: Miyagi Prefecture, Japan

Patentee before: TOHOKU University

Patentee before: KONICA MINOLTA,Inc.