JP7056058B2 - 交流電圧検出装置、画像形成装置および産業機械 - Google Patents

Description

本発明は、交流電圧を検出する交流電圧検出装置と、交流電圧検出装置を備えた画像形成装置および産業機械に関する。

従来、交流電圧検出装置として、ツェナーダイオードと、フォトカプラと、フォトカプラからの出力信号の時間幅を計測する制御手段と、を備えたものが知られている（特許文献１参照）。フォトカプラは、一次側発光ダイオードと、二次側フォトトランジスタからなっている。この技術では、交流電圧が０Ｖ付近にある所定の閾値よりも低い場合には、二次側フォトトランジスタがＯＮ状態となり、交流電圧が所定の閾値よりも高い場合には、二次側フォトトランジスタがＯＦＦ状態となる。

そのため、制御手段は、二次側フォトトランジスタのＯＮ・ＯＦＦに対応した出力信号を得ることができる。そして、この出力信号のＯＦＦ時間の幅は、交流電圧の振幅が大きい程大きくなるため、交流電圧検出装置は、このＯＦＦ時間の幅に基づいて交流電圧の値を特定している。

特開２００２－２５７８７２号公報

ところで、交流電圧検出装置の分野においては、上述した従来の方法とは異なる新たな手法によって、二次側で交流電圧を検出することが求められている。

そこで、本発明は、二次側で交流電圧を検出する新たな手法を提供することを目的とする。

前記課題を解決するため、本発明に係る交流電圧検出装置は、交流電源から出力される交流電圧を整流する整流回路と、前記整流回路で整流された整流電圧を、前記交流電圧の周期の半周期よりも短い周期の第１パルス信号に変換する電圧パルス変換回路と、前記第１パルス信号を、電気とは別の物理信号に変換し、当該物理信号を電気信号である第２パルス信号に変換することによって、電気的に絶縁しながら信号を伝達するパルス伝達回路と、前記第２パルス信号が入力される制御部と、を備える。
前記制御部は、前記第２パルス信号の特性値から前記交流電圧の電圧値を算出する。

この構成によれば、パルス伝達回路に対して交流電源側、つまり一次側において、電圧パルス変換回路によって、整流電圧が交流電圧の周期の半周期よりも短い周期の第１パルス信号に変換されるので、パルス伝達回路に対して交流電源とは反対側、つまり二次側で交流電圧を検出することができる。

また、前記電圧パルス変換回路は、前記交流電圧の周期の半周期よりも短い一定周期の三角波を発生する三角波発生回路と、前記整流電圧と前記三角波とを比較する比較回路と、を備えていてもよい。

これによれば、電圧パルス変換回路において、ＯＮ時間が整流電圧に精度良く比例する第１パルス信号に変換することができるので、制御部において交流電圧の算出にかかる負荷を低減することができる。

また、前記電圧パルス変換回路は、前記整流電圧が入力される積分回路と、当該積分回路から出力される電気信号を矩形波に変換することで前記第１パルス信号を生成する第１矩形波変換回路と、を備え、前記第１パルス信号は、前記整流電圧の値に応じて周期が異なっていてもよい。

また、前記電圧パルス変換回路は、前記整流電圧を矩形波に変換することで前記第１パルス信号を生成する第２矩形波変換回路を備え、前記第１パルス信号は、前記整流電圧の値に応じて周期が異なっていてもよい。

また、前記制御部は、前記第２パルス信号のデューティ比に基づいて交流電圧を算出してもよい。

また、前記制御部は、前記第２パルス信号のＯＮ時間に基づいて交流電圧を算出してもよい。

また、前記制御部は、前記第２パルス信号の周期に基づいて交流電圧を算出してもよい。

また、前記交流電圧検出装置は、前記整流電圧を検出し、検出した電圧が上限値を超えた場合に、前記上限値と同じ値の電圧を前記電圧パルス変換回路に出力するクリッピング回路を備えていてもよい。

また、前記整流電圧を検出し、検出した電圧が下限値を超えた場合に、前記下限値と同じ値の電圧を前記電圧パルス変換回路に出力するクリッピング回路を備えていてもよい。

また、前記交流電圧検出装置は、前記第１パルス信号に基づいて、前記パルス伝達回路を駆動するための電流を前記パルス伝達回路に供給するバッファ回路を備え、前記電圧パルス変換回路は、第１直流電源から電圧が供給され、前記バッファ回路は、前記第１直流電源とは異なる第２直流電源から電圧が供給されていてもよい。

これによれば、電圧パルス変換回路とバッファ回路とで電源を分けることで、電圧パルス変換回路に印加される電圧の変動を抑制することができるので、電圧パルス変換回路において精度の良いパルス信号を生成することができる。

また、前記交流電圧検出装置は、前記整流電圧が過電圧になるのを抑制する過電圧抑制回路を備えていてもよい。

また、前記交流電圧検出装置は、前記パルス伝達回路から出力される前記第２パルス信号の波形を整形する波形整形回路を備えていてもよい。

また、前記制御部は、前記第２パルス信号のデューティ比に基づいて交流電圧の０Ｖの時点を特定できない場合には、異なる２つのデューティ比と、当該２つのデューティ比が検出された時点と、に基づいて、交流電圧の０Ｖの時点を特定してもよい。

また、前記０Ｖの時点を算出するための２つのデューティ比は、連続して検出された２つのデューティ比であって、一方が０に最も近い値であり、他方が０に２番目に近い値であってもよい。

また、前記三角波の最小値が０よりも大きな値に設定され、前記制御部は、前記第２パルス信号のデューティ比に基づいて交流電圧を算出し、前記第２パルス信号が出ない期間の中間の時点を、交流電圧の０Ｖの時点としてもよい。

また、前記パルス伝達回路は、前記第１パルス信号を、前記物理信号としての光信号に変換するフォトカプラを備えていてもよい。

また、前記パルス伝達回路は、前記第１パルス信号を、前記物理信号としての磁気信号に変換するトランスを備えていてもよい。

また、本発明に係る画像形成装置または産業機械は、前記交流電圧検出装置を備えている。

また、本発明に係る交流電圧検出装置は、交流電源から出力される交流電圧を整流する整流回路と、前記整流回路で整流された整流電圧を、前記交流電圧の周期の半周期よりも短い周期の第１パルス信号に変換する電圧パルス変換回路と、前記第１パルス信号を第２パルス信号に変換するコンデンサと、前記第２パルス信号が入力される制御部と、を備える。
前記制御部は、前記第２パルス信号の特性値から前記交流電圧の電圧値を算出する。

この構成によれば、コンデンサに対して交流電源側、つまり一次側において、電圧パルス変換回路によって、整流電圧が交流電圧の周期の半周期よりも短い周期の第１パルス信号に変換されるので、コンデンサに対して交流電源とは反対側、つまり二次側で交流電圧を精度良く把握することができる。

本発明によれば、二次側で交流電圧を検出する新たな手法を提供することができる。

第１の実施形態に係るプリンタを示すブロック図である。 電源システムを示すブロック図である。 交流電圧検出部を示す回路図である。 三角波、整流電圧およびパルス信号の関係を示す図である。 第２パルス信号のデューティ比と電圧との関係を示す図（ａ）と、第２パルス信号のＯＮ時間と電圧との関係を示す図（ｂ）である。 三角波の下限値を０よりも大きな値にした変形例を示す図である。 第２の実施形態に係る交流電圧検出部を示す図である。 入力電圧の大きさに応じて変化する、三角波と第１パルス信号との関係を示す図（ａ）～（ｃ）である。 第２パルス信号の特性値と電圧との関係を示す図（ａ）～（ｅ）である。 クリッピング回路を示す回路図（ａ），（ｂ）である。 第３の実施形態に係る交流電圧検出部を示す図である。 入力電圧の大きさに応じて変化する、入力電圧、基準電圧および第１パルス信号の関係を示す図（ａ）～（ｃ）である。 コンデンサの充放電に伴う帰還電圧の変化を示す図である。 第２パルス信号の特性値と電圧との関係を示す図（ａ）～（ｅ）である。

［第１の実施形態］
次に、本発明の第１の実施形態について、適宜図面を参照しながら詳細に説明する。
図１に示すように、画像形成装置の一例としてのプリンタ１は、印刷部２と、通信部３ａと、画像メモリ３ｂと、電源システムＳＴとを備えている。電源システムＳＴは、電源部１０と制御部１００とから構成されている。電源部１０は、印刷部２、通信部３ａ、画像メモリ３ｂおよび制御部１００に対して電力を供給する機能を有している。電源部１０は、様々な回路を備え、商用電源である交流電源１５に接続されている。

印刷部２は、感光ドラム２ａ、感光ドラム２ａの表面を帯電させる帯電プロセスを実行する帯電器２ｂ、感光ドラム２ａの表面に静電潜像を形成する露光プロセスを実行する露光装置２ｃ、感光ドラム２ａの表面に形成された静電潜像に現像剤を付着させて現像剤像を形成する現像プロセスを実行する現像器２ｄ、記録媒体に現像剤像を転写する転写プロセスを実行する転写器２ｅ、記録媒体上に転写された現像剤像を定着させる定着プロセスを実行する定着器２ｆ等から構成されている。

印刷部２は、帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスを実行して、記録媒体上に印刷データを印刷する印刷処理を実行するものである。通信部３ａは、ＰＣ等の情報端末装置との間で通信を行うものであり、情報端末装置から印刷指示や印刷データを受信する機能を担う。画像メモリ３ｂは、情報端末装置から受信した印刷データを一時記憶するものである。

プリンタ１は、通信部３ａが情報端末装置から印刷指示を受けて印刷データを受信すると、制御部１００が、印刷部２に帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスからなる印刷処理を実行させることで、記録媒体に印刷データを印刷する。なお、印刷部２の動作電圧は２４Ｖであるのに対して、通信部３ａ、画像メモリ３ｂおよび制御部１００の動作電圧は３．３Ｖである。

図２に示すように、電源システムＳＴは、スイッチング電源部２０と、ヒータ駆動制御部３０と、交流電圧検出部４０とを備えている。

スイッチング電源部２０は、電源部１０に設けられる複数の回路などからなり、交流電源１５からの交流電圧を所定の直流電圧に変換して出力する機能を有する。詳しくは、スイッチング電源部２０は、一次側整流平滑回路２１と、トランス２２と、スイッチング回路２３と、一次側ＤＣ電源生成回路２４と、電源制御ＩＣ２５と、二次側整流平滑回路２６と、ＤＣ－ＤＣコンバータ回路２７と、電圧検出回路２８と、帰還回路２９とを備えている。

一次側整流平滑回路２１は、いわゆるコンデンサインプット型であり、交流電源１５の交流電圧を整流し、整流後の電圧を平滑化する機能を有する。一次側整流平滑回路２１の出力側にはトランス２２が設けられていて、交流電圧を整流平滑化した入力電圧が、トランス２２の一次コイルＮ１に印加される構成となっている。

スイッチング回路２３は、ＮチャンネルのＭＯＳＦＥＴであり、ドレインＤを一次コイルＮ１に接続するとともに、ソースＳを一次側の基準電位に接続している。そして、スイッチング回路２３は、電源制御ＩＣ２５からゲートＧにオンオフ信号（ＰＷＭ信号）が与えられることにより、一定周期でオンオフ動作する。これにより、トランス２２の一次側が発振して、トランス２２の二次コイルＮ２に電圧を誘起させる構成となっている。

また、トランス２２の一次側には、一次側ＤＣ電源生成回路２４が設けられている。一次側ＤＣ電源生成回路２４は、トランス２２の一次側に設けられた補助コイルＮ３に誘起される電圧を、ダイオードとコンデンサにより整流平滑化するものである。この整流平滑化された概ねＤＣ２０Ｖの電圧は、電源制御ＩＣ２５の電源となる。また、一次側ＤＣ電源生成回路２４は、整流平滑化された電圧を定電圧化する定電圧化回路を備える。一次側ＤＣ電源生成回路２４の定電圧化回路は、整流平滑化された電圧を例えばＤＣ１０Ｖに定電圧化する。整流平滑化された電圧を定電圧化して第１電圧Ｖｃｃを生成する定電圧化回路を含む一次側ＤＣ電源生成回路２４は、第１直流電源の一例である。補助コイルＮ３に誘起される電圧を整流平滑化して第２電圧Ｖｄｃを生成するダイオードとコンデンサを含む一次側ＤＣ電源生成回路２４は、第２直流電源の一例である。

二次側整流平滑回路２６は、トランス２２の二次側に設けられていて、ダイオードとコンデンサとからなる。二次側整流平滑回路２６は、トランス２２の二次コイルＮ２に誘起された電圧を整流平滑化する。これにより、スイッチング電源部２０は、出力ラインＬｏ１を通じてＤＣ２４Ｖの電圧を出力する。

そして、出力ラインＬｏ１は、分岐点Ｊ１にて分岐していて、分岐したラインにはＤＣ－ＤＣコンバータ回路２７が設けられている。ＤＣ－ＤＣコンバータ回路２７は、スイッチング電源部２０の出力電圧Ｖｏ１（ＤＣ２４Ｖ）を３．３Ｖに降圧して出力ラインＬｏ２より出力する。

また、出力ラインＬｏ１は、二次側整流平滑回路２６と分岐点Ｊ１の間の分岐点Ｊ２にて分岐していて、分岐したラインには電圧検出回路２８が設けられている。電圧検出回路２８は、スイッチング電源部２０の出力電圧Ｖｏ１（ＤＣ２４Ｖ）のレベルを検出するものであり、一対の検出抵抗と、シャントレギュレータとを備えている。

検出抵抗は、出力電圧Ｖｏ１を抵抗比により分圧した分圧電圧を検出するものである。シャントレギュレータは、シャントレギュレータ内の基準電圧と分圧電圧とのレベル差に応じた電流を帰還回路２９に流す。なお、この電圧検出回路２８で検出する電圧は、整流平滑回路２１，２６によって平滑化されているので、電圧検出回路２８によって交流電圧の電圧値を検出することはできない。

帰還回路２９は、発光ダイオードＬＥＤ１と、フォトトランジスタＰＴ１とを備えている。発光ダイオードＬＥＤ１は、フォトトランジスタＰＴ１とともに、フォトカプラを構成している。

帰還回路２９では、電圧検出回路２８から発光ダイオードＬＥＤ１に電流が供給されると、発光ダイオードＬＥＤ１が基準電圧と分圧電圧とのレベル差に応じた光量の光信号を出力する。そして、発光ダイオードＬＥＤ１の光信号はフォトトランジスタＰＴ１にて電気信号に戻される。これにて、シャントレギュレータの基準電圧に対する分圧電圧のレベル差を示す信号（以下、フィードバック信号）が、電源制御ＩＣ２５に入力（フィードバック）される構成となっている。

電源制御ＩＣ２５は、スイッチング回路２３と、一次側ＤＣ電源生成回路２４と、帰還回路２９とに接続されている。電源制御ＩＣ２５は、ＰＷＭコンパレータと三角波を発振する発振回路を備えており、フィードバック信号が入力されると、フィードバック信号に応じたＰＷＭ信号を生成し、スイッチング回路２３のゲートＧに出力する。これにより、スイッチング電源部２０の出力電圧Ｖｏ１が目標電圧（ＤＣ２４Ｖ）になるように制御される。加えて、電源制御ＩＣ２５は、制御部１００から出力される制御信号に応答してスイッチング回路２３のスイッチング制御（オンオフ制御）を停止、再開する機能を担う。

ヒータ駆動制御部３０は、ヒータＯＮ／ＯＦＦ回路３１と、ヒータ制御部１１０とを備えている。なお、ヒータＯＮ／ＯＦＦ回路３１は、前述した電源部１０（図１参照）に設けられ、ヒータ制御部１１０は、制御部１００に設けられている。

ヒータＯＮ／ＯＦＦ回路３１は、定着器２ｆに設けられるヒータ２ｇを介して交流電源１５に接続されている。ヒータＯＮ／ＯＦＦ回路３１は、交流電源１５からヒータ２ｇに交流電圧を印加するＯＮ状態と、ヒータ２ｇへの交流電圧の印加を停止するＯＦＦ状態とに切替可能となっている。

ヒータ制御部１１０は、ヒータＯＮ／ＯＦＦ回路３１の状態を切り替えることによって、ヒータ２ｇに印加される交流電圧をオンオフ制御する機能を有している。

交流電圧検出部４０は、交流電源１５から出力される交流電圧を検出するための交流電圧検出装置の一例であり、交流電源１５に接続されている。交流電圧検出部４０は、整流回路の一例としての交流電圧整流降圧回路４１と、過電圧抑制回路４２と、電圧パルス変換回路４３と、パルス伝達回路４４と、波形整形回路４５と、パルス電圧変換部１２０とを備えている。交流電圧整流降圧回路４１、過電圧抑制回路４２、電圧パルス変換回路４３、パルス伝達回路４４および波形整形回路４５は、前述した電源部１０（図１参照）に設けられ、パルス電圧変換部１２０は、制御部１００に設けられている。

図３に示すように、交流電圧整流降圧回路４１は、ブリッジダイオード（ブリッジ接続された４つのダイオードＤ１～Ｄ４）であり、交流電源１５に接続され、交流電源１５から出力される交流電圧を整流するとともに、降圧する機能を有する。ブリッジダイオードのうち、ダイオードＤ１とダイオードＤ２の接続点は、接地されている。ダイオードＤ１とダイオードＤ３の接続点は、抵抗Ｒ１を介して交流電源１５に接続されている。ダイオードＤ２とダイオードＤ４の接続点は、交流電源１５に接続されている。ダイオードＤ３とダイオードＤ４の接続点は、抵抗Ｒ２を介して接地されるとともに、出力ラインＬｏ４を介して過電圧抑制回路４２および電圧パルス変換回路４３に接続されている。

過電圧抑制回路４２は、交流電圧整流降圧回路４１から出力される整流電圧が過電圧になるのを抑制するための回路である。過電圧抑制回路４２は、コンパレータＩＣ１と、ダイオードＤ５とを備えている。コンパレータＩＣ１の非反転入力端子（＋）には、一次側ＤＣ電源生成回路２４から第１電圧Ｖｃｃが印加され、反転入力端子（－）には、出力ラインＬｏ４から整流電圧Ｖａｃが印加されている。コンパレータＩＣ１の出力端子には、ダイオードＤ５のカソード側の端子が接続され、ダイオードＤ５のアノード側の端子は、出力ラインＬｏ４に接続されている。また、コンパレータＩＣ１には、一次側ＤＣ電源生成回路２４から、第１電圧Ｖｃｃよりも大きい第２電圧Ｖｄｃが印加されている。Ｖａｃ≦Ｖｃｃとなる整流電圧ＶａｃがコンパレータＩＣ１の反転入力端子（－）に印加されるときは、コンパレータＩＣ１の出力端子からハイレベルの信号が出力される。一方、Ｖａｃ＞Ｖｃｃとなる過電圧の整流電圧ＶａｃがコンパレータＩＣ１の反転入力端子（－）に印加されるときは、コンパレータＩＣ１の出力端子からローレベルの信号が出力される。このとき、電流がダイオードＤ５からコンパレータＩＣ１の接地側へ向けて電流が流れるので、過電圧がコンパレータＩＣ１や電圧パルス変換回路４３に印加されるのを抑制できる。

電圧パルス変換回路４３は、交流電圧整流降圧回路４１で整流された整流電圧Ｖａｃを、交流電圧の周期の半周期よりも短い周期の第１パルス信号Ｖｐ１に変換するための回路である。電圧パルス変換回路４３は、交流電圧の周期の半周期よりも短い一定周期の三角波を発生する三角波発生回路４３Ａと、コンパレート＆バッファ回路４３Ｂとを備えている。

三角波発生回路４３Ａは、コンパレータＩＣ２，ＩＣ３と、抵抗Ｒ３～Ｒ７と、コンデンサＣ１とを備えている。コンパレータＩＣ２，ＩＣ３には、それぞれ一次側ＤＣ電源生成回路２４から第１電圧Ｖｃｃが印加されている。コンパレータＩＣ２の出力端子は、抵抗Ｒ６を介してコンパレータＩＣ３の反転入力端子（－）に接続されている。抵抗Ｒ６とコンパレータＩＣ３の反転入力端子（－）の接続点は、コンデンサＣ１を介して、コンパレータＩＣ３の出力端子に接続されている。コンパレータＩＣ３の非反転入力端子（＋）には、抵抗Ｒ３を介して、第１電圧Ｖｃｃを出力する一次側ＤＣ電源生成回路２４が接続されている。コンパレータＩＣ３の非反転入力端子（＋）と抵抗Ｒ３の接続点は、抵抗Ｒ４を介して接地されている。

コンパレータＩＣ２の反転入力端子（－）は、抵抗Ｒ４を介して接地されている。コンパレータＩＣ２の非反転入力端子（＋）は、抵抗Ｒ５を介して、コンパレータＩＣ２の出力端子と抵抗Ｒ６の接続点に接続されている。また、コンパレータＩＣ２の非反転入力端子（＋）は、抵抗Ｒ７を介して、コンパレータＩＣ３の出力端子に接続されている。

この三角波発生回路４３Ａでは、コンパレータＩＣ３の出力端子から三角波Ｖｔｒａが出力されている。そして、三角波Ｖｔｒａは、コンパレート＆バッファ回路４３Ｂに入力される。なお、三角波Ｖｔｒａの周期は、短いほど好ましく、本実施形態では、交流電圧の半周期の１／２５程度の周期となっている（図４参照）。また、三角波Ｖｔｒａは、最小値が０となり、最大値が第１電圧Ｖｃｃとなっている。

コンパレート＆バッファ回路４３Ｂは、整流電圧Ｖａｃと三角波Ｖｔｒａとを比較する機能と、パルス伝達回路４４を駆動するための電流をパルス伝達回路４４に供給する機能を有している。コンパレート＆バッファ回路４３Ｂは、コンパレータＩＣ４と、抵抗Ｒ８とを備えている。

コンパレータＩＣ４には、一次側ＤＣ電源生成回路２４から第２電圧Ｖｄｃが印加されている。コンパレータＩＣ４の非反転入力端子（＋）には、整流電圧Ｖａｃが入力され、反転入力端子（－）には、三角波Ｖｔｒａが入力されている。コンパレータＩＣ４の非反転入力端子（＋）は、抵抗Ｒ８を介して、コンパレータＩＣ４の出力端子に接続されている。

このコンパレート＆バッファ回路４３Ｂでは、コンパレータＩＣ４によって整流電圧Ｖａｃと三角波Ｖｔｒａとが比較される。コンパレータＩＣ４の出力（Ｖｐ１）は、Ｖａｃ≧Ｖｔｒａである場合に第２電圧Ｖｄｃに等しいＨｉｇｈ出力となり、Ｖａｃ＜Ｖｔｒａである場合に接地レベル（例えば０Ｖ）に等しいＬｏｗ出力となっている。これにより、第１パルス信号Ｖｐ１が、コンパレート＆バッファ回路４３Ｂから出力されるようになっている。第１パルス信号Ｖｐ１のＨｉｇｈ出力は第２電圧Ｖｄｃに等しいので、第１パルス信号Ｖｐ１の波形は、図４に示される後述する第２パルス信号Ｖｐ２の波形と比べて周期とＬｏｗ出力のレベルは同じで、Ｈｉｇｈ出力のレベルが第２パルス信号Ｖｐ２のＨｉｇｈ出力のレベルよりも大きく、整流電圧Ｖａｃの最大値や三角波Ｖｔｒａの最大値よりも大きくなった波形となる。第１パルス信号Ｖｐ１のデューティ比は、Ｌｏｗ出力からＨｉｇｈ出力に変わるタイミングから再びＬｏｗ出力からＨｉｇｈ出力に変わるタイミングまでの期間、すなわち第１パルス信号Ｖｐ１の周期に対する、Ｈｉｇｈ出力となっている時間（以下、「ＯＮ時間」ともいう。）の割合である。上述したように、本実施形態では、三角波Ｖｔｒａの周期は交流電圧の半周期の１／２５程度の周期となっていて、交流電圧の半周期に比べて十分に短い。このため、第１パルス信号Ｖｐ１の周期は、三角波Ｖｔｒａの周期と同等であり一定である、と見なしてもよい。したがって、第１パルス信号Ｖｐ１のデューティ比は、図４に示すように、「ＯＮ時間Ｔｏｎ／三角波Ｖｔｒａの周期Ｔｓ」と見なせる。ＯＮ時間は、図５（ｂ）に示すように、交流電圧の電圧値に比例している。したがって、三角波Ｖｔｒａの周期が交流電圧の半周期に比べて十分に短く設定されるとき、第１パルス信号Ｖｐ１のデューティ比も、図５（ａ）に示すように、交流電圧の電圧値に比例する。

図３に戻って、パルス伝達回路４４は、第１パルス信号Ｖｐ１を、電気とは別の物理信号に変換し、当該物理信号を電気信号である第２パルス信号Ｖｐ２に変換することによって、電気的に絶縁しながら信号を伝達する回路である。パルス伝達回路４４は、フォトカプラＰＣ１と、抵抗Ｒ９，Ｒ１０とを備えている。

フォトカプラＰＣ１は、第１パルス信号Ｖｐ１を、物理信号としての光信号に変換し、光信号を第２パルス信号Ｖｐ２に変換する機能を有している。フォトカプラＰＣ１は、発光ダイオードＬＥＤ２と、フォトトランジスタＰＴ２とを備えている。発光ダイオードＬＥＤ２は、抵抗Ｒ９を介して、コンパレータＩＣ４の出力端子に接続されるとともに、接地されている。フォトトランジスタＰＴ２は、接地されるとともに、波形整形回路４５のコンパレータＩＣ５の反転入力端子（－）に接続されている。また、フォトトランジスタＰＴ２は、抵抗Ｒ１０，Ｒ１１を介して、コンパレータＩＣ５の非反転入力端子（＋）に接続されている。抵抗Ｒ１０と抵抗Ｒ１１の接続点には、３．３Ｖの電圧が印加されている。

波形整形回路４５は、パルス伝達回路４４から出力される第２パルス信号Ｖｐ２の波形を整形する回路である。波形整形回路４５は、コンパレータＩＣ５と、抵抗Ｒ１１～Ｒ１４とを備えている。コンパレータＩＣ５には、３．３Ｖの電圧が印加されている。抵抗Ｒ１１とコンパレータＩＣ５の非反転入力端子（＋）の接続点は、抵抗Ｒ１２を介して、接地されている。コンパレータＩＣ５の非反転入力端子（＋）は、抵抗Ｒ１３を介して、コンパレータＩＣ５の出力端子に接続されている。コンパレータＩＣ５の出力端子は、出力ラインＬｏ５を介してパルス電圧変換部１２０に接続されている。出力ラインＬｏ５には、抵抗Ｒ１４を介して、３．３Ｖの電圧が印加されている。波形整形回路４５は、パルス伝達回路４４から出力され、矩形が多少鈍った形状の第２パルス信号Ｖｐ２を、図４に示される矩形状の第２パルス信号Ｖｐ２に整形する。図４に示される矩形状の第２パルス信号Ｖｐ２は、Ｈｉｇｈ出力のレベルが３．３ＶとなりＬｏｗ出力のレベルが接地レベルとなる。

この波形整形回路４５では、矩形が多少鈍った形状の第２パルス信号Ｖｐ２の波形がコンパレータＩＣ５によって整形され、整形された第２パルス信号Ｖｐ２は、３．３ＶのＨｉｇｈ出力と接地レベル（例えば０Ｖ）のＬｏｗ出力とに明瞭に分かれた矩形状の波形となって、パルス電圧変換部１２０に出力される。なお、第２パルス信号Ｖｐ２のデューティ比およびＯＮ時間は、第１パルス信号Ｖｐ１と同様に、交流電圧の電圧値に比例している（図５（ａ），（ｂ）参照）。

パルス電圧変換部１２０は、整形された第２パルス信号Ｖｐ２が入力されると、この第２パルス信号Ｖｐ２の特性値から交流電圧の電圧値を算出する機能を有している。詳しくは、パルス電圧変換部１２０は、第２パルス信号Ｖｐ２のデューティ比に基づいて交流電圧を算出している。詳しくは、パルス電圧変換部１２０は、第２パルス信号Ｖｐ２のデューティ比と、図５（ａ）に示すデューティ比と交流電圧の電圧値との関係を示すマップとに基づいて、電圧値を算出する。パルス電圧変換部１２０は、波形整形回路４５から入力される第２パルス信号Ｖｐ２の立ち上がりからタイマをスタートさせ、第２パルス信号Ｖｐ２の立ち下がりまでの時間をカウントしてＯＮ時間を検出し、第２パルス信号Ｖｐ２の立ち上がりから次に入力される第２パルス信号Ｖｐ２の立ち上がりまでの時間をカウントして第２パルス信号Ｖｐ２の周期を検出し、検出したＯＮ時間と周期とからデューティ比を算出する。なお、パルス電圧変換部１２０は、デューティ比と交流電圧の電圧値との関係を示すマップを参照する代わりに、デューティ比と交流電圧の電圧値との関係を示す数式を用いて、交流電圧を算出してもよい。

なお、パルス電圧変換部１２０は、第２パルス信号Ｖｐ２のＯＮ時間に基づいて交流電圧を算出してもよい。

パルス電圧変換部１２０は、第２パルス信号Ｖｐ２のデューティ比に基づいて交流電圧の０Ｖの時点を特定できない場合には、異なる２つのデューティ比と、当該２つのデューティ比が検出された時点と、に基づいて、交流電圧の０Ｖの時点を特定する機能を有している。詳しくは、図４に示すように、パルス電圧変換部１２０は、０Ｖの時点を算出するための２つのデューティ比として、連続して検出された２つのデューティ比であって、一方が０に最も近い値であり、他方が０に２番目に近い値となる２つのデューティ比ＤＲ１，ＤＲ２を特定する。その後、パルス電圧変換部１２０は、各デューティ比ＤＲ１，ＤＲ２に対応した電圧値Ｖ１，Ｖ２を、各デューティ比ＤＲ１，ＤＲ２に基づいて算出する。そして、パルス電圧変換部１２０は、電圧値Ｖ１，Ｖ２に基づいて、電圧値が０Ｖとなる時点Ｖ０を特定する。詳しくは、電圧値Ｖ１と電圧値Ｖ２が同じ値であれば、時点Ｖ０は、デューティ比ＤＲ１に対応した１つ分の第２パルス信号Ｖｐ２１と、デューティ比ＤＲ２に対応した１つ分の第２パルス信号Ｖｐ２２との中間の時点を、時点Ｖ０として特定する。また、Ｖ１＜Ｖ２であれば、デューティ比ＤＲ１に対応した１つ分の第２パルス信号Ｖｐ２１寄りに時点Ｖ０を特定し、Ｖ１＞Ｖ２であれば、デューティ比ＤＲ２に対応した１つ分の第２パルス信号Ｖｐ２２寄りに時点Ｖ０を特定する。詳しくは、Ｖ１≠Ｖ２であれば、Ｖ１とＶ２の比率に応じて時点Ｖ０を特定する。例えば、Ｖ１＜Ｖ２である場合に、Ｖ１とＶ２の比率が１：２であれば、各第２パルス信号Ｖｐ２１，Ｖｐ２２間の間隔を１：２で分けるような時点に時点Ｖ０を設定する。なお、交流電圧の波形の歪みや三角波Ｖｔｒａの周期の影響で、パルス電圧変換部１２０が特定した時点Ｖ０は、実際の交流電圧の時点Ｖ０からずれることもある。

次に、交流電圧検出部４０による交流電圧の検出方法について説明する。
図３に示すように、交流電源１５から交流電圧が出力されると、この交流電圧は、交流電圧整流降圧回路４１によって整流されるとともに降圧される。交流電圧整流降圧回路４１から出力された整流電圧Ｖａｃは、過電圧抑制回路４２によって過電圧になるのを抑制され、電圧パルス変換回路４３のコンパレータＩＣ４に入力される。

コンパレータＩＣ４に入力された整流電圧Ｖａｃは、三角波Ｖｔｒａと比較される。これにより、コンパレータＩＣ４の出力端子から第１パルス信号Ｖｐ１が出力される。第１パルス信号Ｖｐ１は、パルス伝達回路４４によって光信号に変換された後、電気信号に再び変換される。これにより、第１パルス信号Ｖｐ１が、第２パルス信号Ｖｐ２に変換される。

その後、第２パルス信号Ｖｐ２は、波形整形回路４５によって整形されて、パルス電圧変換部１２０に入力される。パルス電圧変換部１２０では、第２パルス信号Ｖｐ２のデューティ比と、図５（ａ）に示すマップとに基づいて、交流電圧の電圧値を算出する。

以上によれば、本実施形態において以下のような効果を得ることができる。
一次側（パルス伝達回路４４に対して交流電源１５側）において交流電圧を細かな第１パルス信号Ｖｐ１に変換し、この第１パルス信号Ｖｐ１をパルス伝達回路４４で第２パルス信号Ｖｐ２に変換するので、二次側（パルス伝達回路４４に対して制御部１００側）で交流電圧を検出することができる。そのため、本実施形態によれば、二次側で交流電圧を検出する新たな手法を提供することができる。

電圧パルス変換回路４３を、三角波発生回路４３Ａとコンパレート＆バッファ回路４３Ｂとを備える構成としたので、整流電圧Ｖａｃを、ＯＮ時間が整流電圧Ｖａｃに精度良く比例する第１パルス信号Ｖｐ１に変換することができる。そのため、制御部１００において交流電圧の算出にかかる負荷を低減することができる。

なお、第１の実施形態では、三角波Ｖｔｒａの最小値を０としたが、本発明はこれに限定されるものではない。例えば、図６に示すように、三角波Ｖｔｒａの最小値を０よりも大きな値に設定してもよい。この場合、パルス電圧変換部１２０は、第２パルス信号Ｖｐ２が出ない期間Ｔ０の中間の時点を、交流電圧の０Ｖの時点Ｖ０とするように構成されていてもよい。なお、交流電圧の波形の歪みや三角波Ｖｔｒａの周期の影響で、パルス電圧変換部１２０が特定した時点Ｖ０は、実際の交流電圧の時点Ｖ０からずれることもあるが、第１の実施形態での時点Ｖ０の特定方法に比べ、交流電圧の波形の歪みの影響を受けにくい。

［第２の実施形態］
次に、本発明の第２の実施形態について、適宜図面を参照しながら詳細に説明する。なお、本実施形態は、前記した第１の実施形態に係る交流電圧検出部４０の一部の構造を変更したものであるため、第１の実施形態と略同様の構成要素については、同一符号を付し、その説明を省略することとする。

図７に示すように、第２の実施形態に係る交流電圧検出部５０は、第１の実施形態と略同様の交流電圧整流降圧回路４１、過電圧抑制回路４２、パルス伝達回路４４、波形整形回路４５およびパルス電圧変換部１２０を備える他、第１の実施形態とは異なる電圧パルス変換回路５３およびバッファ回路５６を備えている。

電圧パルス変換回路５３は、交流電圧整流降圧回路４１で整流された整流電圧Ｖａｃが入力される積分回路５３Ａと、当該積分回路５３Ａから出力される電気信号を矩形波に変換することで第１パルス信号Ｖｐ１を生成する第１矩形波変換回路５３Ｂとを備えている。

積分回路５３Ａは、コンパレータＩＣ２１と、コンデンサＣ２１と、抵抗Ｒ２５とを備えている。コンパレータＩＣ２１には、一次側ＤＣ電源生成回路２４から第１電圧Ｖｃｃが供給されている。コンパレータＩＣ２１の非反転入力端子（＋）には、整流電圧Ｖａｃが入力されている。コンパレータＩＣ２１の反転入力端子（－）は、コンデンサＣ２１を介して、コンパレータＩＣ２１の出力端子に接続されている。コンパレータＩＣ２１の反転入力端子（－）は、抵抗Ｒ２５を介して、第１矩形波変換回路５３ＢのコンパレータＩＣ２２の出力端子に接続されている。

第１矩形波変換回路５３Ｂは、コンパレータＩＣ２２と、抵抗Ｒ２１～Ｒ２４とを備えている。コンパレータＩＣ２２には、一次側ＤＣ電源生成回路２４から第１電圧Ｖｃｃが供給されている。コンパレータＩＣ２２の非反転入力端子（＋）には、抵抗Ｒ２３を介して、コンパレータＩＣ２１の出力端子が接続されている。コンパレータＩＣ２２の非反転入力端子（＋）は、抵抗Ｒ２４を介して、コンパレータＩＣ２２の出力端子に接続されている。

コンパレータＩＣ２２の反転入力端子（－）には、抵抗Ｒ２１を介して、第１電圧Ｖｃｃを出力する一次側ＤＣ電源生成回路２４が接続されている。コンパレータＩＣ２２の反転入力端子（－）は、抵抗Ｒ２２を介して、接地されている。

この電圧パルス変換回路５３では、コンパレータＩＣ２１から三角波Ｖｔｒａが出力される。また、コンパレータＩＣ２２からは、三角波Ｖｔｒａに対応した矩形波である第１パルス信号Ｖｐ１が出力される。

詳しくは、図８（ａ）に示すように、第１パルス信号Ｖｐ１は、三角波Ｖｔｒａが上昇しているときにｌｏｗ出力となり、三角波Ｖｔｒａが下降しているときにＨｉｇｈ出力となっている。図８（ａ）～（ｃ）に示すように、三角波Ｖｔｒａの上昇速度または下降速度は、コンパレータＩＣ２１の非反転入力端子（＋）に入力される入力電圧Ｖｉｎ（Ｖａｃ）と、コンパレータＩＣ２２の反転入力端子（－）に入力される基準電圧Ｖｒｅｆとの関係により変化している。

図８（ｂ）に示すように、Ｖｉｎ＝Ｖｒｅｆの場合、三角波Ｖｔｒａの上昇速度と下降速度が同じになるため、第１パルス信号Ｖｐ１のデューティ比は、５０％となる。図８（ａ）に示すように、Ｖｉｎ＜Ｖｒｅｆの場合、三角波Ｖｔｒａの上昇速度が小さく、下降速度が大きくなるので、第１パルス信号Ｖｐ１のＬｏｗ期間が長くなって、第１パルス信号Ｖｐ１のデューティ比が５０％よりも小さくなる。図８（ｃ）に示すように、Ｖｉｎ＞Ｖｒｅｆの場合、三角波Ｖｔｒａの上昇速度が大きく、下降速度が小さくなるので、第１パルス信号Ｖｐ１のＨｉｇｈ期間が長くなって、第１パルス信号Ｖｐ１のデューティ比が５０％よりも大きくなる。

なお、図８（ａ）～（ｃ）は、基準電圧Ｖｒｅｆを５Ｖとし、入力電圧Ｖｉｎをそれぞれ一定の電圧（１，５，９Ｖ）として所定時間入力したときの波形である。実際には、入力電圧Ｖｉｎとして整流電圧Ｖａｃが入力されるので、整流電圧Ｖａｃの値の変化に応じて、例えば１つの第１パルス信号Ｖｐ１が図８（ａ），（ｂ），（ｃ）の順序で変化している。そのため、第１パルス信号Ｖｐ１は、整流電圧Ｖａｃの値に応じてデューティ比や周期などが異なっている。

図９（ａ）～（ｃ）は、この形態における第１パルス信号Ｖｐ１と整流電圧Ｖａｃの値との関係を示すグラフである。図９（ａ）に示すように、第１パルス信号Ｖｐ１のデューティ比は、整流電圧Ｖａｃの値に比例している。また、図９（ｂ）に示すように、第１パルス信号Ｖｐ１のＯＮ時間は、整流電圧Ｖａｃの値が大きくなるほど大きくなっており、整流電圧Ｖａｃの値の増加量に対するＯＮ時間の増加量も、整流電圧Ｖａｃの値が大きくなるほど大きくなっている。

図９（ｃ）に示すように、第１パルス信号Ｖｐ１の周期は、整流電圧Ｖａｃが所定値（５Ｖ）であるときに最小値となり、整流電圧Ｖａｃが所定値から離れた値になるにつれて大きくなっている。なお、第１パルス信号Ｖｐ１の周波数は、図９（ｃ）のグラフを上下に反転させた波形となるだけであるため、図示は省略する。

図７に戻って、バッファ回路５６は、電圧パルス変換回路５３から出力される第１パルス信号Ｖｐ１に基づいて、パルス伝達回路４４を駆動するための電流をパルス伝達回路４４に供給する回路である。バッファ回路５６は、コンパレータＩＣ２３を備えている。

コンパレータＩＣ２３には、第１電圧Ｖｃｃとは異なる第２電圧Ｖｄｃが一次側ＤＣ電源生成回路２４から供給されている。つまり、この形態では、電圧パルス変換回路５３とバッファ回路５６とで電源を分けている。これにより、一次側ＤＣ電源生成回路２４が備える定電圧化回路により第１電圧Ｖｃｃを生成して電圧の変動を抑制することができるので、電圧パルス変換回路５３において精度の良いパルス信号を生成することができる。

また、コンパレータＩＣ２３の非反転入力端子（＋）には、第１パルス信号Ｖｐ１が入力されている。コンパレータＩＣ２３の反転入力端子（－）は、コンパレータＩＣ２３の出力端子に接続されている。

以上、この形態によれば、電圧パルス変換回路５３によって、整流電圧Ｖａｃの値に応じてデューティ比などの特性値が変化する第１パルス信号Ｖｐ１を生成することができるので、第１の実施形態と同様の効果を得ることができる。ただし、第１パルス信号Ｖｐ１の周期については、整流電圧Ｖａｃの値が小さいときと大きいときとで区別ができない。そのため、周期に基づいて整流電圧Ｖａｃの値を算出するためには、周期の最小値に対応した電圧よりも大きい電圧または小さい電圧に対応した周期の値を、最小値に保持するクリッピング処理を行えばよい。例えば、図９（ｄ）に示すように、周期の最小値に対応した電圧よりも大きい電圧に対応した周期の値を、最小値に保持してもよい。これによれば、０～５Ｖの範囲の整流電圧Ｖａｃを把握したい場合において、第２パルス信号Ｖｐ２の周期に基づいて整流電圧Ｖａｃを算出することができる。

また、同様に、周波数についても、周波数の最大値に対応した電圧よりも大きい電圧または小さい電圧に対応した周波数の値を、最大値に保持するクリッピング処理を行えばよい。例えば、図９（ｅ）に示すように、周波数の最大値に対応した電圧よりも大きい電圧に対応した周波数の値を、最大値に保持してもよい。これによれば、０～５Ｖの範囲の整流電圧Ｖａｃを把握したい場合において、周波数に基づいて整流電圧Ｖａｃを算出することができる。

このようなクリッピング処理を行うためには、図１０（ａ），（ｂ）に示すような、クリッピング回路６１，６２を設ければよい。図１０（ａ）に示すクリッピング回路６１は、整流電圧Ｖａｃを検出し、検出した電圧が上限値を超えた場合に、上限値と同じ値の電圧を電圧パルス変換回路５３に出力する回路である。

クリッピング回路６１は、図３に示される第１の実施形態における過電圧抑制回路４２と兼用の回路であり、過電圧抑制回路４２を構成するコンパレータＩＣ１およびダイオードＤ５を備える他、抵抗Ｒａ，Ｒｂを備えている。コンパレータＩＣ１の非反転入力端子（＋）には、抵抗Ｒａを介して、第１電圧Ｖｃｃを出力する一次側ＤＣ電源生成回路２４が接続されている。コンパレータＩＣ１の非反転入力端子（＋）と抵抗Ｒａの接続点は、抵抗Ｒｂを介して接地されている。なお、その他の回路構成は、過電圧抑制回路４２と同様であるため、説明は省略する。

このようなクリッピング回路６１を設けることによって、図９（ｄ），（ｅ）に示すような周期・周波数の波形を得ることができる。

また、図１０（ｂ）に示すクリッピング回路６２は、整流電圧Ｖａｃを検出し、検出した電圧が下限値を超えた場合に、下限値と同じ値の電圧を過電圧抑制回路４２を介して電圧パルス変換回路５３に出力する回路である。クリッピング回路６２は、図１０（ａ）に示すクリッピング回路６１におけるダイオードＤ５の向きを逆にしただけの回路である。

このようなクリッピング回路６２を設けることによって、例えば、周期の最小値に対応した電圧よりも小さい電圧に対応した周期の値を、最小値に保持することができる。

［第３の実施形態］
次に、本発明の第３の実施形態について、適宜図面を参照しながら詳細に説明する。なお、本実施形態は、前記した第２の実施形態に係る交流電圧検出部５０の一部の構造を変更したものであるため、第２の実施形態と略同様の構成要素については、同一符号を付し、その説明を省略することとする。

図１１に示すように、第３の実施形態に係る交流電圧検出部７０は、第２の実施形態とは異なる電圧パルス変換回路７３を備えており、その他の構造は第２の実施形態と同様となっている。

電圧パルス変換回路７３は、整流電圧Ｖａｃを矩形波に変換することで第１パルス信号Ｖｐ１を生成する第２矩形波変換回路７３Ａを備えている。第２矩形波変換回路７３Ａは、コンパレータＩＣ３１と、抵抗Ｒ３１～Ｒ３３と、コンデンサＣ３１とを備えている。

コンパレータＩＣ３１には、一次側ＤＣ電源生成回路２４から第１電圧Ｖｃｃが供給されている。コンパレータＩＣ３１の非反転入力端子（＋）には、抵抗Ｒ３３を介して、整流電圧Ｖａｃが入力されている。コンパレータＩＣ３１の非反転入力端子（＋）と抵抗Ｒ３３の接続点は、抵抗Ｒ３１を介して、コンパレータＩＣ３１の出力端子に接続されている。

コンパレータＩＣ３１の反転入力端子（－）は、コンデンサＣ３１を介して、接地されている。コンパレータＩＣ３１の反転入力端子（－）とコンデンサＣ３１の接続点は、抵抗Ｒ３２を介して、コンパレータＩＣ３１の出力端子に接続されている。

この電圧パルス変換回路７３では、コンパレータＩＣ３１の非反転入力端子（＋）に整流電圧Ｖａｃが抵抗Ｒ３３を介して入力されると、コンパレータＩＣ３１の出力端子から整流電圧Ｖａｃに対応した第１パルス信号Ｖｐ１が出力される。

詳しくは、コンパレータＩＣ３１の非反転入力端子（＋）と抵抗Ｒ３３の間の電圧である基準電圧Ｖｒｅｆが、コンパレータＩＣ３１の反転入力端子（－）に入力される電圧である帰還電圧Ｖｐｉｎよりも大きい場合には、コンパレータＩＣ３１から出力される第１パルス信号Ｖｐ１はＨｉｇｈ出力（Ｖｃｃ）となる。また、Ｖｒｅｆ＜Ｖｐｉｎの場合には、コンパレータＩＣ３１から出力される第１パルス信号Ｖｐ１はＬｏｗ出力（０Ｖ）となる。

帰還電圧Ｖｐｉｎは、コンデンサＣ３１での充放電によって、例えば図１２（ａ）に示すように変化する。詳しくは、コンパレータＩＣ３１から出力される第１パルス信号Ｖｐ１がＨｉｇｈ出力のときには、コンデンサＣ３１が充電されていくことによって、帰還電圧Ｖｐｉｎは、上昇していく。また、コンパレータＩＣ３１から出力される第１パルス信号Ｖｐ１がｌｏｗ出力のときには、コンデンサＣ３１の電荷が抵抗Ｒ３２を介して放電されていくことによって、帰還電圧Ｖｐｉｎは、下降していく。

一方、基準電圧Ｖｒｅｆも、コンパレータＩＣ３１の出力、つまり第１パルス信号Ｖｐ１に応じて変化する。詳しくは、基準電圧Ｖｒｅｆは、以下の式（１）を満たすように変化する。
Ｖｒｅｆ＝Ｖｉｎ＋（Ｖｐ１－Ｖｉｎ）×Ｒ３１／（Ｒ３１＋Ｒ３３） ・・・（１）
Ｖｉｎ：抵抗Ｒ３３のコンパレータＩＣ３１とは反対側に印加される入力電圧

以下に、式（１）に具体的な数値を当てはめて、基準電圧Ｖｒｅｆの変化について詳細に説明する。具体的な数値は、以下の通りである。
Ｖｐ１（Ｈｉｇｈ出力時）＝Ｖｃｃ＝１０Ｖ
Ｖｐ１（Ｌｏｗ出力時）＝０Ｖ
Ｒ３１＝Ｒ３２＝Ｒ３３＝１００ｋΩ
Ｖｉｎ＝１Ｖ

コンパレータＩＣ３１から出力される第１パルス信号Ｖｐ１がＨｉｇｈ出力の場合、基準電圧Ｖｒｅｆは、以下のような値となる。
Ｖｒｅｆ＝１＋（１０－１）×１００／（１００＋１００）＝５．５（Ｖ）

また、コンパレータＩＣ３１から出力される第１パルス信号Ｖｐ１がＬｏｗ出力の場合、基準電圧Ｖｒｅｆは、以下のような値となる。
Ｖｒｅｆ＝１＋（０－１）×１００／（１００＋１００）＝０．５（Ｖ）

そのため、図１２（ａ）に示すように、基準電圧Ｖｒｅｆは、第１パルス信号Ｖｐ１のＨｉｇｈ出力、Ｌｏｗ出力の切替のタイミングに同期するように、０．５～５．５Ｖの範囲で、Ｈｉｇｈ出力、Ｌｏｗ出力が切り替えられる。

入力電圧Ｖｉｎの入力を開始する初期状態においては、帰還電圧ＶｐｉｎはコンパレータＩＣ３１に入力されていないことから、Ｖｒｅｆ＞Ｖｐｉｎとなり、第１パルス信号Ｖｐ１はＨｉｇｈ出力となる。このように第１パルス信号Ｖｐ１がＨｉｇｈ出力になると、コンデンサＣ３１が充電されていくとともに、帰還電圧Ｖｐｉｎが上昇していく。また、この際、基準電圧Ｖｒｅｆは、上記の式（１）より５．５Ｖになる。

そして、Ｖｐｉｎ＞５．５Ｖになると、第１パルス信号Ｖｐ１の出力が反転してＬｏｗ出力となる。これにより、コンデンサＣ３１の電荷が放電されていくとともに、帰還電圧Ｖｐｉｎが下降していく。また、この際、基準電圧Ｖｒｅｆは、上記の式（１）より０．５Ｖになる。そして、Ｖｐｉｎ＞０．５Ｖになると、第１パルス信号Ｖｐ１の出力が反転してＨｉｇｈ出力となる。このような動作を繰り返すことで、１Ｖの入力電圧Ｖｉｎが入力されている間、図１２（ａ）に示す第１パルス信号Ｖｐ１を得ることができる。

図１２（ｂ）に示すように、入力電圧Ｖｉｎを５Ｖとしたときには、基準電圧Ｖｒｅｆは、上記の式（１）より、２．５Ｖ～７．５Ｖの範囲で変化する。また、この基準電圧Ｖｒｅｆを閾値として上昇と下降が切り替えられる帰還電圧Ｖｐｉｎも、２．５Ｖ～７．５Ｖの範囲で変化する。

また、図１２（ｃ）に示すように、入力電圧Ｖｉｎを９Ｖとしたときには、基準電圧Ｖｒｅｆは、上記の式（１）より、４．５Ｖ～９．５Ｖの範囲で変化する。また、この基準電圧Ｖｒｅｆを閾値として上昇と下降が切り替えられる帰還電圧Ｖｐｉｎも、４．５Ｖ～９．５Ｖの範囲で変化する。

図１３は、コンデンサＣ３１が放電しきっている状態から満充電されるまでの帰還電圧Ｖｐｉｎの上昇時の特性と、コンデンサＣ３１が満充電の状態から放電しきるまでの帰還電圧Ｖｐｉｎの下降時の特性を示す図である。図１３より、コンデンサＣ３１が放電しきっている状態から満充電されるまでの帰還電圧Ｖｐｉｎの上昇勾配は、最初大きく、徐々に小さくなっていく傾向となっている。また、コンデンサＣ３１が満充電の状態から放電しきるまでの帰還電圧Ｖｐｉｎの下降勾配は、最初大きく、徐々に小さくなっていく傾向となっている。

そのため、帰還電圧Ｖｐｉｎが０．５Ｖから５．５Ｖまで上昇するのにかかる時間Ｔ１１よりも、帰還電圧Ｖｐｉｎが２．５Ｖから７．５Ｖまで上昇するのにかかる時間Ｔ２１の方が大きくなっている。また、時間Ｔ２１よりも、帰還電圧Ｖｐｉｎが４．５Ｖから９．５Ｖまで上昇するのにかかる時間Ｔ３１の方が大きくなっている。つまり、入力電圧Ｖｉｎが１Ｖであるときの帰還電圧Ｖｐｉｎの上昇にかかる時間Ｔ１１よりも、入力電圧Ｖｉｎが５Ｖであるときの帰還電圧Ｖｐｉｎの上昇にかかる時間Ｔ２１の方が大きく、時間Ｔ２１よりも入力電圧Ｖｉｎが９Ｖであるときの帰還電圧Ｖｐｉｎの上昇にかかる時間Ｔ３１の方が大きくなっている。

また、帰還電圧Ｖｐｉｎが５．５Ｖから０．５Ｖまで下降するのにかかる時間Ｔ１２は、帰還電圧Ｖｐｉｎが７．５Ｖから２．５Ｖまで下降するのにかかる時間Ｔ２２よりも大きくなっている。また、時間Ｔ２２は、帰還電圧Ｖｐｉｎが９．５Ｖから４．５Ｖまで下降するのにかかる時間Ｔ３２よりも大きくなっている。つまり、入力電圧Ｖｉｎが１Ｖであるときの帰還電圧Ｖｐｉｎの下降にかかる時間Ｔ１２は、入力電圧Ｖｉｎが５Ｖであるときの帰還電圧Ｖｐｉｎの下降にかかる時間Ｔ２２よりも大きく、時間Ｔ２２は、入力電圧Ｖｉｎが９Ｖであるときの帰還電圧Ｖｐｉｎの下降にかかる時間Ｔ３２よりも大きくなっている。

以上のように、帰還電圧Ｖｐｉｎの上昇・下降にかかる時間が、入力電圧Ｖｉｎの大きさに応じて異なるため、図１２（ａ）～（ｃ）に示すように、第１パルス信号Ｖｐ１のデューティ比や周期などの特性は、入力電圧Ｖｉｎの大きさに応じて異なっている。なお、図１２（ａ）～（ｃ）は、入力電圧Ｖｉｎをそれぞれ一定の電圧（１，５，９Ｖ）として所定時間入力したときの波形である。実際には、入力電圧Ｖｉｎとして整流電圧Ｖａｃが入力されるので、整流電圧Ｖａｃの値の変化に応じて、例えば１つの第１パルス信号Ｖｐ１が図１２（ａ）～（ｃ）のように変化している。そのため、第１パルス信号Ｖｐ１は、整流電圧Ｖａｃの値に応じてデューティ比や周期などが異なっている。

図１４（ａ）～（ｃ）は、この形態における第１パルス信号Ｖｐ１と整流電圧Ｖａｃの値との関係を示すグラフである。図１４（ａ）に示すように、第１パルス信号Ｖｐ１のデューティ比は、整流電圧Ｖａｃの値にほぼ比例している。また、図１４（ｂ）に示すように、第１パルス信号Ｖｐ１のＯＮ時間は、整流電圧Ｖａｃの値が大きくなるほど大きくなっており、整流電圧Ｖａｃの値の増加量に対するＯＮ時間の増加量も、整流電圧Ｖａｃの値が大きくなるほど大きくなっている。

図１４（ｃ）に示すように、第１パルス信号Ｖｐ１の周期は、整流電圧Ｖａｃが所定値（５Ｖ）であるときに最小値となり、整流電圧Ｖａｃが所定値から離れた値になるにつれて大きくなっている。なお、第１パルス信号Ｖｐ１の周波数は、図１４（ｃ）のグラフを上下に反転させた波形となるだけであるため、図示は省略する。また、図１４（ｄ），（ｅ）は、第１パルス信号Ｖｐ１の周期または周波数の波形をクリッピング処理した波形である。

以上、この形態でも、第２の実施形態と同様に、周期などに基づいて整流電圧Ｖａｃの値を算出することができる。

なお、本発明は前記実施形態に限定されることなく、以下に例示するように様々な形態で利用できる。
前記実施形態では、フォトカプラＰＣ１を備えるパルス伝達回路４４を例示したが、本発明はこれに限定されるものではない。例えば、パルス伝達回路は、第１パルス信号を、物理信号としての磁気信号に変換するトランスを備えていてもよい。

前記実施形態では、第１パルス信号を電気とは別の物理信号に変換するパルス伝達回路４４を設けた構成を例示したが、本発明はこれに限定されるものではない。例えば、前記実施形態におけるパルス伝達回路４４の代わりに、第１パルス信号を第２パルス信号に変換するコンデンサを設けてもよい。

前記実施形態では、プリンタ１に本発明を適用したが、本発明はこれに限定されず、例えば産業機械などに本発明を適用してもよい。また、前記実施形態では、交流電圧検出装置として、電源システムＳＴの一部を構成する交流電圧検出部４０を例示したが、本発明はこれに限定されず、交流電圧検出装置は、例えば電源システムとは別に設けられていてもよい。

前記実施形態では、画像形成装置の一例としてプリンタ１を例示したが、本発明はこれに限定されず、画像形成装置は、例えば複写機や複合機などであってもよい。

また、前記した実施形態および変形例で説明した各要素を、任意に組み合わせて実施してもよい。

１５ 交流電源
４０ 交流電圧検出部
４１ 交流電圧整流降圧回路
４２ 過電圧抑制回路
４３ 電圧パルス変換回路
４４ パルス伝達回路
１００ 制御部
１２０ パルス電圧変換部
Ｖａｃ 整流電圧
Ｖｐ１ 第１パルス信号
Ｖｐ２ 第２パルス信号

Claims (20)

1. 交流電源から出力される交流電圧を整流する整流回路と、
   前記整流回路で整流された整流電圧であって、平滑化されていない整流電圧を、前記交流電圧の周期の半周期よりも短い周期の第１パルス信号であって、整流電圧の値の変化に応じてパルス幅が変化する第１パルス信号に変換する電圧パルス変換回路と、
   前記第１パルス信号を、電気とは別の物理信号に変換し、当該物理信号を電気信号である第２パルス信号に変換することによって、電気的に絶縁しながら信号を伝達するパルス伝達回路と、
   前記第２パルス信号が入力される制御部と、を備え、
   前記制御部は、前記第２パルス信号の特性値から前記交流電圧の電圧値を算出することを特徴とする交流電圧検出装置。
2. 前記電圧パルス変換回路は、
   前記交流電圧の周期の半周期よりも短い一定周期の三角波を発生する三角波発生回路と、前記整流電圧と前記三角波とを比較する比較回路と、を備え、
   前記整流電圧が前記三角波以上である場合に、前記第１パルス信号の出力をＨｉｇｈ出力とし、
   前記整流電圧が前記三角波より小さい場合に、前記第１パルス信号の出力をＬｏｗ出力とすることを特徴とする請求項１に記載の交流電圧検出装置。
3. 前記電圧パルス変換回路は、
   前記整流電圧が入力され、前記整流電圧の値に応じて上昇速度および下降速度が変化する三角波を出力する積分回路と、
   前記三角波が上昇しているときに前記第１パルス信号の出力をｌｏｗ出力とし、前記三角波が下降しているときに前記第１パルス信号の出力をＨｉｇｈ出力とする第１矩形波変換回路と、を備え、
   前記第１パルス信号は、前記整流電圧の値に応じて周期が異なることを特徴とする請求項１に記載の交流電圧検出装置。
4. 前記電圧パルス変換回路は、
   前記整流電圧から前記第１パルス信号を生成するコンパレータであって、
   前記整流電圧が第１抵抗を介して入力される非反転入力端子と、
   前記第１パルス信号を出力する出力端子であって、第２抵抗を介して前記非反転入力端子に接続される出力端子と、
   前記出力端子が第３抵抗を介して接続される反転入力端子であって、コンデンサを介して接地される反転入力端子と、を有するコンパレータを備え、
   前記コンパレータは、
   前記非反転入力端子に入力される基準電圧が、前記反転入力端子に入力される電圧である帰還電圧よりも大きい場合に、前記第１パルス信号の出力をＨｉｇｈ出力とし、前記基準電圧が前記帰還電圧よりも小さい場合に、第１パルス信号の出力をＬｏｗ出力とし、
   前記帰還電圧は、前記第１パルス信号がＨｉｇｈ出力のときには、前記コンデンサが充電されていくことによって上昇し、前記第１パルス信号がｌｏｗ出力のときには、前記コンデンサの電荷が放電されていくことによって下降し、
   前記基準電圧は、前記第１パルス信号がＨｉｇｈ出力の場合にＨｉｇｈ出力となり、前記第１パルス信号がＬｏｗ出力の場合にＬｏｗ出力となり、
   前記帰還電圧の上昇勾配および下降勾配が、前記整流電圧の大きさに応じて異なることで、前記第１パルス信号は、前記整流電圧の値に応じて周期が異なることを特徴とする請求項１に記載の交流電圧検出装置。
5. 前記制御部は、前記第２パルス信号のデューティ比に基づいて交流電圧を算出することを特徴とする請求項２から請求項４のいずれか１項に記載の交流電圧検出装置。
6. 前記制御部は、前記第２パルス信号のＯＮ時間に基づいて交流電圧を算出することを特徴とする請求項２から請求項４のいずれか１項に記載の交流電圧検出装置。
7. 前記制御部は、前記第２パルス信号の周期に基づいて交流電圧を算出することを特徴とする請求項３または請求項４に記載の交流電圧検出装置。
8. 前記整流電圧を検出し、検出した電圧が上限値を超えた場合に、前記上限値と同じ値の電圧を前記電圧パルス変換回路に出力するクリッピング回路を備えることを特徴とする請求項７に記載の交流電圧検出装置。
9. 前記整流電圧を検出し、検出した電圧が下限値を下回った場合に、前記下限値と同じ値の電圧を前記電圧パルス変換回路に出力するクリッピング回路を備えることを特徴とする請求項７に記載の交流電圧検出装置。
10. 前記第１パルス信号に基づいて、前記パルス伝達回路を駆動するための電流を前記パルス伝達回路に供給するバッファ回路を備え、
    前記電圧パルス変換回路は、第１直流電源から電圧が供給され、
    前記バッファ回路は、前記第１直流電源とは異なる第２直流電源から電圧が供給されることを特徴とする請求項３または請求項４に記載の交流電圧検出装置。
11. 前記整流電圧が過電圧になるのを抑制する過電圧抑制回路を備えることを特徴とする請求項１から請求項１０のいずれか１項に記載の交流電圧検出装置。
12. 前記パルス伝達回路から出力される前記第２パルス信号の波形を整形する波形整形回路を備えたことを特徴とする請求項１から請求項１１のいずれか１項に記載の交流電圧検出装置。
13. 前記制御部は、前記第２パルス信号のデューティ比に基づいて交流電圧の０Ｖの時点を特定できない場合には、異なる２つのデューティ比と、当該２つのデューティ比が検出された時点と、に基づいて、交流電圧の０Ｖの時点を特定することを特徴とする請求項５に記載の交流電圧検出装置。
14. 前記０Ｖの時点を算出するための２つのデューティ比は、連続して検出された２つのデューティ比であって、一方が０に最も近い値であり、他方が０に２番目に近い値であることを特徴とする請求項１３に記載の交流電圧検出装置。
15. 前記三角波の最小値が０よりも大きな値に設定され、
    前記制御部は、
    前記第２パルス信号のデューティ比に基づいて交流電圧を算出し、
    前記第２パルス信号が出ない期間の中間の時点を、交流電圧の０Ｖの時点とすることを特徴とする請求項２に記載の交流電圧検出装置。
16. 前記パルス伝達回路は、前記第１パルス信号を、前記物理信号としての光信号に変換するフォトカプラを備えることを特徴とする請求項１から請求項１５のいずれか１項に記載の交流電圧検出装置。
17. 前記パルス伝達回路は、前記第１パルス信号を、前記物理信号としての磁気信号に変換するトランスを備えることを特徴とする請求項１から請求項１５のいずれか１項に記載の交流電圧検出装置。
18. 交流電源から出力される交流電圧を整流する整流回路と、
    前記整流回路で整流された整流電圧であって、平滑化されていない整流電圧を、前記交流電圧の周期の半周期よりも短い周期の第１パルス信号であって、整流電圧の値の変化に応じてパルス幅が変化する第１パルス信号に変換する電圧パルス変換回路と、
    制御部と、
    電気的に絶縁しながら前記第１パルス信号を第２パルス信号に変換して前記制御部に伝達するコンデンサと、を備え、
    前記制御部は、前記第２パルス信号の特性値から前記交流電圧の電圧値を算出することを特徴とする交流電圧検出装置。
19. 請求項１から請求項１８のいずれか１項に記載の交流電圧検出装置を備えたことを特徴とする画像形成装置。
20. 請求項１から請求項１８のいずれか１項に記載の交流電圧検出装置を備えたことを特徴とする産業機械。

Images