JP2015104226A - Dc/dcコンバータ、電源装置、電子機器および画像形成装置 - Google Patents
Dc/dcコンバータ、電源装置、電子機器および画像形成装置 Download PDFInfo
- Publication number
- JP2015104226A JP2015104226A JP2013243345A JP2013243345A JP2015104226A JP 2015104226 A JP2015104226 A JP 2015104226A JP 2013243345 A JP2013243345 A JP 2013243345A JP 2013243345 A JP2013243345 A JP 2013243345A JP 2015104226 A JP2015104226 A JP 2015104226A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- proportional
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
【課題】通常動作時のリップル電圧を必要以上に増大させることなく、待機時の効率を改善可能な電流連続型DC/DCコンバータを提供する。
【解決手段】出力電圧Voに比例した比例電圧V+と基準電圧Vrefとを比較し、比較結果に基づいてFETをオン・オフさせるコンパレータCmpに対して2つの帰還回路が接続される。第1の正帰還回路は、出力電圧Voの比例電圧V+に対してコンパレータCmpの比較結果を正帰還する回路である。第2の正帰還回路は、FETのドレイン端子に発生する電圧を出力電圧Voの比例電圧V+に正帰還する回路である。出力電圧Voの比例電圧V+が補正されるため、入力電圧Vinが低下する待機時にも十分にスイッチング周波数を低下させること可能となる。
【選択図】 図1
【解決手段】出力電圧Voに比例した比例電圧V+と基準電圧Vrefとを比較し、比較結果に基づいてFETをオン・オフさせるコンパレータCmpに対して2つの帰還回路が接続される。第1の正帰還回路は、出力電圧Voの比例電圧V+に対してコンパレータCmpの比較結果を正帰還する回路である。第2の正帰還回路は、FETのドレイン端子に発生する電圧を出力電圧Voの比例電圧V+に正帰還する回路である。出力電圧Voの比例電圧V+が補正されるため、入力電圧Vinが低下する待機時にも十分にスイッチング周波数を低下させること可能となる。
【選択図】 図1
Description
本発明は、DC/DCコンバータなどの電源装置に関する。
自励式非連続モードで動作するDC/DCコンバータは、その回路構成の簡素さ、使用する回路素子数の少なさから出力容量の小さい、比較的低価格の電源装置として用いられている(特許文献1)。
特許文献1に記載のDC/DCコンバータは、一般に「電流不連続型」と呼ばれる。これは、回生ダイオードが非導通となった後にスイッチング素子であるFET(電界効果トランジスタ)がオンとなるため、インダクタに流れる電流が零となる時間(電流が不連続となる時間)が存在することに由来する。しかし、電流不連続型DC/DCコンバータでは、出力電流が増えるにしたがって電圧リップルが増大してしまう。この点では電流連続型DC/DCコンバータが有利である。
一方、近年は省エネの観点から電源装置の効率化が強く求められている。DC/DCコンバータで発生する損失は、FETのスイッチング損失が多くを占めている。FETのスイッチング損失を低減させるには、スイッチング周波数を低下させることが有効である。電流連続型DC/DCコンバータではリップル電圧を大きくすることで、スイッチング周波数を低下させることが可能となる。よって、待機時には許容範囲内でリップル電圧を大きくすることが電源の効率向上に役立つ。なお、入力電圧を低下させることでも待機電力を削減できるが、発振周波数が上昇してスイッチング回数が増加してしまう。つまり、電流連続型DC/DCコンバータでは、入力電圧を低下させると、FETのスイッチング損失を十分に低減できない。なお、待機時の効率を向上するために、入力電圧が低下した状態に合わせてリップル電圧を設定すると、入力電圧が上昇する通常動作時にリップル電圧が所望の値を超えてしまう。そのため、リップル電圧の設定は通常動作時に所望の値となるように設定する必要がある。
そこで、本発明は、通常動作時のリップル電圧を必要以上に増大させることなく、待機時の効率を改善可能な電流連続型DC/DCコンバータを提供することを目的とする。
本発明は、たとえば、
スイッチング素子と、
一端が前記スイッチング素子の電流流出端子に接続され、他端が出力側となるインダクタと、
前記出力側に発生する出力電圧に比例した比例電圧と基準電圧とを比較し、比較結果に基づいて前記スイッチング素子をオン・オフさせる制御手段と、
前記比例電圧に対して前記制御手段の比較結果を正帰還する第1の正帰還手段と、
前記スイッチング素子の電流流出端子に発生する電圧を前記比例電圧に正帰還する第2の正帰還手段と
を有することを特徴とするDC/DCコンバータを提供する。
スイッチング素子と、
一端が前記スイッチング素子の電流流出端子に接続され、他端が出力側となるインダクタと、
前記出力側に発生する出力電圧に比例した比例電圧と基準電圧とを比較し、比較結果に基づいて前記スイッチング素子をオン・オフさせる制御手段と、
前記比例電圧に対して前記制御手段の比較結果を正帰還する第1の正帰還手段と、
前記スイッチング素子の電流流出端子に発生する電圧を前記比例電圧に正帰還する第2の正帰還手段と
を有することを特徴とするDC/DCコンバータを提供する。
本発明によれば、通常動作時のリップル電圧を必要以上に増大させることなく、待機時の効率を改善可能な電流連続型DC/DCコンバータが提供される。
本発明の実施形態を理解しやすくするために関連技術について説明する。図6は電流不連続型DC/DCコンバータ100を示す回路図である。DC/DCコンバータ100は誤差増幅素子であるコンパレータCmp、スイッチング素子としての電界効果トランジスタ(FET)、回生ダイオードDs、インダクタLs、小信号ダイオードD1、電解コンデンサCs、基準電圧Vref、電流検出抵抗Risおよび抵抗R1〜R3、Raにて構成されている。入力電圧VinはFETのソース端子に電流検出抵抗Risを介して接続されている。FETのドレイン端子(電流流出端子)にはインダクタLsの一端が接続され、インダクタLsの他端には電解コンデンサCsが接続されている。
FETのドレイン端子とインダクタLsの共通接続点には回生ダイオードDsのカソード端子が接続されている。回生ダイオードDsのアノード端子はGND(グランド)に接続されている。コンパレータCmpの出力端子はFETのゲート端子に抵抗R2を介して接続されている。抵抗R2は、FETのゲート端子(制御端子)とソース端子(電流流入端子)との間に接続された抵抗R1と分圧回路を形成している。この分圧回路は、コンパレータCmpの出力がローレベルのときにソース端子とゲート端子間にFETの定格以上の電位差が生じないように機能する。コンパレータCmpの−端子には抵抗R3を介して基準電圧源から基準電圧Vrefが入力される。コンパレータCmpの−端子は小信号ダイオードD1を介してFETのドレイン端子にも接続されている。さらに、コンパレータCmpの+端子には抵抗Raを介して出力電圧Voが入力される。つまり、コンパレータCmpの+端子には出力電圧Voに比例した電圧が印加される。
図7を用いてDC/DCコンバータ100の各部の動作を説明する。コンパレータCmpの出力がローレベルのときにFETがオン状態となる。回生ダイオードDsのカソード電位はVinに比例した電圧となり、回生ダイオードDsは非導通状態となる。
コンパレータCmpの−端子(反転入力端子)には基準電圧Vrefが入力されている。出力電圧Voが上昇すると、コンパレータCmpの+端子(非反転入力端子)に印加される電圧が基準電圧Vrefより高くなる。その結果、コンパレータCmpの出力はハイレベルとなり、FETはオフ状態となる。FETがオンになっていたときにインダクタLsにはエネルギーが蓄えられている。そのため、FETはオフ状態になるとインダクタLsは回生ダイオードDsを介して電流を流す。回生ダイオードDsのカソード電位は回生ダイオードDsによる電圧降下分(以下、Vfdsと呼ぶ)だけGNDよりも低い電位になる。そのため、コンパレータCmpの−端子の電圧は電圧降下分Vfdsと小信号ダイオードD1の電圧降下分(以下、Vfd1と呼ぶ)との差分の電圧となる。ここで、Vfd1>Vfdsとなるように小信号ダイオードD1と回生ダイオードDsが選択されているため、回生ダイオードDsが導通状態を維持している間はコンパレータCmpの出力がハイレベルを維持する。これによりFETがオフ状態に維持される。インダクタLsの回生が終了して回生ダイオードDsが非導通状態となると、コンパレータCmpの−端子の電圧は上昇する。その後、コンパレータCmpの−端子の電圧V− > +端子の電圧V+となると、コンパレータCmpの出力はローレベルとなる。その結果、FETは再びオン状態となる。DC/DCコンバータ100は以上の動作を繰り返すことで負荷に応じた発振周波数で発振し、負荷に電力を供給する。
このようにコンパレータCmpはDC/DCコンバータの出力側に発生する出力電圧Voに比例した比例電圧と基準電圧とを比較し、比較結果に基づいてスイッチング素子をオン・オフさせる制御回路として機能している。なお、抵抗RaはDC/DCコンバータの出力側に発生する出力電圧Voを検出し、出力電圧Voに比例した比例電圧を生成する電圧検出回路として機能している。インダクタLsは、一端がスイッチング素子の電流流出端子に接続され、他端が出力側となるインダクタの一例である。
DC/DCコンバータ100は、電流不連続型DC/DCコンバータの一種である。これは、回生ダイオードDsが非導通となった後にFETがオンとなるため、インダクタLsの電流が零となる時間(電流が不連続となる時間)が存在することに由来する。
図7に示すように、DC/DCコンバータ100の出力電流IoはインダクタLsに流れる電流の平均値と等しくなる。電流不連続型のDC/DCコンバータ100においては、インダクタLsに流れる電流はゼロから最大値Ipkまで変化するため、その変動幅ΔIrは最大値Ipkと等しくなる。出力電圧Voを平滑するコンデンサCsはその内部に等価直列抵抗Resrを有している。そのため、出力電流Ioの変動幅ΔIrによって、電圧リップル(ΔVo = Resr×ΔIr)が生じる。電流不連続型のDC/DCコンバータ100においては、出力電流Ioが増えるにしたがって最大値Ipkが増大する。そのため、電圧リップルΔVoも大きくなってしまう。
図8に電流連続型のDC/DCコンバータ101の一例を示す。誤差増幅装置であるコンパレータCmpの入出力間に正帰還回路(正帰還抵抗RcおよびダイオードD2)が追加されている。正帰還抵抗RcおよびダイオードD2により構成された正帰還回路は、出力電圧Voの比例電圧に対してコンパレータCmpの比較結果を正帰還する第1の正帰還回路として機能する。この正帰還回路は、コンパレータCmpの比較結果を用いて出力電圧Voの比例電圧を補正する回路として機能する。図8が示すように、正帰還抵抗と、整流素子であるダイオードD2とが直列回路を形成している。
図9に電流連続型のDC/DCコンバータ101の動作を示す。コンパレータCmpの出力がローレベルのときFETはオン状態となる。このとき回生ダイオードDsのカソード電位は入力電圧Vinに比例した電圧となり、回生ダイオードDsは非導通状態となる。
図9に電流連続型のDC/DCコンバータ101の動作を示す。コンパレータCmpの出力がローレベルのときFETはオン状態となる。このとき回生ダイオードDsのカソード電位は入力電圧Vinに比例した電圧となり、回生ダイオードDsは非導通状態となる。
コンパレータCmpの−端子には基準電圧Vrefが入力される。これにより、出力電圧Voが上昇する。その結果、コンパレータCmpの+端子の電圧V+が基準電圧Vrefよりも高くなると、コンパレータCmpの出力がハイレベルとなる。これにより、FETはオフ状態となる。FETはオンとなっているときにインダクタLsにはエネルギーが蓄えられている。そのため、FETがオフ状態となると、インダクタLsは回生ダイオードDsを介して電流Ifを流す。
コンパレータCmpの出力がハイレベルになると、それまでVo→Ra→Rc→D2→Cmpの出力(ローレベル)のルートr1で流れていた電流が停止する。するとコンパレータCmpの+端子の電圧V+は、基準電圧VrefからΔV1だけ上昇する。ΔV1は、正帰還抵抗Rcによる+端子電圧の増分である。(1)式および(2)式の近似が成り立てば、ΔV1は(3)式で表現される。
+端子の電圧V+が基準電圧VrefからΔV1だけ上昇すると、コンパレータCmpの出力はハイレベルを保つこととなる。つまり、FETはオフ状態を維持する。すると、出力電圧Voは減少して行く。+端子の電圧V+は、出力電圧Voが減少すると、それに伴って減少する。
+端子の電圧V+がVrefに到達すると、コンパレータCmpの出力がローレベルに切り替わり、再びFETがオンする。その結果、ルートr1に沿って電流が流れる。これにより、+端子の電圧V+は、基準電圧VrefからΔV2だけ低下する。
+端子の電圧V+が基準電圧VrefからΔV2だけ低下すると、コンパレータCmpの出力はローレベルを保つこととなる。その結果、FETはオン状態を維持する。電流連続型のDC/DCコンバータ101が上記の動作を繰り返すことで、スイッチングが継続される。
図9に示すように、このDC/DCコンバータ101では、電流IdおよびIfは、台形型となる。よって、インダクタLsに流れる電流が零となる時間は存在しない。つまり、インダクタLsには、常時、連続して電流が流れる。これが、「電流連続型」と呼ばれる所以である。
電流不連続型のDC/DCコンバータ100と比べて電流連続型のDC/DCコンバータ101は、IdおよびIfの最大値Ipkを出力電流Ioに近づけることができる。これは、インダクタLsに流れる電流が零となる時間がないからである。したがって、インダクタLsに流れる電流の変動幅ΔIrが小さくなり、リップル電圧ΔVoが出力電流Ioに因らず、(3)式および(4)式により決定される。
上述したように、電流連続型のDC/DCコンバータ101のリップル電圧ΔVoは、本来(3)式および(4)式により決定される。しかし、実際には図9に示すように、+端子の電圧V+が基準電圧Vrefに達してからFETがオフするまでには、コンパレータCmpやFETの応答時間などに由来する遅れ時間tdが存在する。この遅れ時間tdの間にFETのドレインを流れる電流IdはΔItdだけ増加する。
そのため、実際のリップル電圧ΔVoは、(3)式および(4)式によるΔV1、ΔV2にさらに電流増加分ΔItdによるリップル成分が加えたものとなる。
よって、ΔV1とΔV2の和が、ΔItd×Resrの分だけ所望のリップル電圧よりも小さくなるようにRa、Rcなどを設定する必要がある。
<実施例1>
実施例1では、電流連続型のDC/DCコンバータにおいて、スイッチング素子の電流流出端子の電圧を出力電圧に比例した比例電圧(検出電圧)に正帰還して比例電圧を補正する。これにより、入力電圧が低下する待機時にも十分にスイッチング周波数を低下させることができ、DC/DCコンバータの変換効率が向上する。
実施例1では、電流連続型のDC/DCコンバータにおいて、スイッチング素子の電流流出端子の電圧を出力電圧に比例した比例電圧(検出電圧)に正帰還して比例電圧を補正する。これにより、入力電圧が低下する待機時にも十分にスイッチング周波数を低下させることができ、DC/DCコンバータの変換効率が向上する。
図1は実施例1である電源装置(DC/DCコンバータ102)を示す回路図である。図2はDC/DCコンバータ102の動作波形を示している。すでに説明した個所には同一の参照符号を付与することで説明の簡明化を図る。DC/DCコンバータ102がDC/DCコンバータ101と相違する点は、FETのドレイン端子の電圧に比例した電圧をコンパレータCmpの+端子に正帰還する正帰還回路(例:抵抗R4)が追加されている点である。つまり、抵抗R4は、FETのドレイン端子に発生する電圧を、出力電圧Voに比例した比例電圧に正帰還する第2の正帰還回路として機能する。なお、第2の正帰還回路はスイッチング素子の電流流出端子に発生する電圧を用いて比例電圧を補正する回路として機能する。図1において、抵抗R4の一端はFETのドレイン端子およびインダクタLsの一端に接続され、他端はコンパレータCmpの第一入力端子(非反転入力端子(+端子))に接続されている。
コンパレータCmpの出力がローレベルのとき、FETはオン状態となる。このとき回生ダイオードDsのカソード電位は入力電圧Vinに比例した電圧となり、回生ダイオードDsが非導通状態となる。出力電圧Voが上昇することで、コンパレータCmpの+端子の電圧V+が基準電圧Vrefより高くなると、コンパレータCmpの出力がハイレベルとなる。これによりFETはオフ状態となる。FETはオンとなっているときにインダクタLsにはエネルギーが蓄えられている。そのため、FETがオフ状態となると、インダクタLsは回生ダイオードDsを介して電流Ifを流す。このように回生ダイオードDsはFETのドレイン端子とインダクタLsの一端とに接続され、FETがOFFした際にインダクタLsに流れる電流の還流を行う第2の整流素子として機能する。
コンパレータCmpの出力がローレベルのときは、電流がルートr1とルートr2に沿って流れる。ルートr2は、Vout→Ra→R4→FETドレイン端子(−Vfds)のルートである。一方、コンパレータCmpの出力がハイレベルになると、ルートr1およびルートr2に沿って流れていた電流が停止する。これによりコンパレータCmpの+端子の電圧V+はΔV3だけ上昇する。
+端子の電圧V+が基準電圧VrefからΔV3だけ上昇すると、コンパレータCmpの出力はハイレベルに維持される。その結果、FETはオフ状態を維持する。すると、出力電圧Voは減少する。出力電圧Voの電圧が減少すると+端子の電圧V+もそれに伴って減少する。+端子の電圧V+が基準電圧Vrefに達すると、コンパレータCmpの出力がローレベルとなり、再びFETがオンする。すると、電流がルートr1、r3に沿って流れる。ルートr3はFETのドレイン端子(≒Vin)→R4→Ra→Voのルートである。つまり、ルートr3はルートr2の反対向きのルートである。これにより、+端子の電圧V+が基準電圧VrefからΔV4だけ低下する。
+端子の電圧V+が基準電圧VrefからΔV4だけ低下すると、コンパレータCmpの出力はローレベルを保つこととなる。その結果、FETはオン状態を維持する。DC/DCコンバータ102は、上記の動作を繰り返すことで、スイッチングが継続される。
(7)式および(8)式を用いると、リップル電圧ΔVoは以下の式で表現可能である。
(8)式は、入力電圧Vinが低下するとΔV4が大きくなることを示している。入力電圧Vinが低下したことに起因した減少分ΔV3と遅れ時間tdによる減少分(ΔItd×Resr)を補うようにRa、Rc、R4の抵抗値が設定される。これにより、入力電圧Vinが低下した際にも通常動作時と同様のリップル電圧ΔVoでDC/DCコンバータ102が動作可能となる。
図3(A)は出力電圧Voが3.3V、リップル電圧ΔVoが50mV以下として設計された電流連続型DC/DCコンバータ102と、比較例である電流連続型DC/DCコンバータ101との待機時の発振周波数を示すグラフである。図3(B)はシミュレーションに使用した各パラメータを示している。
実施例1で提案した電流連続型DC/DCコンバータ102においては、(8)式に示すように入力電圧Vinが低下するとΔV4が大きくなる。比較例では待機時のリップル電圧ΔVoが30mVとなったのに対し、実施例1ではリップル電圧ΔVoが50mVとなった。このように、実施例1では待機時においてもリップル電圧ΔVoが必要以上に小さくなることがない。そのため、実施例1は、比較例と比較して発振周波数を大きく低下させることができる。
このように本実施例によれば、待機時においてもリップル電圧ΔVoをある程度のレベルで維持できるため、スイッチング周波数を十分に低下させることが可能となる。つまり、本実施例は、通常動作時のリップル電圧を必要以上に増大させることなく、待機時の効率を改善可能な電流連続型DC/DCコンバータを提供できる。
<実施例2>
図4は実施例2のDC/DCコンバータ103を示す回路図である。図5はDC/DCコンバータ103の動作波形を示す図である。なお、すでに説明した機能と同一の機能には同一の参照符号を付与することにより説明の簡明化を図る。DC/DCコンバータ103は図1に示したDC/DCコンバータ102を改良したものである。図4によれば、FETのドレイン端子とコンパレータCmpの+端子との間において、抵抗R4に対して直列に第1の整流素子と定電圧素子とが接続されている。第1の整流素子の一例としてダイオードD3を用いる。定電圧素子の一例としてツェナーダイオードZD1を用いる。ここで、ダイオードD3およびツェナーダイオードZD1は、DC/DCコンバータへの入力電圧Vinに応じて第2の正帰還回路の動作を切り換える切り換え回路として機能する。図4によれば、ツェナーダイオードZD1のカソードがインダクタLsの一端側に接続され、コンパレータCmpの+端子に接続されている。
図4は実施例2のDC/DCコンバータ103を示す回路図である。図5はDC/DCコンバータ103の動作波形を示す図である。なお、すでに説明した機能と同一の機能には同一の参照符号を付与することにより説明の簡明化を図る。DC/DCコンバータ103は図1に示したDC/DCコンバータ102を改良したものである。図4によれば、FETのドレイン端子とコンパレータCmpの+端子との間において、抵抗R4に対して直列に第1の整流素子と定電圧素子とが接続されている。第1の整流素子の一例としてダイオードD3を用いる。定電圧素子の一例としてツェナーダイオードZD1を用いる。ここで、ダイオードD3およびツェナーダイオードZD1は、DC/DCコンバータへの入力電圧Vinに応じて第2の正帰還回路の動作を切り換える切り換え回路として機能する。図4によれば、ツェナーダイオードZD1のカソードがインダクタLsの一端側に接続され、コンパレータCmpの+端子に接続されている。
コンパレータCmpの出力がローレベルのとき、FETはオン状態となる。このとき回生ダイオードDsのカソード電位は、入力電圧Vinに比例した電位となる。その結果、回生ダイオードDsは非導通状態となる。コンパレータCmpの−端子には基準電圧Vrefが印加されている。出力電圧Voが上昇した結果、コンパレータCmpの+端子の電圧V+が基準電圧Vrefより高くなると、コンパレータCmpの出力はハイレベルとなる。これにより、FETはオフ状態となる。FETはオンとなっているときにインダクタLsにはエネルギーが蓄えられている。そのため、FETがオフ状態となると、インダクタLsは回生ダイオードDsを介して電流Ifを流す。
ルートr1に沿って流れていた電流は、コンパレータCmpの出力がハイレベルになると、停止する。これにより、コンパレータCmpの+端子の電圧V+はΔV5だけ上昇する。
+端子の電圧V+が基準電圧VrefからΔV5だけ上昇すると、コンパレータCmpの出力はハイレベルとなる。その結果、FETはオフ状態になり、出力電圧Voは徐々に減少して行く。出力電圧Voの減少に伴い+端子の電圧V+も減少する。電圧V+が基準電圧Vrefに達すると、コンパレータCmpの出力がローレベルに遷移し、再びFETがオンする。このとき、入力電圧VinとツェナーダイオードZd1のツェナー電圧Vzd1の関係に依存して、電流の流れるルートが異なる。
(i)Vin> Vzd1の場合、ルートr1およびルートr4に沿って電流が流れる。ルートr4は、図4が示すように、FETドレイン端子(≒Vin)→D3→ZD1→R4→Ra→Voで表されるルートである。
これにより、+端子の電圧V+の低下分ΔV6は以下の様に近似できる。
(ii)Vin<Vzd1の場合、ルートr1に沿って電流が流れる。この場合、ΔV6は以下の様に近似できる。
(10)式〜(12)式を用いることで、リップル電圧ΔVoは以下の式で表現可能である。
(i)Vin> Vzd1の場合
(ii)Vin< Vzd1の場合
(13)式および(14)式は、入力電圧Vinが低下すると本実施例のΔV6が大きくなることを示している。よって、入力電圧Vinが低下した際の遅れ時間tdによる減少分を補うようにRa、Rc、R4の抵抗値が設定される。これにより、DC/DCコンバータ103は、入力電圧Vinが低下した際にも通常動作時と同様のリップル電圧ΔVoで動作することができる。
(13)式および(14)式に関して、通常動作時の入力電圧をVin_typとし、待機時の入力電圧をVin_slpと定義する。Vin_typ > Vzd1、Vin_slp < Vzd1となるようにツェナー電圧Vzd1を選択すると、待機時のリップル電圧ΔVoは(14)式で決定される。よって、(9)式によってリップル電圧ΔVoが決定されていた実施例1よりも実施例2はパラメータが少なくなり、回路設計が容易となる。さらに、待機時はダイオードD2⇔ツェナーダイオードZD1⇔抵抗R4のルートに電流が流れなくなるため、より損失の低減が期待できる。これは、ダイオードD3およびツェナーダイオードZD1の効果による。
<実施例3>
上述したDC/DCコンバータは様々な電子機器の電源装置として応用可能である。以下ではその一例として画像形成装置の電源装置にDC/DCコンバータを搭載する例について説明する。
上述したDC/DCコンバータは様々な電子機器の電源装置として応用可能である。以下ではその一例として画像形成装置の電源装置にDC/DCコンバータを搭載する例について説明する。
図10は、画像形成装置200の概略断面図である。画像形成装置200は、電子写真方式を用いてシート(記録用紙、OHTシート、布、樹脂等)に多色画像を形成することのできるプリンタである。画像形成装置200はプリンタ、複写機、複合機およびファクシミリ装置のいずれであってもよい。
画像形成装置200は、トナー像を形成する像形成手段として、それぞれイエロー、マゼンタ、シアン、ブラックの画像を形成するための第1、第2、第3、第4の画像形成部(ステーション)を有している。各画像形成部の構成は、使用するトナーの色を除いて同じである。電源装置40は、商用電源から入力された交流電圧を何種類かの直流電圧に変換するコンバータを有している。
画像形成部には、像担持体として円筒型の感光体である感光ドラム1が設けられている。感光ドラム1は矢印A1の方向に回転する。感光ドラム1の表面は、帯電手段としての帯電ローラ2によって一様の電位に帯電する。帯電ローラ2には所定の帯電電圧が供給される。露光手段としてのレーザービームスキャナ3は、光量を制御されながら光ビームを感光ドラム1の表面に照射し、静電潜像を形成する。現像手段としての現像器4は、所定の現像電圧を供給され、トナーを静電潜像に付着させて、トナー像(可視像)へ現像する。本実施例の現像器4は、現像剤として非磁性樹脂トナー粒子(トナー)と、磁性キャリア粒子(キャリア)とを有した2成分現像剤を収容している。現像器4は、感光ドラム1に対向して配置された現像剤担持体としての現像スリーブ44を有する。そして、この現像スリーブ44上に担持された現像剤から感光ドラム1にトナーを供給することにより、感光ドラム1上の静電潜像がトナー像へと現像される。トナー像は、一次転写ローラ6によって中間転写ベルト51に一次転写される。中間転写ベルト51は像担持体および中間転写体として機能する。一次転写されずに残ったトナーはクリーニング手段としてのクリーニング装置7によって感光ドラム1の表面から除去される。中間転写ベルト51に形成されたトナー像は、二次転写内ローラ対(内ローラ71と外ローラ72)によってシートに二次転写される。シートに二次転写されたトナー像は定着装置80によってシート上に定着する。
図11は、電源装置40の一例を示す図である。電源装置40は1つのAC/DCコンバータ41と複数のDC/DCコンバータを有している。AC/DCコンバータ41は、商用交流電源から交流電圧(例:100V)を供給され、それを所定の直流電圧(例:24V)に変換して出力する変換器である。DC/DCコンバータ42は、AC/DCコンバータ41から供給された直流電圧を別の直流電圧(例:5V)に変換して出力する変換器である。DC/DCコンバータ43は、AC/DCコンバータ41から供給された直流電圧を別の直流電圧(例:3.3V)に変換して出力する変換器である。DC/DCコンバータ42としては上述したDC/DCコンバータ100〜103のいずれかが採用される。同様に、DC/DCコンバータ43としては上述したDC/DCコンバータ100〜103のいずれかが採用される。ただし、DC/DCコンバータ102、103を採用すると、さらに有利な効果が得られる。
なお、画像形成装置200に適用される電源装置40は、画像形成装置の動作を制御するCPUを含むコントローラ(不図示)に上述した3.3V又は5.5Vを供給する。また、画像形成装置の駆動系(モータ等)に24Vを供給する。
(まとめ)
本実施例によれば出力電圧Voに比例した比例電圧と基準電圧Vrefとを比較し、比較結果に基づいてFETをオン・オフさせるコンパレータCmpに対して2つの帰還回路が接続される。第1の正帰還回路は、出力電圧Voの比例電圧に対してコンパレータCmpの比較結果を正帰還する回路である。第2の正帰還回路は、FETのドレイン端子に発生する電圧を出力電圧Voの比例電圧に正帰還する回路である。図2や図5を用いて説明したように出力電圧Voの比例電圧(V+)が補正されるため、入力電圧が低下する待機時にも十分にスイッチング周波数を低下させること可能となる。つまり、通常動作時のリップル電圧を必要以上に増大させることなく、待機時の効率を改善できる。
本実施例によれば出力電圧Voに比例した比例電圧と基準電圧Vrefとを比較し、比較結果に基づいてFETをオン・オフさせるコンパレータCmpに対して2つの帰還回路が接続される。第1の正帰還回路は、出力電圧Voの比例電圧に対してコンパレータCmpの比較結果を正帰還する回路である。第2の正帰還回路は、FETのドレイン端子に発生する電圧を出力電圧Voの比例電圧に正帰還する回路である。図2や図5を用いて説明したように出力電圧Voの比例電圧(V+)が補正されるため、入力電圧が低下する待機時にも十分にスイッチング周波数を低下させること可能となる。つまり、通常動作時のリップル電圧を必要以上に増大させることなく、待機時の効率を改善できる。
第2の正帰還回路は、一端がFETのドレイン端子およびインダクタLsの一端に接続され、他端がコンパレータCmpの非反転入力端子に接続された抵抗R4によって構成できる。つまり、簡単な回路構成によって、上記の効果を達成できる。
FETのドレイン端子とコンパレータCmpの非反転入力端子との間において抵抗R4に対して直列に接続された第1の整流素子および定電圧素子を設けることで、FETのオン・オフに応じて第2の正帰還回路の動作を切り換える切り換え回路が実現されてもよい。切り換え回路を設けることで、待機時はダイオードD2⇔ツェナーダイオードZD1⇔抵抗R4のルートに電流が流れなくなるため、損失の削減が期待できる。
切り換え回路を構成する定電圧素子としては、たとえば、カソードがインダクタLsの一端側に接続され、アノードがコンパレータCmpの非反転入力端子側に接続されたツェナーダイオードZD1を採用できる。比較的簡単でかつ入手の容易なツェナーダイオードを採用することで、切り換え回路を容易に作成できる。
上述したDC/DCコンバータは、たとえば、画像形成装置などの電子機器に電力を供給する電源装置として採用可能である。DC/DCコンバータの効率が向上するため、電源装置や電子機器の省電力性能も向上しよう。
Claims (15)
- スイッチング素子と、
一端が前記スイッチング素子の電流流出端子に接続され、他端が出力側となるインダクタと、
前記出力側に発生する出力電圧に比例した比例電圧と基準電圧とを比較し、比較結果に基づいて前記スイッチング素子をオン・オフさせる制御手段と、
前記比例電圧に対して前記制御手段の比較結果を正帰還する第1の正帰還手段と、
前記スイッチング素子の電流流出端子に発生する電圧を前記比例電圧に正帰還する第2の正帰還手段と
を有することを特徴とするDC/DCコンバータ。 - 前記第2の正帰還手段は、一端が前記スイッチング素子の電流流出端子および前記インダクタの一端に接続され、他端が前記制御手段の第一入力端子に接続された抵抗を有することを特徴とする請求項1に記載のDC/DCコンバータ。
- 前記DC/DCコンバータへの入力電圧に応じて前記第2の正帰還手段の動作を切り換える切り換え手段をさらに有することを特徴とする請求項2に記載のDC/DCコンバータ。
- 前記切り換え手段は、前記スイッチング素子の電流流出端子と前記制御手段の第一入力端子との間において、前記抵抗に対して直列に接続された第1の整流素子および定電圧素子を有することを特徴とする請求項3に記載のDC/DCコンバータ。
- 前記定電圧素子は、カソードが前記インダクタの一端側に接続され、アノードが前記制御手段の第一入力端子側に接続されたツェナーダイオードであることを特徴とする請求項4に記載のDC/DCコンバータ。
- 前記スイッチング素子の電流流出端子と前記インダクタの一端とに接続され、前記スイッチング素子がOFFした際に前記インダクタに流れる電流の還流を行う第2の整流素子をさらに有することを特徴とする請求項1ないし5のいずれか1項に記載のDC/DCコンバータ。
- 前記第1の正帰還手段は、前記制御手段の比較結果を用いて前記比例電圧を補正する手段を含むことを特徴とする請求項1ないし6のいずれか1項に記載のDC/DCコンバータ。
- 前記第1の正帰還手段は、抵抗と整流素子との直列回路を有していることを特徴とする請求項1ないし7のいずれか1項に記載のDC/DCコンバータ。
- 前記第2の正帰還手段は、前記スイッチング素子の電流流出端子に発生する電圧を用いて前記比例電圧を補正する手段を含むことを特徴とする請求項1ないし8のいずれか1項に記載のDC/DCコンバータ。
- 前記インダクタの他端に接続されたコンデンサを有することを特徴とする請求項1ないし9のいずれか1項に記載のDC/DCコンバータ。
- 前記出力側に発生する出力電圧を検出し、前記出力側に発生する出力電圧に比例した比例電圧を生成する電圧検出手段をさらに有することを特徴とする請求項1ないし10のいずれか1項に記載のDC/DCコンバータ。
- 前記電圧検出手段は、一端が前記出力側に接続され、他端が前記制御手段に接続された抵抗を含むことを特徴とする請求項11に記載のDC/DCコンバータ。
- 請求項1ないし12のいずれか1項に記載されたDC/DCコンバータを有することを特徴とする電源装置。
- 請求項13に記載された電源装置を有することを特徴とする電子機器。
- 請求項13に記載された電源装置を有することを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013243345A JP2015104226A (ja) | 2013-11-25 | 2013-11-25 | Dc/dcコンバータ、電源装置、電子機器および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013243345A JP2015104226A (ja) | 2013-11-25 | 2013-11-25 | Dc/dcコンバータ、電源装置、電子機器および画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015104226A true JP2015104226A (ja) | 2015-06-04 |
Family
ID=53379512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013243345A Pending JP2015104226A (ja) | 2013-11-25 | 2013-11-25 | Dc/dcコンバータ、電源装置、電子機器および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015104226A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105577053A (zh) * | 2016-02-01 | 2016-05-11 | 杨明 | 触发器及发电机电压调节器 |
-
2013
- 2013-11-25 JP JP2013243345A patent/JP2015104226A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105577053A (zh) * | 2016-02-01 | 2016-05-11 | 杨明 | 触发器及发电机电压调节器 |
CN105577053B (zh) * | 2016-02-01 | 2020-11-17 | 西安智财全技术转移中心有限公司 | 触发器及发电机电压调节器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5873293B2 (ja) | 電源装置および画像形成装置 | |
JP6300515B2 (ja) | 電源装置及び画像形成装置 | |
JP2013059234A (ja) | 電源装置及び画像形成装置 | |
JP7114364B2 (ja) | 電源装置及び画像形成装置 | |
JP2013255382A (ja) | 電源装置及び画像形成装置 | |
US20180146109A1 (en) | Power supply apparatus and image forming apparatus | |
JP2012186987A (ja) | スイッチング電源装置、ac電源装置、及び画像形成装置 | |
US20160036335A1 (en) | Rectifying and smoothing circuit, power supply device and image forming apparatus | |
US10018955B2 (en) | Power supply circuit and image forming apparatus | |
JP2012053168A (ja) | 画像形成装置 | |
US9235184B2 (en) | High-voltage power supply apparatus and image forming apparatus | |
US9851680B2 (en) | Power supply device and image forming apparatus including power supply device | |
JP6727806B2 (ja) | 電源装置及び画像形成装置 | |
JP5590956B2 (ja) | 画像形成装置及び電源装置 | |
US9356529B2 (en) | Power supply and image forming apparatus | |
JP6885163B2 (ja) | 電源装置および画像形成装置 | |
JP2015104226A (ja) | Dc/dcコンバータ、電源装置、電子機器および画像形成装置 | |
JP2019068491A (ja) | 電源装置及び画像形成装置 | |
JP7204529B2 (ja) | 電源装置及び画像形成装置 | |
US20180149994A1 (en) | Image forming apparatus | |
JP6406798B2 (ja) | 電源装置及び画像形成装置 | |
JP2017112772A (ja) | 電源装置および画像形成装置 | |
JP2020195190A (ja) | 電源装置及び画像形成装置 | |
JP2014143834A (ja) | 画像形成装置及び電源装置 | |
JP2021052537A (ja) | 電源装置及び電源制御方法 |