JP2017112772A - 電源装置および画像形成装置 - Google Patents
電源装置および画像形成装置 Download PDFInfo
- Publication number
- JP2017112772A JP2017112772A JP2015246632A JP2015246632A JP2017112772A JP 2017112772 A JP2017112772 A JP 2017112772A JP 2015246632 A JP2015246632 A JP 2015246632A JP 2015246632 A JP2015246632 A JP 2015246632A JP 2017112772 A JP2017112772 A JP 2017112772A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- load
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
【課題】電源装置の電源効率を改善すること。【解決手段】制御回路90は第一コンバータ20と第二コンバータ60を制御する。第二コンバータ60は第一コンバータ20から出力される直流電圧を変換して出力電圧を生成する。待機モードにおいて第二コンバータ60に接続されているいずれかの負荷が起動すると、制御回路90は待機モードを維持したまま、当該負荷を動作させることが可能となるように、第一コンバータ20の出力電圧を調整する。【選択図】 図1
Description
本発明は画像形成装置等の電子機器に電力を供給する電源装置に関する。
画像形成装置などの電子機器では値の異なる複数の直流電圧を使用する。特許文献1によれば、第一コンバータで第一直流電圧を生成し、第二コンバータで第一直流電圧を第二直流電圧に降圧することが提案されている。さらに、電子機器が待機モードに遷移すると、第一コンバータの出力電圧を第二直流電圧よりもさらに低い第三直流電圧に低下させることで、第二コンバータのスイッチング素子を連続導通状態で駆動することが提案されている。これにより、待機モードでは第二コンバータがスイッチング動作を停止するため、スイッチング損失が減少し、待機モードでの電源効率が向上する。
しかし、特許文献1の発明では、待機モードにおいて無線LAN通信モジュールやUSBホスト機能などの比較的に消費電流の大きな負荷を動作させるための電流を出力できないという課題がある。待機モードでは第二コンバータの入力が第二直流電圧よりも低い第三直流電圧であるため、スイッチング素子が連続導通しても、出力電圧は精々第三直流電圧に制限される。また、負荷に供給される電流を増加させると、第二コンバータの直列抵抗成分によって出力電圧がさらに降下してしまう。したがって、比較的に電流を多く消費する負荷を動作させるためには、電源装置が、第一コンバータの出力電圧を第三直流電圧から第一直流電圧に戻さなければならない。第一直流電圧が第二コンバータに入力されると第二コンバータは第二直流電圧を生成するためにスイッチング動作を開始する。これは、スイッチング損失を発生させるため、待機モードにおける電源効率の低下を招く。そこで、本発明は、電源効率を改善するとともに負荷に応じた電力を供給することを目的とする。
本発明によれば、
第一モードにおいて第一直流電圧を出力する第一コンバータと、
前記第一モードにおいてスイッチング手段をスイッチングさせて前記第一直流電圧を当該第一直流電圧よりも低い第二直流電圧に変換して出力する第二コンバータと、
前記第一直流電圧を制御する制御手段と
を有し、
前記制御手段は、前記第一モードから前記第二直流電圧を供給されて動作する負荷が省電力状態になる第二モードへ遷移すると、前記第二モードにおいて前記負荷を動作させる場合には前記第一コンバータから出力される直流電圧が前記負荷に応じた直流電圧となるように前記第一コンバータを制御することを特徴とする電源装置が提供される。
第一モードにおいて第一直流電圧を出力する第一コンバータと、
前記第一モードにおいてスイッチング手段をスイッチングさせて前記第一直流電圧を当該第一直流電圧よりも低い第二直流電圧に変換して出力する第二コンバータと、
前記第一直流電圧を制御する制御手段と
を有し、
前記制御手段は、前記第一モードから前記第二直流電圧を供給されて動作する負荷が省電力状態になる第二モードへ遷移すると、前記第二モードにおいて前記負荷を動作させる場合には前記第一コンバータから出力される直流電圧が前記負荷に応じた直流電圧となるように前記第一コンバータを制御することを特徴とする電源装置が提供される。
本発明によれば電源装置の電源効率が改善される。
以下では、図面が参照されながら、本発明の実施の形態が例示的に詳しく説明される。ただし、この実施の形態に記載されている構成要素はあくまで例示であり、本発明の範囲がそれらのみに限定されることはない。
<電源装置>
図1は電源装置100の回路構成を示している。電源装置100は値の異なる複数の直流電圧(第一直流電圧Vout1_Nや第二直流電圧Vout2など)を生成する。第一直流電圧Vout1_Nは、たとえば、モータやソレノイド等の動作に必要な電圧が比較的に高い駆動系に供給される直流電圧である。第二直流電圧Vout2はCPUやASIC等の動作に必要な電圧が比較的に低い制御系へ供給される直流電圧である。CPUは中央演算処理装置の略称である。ASICは特定用途集積回路の略称である。
図1は電源装置100の回路構成を示している。電源装置100は値の異なる複数の直流電圧(第一直流電圧Vout1_Nや第二直流電圧Vout2など)を生成する。第一直流電圧Vout1_Nは、たとえば、モータやソレノイド等の動作に必要な電圧が比較的に高い駆動系に供給される直流電圧である。第二直流電圧Vout2はCPUやASIC等の動作に必要な電圧が比較的に低い制御系へ供給される直流電圧である。CPUは中央演算処理装置の略称である。ASICは特定用途集積回路の略称である。
一般に、モータやソレノイド等の電源電圧である第一直流電圧Vout1_Nは、CPUやASIC等の電源電圧である第二直流電圧Vout2よりも高く設定される。例えば、Vout1_NはDC24.0Vに設定され、Vout2はDC3.30Vに設定される。また、Vout1_NがDC12.0Vに設定され、Vout2がDC1.80Vに設定されることもある。以下では前者の設定例が採用されている。だたし、これは本発明の範囲を限定するものではない。
図1において、整流平滑回路10は交流電源から供給される交流電圧を整流および平滑する回路であり、ダイオードブリッジやコンデンサなどにより構成される。第一コンバータ20は整流平滑回路10により生成された直流電圧を第一直流電圧Vout1_Nに変換して駆動系回路80に供給する変換回路である。第二コンバータ60は第一コンバータ20により生成された第一直流電圧Vout1_Nを第二直流電圧Vout2に変換して制御系回路70に供給する変換回路である。駆動系回路80はモータやソレノイドなどの負荷である。制御系回路70は無線LAN通信モジュールやUSBホスト機能などの負荷である。
制御回路90は電源装置100や負荷などを制御する回路である。制御回路90は通信ライン95を介して制御系回路70と通信する。電源装置100は2つの動作モード(通常モードと待機モード)を備えている。通常モードと待機モードは負荷の状態に従って切り替わる。通常モードとは駆動系回路80に直流電圧を供給する動作モードである。待機モードとは駆動系回路80に直流電圧を供給しない動作モードである。そのため、通常モードでの消費電力は待機モードにおける消費電力よりも多い。なお、通常モードは通常状態と呼ばれてもよい。待機モードは省電力モードや省電力状態と呼ばれてもよい。制御回路90は、負荷の状態を制御するとともに電源装置100の動作モード、即ち通常モードと待機モードを制御している。電源装置100を通常モードに遷移させるには、制御回路90が制御端子91をHigh出力に設定し、制御端子92をLow出力に設定する。一方で電源装置100を待機モードに遷移させるためには制御回路90が制御端子91をLow出力に設定し、制御端子92から所定のオンデューティのパルス信号を出力する。オンデューティは出力電圧Vout1を設定するパラメータである。このように制御回路90は負荷の状態を監視する監視機能、モード切替機能およびオンデューティを決定する決定機能を有している。制御回路90が備える機能はCPUが記憶装置に記憶されている制御プログラムを実行することで実現されてもよい。
<通常モード>
通常モードにおける整流平滑回路10および第一コンバータ20の動作が説明される。整流平滑回路10の整流器12は商用電源などの交流電源11から印加された交流電圧を整流し、整流された電圧をコンデンサ13に印加する。これによりコンデンサ13が充電される。コンデンサ13が充電されてコンデンサ13の両端電圧(端子間電圧)が上昇すると起動抵抗21を介して電源制御IC22のVH端子に電源電圧が供給される。電源制御IC22はOUT端子からFET23をオンするための制御信号を出力する。これによりFET23がオンする。電源制御IC22としては、たとえば、富士電機製FA5541などが採用されてもよい。FETは電界効果トランジスタの略称である。トランス24は一次巻線Np、二次巻線Nsおよび補助巻線Nbを有している。二次巻線Nsおよび補助巻線Nbの巻方向は一次巻線Npの巻方向とは反対である。FET23がオンすると整流平滑回路10からトランス24の一次巻線Npに電流が流れ、この電流により発生する磁束によってトランス24はエネルギーを蓄積する。一次巻線Npに印加された電圧によって二次巻線Nsと補助巻線Nbにも電圧が発生する。この時、二次巻線Nsに現れる電圧に起因した電流はダイオード31によって流れる方向を規制される。補助巻線Nbに現れる電圧に起因した電流もダイオード25によって流れる方向を規制される。とりわけ、二次巻線Nsに現れる電圧はダイオード31のアノード側を負とする電圧であるため、二次巻線Nsには電流が流れない。補助巻線Nbに現れる電圧も同様にダイオード25のアノード側を負とする電圧であるため、補助巻線Nbには電流が流れない。トランス24の一次巻線Npに流れる電流は抵抗28によって電圧に変換され、電源制御IC22のIS端子に供給される。電源制御IC22はIS端子に印加される電圧がFB端子に印加されている電圧に等しくなった時点でFET23をオフする。これにより一次巻線NpのFET23のドレイン−側端子の電圧が上昇する。なお、FB端子には二次側からフィードバックされてきた電圧が印加されている。また二次巻線Nsにはダイオード31のアノード側を正とする電圧が現れ、トランス24に蓄積されたエネルギーが放出される。これにより、二次巻線Nsにはダイオード31を通じてコンデンサ32を充電する方向に電流が流れ、コンデンサ32の電圧が上昇する。さらに補助巻線Nbにも同様にダイオード25のアノード側を正とする電圧が現れる。この電圧は、FET23のオフタイミングを検出するために、電源制御IC22のBOTOM端子に印加される。トランス24のエネルギーの放出が終わると電圧は下降する。電源制御IC22はBOTOM端子を通じて補助巻線Nbの電圧が零となったことを検出すると、OUT端子を通じてFET23をオンする。FET23がオンすると、再度、トランス24の一次巻線Npに電流が流れる。この様に電源制御IC22は、FET23のオン/オフを繰り返し、次第にコンデンサ32およびコンデンサ26の電圧を上昇させる。最終的にコンデンサ32の両端電圧が第一コンバータ20の出力電圧Vout1の目標電圧である第一直流電圧に到達する。
通常モードにおける整流平滑回路10および第一コンバータ20の動作が説明される。整流平滑回路10の整流器12は商用電源などの交流電源11から印加された交流電圧を整流し、整流された電圧をコンデンサ13に印加する。これによりコンデンサ13が充電される。コンデンサ13が充電されてコンデンサ13の両端電圧(端子間電圧)が上昇すると起動抵抗21を介して電源制御IC22のVH端子に電源電圧が供給される。電源制御IC22はOUT端子からFET23をオンするための制御信号を出力する。これによりFET23がオンする。電源制御IC22としては、たとえば、富士電機製FA5541などが採用されてもよい。FETは電界効果トランジスタの略称である。トランス24は一次巻線Np、二次巻線Nsおよび補助巻線Nbを有している。二次巻線Nsおよび補助巻線Nbの巻方向は一次巻線Npの巻方向とは反対である。FET23がオンすると整流平滑回路10からトランス24の一次巻線Npに電流が流れ、この電流により発生する磁束によってトランス24はエネルギーを蓄積する。一次巻線Npに印加された電圧によって二次巻線Nsと補助巻線Nbにも電圧が発生する。この時、二次巻線Nsに現れる電圧に起因した電流はダイオード31によって流れる方向を規制される。補助巻線Nbに現れる電圧に起因した電流もダイオード25によって流れる方向を規制される。とりわけ、二次巻線Nsに現れる電圧はダイオード31のアノード側を負とする電圧であるため、二次巻線Nsには電流が流れない。補助巻線Nbに現れる電圧も同様にダイオード25のアノード側を負とする電圧であるため、補助巻線Nbには電流が流れない。トランス24の一次巻線Npに流れる電流は抵抗28によって電圧に変換され、電源制御IC22のIS端子に供給される。電源制御IC22はIS端子に印加される電圧がFB端子に印加されている電圧に等しくなった時点でFET23をオフする。これにより一次巻線NpのFET23のドレイン−側端子の電圧が上昇する。なお、FB端子には二次側からフィードバックされてきた電圧が印加されている。また二次巻線Nsにはダイオード31のアノード側を正とする電圧が現れ、トランス24に蓄積されたエネルギーが放出される。これにより、二次巻線Nsにはダイオード31を通じてコンデンサ32を充電する方向に電流が流れ、コンデンサ32の電圧が上昇する。さらに補助巻線Nbにも同様にダイオード25のアノード側を正とする電圧が現れる。この電圧は、FET23のオフタイミングを検出するために、電源制御IC22のBOTOM端子に印加される。トランス24のエネルギーの放出が終わると電圧は下降する。電源制御IC22はBOTOM端子を通じて補助巻線Nbの電圧が零となったことを検出すると、OUT端子を通じてFET23をオンする。FET23がオンすると、再度、トランス24の一次巻線Npに電流が流れる。この様に電源制御IC22は、FET23のオン/オフを繰り返し、次第にコンデンサ32およびコンデンサ26の電圧を上昇させる。最終的にコンデンサ32の両端電圧が第一コンバータ20の出力電圧Vout1の目標電圧である第一直流電圧に到達する。
また、補助巻線Nbに現れる電圧に起因した電流はダイオード25を通じてコンデンサ26を充電する方向に流れる。これによりコンデンサ26の電圧が上昇する。コンデンサ26の電圧が上昇すると、起動抵抗21を通じて供給していた電源電圧をVCC端子に接続されたコンデンサ26から供給するように電源制御IC22は設計されている。これは、コンデンサ26を通じて電源電圧を供給すると電源損失が小さくなり、電源効率が改善するためである。
誤差増幅器35の反転入力端子には抵抗33、34によって構成された分圧回路で第一コンバータ20の出力電圧を分圧して得られた電圧が印加されている。誤差増幅器35の非反転入力端子には抵抗36とシャントレギュレータ37のカソード側が抵抗40、41及びコンデンサ42を介して接続されている。これにより非反転入力端子には基準電圧Vrefが印加される。通常モードにおいて、制御回路90は制御端子92の出力レベルをLowに設定するため、FET43はオフとなり、非反転入力端子にはシャントレギュレータ37によって生成された電圧Vref_Nが入力される。以降の説明において、通常モードに関するパラメータのサフィックスとして、Normalの頭をとって_Nが付与される。
誤差増幅器35の出力端子は抵抗38を介してフォトカプラの発光素子39に接続されている。フォトカプラの受光素子27は電源制御IC22のFB端子に接続されている。たとえば、発光素子39は発光ダイオードであり、受光素子27はフォトトランジスタであってもよい。電源制御IC22のFB端子電圧は、電源制御IC22より放出されるFB端子電流、二次側フィードバック回路の動作および受光素子27の動作に応じて変化する。第一コンバータ20の出力電圧が低下すると誤差増幅器35の出力電流は小さくなるため、発光素子39の発光量は減少し、受光素子27に流れる電流も減少する。よって、電源制御IC22の内部電源によりコンデンサ29が充電され、FB端子電圧は上昇する。電源制御IC22はIS端子電圧がFB端子電圧に等しくなった時点でFET23をオフする。そのため、FB端子電圧が上昇するとオン幅が大きくなる。また、これと逆に第一コンバータ20の出力電圧が上昇すると、受光素子27に流れる電流が増加し、コンデンサ29の電荷が放電され、FB端子電圧が低下する。電源制御IC22はIS端子電圧がFB端子電圧に等しくなった時点でFET23をオフする。そのため、FB端子電圧が低下するとオン幅が小さくなる。
フォトカプラを採用することで容易にフィードバック回路を形成できるとともに、トランス24の一次側と二次側とを絶縁することが可能となる。第一コンバータ20の抵抗33、34の各抵抗値は、第一コンバータ20の出力電圧が第一直流電圧Vout1_Nとなったときに誤差増幅器35の反転入力端子と非反転入力端子の電圧が等しくなるように、設定されている。従って、第一コンバータ20の出力電圧が第一直流電圧Vout1_Nよりも高いと、誤差増幅器35の出力電圧はLow出力となる。その結果、フォトカプラの発光素子39が発光し、その受光素子27が電流を流し、電源制御IC22のフィードバック電圧が減少する。電源制御IC22は、FET23のオン幅を減少させることで第一コンバータ20の出力電圧を低下させる。逆に、第一コンバータ20の出力電圧が第一直流電圧Vout1_Nよりも低いと電源制御IC22のフィードバック電圧が上昇し、電源制御IC22は、FET23のオン幅を増加させ、第一コンバータ20の出力電圧を上昇させる。このようにして、電源制御IC22は、誤差増幅器35に入力される基準電圧Vref_Nと第一コンバータ20の出力電圧の分圧値が等しくなるようにFET23のオン幅を制御する。その結果、第一コンバータ20の出力電圧は第一直流電圧Vout1_Nに維持される。
抵抗33、34の抵抗値をそれぞれR33、R34とする。通常モードにおいて誤差増幅器35の非反転入力端子に印加される基準電圧をVref_Nとする。この場合、通常モードの出力電圧である第一直流電圧Vout1_N(例:DC24.0V)は以下の式で表される。
Vout1_N≒((R33+R34)/R34) × Vref_N ・・・(1)
ロードスイッチ50は駆動系回路80に第一直流電圧Vout1_Nを供給するか否かを切り替えるスイッチ回路である。ロードスイッチ50はFET51、抵抗52、53及びデジタルトランジスタ54によって構成されている。通常モードでは制御端子91をHigh出力に設定することでデジタルトランジスタ54がオンし、FET51がオンし、駆動系回路80に第一直流電圧Vout1_Nが供給される。
Vout1_N≒((R33+R34)/R34) × Vref_N ・・・(1)
ロードスイッチ50は駆動系回路80に第一直流電圧Vout1_Nを供給するか否かを切り替えるスイッチ回路である。ロードスイッチ50はFET51、抵抗52、53及びデジタルトランジスタ54によって構成されている。通常モードでは制御端子91をHigh出力に設定することでデジタルトランジスタ54がオンし、FET51がオンし、駆動系回路80に第一直流電圧Vout1_Nが供給される。
さらに、通常モードにおける第二コンバータ60の動作を説明する。第一コンバータ20のコンデンサ32から第一直流電圧Vout1_Nが印加されると、制御IC61はFET62を断続的に駆動し、FET62からインダクタ64にパルス電圧を供給する。FET62はスイッチング動作するスイッチング手段の一例である。このパルス電圧は、インダクタ64、回生ダイオード63およびコンデンサ65によって直流化される。このコンデンサ65の両端電圧は、第二コンバータ60の出力電圧である第二直流電圧Vout2となる。抵抗66、67は第二コンバータ60の出力電圧を分圧する分圧回路を形成している。抵抗66、67により分圧された電圧は制御IC61に入力される。制御IC61はその内部に基準電圧を有しており、この基準電圧と第二コンバータ60の出力電圧の分圧値が等しくなるようにFET62のオンデューティを制御する。これにより第二コンバータ60の出力電圧が第二直流電圧Vout2に維持される。制御IC61としては、例えば、新日本無線製NJM2340などを採用可能である。抵抗66、67の抵抗値をそれぞれR66、R67とする。制御IC61の内部基準電圧をVref2とする。この場合、第二直流電圧Vout2(例:DC3.30V)は概ね下式で表される。
Vout2≒((R66+R67)/R67) × Vref2 ・・・(2)
<待機モード>
次に、待機モードに移行するための動作が説明される。待機モードに移行するために、制御回路90はロードスイッチ50をオフして駆動系回路80への電源電圧の供給を遮断する。具体的には、制御回路90は制御端子91をLow出力に設定することで、デジタルトランジスタ54をオフさせ、FET51をオフさせる。その後、制御回路90は制御端子92から所定のオンデューティのパルス信号を出力することで、FET43をオン/オフさせ、コンデンサ42の電荷を放電/充電させる。すると非反転入力端子の基準電圧Vrefは低下を始め、やがて所定の電圧Vref_Sに到達する。以降の説明において、待機モードの場合、電圧値のサフィックスにはSaveの頭をとって_Sが付与される。非反転入力端子と反転入力端子の電圧が等しくなるように誤差増幅器35の出力はLowとなる。これによりFET23のオンデューティが削減されるため、第一コンバータ20の出力電圧は第三直流電圧Vout1_Sに低下する。待機モードにおいて誤差増幅器35の非反転入力端子に印加される基準電圧はVref_Sである。待機モードにおける第一コンバータ20の出力電圧である第三直流電圧Vout1_Sは、概ね下式で表される。本実施例では第三直流電圧Vout1_SVout2は、第二直流電圧Vout2(例:3.30V)よりわずかに低い3.20Vに設定される。
Vout1_S≒((R33+R34)/R34) × Vref_S ・・・(3)
(1)、(3)式が示すように、制御回路90が基準電圧Vrefの値を切り換えることで第一コンバータ20の出力電圧が調整される。
Vout2≒((R66+R67)/R67) × Vref2 ・・・(2)
<待機モード>
次に、待機モードに移行するための動作が説明される。待機モードに移行するために、制御回路90はロードスイッチ50をオフして駆動系回路80への電源電圧の供給を遮断する。具体的には、制御回路90は制御端子91をLow出力に設定することで、デジタルトランジスタ54をオフさせ、FET51をオフさせる。その後、制御回路90は制御端子92から所定のオンデューティのパルス信号を出力することで、FET43をオン/オフさせ、コンデンサ42の電荷を放電/充電させる。すると非反転入力端子の基準電圧Vrefは低下を始め、やがて所定の電圧Vref_Sに到達する。以降の説明において、待機モードの場合、電圧値のサフィックスにはSaveの頭をとって_Sが付与される。非反転入力端子と反転入力端子の電圧が等しくなるように誤差増幅器35の出力はLowとなる。これによりFET23のオンデューティが削減されるため、第一コンバータ20の出力電圧は第三直流電圧Vout1_Sに低下する。待機モードにおいて誤差増幅器35の非反転入力端子に印加される基準電圧はVref_Sである。待機モードにおける第一コンバータ20の出力電圧である第三直流電圧Vout1_Sは、概ね下式で表される。本実施例では第三直流電圧Vout1_SVout2は、第二直流電圧Vout2(例:3.30V)よりわずかに低い3.20Vに設定される。
Vout1_S≒((R33+R34)/R34) × Vref_S ・・・(3)
(1)、(3)式が示すように、制御回路90が基準電圧Vrefの値を切り換えることで第一コンバータ20の出力電圧が調整される。
この点に関して図2を用いて具体的な説明が提供される。図2では制御端子92の出力レベル、基準電圧Vref、第一コンバータ20の出力電圧、FET62のゲート端子に印加される電圧、第二コンバータ60の出力電圧が示されている。時刻t0以前では電源装置100は通常モードに遷移している。制御回路90は制御端子92をLow出力に設定しているため、誤差増幅器35の非反転入力端子に印加される電圧は基準電圧Vref_Nとなっている。よって、(1)式、(2)式より第一コンバータ20の出力電圧であるVout1_Nは24.0Vである。第二コンバータ60の出力電圧である第二に直流電圧Vout2は3.30Vである。FET62のゲート端子にはPWM(パルス幅変調)により生成されたスイッチングパルスが供給されており、FET62はスイッチング動作を行っている。
時刻t0で、通常モードから待機モードに切り替えるために、制御回路90は制御端子92から所定のオンデューティのパルス信号を出力する。これによりFET43がオン/オフし、コンデンサ42の電荷を放電/充電させる。すると非反転入力端子の基準電圧Vrefは低下を始め、それに伴い第一コンバータ20の出力電圧Vout1も低下する。時刻t2以降において基準電圧VrefがVref_Sとなると、(3)式より第一コンバータ20の出力電圧Vout1はVout1_S(例:3.20V)となる。
この過程で、第二コンバータ60の動作に着目する。第一コンバータ20の出力電圧Vout1が3.30V以上の領域では、FET62のゲート端子にスイッチングパルスが供給され、FET62はスイッチング動作を行う。これによって、第二コンバータ60の出力電圧Vout2は第二直流電圧Vout2_N(例:3.30V)に定電圧化される。
時刻t1以降で、第一コンバータ20の出力電圧Vout1が3.30Vを下回ると、第二コンバータ60の出力電圧Vout2は、目標電圧である3.30Vを維持できなくなる。そのため、第二コンバータ60の出力電圧を目標電圧に近づけようとして、FET62は連続導通状態となる。即ち、FET62はスイッチング動作を停止する。第二コンバータ60の出力電流が少ない場合、第二コンバータ60の出力電圧は第一コンバータ20の出力電圧と概ね等しくなる。時刻t2以降で第二コンバータ60の出力電圧Vout2はVout2_S(例:3.20V)となる。
ここでのポイントは、待機モードにおける第一コンバータ20の出力電圧Vout1_Sを、第二コンバータ60の出力電圧Vout2_Nよりもわずかに低く設定することである。本実施例では、Vout2_Nが3.30Vであるため、Vout1_Sが3.20Vに設定されている。だたし、これは一例にすぎず、本発明の範囲を限定するものではない。
待機モードにおける第二コンバータ60の出力電圧Vout2_Sは、以下の式により表現される。
Vout2_S≒((R33+R34)/R34) × Vref_S − Iout2 × (R62+R64+R68) ・・・(4)
ここで、R62は第二コンバータ60の出力電流の経路上に存在するFET62のオン抵抗の抵抗値である。R64はインダクタ64の巻線抵抗値である。R68は抵抗68の抵抗値である。Iout2は第二コンバータ60の出力電流である。(4)式から明らかなように、第二コンバータ60の出力電流Iout2が増加すると出力電圧Vout2_Sが低下する。
Vout2_S≒((R33+R34)/R34) × Vref_S − Iout2 × (R62+R64+R68) ・・・(4)
ここで、R62は第二コンバータ60の出力電流の経路上に存在するFET62のオン抵抗の抵抗値である。R64はインダクタ64の巻線抵抗値である。R68は抵抗68の抵抗値である。Iout2は第二コンバータ60の出力電流である。(4)式から明らかなように、第二コンバータ60の出力電流Iout2が増加すると出力電圧Vout2_Sが低下する。
<待機モードにおける第一コンバータの出力電圧の調整>
次に、第二コンバータ60の出力電流(負荷電流)に応じて第一コンバータ20の出力電圧を調整する処理が説明される。図1において第二コンバータ60の出力電流は電流検知回路として機能する抵抗68によって電圧に変換され、制御回路90のA/D変換端子93、94に入力される。第二コンバータ60の出力電流が増加すると、抵抗68による電圧降下が増大する。制御回路90はA/D変換端子93の電位とA/D変換端子94の電位との差分に応じて出力電流を検知する。このように制御回路90は出力電流の検知機能や測定機能を有している。
次に、第二コンバータ60の出力電流(負荷電流)に応じて第一コンバータ20の出力電圧を調整する処理が説明される。図1において第二コンバータ60の出力電流は電流検知回路として機能する抵抗68によって電圧に変換され、制御回路90のA/D変換端子93、94に入力される。第二コンバータ60の出力電流が増加すると、抵抗68による電圧降下が増大する。制御回路90はA/D変換端子93の電位とA/D変換端子94の電位との差分に応じて出力電流を検知する。このように制御回路90は出力電流の検知機能や測定機能を有している。
図3は電源装置100の状態遷移を示している。とりわけ、図3には負荷の状態、抵抗68の両端電圧、制御端子92のレベル、基準電圧Vref、出力電圧Vout1、FET62のゲート端子電圧、出力電圧Vout2が示されている。待機モードにおける時刻t3に、無線LAN通信モジュールが起動することで負荷状態が変化している。これにより、第二コンバータ60の出力電流が増加し、時刻t4で制御回路90が検知している抵抗68の両端電圧が所定の電圧Vth2に到達する。この時刻t4で制御回路90はパルス信号のオンデューティを変更する。すると基準電圧VrefはVref_Sから上昇し、時刻t6で基準電圧VrefがVref_S2に到達する。それに伴って第一コンバータの出力電圧Vout1はVout1_Sから上昇し、Vout1_S2に到達する。Vout1_S2は次式で示される。
Vout1_S2≒((R33+R34)/R34) × Vref_S2・・・(5)
ここで、出力電圧Vout1_S2は本実施例の場合、3.30V以上でかつ、24Vよりも低い電圧に設定される。なお、この電圧設定に関しては、予め実験やシミュレーションによって求められたテーブルが用いられてもよい。図4(A)はこのようなテーブルの一例を示している。実験やシミュレーションにおいて、抵抗68の両端電圧Vthに応じて出力電流Iout2がどの範囲であるかが測定される。出力電流Iout2に対応した出力電圧Vout1を実現するためのオンデューティもテーブルに登録される。制御回路90は、両端電圧Vthに基づきテーブルを参照し、両端電圧Vthに対応するパルス波形のオンデューティを決定する。なお、出力電圧Vout1は、第二コンバータ60の出力電流Iout2に応じて、第一コンバータ20と第二コンバータ60の合計損失が一番小さくなる電圧である。なお、テーブルは一例にすぎず、テーブルに代えて予め実験やシミュレーションにより求められた数式やアルゴリズムが用いられてもよい。
Vout1_S2≒((R33+R34)/R34) × Vref_S2・・・(5)
ここで、出力電圧Vout1_S2は本実施例の場合、3.30V以上でかつ、24Vよりも低い電圧に設定される。なお、この電圧設定に関しては、予め実験やシミュレーションによって求められたテーブルが用いられてもよい。図4(A)はこのようなテーブルの一例を示している。実験やシミュレーションにおいて、抵抗68の両端電圧Vthに応じて出力電流Iout2がどの範囲であるかが測定される。出力電流Iout2に対応した出力電圧Vout1を実現するためのオンデューティもテーブルに登録される。制御回路90は、両端電圧Vthに基づきテーブルを参照し、両端電圧Vthに対応するパルス波形のオンデューティを決定する。なお、出力電圧Vout1は、第二コンバータ60の出力電流Iout2に応じて、第一コンバータ20と第二コンバータ60の合計損失が一番小さくなる電圧である。なお、テーブルは一例にすぎず、テーブルに代えて予め実験やシミュレーションにより求められた数式やアルゴリズムが用いられてもよい。
時刻t5以降で、第一コンバータ20の出力電圧Vout1が3.30Vを上回ると、第二コンバータ60の出力電圧Vout2は目標電圧である3.30Vに近づくようにFET62がスイッチング動作を開始する。これにより、第二直流電圧Vout2が目標電圧に維持される。時刻t7で、USBホスト機能が起動することで、さらに負荷状態が変化する。これにより第二コンバータ60の出力電流Iout2が増加し、時刻t8で抵抗68の両端電圧が所定の電圧Vth3となる。この時刻t8で制御回路90はパルス信号のオンデューティを変更する。これにより基準電圧VrefがVref_S2から上昇する。時刻t9以降では基準電圧VrefはVref_S3に到達する。それに伴って第一コンバータの出力電圧Vout1はVout1_S2から上昇し、Vout1_S3に到達する。Vout1_S3は次式で示される。
Vout1_S3≒((R33+R34)/R34) × Vref_S3・・・(6)
本実施例において出力電圧Vout1_S3は、Vout1_S2以上で、かつ、24Vよりも低い電圧に設定される。
Vout1_S3≒((R33+R34)/R34) × Vref_S3・・・(6)
本実施例において出力電圧Vout1_S3は、Vout1_S2以上で、かつ、24Vよりも低い電圧に設定される。
このように、制御回路90は負荷の状態(第二コンバータ60の出力電流)に応じて第一コンバータ20の出力電圧を上昇させる。本実施例では、出力電流Iout2を検知して出力電圧Vout1の設定を変更する手段として制御回路90が用いられている。しかし、これはアナログ回路により実現されてもよい。つまり、第二コンバータ60の出力電流に応じてパルス信号のオンデューティを変化させるアナログ回路が採用されてもよい。
次に、負荷状態が変化したときに第二コンバータ60の出力電流に応じて第一コンバータ20の出力電圧Vout1を変更する理由が説明される。はじめに、第一コンバータ20の出力電圧Vout1が変わることに影響する損失が説明され、次に、各損失がVout1を変えることでどのように変化するかが説明される。
第一コンバータ20はトランス24を用いたフライバック型のDCDCコンバータである。第一コンバータ20において、主な電力損失部品はFET23、トランス24、ダイオード31、コンデンサ32、シャントレギュレータ37および各抵抗である。ここでは第一コンバータ20の出力電力Pout1が一定と仮定する。出力電圧Vout1が変化することで電力損失が変わる主な部品はダイオード31である。つまり、ダイオード31のスイッチング損失が、出力電圧Vout1に応じて変化しやすい。それ以外の損失部品の損失は、出力電力Pout1が一定であれば、出力電圧Vout1が変化してもほぼ変化しない。ダイオード31の導通損失Pf1は次式で示される。
Pf1≒Vf1 × If1 × (1−D1) ・・・(7)
ここでVf1はダイオード31の順方向電圧である。If1はダイオード31の順方向電流である。D1は第一コンバータ20のスイッチング素子のオンデューティである。ダイオード31の順方向電流If1は第一コンバータ20の出力電流Iout1とほぼ同じである(Iout1=Pout1/Vout1)。また、オンデューティD1はオン時間をTon、オフ時間をToffとするとD1=Ton/(Ton+Toff)である。よって、(7)式は次にように変形可能である。
Pf1≒Vf1 × (Pout1/Vout1) × (1−Ton/(Ton+Toff)) ・・・(8)
ここで、オフ時間Toffはトランス24に蓄えられたエネルギーを放出する時間である。オフ時間Toffは次式により表される。
Toff≒Ip2 × (Ls/(Vf1+Vout1)) ・・・(9)
ここで、Ip2は二次側のピーク電流である。Lsはトランス24の二次側のインダクタンスである。(9)式を(8)式に代入すると、次式が得られる。
Pf1≒Vf1 × (Pout1/Vout1) × (Ip2×Ls/((Vf1+Vout1)×Ton+Ip2×Ls) ・・・(10)
ここで、順方向電圧Vf1とインダクタンスLsは固定値である。また出力電力Pout1が一定である場合、第一コンバータ20の一次側のトランス24に蓄えられるエネルギーは一定である。そのため、オン時間Tonと二次側のピーク電流Ip2はそれぞれ一定値となる。これらの条件と(10)式から(11)式が得られる。
Pf∝1/(Vout1^2+Vout1) ・・・(11)
よって、ダイオード31の導通損失Pf1は出力電圧Vout1の二乗に正の反比例することがわかる。
Pf1≒Vf1 × If1 × (1−D1) ・・・(7)
ここでVf1はダイオード31の順方向電圧である。If1はダイオード31の順方向電流である。D1は第一コンバータ20のスイッチング素子のオンデューティである。ダイオード31の順方向電流If1は第一コンバータ20の出力電流Iout1とほぼ同じである(Iout1=Pout1/Vout1)。また、オンデューティD1はオン時間をTon、オフ時間をToffとするとD1=Ton/(Ton+Toff)である。よって、(7)式は次にように変形可能である。
Pf1≒Vf1 × (Pout1/Vout1) × (1−Ton/(Ton+Toff)) ・・・(8)
ここで、オフ時間Toffはトランス24に蓄えられたエネルギーを放出する時間である。オフ時間Toffは次式により表される。
Toff≒Ip2 × (Ls/(Vf1+Vout1)) ・・・(9)
ここで、Ip2は二次側のピーク電流である。Lsはトランス24の二次側のインダクタンスである。(9)式を(8)式に代入すると、次式が得られる。
Pf1≒Vf1 × (Pout1/Vout1) × (Ip2×Ls/((Vf1+Vout1)×Ton+Ip2×Ls) ・・・(10)
ここで、順方向電圧Vf1とインダクタンスLsは固定値である。また出力電力Pout1が一定である場合、第一コンバータ20の一次側のトランス24に蓄えられるエネルギーは一定である。そのため、オン時間Tonと二次側のピーク電流Ip2はそれぞれ一定値となる。これらの条件と(10)式から(11)式が得られる。
Pf∝1/(Vout1^2+Vout1) ・・・(11)
よって、ダイオード31の導通損失Pf1は出力電圧Vout1の二乗に正の反比例することがわかる。
第二コンバータ60は、第一コンバータ20の出力電圧Vout1を降圧して出力電圧を生成する降圧型のDCDCコンバータである。第二コンバータ60における主な電力損失部品はFET62、回生ダイオード63、インダクタ64およびコンデンサ65である。ここで、第二コンバータ60の出力電力Pout2は一定と仮定される。出力電圧Vout1が変化することで電力損失が変化する部品は、FET62と回生ダイオード63である。つまり、FET62のスイッチング損失と回生ダイオード63の導通損失が変化する。それ以外の損失部品の損失は出力電力Pout2が一定であれば、ほぼ変わらない。つまり、出力電圧Vout1が変化しても、それ以外の損失部品の損失はほぼ変化しない。
FET62がターンオン状態とターンオフ状態との間で遷移する際に電圧波形と電流波形の重なりが生じる。これがスイッチング損失を招く。図5はFET62のドレイン−ソース間電圧Vdsとドレイン電流Idとの関係を示している。FET62のターンオン時に発生するスイッチング損失Pswは概ね次式で示される。
Psw≒K1 × Vds × Id × (Tswon + Tswoff) × fsw2 ・・・(12)
ここでK1は比例定数である。Tswonはターンオン時間である。Tswoffはターンオフ時間である。fsw2は第二コンバータ60のスイッチング周波数である。(12)式において、VdsはVout1に一致し、ドレイン電流IdはIout2とほぼ同じである。
Id=Iout2=Pout2/Vout2 ・・・(13)
出力電圧Vout1および(13)式を(12)式に代入すると次式が得られる。
Psw≒K1 × Vout1 × (Pout2/Vout2) × (Tswon + Tswoff) × fsw2 ・・・(14)
本実施例の電源構成において、第二コンバータ60のスイッチング周波数fsw2、出力電圧Vout2、ターンオン時間Tswonおよびターンオフ時間Tswoffは固定値である。さらに出力電力Pout2が一定であれば、(14)式から次式が得られる。
Psw ∝ Vout1 ・・・(15)
(15)式が示すように、FET62のスイッチング損失Pswは第一コンバータ20の出力電圧Vout1に対して正の比例となる。
Psw≒K1 × Vds × Id × (Tswon + Tswoff) × fsw2 ・・・(12)
ここでK1は比例定数である。Tswonはターンオン時間である。Tswoffはターンオフ時間である。fsw2は第二コンバータ60のスイッチング周波数である。(12)式において、VdsはVout1に一致し、ドレイン電流IdはIout2とほぼ同じである。
Id=Iout2=Pout2/Vout2 ・・・(13)
出力電圧Vout1および(13)式を(12)式に代入すると次式が得られる。
Psw≒K1 × Vout1 × (Pout2/Vout2) × (Tswon + Tswoff) × fsw2 ・・・(14)
本実施例の電源構成において、第二コンバータ60のスイッチング周波数fsw2、出力電圧Vout2、ターンオン時間Tswonおよびターンオフ時間Tswoffは固定値である。さらに出力電力Pout2が一定であれば、(14)式から次式が得られる。
Psw ∝ Vout1 ・・・(15)
(15)式が示すように、FET62のスイッチング損失Pswは第一コンバータ20の出力電圧Vout1に対して正の比例となる。
次に、回生ダイオード63の導通損失Pf2が説明される。ダイオードの導通損失Pf2は次式により表現される。
Pf2≒Vf2・If2・(1−D2) ・・・(16)
ここでVf2は回生ダイオード63の順方向電圧である。If2は回生ダイオード63の順方向電流である。D2は第二コンバータ60のスイッチング素子のオンデューティである。回生ダイオード63の順方向電流If2は第二コンバータ60の出力電流Iout2である。そこで、(13)式と、オンデューティD2=Vout2/Vout1とを(16)式に代入すると次式が得られる。
Pf2≒Vf2 × (Pout2/Vout2) × (1−(Vout2/Vout1)) ・・・(17)
ここで、順方向電圧Vf2、出力電圧Vout2はそれぞれ固定値である。出力電力Pout2が一定であれば、(17)式から次式が得られる。
Pf2∝(1−(1/Vout1)) ・・・(18)
よって、回生ダイオード63の導通損失Pf2は出力電圧Vout1に対して負の反比例する。
Pf2≒Vf2・If2・(1−D2) ・・・(16)
ここでVf2は回生ダイオード63の順方向電圧である。If2は回生ダイオード63の順方向電流である。D2は第二コンバータ60のスイッチング素子のオンデューティである。回生ダイオード63の順方向電流If2は第二コンバータ60の出力電流Iout2である。そこで、(13)式と、オンデューティD2=Vout2/Vout1とを(16)式に代入すると次式が得られる。
Pf2≒Vf2 × (Pout2/Vout2) × (1−(Vout2/Vout1)) ・・・(17)
ここで、順方向電圧Vf2、出力電圧Vout2はそれぞれ固定値である。出力電力Pout2が一定であれば、(17)式から次式が得られる。
Pf2∝(1−(1/Vout1)) ・・・(18)
よって、回生ダイオード63の導通損失Pf2は出力電圧Vout1に対して負の反比例する。
図6(A)は第一コンバータ20の出力電圧Vout1と損失との関係を示している。図6(A)において、破線は、第二コンバータ60の出力電力Pout2が一定で、かつ、第一コンバータ20の出力電圧Vout1が変化するとときのダイオード31の導通損失Pf1を示している。一点鎖線は、FET62のスイッチング損失Pswと回生ダイオード63の導通損失Pf2の合計損失を示している。さらに、実線は、これらの合計損失を示している。図6(A)の矢印が示す位置で合計損失が一番小さくなる。
図6(B)は、出力電力Pout2がPa、Pb、Pcである場合の各合計損失を示している。ただし、Pc>Pb>Paが成り立っている。実線はPout2=Paのときの合計損失を示している。点線はPout2=Pbのときの合計損失を示している。一点鎖線はPout2=Pcのときの合計損失を示している。図6(B)が示すように、出力電力Pout2が大きくなると、合計損失も大きくなることがわかる。ただし、合計損失が一番小さくなる出力電圧Vout1は変化することがわかる。このように、第二コンバータ60の出力電力Pout2が大きくなるにつれて合計損失が一番小さくなる出力電圧Vout1も大きくなっていく。よって、第一コンバータ20と第二コンバータ60の合計損失を低減するためには第二コンバータ60の出力電流Iout2に応じて第一コンバータ20の出力電圧Vout1が調整される必要がある。出力電流Iout2が変化すると各コンバータの損失がそれぞれ変化するが、その変化量は一律ではない。本実施例のように、軽負荷状態において、出力電圧Vout1の変更にともなう第一コンバータ20の損失のほうが第二コンバータ60の損失よりも大きく変化することがある。このような場合、出力電流Iout2の増加に伴い、出力電圧Vout1を大きくすることで合計損失が改善される。
本実施例は、出力電流Iout2を検知して出力電圧Vout1の設定を変更する手段として制御回路90を用いている。しかし、これは一例にすぎない。検知された電流値に応じてパルス信号のオンデューティを変化させるアナログ回路が採用されてもよい。また、本実施例では、誤差増幅器35の基準電圧Vrefを切り換える例が説明された。しかし、第一コンバータ20の出力電圧Vout1を分圧する抵抗33の抵抗値、または抵抗34の抵抗値を制御回路90が切り換えてもよい。
<変形例>
図1に示した実施例では第二コンバータ60の出力電流Iout2の検知するために抵抗68を有する検知回路を採用していた。また、制御回路90は出力電流Iout2に応じて待機モードにおける第一コンバータ20の出力電圧Vout1を調整することで電源効率を向上させていた。なお、出力電流Iout2は負荷に流れる電流であるため、複数の負荷のうちどの負荷が起動したかに応じて変化する。つまり、各負荷の消費電流は既知であるため、制御回路90はどの負荷が起動したかを認識できれば、出力電流Iout2を直接的に検知できなくても、適切に出力電圧Vout1を調整することができる。
図1に示した実施例では第二コンバータ60の出力電流Iout2の検知するために抵抗68を有する検知回路を採用していた。また、制御回路90は出力電流Iout2に応じて待機モードにおける第一コンバータ20の出力電圧Vout1を調整することで電源効率を向上させていた。なお、出力電流Iout2は負荷に流れる電流であるため、複数の負荷のうちどの負荷が起動したかに応じて変化する。つまり、各負荷の消費電流は既知であるため、制御回路90はどの負荷が起動したかを認識できれば、出力電流Iout2を直接的に検知できなくても、適切に出力電圧Vout1を調整することができる。
図7は電源装置100の変形例を示している。すでに説明した個所と同様の個所には同じ参照符号が付与されており、その説明は省略される。上述した実施例では第二コンバータ60の出力電流Iout2を検知するために抵抗68が採用されている。しかし、この回路構成では、待機モードにおける負荷が増大し、抵抗68での損失が無視できなくなることがありえる。そこで、変形例は、抵抗68での損失を削減することで、待機モードでの負荷が高負荷に及んだ場合であっても損失増加をなるべく抑えることが可能な構成を採用している。
図7が示すように、変形例の特徴は、第二コンバータ60の出力電流Iout2を検知する抵抗68とA/D変換端子93、94を省略したことである。次の特徴は、制御回路90と無線LAN通信モジュールやUSBホスト機能などを含む制御系回路70との通信ライン95を用いて負荷の動作状態を監視し、監視結果に応じて第一コンバータ20の出力電圧Vout1を制御することである。
図8は変形例の状態遷移を示している。すでに説明した個所と同様の個所には同じ参照符号が付与されており、その説明は省略される。待機モードにおける時刻t3で、制御系回路70は負荷が起動したこと(負荷に流れる電流が変わったこと)を示す信号を、通信ライン95を通じて制御回路90に通知する。制御回路90は制御系回路70から受信した信号に基づき負荷電流を推定し、負荷電流に応じてパルス信号のオンデューティを変更する。制御回路90は、起動した負荷(負荷の識別情報など)と負荷電流との関係をテーブル化して記憶装置に保持していてもよい。また、制御回路90は負荷電流からオンデューティを決定する数式や関数を記憶装置に保持していてもよい。あるいは、制御回路90は、起動した負荷とオンデューティの関係をテーブル化して記憶装置に保持していてもよい。制御系回路70が送信する信号は2ビットの信号であってもよい。この信号の1ビット目は無線LAN通信モジュールが起動しているかどうかを示し、2ビット目はとUSBホスト機能が起動しているかどうかを示してもよい。これにより少ないビットでもって制御回路90は起動した負荷を認識することができる。
図4(B)は推定された負荷電流(出力電流Iout2)とオンデューティとの関係を示すテーブルである。制御回路90は、推定された負荷電流に基づきこのテーブルを参照することで、推定された負荷電流に対応するオンデューティを決定してもよい。参考までに、図4(B)では各オンデューティに対応する出力電圧Vout1も示されている。
待機モードにおいていずれの負荷も起動していなければ、負荷電流は第一閾値(例:100mA)未満と推定され、第一オンデューティ(例:90%)に決定される。その結果、基準電圧VrefはVref_Sに設定され、第一コンバータ20の出力電圧Vout1はVout1_Sとなる。制御回路90は無線LAN通信モジュールが起動したことを認識すると、負荷電流は第一閾値以上かつ第二閾値(例:150mA)未満と推定し、オンデューティを80%に設定する。これにより、基準電圧VrefがVref_Sから上昇させる。なお、80%のオンデューティはVout1_S2に対応している。時刻t5で基準電圧VrefはVref_S2に到達する。それに伴って第一コンバータ20の出力電圧Vout1はVout1_Sから上昇し、Vout1_S2に到達する。Vout1_S2は(5)式により示される。ここで、出力電圧Vout1_S2は3.30V以上でかつ24V以下の電圧に設定される。たたし、出力電圧Vout1_S2は無線LAN通信モジュールが十分に動作しうるように設定される。
時刻t4で、第一コンバータ20の出力電圧が3.30Vを上回ると、第二コンバータ60は、出力電圧Vout2が目標電圧である3.30VとなるようにFET62によるスイッチングを開始する。また、時刻t6で、USBホスト機能が起動したため、制御系回路70は負荷電流が変わったことを示す信号を制御回路90に通信ライン95を通じて送信する。制御回路90は受信した信号を元に負荷電流を推定し、負荷電流に応じてパルス信号のオンデューティに変更する。上述したようにオンデューティはテーブルや数式などを用いて決定されてもよい。制御回路90は無線LAN通信モジュールとUSBホスト機能とに十分な電力を供給すべく、基準電圧VrefをVref_S2から上昇させる。たとえば、制御回路90は負荷電流が第二閾値以上かつ第三閾値(例:200mA)未満であると推定し、オンデューティを70%に設定する。70%のオンデューティはVout1_S3に対応している。オンデューティが70%に設定されたため、時刻t7で基準電圧VrefはVref_S3に到達する。それに伴って第一コンバータ20の出力電圧Vout1はVout1_S2から上昇し、Vout1_S3に到達する。Vout1_S3は上述した(6)式により示される。Vout1_S3は、圧Vout1_S2を超え、かつ、Vout1_N(例:24V)以下となる電圧に設定される。このように、制御回路90は、待機モード中に起動した負荷に十分な出力電流Iout2が第二コンバータ60から供給されるよう、第一コンバータ20の出力電圧Vout1を増加する。このように、抵抗68を削除することで、抵抗68で生じていた損失が削減される。これにより、待機モードにおいて第二コンバータ60に接続されている負荷が高負荷となっても損失の増大は抑制されるようになる。本実施例では、制御回路90が誤差増幅器35の基準電圧Vrefを切り換えるものとしてしたが、第一コンバータ20の出力電圧Vout1を分圧する抵抗33の抵抗値や抵抗34の抵抗値を制御回路90が変化させてもよい。
<まとめ>
上述したように第一コンバータ20は第一モード(例:通常モード)において第一直流電圧Vout1_Nを出力する電圧変換手段として機能する。第二コンバータ60は通常モードにおいてスイッチング手段であるFET62をスイッチングさせて第一直流電圧Vout1_Nを第二直流電圧Vout2_N(例:3.30V)に変換して出力する電圧変換手段である。なお、第二直流電圧Vout2_Nは第二コンバータ60への入力電圧である第一直流電圧Vout1_Nよりも低い。制御回路90は第一コンバータ20の出力電圧Vout1を制御する制御手段である。制御回路90は、通常モードから第二モード(例:待機モード)へ遷移すると、FET62を導通状態に維持する。これは、第一コンバータ20から出力される直流電圧が第一モードにおける第二直流電圧(例:3.30V)より低くなるように、制御回路90は第一コンバータ20を制御することで実現される。これにより、FET62のスイッチング損失が低下するため、電源効率が向上する。なお、第二モードは、第二直流電圧Vout2_Nを供給されて動作する負荷が省電力状態になるモードである。また、制御回路90は、待機モードにおいて負荷を動作させてもよい。制御回路90は第一コンバータ20から出力される直流電圧が負荷に応じた直流電圧となるように第一コンバータ20を制御する。たとえば、制御回路90は、第一コンバータ20から出力される直流電圧が第二直流電圧以上で、かつ、第一直流電圧(例:24V)よりも低く、かつ、負荷が動作する上で十分な直流電圧(Vout1_S2,Vout1_S3)となるように第一コンバータ20を制御する。これにより、待機モード中であっても比較的に消費電流の大きな負荷を動作可能としつつ、電源効率も改善する。
上述したように第一コンバータ20は第一モード(例:通常モード)において第一直流電圧Vout1_Nを出力する電圧変換手段として機能する。第二コンバータ60は通常モードにおいてスイッチング手段であるFET62をスイッチングさせて第一直流電圧Vout1_Nを第二直流電圧Vout2_N(例:3.30V)に変換して出力する電圧変換手段である。なお、第二直流電圧Vout2_Nは第二コンバータ60への入力電圧である第一直流電圧Vout1_Nよりも低い。制御回路90は第一コンバータ20の出力電圧Vout1を制御する制御手段である。制御回路90は、通常モードから第二モード(例:待機モード)へ遷移すると、FET62を導通状態に維持する。これは、第一コンバータ20から出力される直流電圧が第一モードにおける第二直流電圧(例:3.30V)より低くなるように、制御回路90は第一コンバータ20を制御することで実現される。これにより、FET62のスイッチング損失が低下するため、電源効率が向上する。なお、第二モードは、第二直流電圧Vout2_Nを供給されて動作する負荷が省電力状態になるモードである。また、制御回路90は、待機モードにおいて負荷を動作させてもよい。制御回路90は第一コンバータ20から出力される直流電圧が負荷に応じた直流電圧となるように第一コンバータ20を制御する。たとえば、制御回路90は、第一コンバータ20から出力される直流電圧が第二直流電圧以上で、かつ、第一直流電圧(例:24V)よりも低く、かつ、負荷が動作する上で十分な直流電圧(Vout1_S2,Vout1_S3)となるように第一コンバータ20を制御する。これにより、待機モード中であっても比較的に消費電流の大きな負荷を動作可能としつつ、電源効率も改善する。
第二コンバータ60は第一負荷(例:無線通信回路)と第二負荷(例:USBホスト機能)とに直流電圧を供給するように構成されていてもよい。制御回路90は、待機モードにおいて第一負荷が起動すると、第一コンバータ20が第二直流電圧(例:3.30V)以上かつ第一直流電圧(例:24V)より低い第三直流電圧(Vout1_S2)を出力するように第一コンバータ20を制御する。とりわけ、制御回路90は、待機モードにおいて第一負荷に加えて第二負荷が起動すると、第一コンバータ20が第三直流電圧以上かつ第一直流電圧より低い第四直流電圧(Vout1_S3)を出力するように第一コンバータ20を制御してもよい。このように起動した負荷が必要とする電流に応じて第一コンバータ20の出力電圧が制御されるため、待機モード中に負荷が動作可能となり、電源効率も改善する。
第二コンバータ60が出力する直流電流(例:Iout2)を検知する検知手段(抵抗68)がさらに設けられてもよい。制御回路90は抵抗68により検知された直流電流に基づき第一負荷が起動したかどうかを判定してもよい。第一負荷が起動すれば第一負荷により電流が消費されるため、第二コンバータ60が出力する直流電流(負荷電流)が増加する。よって、負荷電流を監視することで負荷が起動しているか否かは判別可能である。また、制御回路90は抵抗68により検知された直流電流に基づき第二負荷が起動したかどうかを判定してもよい。なお、制御回路90は抵抗68に印加される電圧を測定することで直流電流を検知してもよい。もちろん、制御回路90は負荷が起動したかどうかを判定せずに、負荷電流に応じて直接的に第一コンバータ20の出力電圧を制御してもよい。つまり、制御回路90は、抵抗68により検知された直流電流に応じて第一コンバータ20に設定される基準電圧Vrefを決定する決定手段を有していてもよい。制御回路90は、決定した基準電圧Vrefを第一コンバータ20に設定することで、第一コンバータ20の出力電圧を調整してもよい。
図7などを用いて説明したように、制御回路90は、第一負荷から入力された信号に基づき第一負荷が起動したかどうかを判定してもよい。同様に、制御回路90は、第二負荷から入力された信号に基づき第二負荷が起動したかどうかを判定してもよい。さらに、制御回路90は、第一負荷から入力された信号に応じて第一コンバータ20の出力電圧を決定してもよい。これにより負荷電流を検知するための回路(例:抵抗68)が省略されるため、損失をさらに削減することが可能となる。その結果、より多くの電流を必要とする負荷であっても待機モード中に動作可能となる。
図1や図7を用いて説明したように、制御回路90は、第一コンバータ20の出力電圧を検知してフィードバックを行う誤差増幅器35の入力端子に印加される基準電圧Vrefを切り換えることで、第一コンバータ20の出力電圧を制御してもよい。第一コンバータ20の出力電圧を分圧する抵抗33、または34の抵抗値を切り換える構成が採用されてもよい。
制御回路90は、第一コンバータ20の出力電圧を制御するために第一コンバータ20に基準電圧を設定する設定手段として機能してもよい。制御回路90は、電源装置100が通常状態から省電力状態に遷移すると、第一コンバータ20から出力される直流電圧が第二直流電圧以下となるように基準電圧を設定することで第二コンバータ60のスイッチング素子を導通状態に維持する。また、制御回路90は、省電力状態において第二コンバータ60に接続された少なくとも一部の負荷を動作させる場合がある。この場合に、制御回路90は、第一コンバータ20から出力される直流電圧が第二直流電圧以上で、かつ、第一直流電圧よりも低く、かつ、負荷が動作する上で十分な直流電圧となるように基準電圧を設定する。これにより、待機モード中であっても比較的に消費電流の大きな負荷を動作可能としつつ、電源効率も改善する。
上述した電源装置100が様々な電子機器の低電圧電源として適用可能である。ここでは電子機器の一例として画像形成装置について説明する。図9は画像形成装置700の断面図である。画像形成装置700は電子写真プロセスにしたがってトナー画像をシートに形成する画像形成装置である。シートカセット701に収納されているシートはピックアップローラ702によってピックアップされ、搬送路へ送り出される。ピックアップローラ702は駆動系回路80の一部であるソレノイド703によって駆動される。搬送路においてシートは搬送ローラ704によって搬送される。搬送ローラ704は、駆動系回路80の一部であるモータ705によって駆動される。電源装置100はソレノイド703やモータ705に対して第一コンバータ20により生成された第一直流電圧Vout1_N(例:DC24V)を供給する。画像形成装置700は、無線通信回路721やUSBホスト機能722を介してプリントジョブをホストコンピュータから受信する。無線通信回路721やUSBホスト機能722は制御系回路70の一部である。無線通信回路721は無線LAN通信モジュールやブルートゥース(登録商標)モジュールなどである。電源装置100は無線通信回路721やUSBホスト機能722に対して第二コンバータ60により生成された第二直流電圧(例:DC3.30V)を供給する。感光体707の表面は帯電器708によって一様に帯電している。露光装置706は画像データにしたがってレーザ光を感光体707に照射し、静電潜像を形成する。現像器709は現像剤を用いて静電潜像を現像し、トナー画像を形成する。転写部710はトナー画像をシートに転写する。定着装置111は未定着のトナー画像に熱と圧力を加えてシートに定着させる。シートは排紙ローラ712によって画像形成装置700の外部に排出される。排紙ローラ712もモータ705によって駆動される。プリントジョブが完了すると電源装置100の制御回路90は画像形成装置700を通常モードから待機モードに遷移させる。上述したように、電源装置100はロードスイッチ50をオフに切り替えるとともに、第一コンバータ20の出力電圧Vout1をVout1_S(例:3.2V)に低下させる。また、待機モードにおいて無線通信回路721が起動すると、制御回路90は第一コンバータ20の出力電圧Vout1をVout1_S2に制御する。同様に、待機モードにおいてUSBホスト機能722も起動すると、制御回路90は第一コンバータ20の出力電圧Vout1をVout1_S3に制御する。これにより、画像形成装置700が待機モードを維持しつつ、無線通信回路721やUSBホスト機能722が動作可能となる。また、Vout1_S2やVout1_S3は負荷が必要となる電流(出力電流Iout2)に応じて決定されているため、電源効率も改善される。
図10は画像形成装置700の制御回路90が実行する制御処理を示している。図11は制御回路90が備える機能を示している。電源装置100に商用電源等から交流電圧が供給されると、画像形成装置700が起動する。制御回路90は以下の処理を実行する。なお、電源装置100に商用電源等から交流電圧が供給された直後において制御回路90は動作モードを待機モードに設定し、操作部911の電源スイッチが操作されると、動作モードを通常モードに切り替えてもよい。
S800で制御回路90の切替部903は動作モードを通常モードに設定する。決定部904は基準電圧VrefをVref_Nに設定し、第一コンバータ20の出力電圧を第一直流電圧Vout1_Nに制御する。画像形成装置700がユーザによって起動されるときは、一般に、ユーザがプリントを希望しているときである。そのため、画像形成装置700が起動したときは、まず通常モードが設定される。S801で制御回路90のプリンタ制御部910は操作部911などからプリントが指示されたかどうかを判定する。プリントが指示されると、プリンタ制御部910はS802に進む。S802でプリンタ制御部910は上述した電子写真プロセスにしたがってプリントを実行する。その後、制御回路90はS803に進む。また、S801でプリント指示が検知されないときも、制御回路90はS803に進む。S803で切替部903は通常モードから待機モードに遷移する条件である待機条件が満たされたかどうかを判定する。待機条件は、たとえば、所定時間にわたってプリント指示が入力されなかったことである。待機条件が満たされていなければ、制御回路90はS801に戻る。一方、待機条件が満たされると、制御回路90はS804に進む。
S804で切替部903は動作モードを待機モードに切り替えることで、画像形成装置700および電源装置100を待機モードに遷移させる。これにしたがって決定部904は基準電圧VrefにVref_Sを設定することで、第一コンバータ20の出力電圧を、第二コンバータ60の目標電圧(例:3.30V)よりも低い直流電圧(3.20V)に設定する。また、制御回路90はロードスイッチ50をオフに切り替える。S805で判定部901は負荷の状態を監視し、第一負荷である無線通信回路721が起動したかどうかを判定する。上述したように判定部901は、測定部902を用いて抵抗68の両端電圧を測定し、この両端電圧に基づいて無線通信回路721が起動したかどうかを判定する。あるいは、判定部901は無線通信回路721から受信した状態信号に基づいて無線通信回路721が起動したかどうかを判定してもよい。このように測定部902は第二コンバータ60の出力電流Iout2(負荷に流れる負荷電流)を測定する。また、測定部902と判定部901は負荷監視部として機能している。第一負荷が起動すると、制御回路90はS806に進む。S806で決定部904は基準電圧VrefをVref_S2に設定する。これにより、第一コンバータ20は直流電圧Vout1_S2を出力する。なお、決定部904は測定部902により測定された負荷電流(抵抗68の両端電圧)に応じて基準電圧Vrefを決定してもよい。記憶部905には抵抗68の両端電圧を基準電圧Vrefに変換するテーブル906が記憶されていてもよい。
S807で判定部901は負荷の状態を監視し、第二負荷であるUSBホスト機能722が起動したかどうかを判定する。判定部901は、測定部902を用いて抵抗68の両端電圧を測定し、この両端電圧に基づいてUSBホスト機能722が起動したかどうかを判定する。あるいは、判定部901はUSBホスト機能722から受信した状態信号に基づいて無線通信回路721が起動したかどうかを判定してもよい。第二負荷が起動すると、制御回路90はS808に進む。S808で決定部904は基準電圧VrefをVref_S3に設定する。これにより、第一コンバータ20は直流電圧Vout1_S3を出力する。なお、決定部904は測定部902により測定された負荷電流(抵抗68の両端電圧)に基づきテーブル906を参照し、負荷電流に対応する基準電圧Vrefを決定してもよい。S809でプリンタ制御部910は操作部911などからプリントが指示されたかどうかを判定する。プリントが指示されると、制御回路90はS800に戻る。切替部903は動作モードを通常モードに設定する。これにしたがって決定部904は基準電圧VrefをVref_Nに設定し、第一コンバータ20の出力電圧を第一直流電圧Vout1_Nに制御する。上述したように制御回路90の機能はCPUが制御プログラムを実行することで実現されてもよいし、ASICなどのハードウエアによって実現されてもよい。ここでは起動した負荷の種類に応じて基準電圧Vrefが決定されているが、負荷電流から直接的に基準電圧Vrefが決定されてもよい。つまり、起動した負荷が何であるかは判定されなくてもよい。
ところで、上述した実施例から次のような技術思想が導かれる。制御回路90は、抵抗68により検知された第二コンバータ60が出力する出力電流Iout2に応じて第一コンバータ20の基準電圧Vrefを設定してもよい。これにより、第一コンバータ20の出力電圧Vout1が制御されてもよい。図4(A)を用いて説明したように、制御回路90は、検知された出力電流Iout2が所定の閾値以下ある場合に、第一コンバータ20の出力電圧を、第一直流電圧(例:24V)よりも低い第三直流電圧(例:3.20V〜6V)に制御してもよい。これにより電源装置の電源効率が改善されよう。
図7などを用いて説明したように、制御系回路70は、第二コンバータ60に接続されている負荷の状態を監視する監視手段として機能してもよい。負荷の状態としては、たとえば、無線LAN機能が起動している状態と、無線LAN機能とUSBホスト機能が起動している状態などがある。制御回路90は、制御系回路70により取得された負荷の状態に応じて第一コンバータ20の基準電圧Vrefを設定することで、第一コンバータ20の出力電圧を制御してもよい。たとえば、制御回路90は、制御系回路70により取得された負荷の状態が軽負荷状態である場合に、第一コンバータ20の出力電圧を、第一直流電圧(例:24V)よりも低い第三直流電圧(例:3.20V〜6V)に制御してもよい。軽負荷状態は、上述した省電力状態である。たとえば、軽負荷状態には、待機モードにおいて無線LAN機能が起動している状態と、無線LAN機能とUSBホスト機能が起動している状態などが含まれよう。制御系回路70にはCPUやASIC(特定用途集積回路)などが検知手段や監視手段として含まれていてもよい。CPUやASICは、通常モードにおいてクロックの周波数を第一周波数に設定し、待機モードにおいてクロックの周波数を第一周波数よりも低い第二周波数に設定する。これによりCPUやASICの消費電力が削減されてもよい。
図6(B)などを用いて説明したように、制御回路90は、第一コンバータ20の出力電圧が取り得る電圧範囲内で、第一コンバータ20の消費電力と第二コンバータ60の消費電力との合計が小さくなるように、第三直流電圧を決定してもよい。なお、消費電力は損失と考えられてもよい。たとえば、第一コンバータ20の出力電圧が取り得る電圧範囲は0Vないし24Vであってもよい。このような電圧範囲において、第一コンバータ20の損失と第二コンバータ60の損失との合計損失が最小となる出力電圧Vout1は、第二コンバータの出力電力Pout2(出力電流Iout2)に応じて変化する。したがって、第一コンバータ20の損失と第二コンバータ60の損失との合計損失ができるだけ小さくなるように(必ずしも最小でなくてもよい)、制御回路90は出力電圧Vout1を制御してもよい。
なお、上記実施例において待機モードにおいて動作する負荷として、無線LAN機能、USBホスト機能を例に挙げて説明したが、これらに限定されない。例えば、装置内の状態を検知するセンサや回路等、待機モード中に起動が必要な種々の負荷が含まれる。
100‥‥電源装置、20‥‥第一コンバータ、60‥‥第二コンバータ、90‥‥制御回路
Claims (23)
- 第一モードにおいて出力電圧として第一直流電圧を出力する第一コンバータと、
前記第一モードにおいてスイッチング手段をスイッチングさせて前記第一直流電圧を変換することで当該第一直流電圧よりも低い第二直流電圧を出力する第二コンバータと、
前記第一コンバータの出力電圧を制御する制御手段と
を有し、
前記制御手段は、前記第二直流電圧を供給されて動作する負荷が省電力状態になる第二モードへ前記第一モードから遷移すると、前記第二モードにおいて前記負荷を動作させる場合には前記第一コンバータの出力電圧が前記負荷に応じた直流電圧となるように前記第一コンバータを制御することを特徴とする電源装置。 - 前記第二コンバータは第一負荷と第二負荷とに直流電圧を供給するように構成されており、
前記制御手段は、前記第二モードにおいて前記第一負荷が起動すると、前記第一コンバータが前記第二直流電圧以上かつ前記第一直流電圧より低い第三直流電圧を出力するように前記第一コンバータを制御することを特徴とする請求項1に記載の電源装置。 - 前記制御手段は、前記第二モードにおいて前記第一負荷に加えて前記第二負荷が起動すると、前記第一コンバータが前記第三直流電圧以上かつ前記第一直流電圧より低い第四直流電圧を出力するように前記第一コンバータを制御することを特徴とする請求項2に記載の電源装置。
- 前記第二コンバータが出力する直流電流を検知する検知手段をさらに有し、
前記制御手段は前記検知手段により検知された直流電流に基づき前記第一負荷が起動したかどうかを判定することを特徴とする請求項2または3に記載の電源装置。 - 前記制御手段は前記検知手段により検知された直流電流に基づき前記第二負荷が起動したかどうかを判定することを特徴とする請求項4に記載の電源装置。
- 前記検知手段は抵抗であり、前記制御手段は前記抵抗に印加される電圧を測定することで前記直流電流を検知することを特徴とする請求項4または5に記載の電源装置。
- 前記制御手段は、前記検知手段により検知された直流電流に応じて前記第一コンバータに設定される基準電圧を決定する決定手段を有し、前記決定手段により決定された基準電圧を前記第一コンバータに設定することで、前記第一コンバータの出力電圧を制御することを特徴とする請求項4ないし6のいずれか一項に記載の電源装置。
- 前記制御手段は、前記第一負荷から入力された信号に基づき前記第一負荷が起動したかどうかを判定することを特徴とする請求項2または3に記載の電源装置。
- 前記制御手段は、前記第二負荷から入力された信号に基づき前記第二負荷が起動したかどうかを判定することを特徴とする請求項8に記載の電源装置。
- 前記制御手段は、前記第一負荷から入力された信号に応じて前記第一コンバータの出力電圧を決定することを特徴とする請求項8または9に記載の電源装置。
- 前記制御手段は、前記第一コンバータの出力電圧を検知してフィードバックを行う誤差増幅器の入力端子に印加される基準電圧を切り換えることで、前記第一コンバータの出力電圧を制御することを特徴とする請求項1ないし10のいずれか一項に記載の電源装置。
- 前記制御手段は、前記第一コンバータの出力電圧を検知してフィードバックを行う誤差増幅器の入力端子に印加される出力電圧を分圧する抵抗を切り換えることで、前記第一コンバータの出力電圧を制御することを特徴とする請求項1ないし10のいずれか一項に記載の電源装置。
- 前記第一負荷は無線通信回路であることを特徴とする請求項2に記載の電源装置。
- 前記第二負荷はUSBホスト機能である請求項2に記載の電源装置。
- 前記第二モードにおいて前記負荷を動作させる場合における前記第一コンバータの出力電圧は、前記第二直流電圧以上で、かつ、前記第一直流電圧よりも低く、かつ、前記負荷が動作する上で十分な電圧であることを特徴とする請求項1乃至14のいずれか一項に記載の電源装置。
- 基準電圧に従った出力電圧を出力する第一コンバータと、
スイッチング手段を有し、当該スイッチング手段をスイッチングさせることで、前記第一コンバータから供給される第一直流電圧を変換して当該第一直流電圧よりも低い第二直流電圧を出力する第二コンバータと、
前記第一コンバータの出力電圧を制御するために前記第一コンバータに前記基準電圧を設定する設定手段と
を有する電源装置であって、
前記設定手段は、前記電源装置が通常状態から省電力状態に遷移すると、前記省電力状態において前記第二コンバータに接続された少なくとも一部の負荷を動作させる場合には前記第一コンバータの出力電圧が前記負荷に応じた直流電圧となるように前記基準電圧を設定することを特徴とすることを特徴とする電源装置。 - 前記省電力状態において、前記第二コンバータに接続された少なくとも一部の負荷を動作させる場合における前記第一コンバータの出力電圧は、前記第二直流電圧以上で、かつ、前記通常状態における前記第一直流電圧よりも低く、かつ、前記負荷が動作する上で十分な直流電圧であることを特徴とする請求項16に記載の電源装置。
- 基準電圧に従った出力電圧を出力する第一コンバータと、
スイッチング手段を有し、当該スイッチング手段をスイッチングさせることで、前記第一コンバータから供給される第一直流電圧を変換して当該第一直流電圧よりも低い第二直流電圧を出力する第二コンバータと、
前記第二コンバータが出力する直流電流を検知する検知手段と、
前記検知手段により検知された前記第二コンバータが出力する直流電流に応じて前記第一コンバータの前記基準電圧を設定することで、前記第一コンバータの出力電圧を制御する制御手段と
を有することを特徴とする電源装置。 - 前記制御手段は、前記検知手段により検知された前記第二コンバータが出力する直流電流が所定の閾値以下ある場合に、前記第一コンバータの出力電圧を、前記第一直流電圧よりも低い第三直流電圧に制御することを特徴とする請求項18に記載の電源装置。
- 基準電圧に従った出力電圧を出力する第一コンバータと、
スイッチング手段を有し、当該スイッチング手段をスイッチングさせることで、前記第一コンバータから供給される第一直流電圧を変換して当該第一直流電圧よりも低い第二直流電圧を出力する第二コンバータと、
前記第二コンバータに接続されている負荷の状態を監視する監視手段と、
前記監視手段により取得された前記負荷の状態に応じて前記第一コンバータの前記基準電圧を設定することで、前記第一コンバータの出力電圧を制御する制御手段と
を有することを特徴とする電源装置。 - 前記制御手段は、前記監視手段により取得された前記負荷の状態が軽負荷状態である場合に、前記第一コンバータの出力電圧を、前記第一直流電圧よりも低い第三直流電圧に制御することを特徴とする請求項20に記載の電源装置。
- 前記制御手段は、前記第一コンバータの出力電圧が取り得る電圧範囲内で、前記第一コンバータの消費電力と前記第二コンバータの消費電力との合計が小さくなるように、前記第三直流電圧を決定することを特徴とする請求項19または21に記載の電源装置。
- 請求項1ないし22のいずれか一項に記載の電源装置と、
前記電源装置から供給される直流電圧を用いて画像を形成する画像形成手段と
を有することを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015246632A JP2017112772A (ja) | 2015-12-17 | 2015-12-17 | 電源装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015246632A JP2017112772A (ja) | 2015-12-17 | 2015-12-17 | 電源装置および画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017112772A true JP2017112772A (ja) | 2017-06-22 |
Family
ID=59080395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015246632A Pending JP2017112772A (ja) | 2015-12-17 | 2015-12-17 | 電源装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017112772A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020141458A (ja) * | 2019-02-27 | 2020-09-03 | キヤノン株式会社 | 電源装置及び画像形成装置 |
-
2015
- 2015-12-17 JP JP2015246632A patent/JP2017112772A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020141458A (ja) * | 2019-02-27 | 2020-09-03 | キヤノン株式会社 | 電源装置及び画像形成装置 |
JP7204529B2 (ja) | 2019-02-27 | 2023-01-16 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10139770B2 (en) | Power source device and image forming apparatus | |
US9130450B2 (en) | Power supply system, image forming apparatus having the same, and low-capacity power supply circuit | |
US9621053B1 (en) | Peak power control technique for primary side controller operation in continuous conduction mode | |
US9488944B2 (en) | Power saving power supply system having a low-capacity power supply circuit for use in an image forming apparatus | |
US9071156B2 (en) | Switching power supply device and image forming apparatus with switching power supply device | |
US8611778B2 (en) | Power supply system and image forming apparatus | |
US10630161B2 (en) | Power supply apparatus and image forming apparatus | |
US8958713B2 (en) | Power supply system and image forming apparatus having power supply system | |
US20190260295A1 (en) | Power supply apparatus and image forming apparatus | |
US8965236B2 (en) | Power supply system and image forming apparatus having the power supply system | |
JP5988566B2 (ja) | 電源、及び、画像形成装置 | |
US9525359B2 (en) | Switching power supply apparatus and image forming apparatus | |
KR20110132266A (ko) | 전류 공진 전원 | |
JP2014204643A (ja) | 電源装置および画像形成装置 | |
US20200186044A1 (en) | Power supply apparatus and image forming apparatus | |
US9356529B2 (en) | Power supply and image forming apparatus | |
JP2017112772A (ja) | 電源装置および画像形成装置 | |
JP2015097447A (ja) | 電源装置及び画像形成装置 | |
US9568874B2 (en) | Power supply system and image forming apparatus | |
JP7204529B2 (ja) | 電源装置及び画像形成装置 | |
JP6155905B2 (ja) | 電源システムおよび画像形成装置 | |
JP7214471B2 (ja) | 電源装置及び画像形成装置 | |
JP7271152B2 (ja) | 電源装置及び画像形成装置 | |
JP7214472B2 (ja) | 電源装置及び画像形成装置 | |
JP2022135237A (ja) | スイッチング電源及び画像形成装置 |