JP6974685B2 - 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法 - Google Patents

応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法 Download PDF

Info

Publication number
JP6974685B2
JP6974685B2 JP2018536857A JP2018536857A JP6974685B2 JP 6974685 B2 JP6974685 B2 JP 6974685B2 JP 2018536857 A JP2018536857 A JP 2018536857A JP 2018536857 A JP2018536857 A JP 2018536857A JP 6974685 B2 JP6974685 B2 JP 6974685B2
Authority
JP
Japan
Prior art keywords
mems device
layer
silicone
glob
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018536857A
Other languages
English (en)
Other versions
JP2019503277A5 (ja
JP2019503277A (ja
Inventor
ぺーター ワクトゥラ カート
誠 吉野
歩 黒田
イー グッドリン ブライアン
キルムス カレン
クック ベンジャミン
元気 矢野
ヤコブセン スチュアート
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2019503277A publication Critical patent/JP2019503277A/ja
Publication of JP2019503277A5 publication Critical patent/JP2019503277A5/ja
Priority to JP2021166547A priority Critical patent/JP7298856B2/ja
Application granted granted Critical
Publication of JP6974685B2 publication Critical patent/JP6974685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0054—Packages or encapsulation for reducing stress inside of the package structure between other parts not provided for in B81B7/0048 - B81B7/0051
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00325—Processes for packaging MEMS devices for reducing stress inside of the package structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/99—Microstructural systems or auxiliary parts thereof not provided for in B81B2207/01 - B81B2207/115
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Plasma & Fusion (AREA)

Description

本願は、概して半導体デバイス及びプロセスに関し、更に特定して言えば、電子デバイスチップ上にスタックされる応力による影響を受け易いマイクロエレクトロメカニカルシステム（ＭＥＭＳ）のためのパッケージの構造及び製造方法に関連する。
マイクロエレクトロメカニカルシステム（ＭＥＭＳ）デバイスと総称される様々な製品は、マイクロメートルからミリメートルスケールの、小さく軽量なデバイスであり、これらは、センサ又は機械的可動部品、及び時には、可動電力供給及び制御を有し得、又はこれらは、機械的、熱的、音響的、又は光学的エネルギーに感受性のある部品を有し得る。ＭＥＭＳは、機械的、熱的、化学的、放射性、磁気的、及び生物学的な量及び入力を感知し、出力として信号を生成するように開発されてきている。このような感受性のある部品及び可動部品のため、ＭＥＭＳは、物理的及び大気的保護の必要性を有する。従って、ＭＥＭＳは、基板上又は基板内に置かれ、また、雰囲気的及び電気的外乱から及び機械的及び熱的応力からＭＥＭＳを遮蔽する必要がある筐体又はパッケージにより囲まれる必要がある。
ＭＥＭＳデバイスは、機械的要素、センサ、アクチュエータ、及び電子機器を共通基板上で集積する。ＭＥＭＳの製造アプローチは、マイクロエレクトロニクスデバイスに用いられるものに類似するバッチ製造手法を用いることを意図している。そのため、ＭＥＭＳは、良好に制御された集積回路技術を利用することを試みる一方で、製造コストを低くするための大量生産や材料消費最小化の利点を得る。ＭＥＭＳの機械的可動部品及び電気的能動部品は、半導体チップ上の電子集積回路（ＩＣ）のプロセスフローを用いて共に製造される。
小型化、集積化、及びコスト削減の技術トレンドに続いて、最近開発された基板及びボードは、電力管理、電気的性能、及び応用分野を増大させる一方で、ボード面積、厚み、及びフットプリントを低減するために、チップ及びパッケージを埋め込み及び相互接続し得る。その例には、集積されたボードの、オートモーティブ市場、ワイヤレス製品、及び産業応用例への浸透が含まれる。
例として、ウェハレベルパッケージ、受動部品、パワーチップ、スタックされ、ボンディングされたチップ、ワイヤレスモジュール、パワーモジュール、縮小されたエリア及び縮小された厚みを必要とする応用例のための概して能動及び受動のデバイスを埋め込むために、集積ボードが成功裏に適用されてきている。
記載される例において、パッケージングされたマイクロエレクトロメカニカルシステム（ＭＥＭＳ）デバイスが、リードを備える基板のパッドに取り付けられる回路要素チップと、低弾性シリコーン化合物の層によりチップ表面に垂直に取り付けられるＭＥＭＳとを含む。チップ表面上で、ＭＥＭＳデバイスは、シリコーン化合物に親和性のない表面を備えるポリイミドリングにより囲まれる。硬化された低弾性シリコーン材料のドーム形状の塊（glob）が、ＭＥＭＳとＭＥＭＳ端子ボンディングワイヤのスパンを覆う。塊は、ポリイミドリング内部のチップ表面エリアに制約され、エポキシベースのモールディング化合物に対して非接着性の表面を有する。重合体モールディング化合物のパッケージが、ＭＥＭＳと、チップと、基板の一部とを埋め込む塊の垂直アッセンブリを封止し、モールディング化合物は、塊表面には接着しないが、全ての他の表面に接着する。
基板に取り付けられる回路要素チップ上の、応力による影響を受け易いＭＥＭＳデバイス垂直アッセンブリを含む集積された重合体パッケージデバイスの断面を示し、ＭＥＭＳは保護低弾性材料により囲まれる。
例示の実施例に従った半導体ウェハ製造におけるプロセスフローの図を示す。
例示の実施例に従った、半導体アッセンブリ工場におけるプロセスフローの一部を示す。
例示の実施例に従った、半導体アッセンブリ工場におけるプロセスフローの別の部分を示す。
例示の実施例に従った、半導体アッセンブリ工場におけるプロセスフローの更に別の部分を示す。
電子業界の一般的なトレンドは、システムにおいて必要とされる構成要素をより少なくより小さくすることである。このトレンドでは、システムにおける構成要素の数が減らされ、製品が消費するスペース及び動作電力が小さいが、それでも、改善された電気的特性及び一層高い信頼性を提供する場合に、技術的及び市場利点が認められる。半導体デバイスの場合、部品を統合又はなくすことによる小型化、及び外乱を吸収又は遮蔽することによる保護を促進するように、低コストパッケージング技術が実現され得る場合に、特定の利点が得られ得る。
マイクロエレクトロメカニカルシステム（ＭＥＭＳ）では、ＭＥＭＳデバイスが、既に製造において既存の電子回路デバイス上にスタックされ得、同じデバイスパッケージが用いられ得る場合に、特定の性能及び市場利点を得ることができる。各ケースにおいて解決されるべき問題は、想定中のＭＥＭＳによって監視されるべき特定のパラメータが影響を受けないままであり、パッケージが、監視されるべきパラメータに対する外乱から新たなデバイスを効率的に遮蔽するように、スタッキング及びパッケージングのプロセスを実施するための要件である。
機械的及び熱的応力に高度に感受性のあるＭＥＭＳでは、機械的及び熱的応力外乱に対するデバイス集積及び保護の問題に対する解決策として、応力による影響を受け易いＭＥＭＳデバイスを保護するために、プロセスフローが、低弾性材料の固有の適用及び処理工程の固有のセットを有する一方で、それでも製造において実践される標準の低コストパッケージアッセンブリ材料及びアッセンブリ方法を用いる。
固有の材料及び処理工程を、クワッドフラットノーリード（ＱＦＮ）パッケージなどの標準的なモールディングされたパッケージをアセンブルするために用いられる材料セット及びプロセスフローに統合することは、回路要素チップ上に堆積される親和性のない表面特性を備えるポリイミドリング、全ての側で六面体形状のＭＥＭＳデバイスを囲むように制御された条件下でこれらの化合物をディスペンスするための低弾性シリコーン化合物及び方法、及び、重合体パッケージング化合物への制御された構成要素接着を含む。
図１は、端子１０６を備える半導体チップ１０１を含むデバイス１００の一例を図示する。チップ１０１の表面の一部が、ＭＥＭＳデバイス１５０の取り付けに適している。この例では、ＭＥＭＳは応力感受性を有する。例示のチップ１０１は、正方形形状とし得、２．５ｍｍなど、数ミリメートルの辺長を有し得、充分に機能性のある集積回路を含み得る。図１において、チップ１０１は、好ましくは接着性エポキシベースの重合体化合物１２０を用いて、リードフレームのパッド１１０に取り付けられる。チップ１０１の端子１０６は、金属性リードフレームのそれぞれのリード１１１にボンディングワイヤ１８１によって接続され、好ましいワイヤ金属は銅合金であるが、代替として金又はアルミニウムが用いられ得る。ＭＥＭＳの垂直アッセンブリ、チップ、及びリードフレームチップ１０１の一部が、好ましくはエポキシベースのモールディング化合物でつくられる絶縁性パッケージ１９０に埋め込まれる。
図１の例示のデバイスにおいて、リードフレームは、クワッドフラットノーリード（ＱＦＮ）に属するか、又はスモールアウトラインノーリード（ＳＯＮ）ファミリである。これらのリードフレームは、銅、銅合金、アルミニウム、アルミニウム合金、鉄ニッケル合金、及びＫｏｖａｒを含む群から選択されるベース金属の平坦なシートでつくられることが好ましい。多くのデバイスに対し、リードフレームベース金属の平行な表面は、プラスチック化合物、特にモールディング化合物に対する接着のために強い親和性を生み出すように処理される。一例として、銅酸化物表面がモールディング化合物に対する良好な接着を示すことが知られているので、銅リードフレームの表面は酸化され得る。他の方法には、表面のプラズマ処理（本願において後述する）、又はベース金属表面上の他の金属の薄層の堆積が含まれる。銅リードフレームの一例として、錫のめっきされた層が用いられてきており、又はニッケルの層（約０．５〜２．０μｍの厚み）の後、パラジウムの層（約０．０１〜０．１μｍの厚み）が続き、その後任意選択で金の最外層（０．００３〜０．００９μｍの厚み）が続く。
他の実施例が、細長いリードを備える、カンチレバー状リードを備える、又はリードの平面からオフセットされた平面において一つ又は複数のパッドを有するフレームを備えるリードフレームなど、チップ取り付けパッドを備える他の種類のリードフレームを用い得る。更に他の実施例が、導電性層で交互にされる絶縁性材料でつくられたラミネートされた基板を用い得る。これらの基板は、一つ又は複数のチップを取り付けるために適したエリア、及びスティッチボンディングワイヤに適した導電性接続を有し得る。
図１で図示するように、チップ１０１の一つの表面は、エポキシベースの化合物１２０によりリードフレームパッド１１０に取り付けられ、反対のチップ表面は、化合物１４０を用いてＭＥＭＳデバイス１５０を垂直に取り付けるために適した直径１５１のエリアを含む。しかしながら、２ＧＰａより大きい弾性を有する重合体取り付け化合物１２０とは対照的に、化合物１４０は、１０ＭＰａ未満の、比較して非常に低い弾性を有するシリコーン化合物でつくられる。
一例として、化合物１４０は、Ｄｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ（米国ミシガン州ミッドランド、コーポレートセンター）より市販されているシリコーン化合物であり得る。化合物は更に、低粘性及び揺変性の挙動により特徴付けられ得、そのため、それが、妨害される場合弱い組成を示し、そのままであるとき強い挙動を示す。材料の弾性は、印加される応力（又は圧力）に対するその歪み応答を特徴付けるので、化合物１４０は、非常に従順な機械的特性を有する。低弾性材料は、応力を送らず、むしろ、応力を分布させ及び吸収するので、この特徴は、応力による影響を受け易いＭＥＭＳを保護するために必須である。従って、ＭＥＭＳなど、応力による影響を受け易いデバイスの側に適用されるとき、低弾性材料は、覆われた側からの外部応力に対してこのデバイスを保護し得る。材料１４０の応力保護特性は、ＭＥＭＳ端子（下記参照）をワイヤボンディングするために高められた温度が必要とされる間に生じるシリコーン重合サイクルを介して保たれる必要がある。
半導体デバイスに関連して外部応力に対して全ての側で応力による影響を受け易い六面体形状のＭＥＭＳを保護するため、応力吸収及び応力分配材料の周りの保護膜は、半導体製品に関連して機能を実施するために適切な厚みを有する必要がある。一例として、こういった材料は、ＭＥＭＳの半導体デバイスの一部への取り付けを可能にする厚みを有する必要がある。別の例として、こういった材料は、ボンディングワイヤのアーチ状のスパンの組み込みを可能にするための厚みを有する必要がある。
図１は、シリコーン取り付け層の直径１５１が、ポリイミド材料のリング１３０の内径１３１内に置かれることを示す。しかしながら、チップ１０１の端子１０６はリング１３０の外に残る。リング１３０はポリイミド化合物でつくられる。本明細書においてこれ以降に記載するように、リング１３０の、円形、矩形、又は任意の他の閉鎖構造としての構成は、半導体（好ましくは、シリコン）ウェハ上に堆積されるポリイミド層からパターニングされ、半導体ウェハは、集積回路（ＩＣ）を備える複数のチップを含む。パターニングの後、プロセスサイクルにおけるポリイミド表面エネルギーを低減させることにより、ポリイミドリングは、非可溶性、及びシリコーン材料に対して反発性とされ、このプロセスサイクルには、第１硬化サイクル、その後続くアッシングプロセス、及び、その後続く第２硬化サイクルが含まれる。シリコーン反発性表面特性を有する、ポリイミド以外の材料も用いられ得る。
ポリイミドリングが反発性にされた後、ＩＣチップはウェハからシンギュレートされる。その後、各チップが、図１に示すような金属性リードフレームのパッド１１０になど、基板のパッドに取り付けられ得る。取り付け層１２０に用いられる接着剤は、エポキシベースの重合体配合物であることが好ましい。
図１の例において、応力による影響を受け易いＭＥＭＳ１５０は、その取り付けが、シリコーンリング１３０の直径１３１内部となるように、低弾性シリコーン層１４０によりＩＣチップ１０１上に垂直にスタックされ、層１４０は、チップ１０１の方向からの応力に対してＭＥＭＳ１５０を保護する。ＭＥＭＳ取り付けの後、ＭＥＭＳ１５０の端子が、ボンディングワイヤ１８０を用いてチップ１０１のコンタクトパッド１０５に接続され得る。パッド１０５は、シリコーンリング１３０の直径１３１の内部に位置する。その後、チップ端子１０６が、ボンディングワイヤ１８１を用いて基板コネクタ（リードフレームリード１１１など）に接続される。
図１で図示するように、ＭＥＭＳ１５０は塊１６０によって囲まれ、塊１６０は、ボンディングワイヤ１８０及びパッド１０５も覆い、従って、ドーム形状の構成を有する。塊１６０は低弾性シリコーン材料、好ましくは層１４０と同じシリコーン材料、でつくられる。一例として、塊１６０のシリコーンは、Ｄｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎから市販されているシリコーンであり得る。シリコーン材料は、封止化合物として選択されている重合体モールディング配合物に対して疎水性及び非接着性特性を有するように選択される。シリコーン材料の粘度、弾性、及び揺変性の指標は、塊１６０が正確な量でディスペンスされ得、塊１６０がポリイミドリング１３０内部の表面エリアに制約され、リングを超えて外に出ないように選択される。
ディスペンスプロセスの後、塊１６０のシリコーン化合物は、硬化プロセスにおいて重合される。その後、塊１６０は、六面体形状のＭＥＭＳデバイスの取り付けられていない５つの側、及びその接続ワイヤボンドを囲む。塊１６０は、略半球の形状を有し得る。そのため、取り付け材料の低弾性シリコーン化合物と共に、ＭＥＭＳデバイスの全ての６つの側は、塊表面に到達する外部応力を弱めること、分配すること、及び吸収することにより、如何なる応力からもＭＥＭＳを保護するように動作し得る低弾性材料により囲まれる。
基板１１０上に搭載される回路チップ１０１上にスタックされるＭＥＭＳ１５０を含むデバイスは、堅く及び強いパッケージ内にある必要がある。図１の実施例は、ＱＦＮ／ＳＯＮ製品ファミリに属するデバイス１００のためのパッケージを形成する封止材料１９０を示す。他の実施例は異なる製品ファミリに属し得る。パッケージ及びリードフレームの実際の構成とは関係なく、パッケージ材料１９０は、ＭＥＭＳ１５０のオペレーションに影響を及ぼしてはいけない。従って、図１の応力による影響を受け易いＭＥＭＳに対し、この要件は、パッケージ材料１９０が、ＭＥＭＳ１５０を囲む塊１６０を除き、（剥離を防止するため）内部にパッケージングされる全ての部品に対して、強く接着する必要があることを意味する。２つの方法がこの目標を達成しており、異なるプロセスフローを本明細書においてこれ以降に記載する。
図１は、表面上に層１７０を備える塊１６０の表面１６０ａを示す。第１のプロセスフロー（図３及び図４に記載される）に基づいて、表面１６０ａは、プラズマエッチングによりアクティベートされており、その後、硬化された低弾性シリコーン化合物を含む層１７０により覆われる。パッケージング化合物１９０は、硬化された（及びそのため、ディアクティベートされた）シリコーン化合物でつくられた層１７０に接着しない。第２のプロセスフロー（図３及び図５に記載される）に基づいて、表面１６０ａは、硬化された（及びそのためディアクティベートされた）低弾性シリコーンを構成し、これは、パッケージング化合物１９０に接着せず、硬化されたエポキシ化合物を含む層１７０により覆われる。エポキシ化合物のパッケージング化合物１９０は、層１７０に接着し、最終的に層１７０にマージされ、非接着性の硬化されたシリコーン表面１６０ａに面する。
要約すると、これらの方法のいずれか一つにより、パッケージング化合物１９０（好ましくは、モールディング化合物）は、硬化された塊１６０に接着せず、そのため、外部応力を塊１６０内に、及び応力による影響を受け易いＭＥＭＳ１５０に伝えることができない。従って、ＭＥＭＳ１５０は、外部応力により妨害されずに動作し得る。
別の実施例は、半導体回路要素チップ上に垂直にスタックされる、応力による影響を受け易いマイクロエレクトロメカニカルシステム（ＭＥＭＳ）のための、共通パッケージを製造するための方法である。この方法をプロセスフローとして説明し、このプロセスフローは、半導体ウェハ工場において実施されるプロセス（図２）、及び半導体アッセンブリ工場において実施されるプロセス（図３及び図４、又は図３及び図５）を含む。
この方法は、シリコンウェハを提供することによりウェハ工場において開始し、シリコンウェハは、複数の集積回路（ＩＣ）チップを含み、ＩＣを製造するためのフロントエンドプロセスを完了している。その意図は、ディスクリートＩＣチップを、応力による影響を受け易いＭＥＭＳと結合するため、及び、ＩＣ及びＭＥＭＳが妨害されずに動作し得るようにそれらを実行される共通パッケージにまとめるためである。プロセスフローは、図２に列挙されるプロセスで開始する。
プロセスフローの第１のステップ２０１において、集積回路（ＩＣ）を備える複数のチップを含む半導体ウェハが提供される。プロセス２０２において、ポリイミド材料の層が、チップの表面の上に被覆される。その後、各チップ上にポリイミドリングを形成するようにポリイミド層がパターニングされ、ポリイミドリングは、アセンブルされるべきＭＥＭＳデバイスの最大線形寸法より大きな内径を有する。パターニングプロセスでは、フォトリソグラフィ法が用いられ、これは、フォトレジスト層をスピンオンすること、フォトレジストをマスキングすること、マスク保護された層を照射に曝すこと、及び層を現像することの順次プロセスを用いる。
パターニングの後、第１の時間の間ポリイミド化合物を硬化させるプロセス、その後、ポリイミド化合物をアッシングするプロセス、及び第２の時間の間ポリイミド化合物を最終的に硬化させるプロセス、をポリイミド材料に連続的に受けさせることにより、ポリイミドリングの表面エネルギーがプロセス２０３において低減される。アッシングプロセスは、酸素プラズマ及び高温に関与し、代替として、水素プラズマが用いられ得る。低減された表面エネルギーは、ポリイミドリングを、疎水性に、及び低粘性及び低弾性シリコーン化合物に対して反発性にし、ポリイミドリング内部に堆積されたシリコーン材料はポリイミドリングを超えて外に出ない。プロセス２０４においてＩＣチップがウェハからシンギュレートされる。
プロセス３０１において、ディスクリートチップは、アッセンブリ工場において基板のそれぞれのアッセンブリパッドに取り付けられ得る。アッセンブリパッドは、リードフレームのチップパッドであり得、又は代替として、ラミネートされた基板のアッセンブリパッドであり得る。好ましくは、チップは、エポキシベースの化合物を用いてパッドに取り付けられ、エポキシベースの化合物は、後のプロセスにおいて（ワイヤボンディングの間など）高められた温度で硬化され得る。
ＭＥＭＳデバイスを回路要素チップに取り付けるため、及び、単一の、及び好ましくはＩＣチップ及びＭＥＭＳの組み合わせの小型のパッケージのみを用いるため、ＭＥＭＳはＩＣチップに垂直に取り付けられる必要がある。ＭＥＭＳデバイスをＩＣチップ上に垂直にアセンブルするプロセス３０２において、ＭＥＭＳは、低弾性シリコーン材料の層を用いてそれぞれのポリイミドリング内部のチップ表面に取り付けられる。このような材料は、Ｄｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ（ミシガン州ミッドランド）などから市販されている。低弾性材料では、約２０μｍ〜３０μｍの間の取り付け層厚みが、外部応力に対する保護のために充分であり得る。好ましくは、取り付け層のシリコーンは、ワイヤボンディングプロセスに進む前に重合される。
ＭＥＭＳデバイスの端子の、リング内部のチップ表面上のそれぞれのコンタクトパッドへのワイヤボンディングプロセスでは、金又は銅を含むワイヤが用いられ得る。ボンディングオペレーションの間、ワイヤは、通常、ＭＥＭＳ端子からチップコンタクトパッドまで弧を有して掛けられる（spanned）。
ＭＥＭＳのためのワイヤボンディングプロセスに関連して、回路要素チップの端子１０６を基板のそれぞれのコンタクトパッドにワイヤボンディングするプロセスが実施され得る。好ましくは、ボンディングワイヤは銅でつくられる。図１において、チップボンディングワイヤは１８１と示される。
プロセス３０３において、ＭＥＭＳデバイス及びＭＥＭＳボンディングワイヤの上に低弾性シリコーン材料をディスペンスすることによって、塊が形成される一方で、塊をポリイミドリング内部の表面エリアに制約する。ボンディングワイヤの弧に起因して、塊はドーム形状の構成を有する。塊のシリコーン材料は、疎水性であり、熱硬化性モールディング化合物に対して非接着性である。その低粘性及び揺変性の指標に起因して、それは、正確な量でディスペンスされ得る。プロセス３０４において、シリコーン塊が硬化される。
図１の例示の実施例のＭＥＭＳが、応力による影響を受け易く、応力の伝送に対して保護される必要があるので、また、ＭＥＭＳが、回路要素チップを備える同じ全体的なパッケージを共有するので、アッセンブリを封止するパッケージング化合物は、ＭＥＭＳを覆う塊の表面に接着してはならず、パッケージ内部の全ての他の表面に信頼性を持って接着する必要がある。この二分する要件は、２つの方法論によって達成され得る。
第１の方法論は図４において要約されている。モールディング化合物に対する良好な接着を達成するため、プロセス４０１は、全ての表面をプラズマエッチに晒す。プラズマは、所定の時間の間のその気体混合物及びパワーに関与し、好ましくは、冷却された表面上で動作する。プラズマは、吸着された膜から、特に水単分子層からの表面の徹底的な洗浄を達成し、それにより、電気的接合を開放する。また、プラズマは、表面の幾らかの粗化を誘発する。これらの効果が、重合体フィラー充填モールディング化合物への接着を高める。
塊の硬化されたシリコーンは、プロセス４０１のプラズマによって影響を受けているので、塊は、それが元の低弾性特性に効率的に戻るように、付加的なプロセスを必要とする。その目的のため、プロセス４０２において、塊の表面上に低弾性シリコーン材料の層がディスペンスされる。シリンジのノズルは、シリコーン材料の制御された滴を放出し、これは、塊に当たり、あまり均一ではない厚みの層内に広がる。滴の主たる量は、塊の衝突位置上に残り得るが、幾らかの材料が、外に出て、図１において層１７０で例示されるような幾らか不均一な層となる。図１の例の寸法では、滴が、約３０μｍの直径を有し得、最大で約１３μｍ高さの高さを有する不均一な厚みの層をつくり得る。
プロセス４０３において、シリコーン層が硬化される。その後、プロセス４０４において、応力阻止塊に埋め込まれ、且つ、半導体回路要素チップに垂直に取り付けられる、応力による影響を受け易いＭＥＭＳを含むアッセンブリが、上にチップが取り付けられワイヤボンディングされる基板の部分と共に、重合体モールディング化合物に封止される。統合されたデバイスはこのようにパッケージされる。
第２の方法論は図５において要約されている。プロセス３０３及び３０４において上述した、ＭＥＭＳ及びワイヤのスパンの上に低弾性シリコーン材料をディスペンスすることによってドーム形状の塊を形成するプロセスと、シリコーン塊を硬化させるプロセスの後、プロセス５０１において、塊の表面上にエポキシ化合物の層がディスペンスされる。エポキシは、モールディング化合物と同じであってもよく、又は、日本の住友商事株式会社から市販されているＣＲＰ−４１６０Ｇなどの配合物であってもよい。この層は均一であり得、又は、図１の層１７０に類似するように見え得る。層の性質により、それは重合体封止化合物とマージし得るか又は重合体封止化合物に吸収され得る。
プロセス５０２において、エポキシ層が硬化される。その後、プロセス５０３において、モールディング化合物に対する信頼性の高い接着を達成するために、全ての表面がプラズマエッチングを受ける。プラズマは、所定の時間の間のその気体混合物及びパワーに関与し、好ましくは、冷却された表面上で動作する。プラズマは、吸着された膜、特に水単分子層からの表面の徹底的な洗浄を達成し、それにより、電気的接合を開放する。また、プラズマは、表面の幾らかの粗化を誘発する。これらの効果は、重合体フィラー充填モールディング化合物への接着を高める。
プロセス５０４において、応力阻止塊に埋め込まれ、且つ、半導体回路要素チップに垂直に取り付けられる、応力による影響を受け易いＭＥＭＳを含むアッセンブリが、上にチップが取り付けられワイヤボンディングされる基板の部分と共に、重合体モールディング化合物に封止される。統合されたデバイスはこのようにパッケージされる。
例えば、実施例は、任意のタイプの半導体チップ、ディスクリート又は集積回路を用いる製品に適用可能であり、半導体チップの材料は、シリコン、シリコンゲルマニウム、ガリウムヒ化物、ガリウム窒化物、又は集積回路製造において用いられる任意の他の半導体又は化合物材料を含み得る。
別の例として、実施例は、エネルギーフロー（音響的、熱的、又は光学的）、圧力、温度又は電圧差、又は、外力又はトルクの影響下で、機械的に動く部品を有するＭＥＭＳに適用可能である。膜、プレート、又はビームを備える或るＭＥＭＳが、圧力センサ（マイクロフォン又はスピーカーなど）、慣性センサ（加速度計など）、又は容量性センサ（ひずみゲージ又はＲＦスイッチなど）として有用である。他のＭＥＭＳが、移動又は傾きのための動きセンサとして動作する。バイメタル膜が温度センサとして働く。
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。

Claims (20)

  1. 集積マイクロエレクトロメカニカルシステム（ＭＥＭＳ）デバイスをパッケージングするための方法であって、
    基板のアッセンブリパッド上に半導体チップを取り付けることであって、前記基板がリードを含み、前記半導体チップが、第１及び第２の端子と、ポリイミドのリング構造を有する表面とを含む、前記半導体チップを取り付けることと、
    第１のシリコーン材料の層を用いて前記リング構造の内部の前記表面の領域上に前記ＭＥＭＳデバイスを取り付けることと、
    前記ＭＥＭＳデバイスの端子から前記第１の端子にボンディングワイヤを架けることと、
    前記ＭＥＭＳデバイスと前記ボンディングワイヤとの上に第２のシリコーン材料の層をディスペンスすることによってグロブ（ｇｌｏｂ）を形成して、前記グロブの表面を前記リング構造の内部の前記表面の一部に制限することと、
    前記グロブを硬化させることと、
    前記グロブの表面上に第３のシリコーン材料の層をディスペンスすることと、
    前記グロブにより埋め込まれる前記ＭＥＭＳデバイスと前記半導体チップと前記基板の一部とを重合体モールディング化合物によって封止することと、
    を含み、
    前記第１及び第２のシリコーン材料の層が同じ低弾性シリコーンであり、前記ＭＥＭＳデバイスが前記低弾性シリコーンによって囲まれる、方法。
  2. 請求項１の方法であって、
    前記第１、第２及び第３のシリコーン材料の層が１０ＭＰａより小さい弾性を有する低弾性シリコーンである、方法。
  3. 請求項１の方法であって、
    前記第２のシリコーン材料の層が、疎水性であり、エポキシベースのモールディング化合物に対して非接着性である、方法。
  4. 請求項１の方法であって、
    前記グロブを形成する前に、前記第２の端子を前記基板のリードにワイヤボンディングすることと、
    前記第３のシリコーン材料の層をディスペンスすることの後に、前記第３のシリコーン材料の層を硬化することと、
    前記グロブを硬化することの後で前記第３のシリコーン材料の層をディスペンスすることの前に、前記半導体チップと前記基板と前記グロブとの一部をプラズマエッチングすることと、
    を更に含む、方法。
  5. 請求項１の方法であって、
    前記基板が前記アッセンブリパッドとリードとを有するリードフレームである、方法。
  6. 請求項５の方法であって、
    前記リードフレームがクワッドフラットノーリード（ＱＦＮ）リードフレームである、方法。
  7. 請求項４の方法であって、
    前記重合体モールディング化合物が、無機充填材粒子を含むエポキシベースの熱硬化性モールディング配合物である、方法。
  8. 請求項１の方法であって、
    前記半導体チップを取り付けることが、エポキシベースの重合体化合物を用いる、方法。
  9. 請求項１の方法であって、
    前記半導体チップを取り付けることの前に、
    複数の半導体チップを含むシリコンウェハの表面の上にポリイミド材料の層を被覆することと、
    前記複数の半導体チップの各々の上の前記リング構造を形成するために、フォトレジスト層をスピンオンし、前記フォトレジスト層をマスキングし、露光し、現像することを含むフォトリソグラフィ法を用いて、前記ポリイミド材料の層をパターニングすることと、
    前記ポリイミド材料に、第１の時間硬化することと、アッシングすることと、第２の時間硬化することとを連続的に受けさせることと、
    前記シリコンウェハから前記複数の半導体チップを個片化することと、
    を更に含む、方法。
  10. 請求項９に記載の方法であって、
    前記アッシングすることが、酸素プラズマを含む、方法。
  11. 集積マイクロエレクトロメカニカルシステム（ＭＥＭＳ）デバイスをパッケージングするための方法であって、
    第１及び第２の端子と、ポリイミドのリング構造を有する表面とを含む半導体チップをリードを含む基板のアッセンブリパッド上に取り付けることと、
    第１のシリコーン材料の層を用いて前記リング構造の内部の領域上に前記ＭＥＭＳデバイスを取り付けることと、
    前記ＭＥＭＳデバイスの端子から前記第１の端子にボンディングワイヤを架けることと、
    前記ＭＥＭＳデバイスと前記ボンディングワイヤとの上に第２のシリコーン材料の層をディスペンスすることによりグロブを形成して、前記グロブを前記リング構造の内部の前記領域に制限することと、
    前記グロブを硬化させることと、
    前記グロブの表面上にエポキシ化合物の層をディスペンスすることと、
    前記エポキシ化合物の層を硬化させることと、
    前記グロブにより埋め込まれる前記ＭＥＭＳデバイスと、前記半導体チップと、前記基板の一部とを重合体モールディング化合物内に覆うことと、
    を含み、
    前記第１及び第２のシリコーンの材料の層が同じ低弾性シリコーン材料であり、前記ＭＥＭＳデバイスが前記低弾性シリコーン材料により囲まれる、方法。
  12. 請求項１１の方法であって、
    前記第１及び第２のシリコーン材料の層が１０ＭＰａ未満の弾性を有する低弾性シリコーン材料である、方法。
  13. 請求項１１の方法であって、
    前記グロブを形成することの前に、前記半導体チップの第２の端子を前記基板のコンタクトパッドにワイヤボンディングすることと、
    前記グロブを硬化させることの後で前記エポキシ化合物の層をディスペンスすることの前に、前記半導体チップと前記基板と前記グロブとの一部をプラズマエッチングすることと、
    を更に含む、方法。
  14. 請求項１１の方法であって、
    前記半導体チップを取り付けることの前に、
    複数の半導体チップを含むシリコンウェハの表面の上にポリイミド材料の層を被覆することと、
    前記複数の半導体チップの各々の上に前記リング構造を形成するために、フォトレジスト層をスピンオンし、前記フォトレジスト層をマスキングし、露光し、現像することを含むフォトリソグラフィ法を用いて、前記ポリイミド材料の層をパターニングすることと、
    前記ポリイミド材料の層に、第１の時間硬化することと、アッシングすることと、第２の時間硬化することとを連続的に受けさせることと、
    前記シリコンウェハから前記複数の半導体チップを個片化することと、
    を更に含む、方法。
  15. パッケージングされたマイクロエレクトロメカニカルシステム（ＭＥＭＳ）デバイスであって、
    パッドとリードとを含む基板と、
    第１及び第２の端子を備える回路要素を含む半導体チップであって、前記第２の端子が前記リードにワイヤボンディングされる、前記半導体チップと、
    シリコーン化合物の層により前記半導体チップの表面に取り付けられるＭＥＭＳデバイスであって、前記ＭＥＭＳデバイスの端子が、前記第１の端子へのワイヤ懸架によりボンディングされる、前記ＭＥＭＳデバイスと、
    前記ＭＥＭＳデバイスと前記第１の端子とを囲む前記半導体チップの表面上のポリイミド化合物のリング構造と、
    前記ＭＥＭＳデバイスと前記ワイヤ懸架とを覆うシリコーン材料のグロブであって、前記半導体チップの前記リング構造の内部の表面領域に制限される、前記グロブと、
    前記グロブと前記半導体チップと前記基板との一部を覆うモールディング化合物であって、前記グロブに対して非接着性である、前記モールディング化合物と、
    を含み、
    前記シリコーン化合物の層と前記シリコーン材料のグロブとが同じ低弾性シリコーンであり、前記ＭＥＭＳデバイスが前記低弾性シリコーンにより囲まれる、ＭＥＭＳデバイス。
  16. 請求項１５のＭＥＭＳデバイスであって、
    前記ＭＥＭＳデバイスが、機械的及び熱的応力に影響を受け易い、ＭＥＭＳデバイス。
  17. 請求項１５のＭＥＭＳデバイスであって、
    前記シリコーン化合物の層と前記シリコーン材料とが１０ＭＰａ未満の弾性を有する低弾性シリコーン化合物である、ＭＥＭＳデバイス。
  18. 請求項１５のＭＥＭＳデバイスであって、
    前記モールディング化合物がエポキシベースの熱硬化性モールディング化合物である、ＭＥＭＳデバイス。
  19. 請求項１５のＭＥＭＳデバイスであって、
    前記リング構造の前記表面領域が、前記ポリイミド化合物の第１の硬化とアッシングと第２の硬化とのプロセスシーケンスから生じる、ＭＥＭＳデバイス。
  20. 請求項１５のＭＥＭＳデバイスであって、
    前記リング構造が、円と矩形との一方の形状を有する、ＭＥＭＳデバイス。
JP2018536857A 2016-01-13 2017-01-13 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法 Active JP6974685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021166547A JP7298856B2 (ja) 2016-01-13 2021-10-11 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662278224P 2016-01-13 2016-01-13
US62/278,224 2016-01-13
US15/134,574 US9896330B2 (en) 2016-01-13 2016-04-21 Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip
US15/134,574 2016-04-21
PCT/US2017/013507 WO2017123998A1 (en) 2016-01-13 2017-01-13 Structure and method for packaging stress-sensitive mems

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021166547A Division JP7298856B2 (ja) 2016-01-13 2021-10-11 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法

Publications (3)

Publication Number Publication Date
JP2019503277A JP2019503277A (ja) 2019-02-07
JP2019503277A5 JP2019503277A5 (ja) 2020-02-20
JP6974685B2 true JP6974685B2 (ja) 2021-12-01

Family

ID=59275431

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018536857A Active JP6974685B2 (ja) 2016-01-13 2017-01-13 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法
JP2021166547A Active JP7298856B2 (ja) 2016-01-13 2021-10-11 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021166547A Active JP7298856B2 (ja) 2016-01-13 2021-10-11 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法

Country Status (5)

Country Link
US (4) US9896330B2 (ja)
EP (1) EP3403275A4 (ja)
JP (2) JP6974685B2 (ja)
CN (2) CN116692765A (ja)
WO (1) WO2017123998A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9896330B2 (en) * 2016-01-13 2018-02-20 Texas Instruments Incorporated Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip
US10593567B2 (en) * 2016-05-19 2020-03-17 Sencio B.V. Integrated circuit package and method of manufacturing the same
EP3260821B1 (en) * 2016-06-21 2019-09-11 ams International AG Sensor package and method of producing the sensor package
US10635205B1 (en) * 2017-03-08 2020-04-28 Cit Rogene, Inc Flexible microstructured and textured metamaterials
FR3073080B1 (fr) * 2017-10-26 2021-01-08 St Microelectronics Srl Circuit integre en boitier qfn
US10861741B2 (en) 2017-11-27 2020-12-08 Texas Instruments Incorporated Electronic package for integrated circuits and related methods
US10370244B2 (en) * 2017-11-30 2019-08-06 Infineon Technologies Ag Deposition of protective material at wafer level in front end for early stage particle and moisture protection
US10516381B2 (en) * 2017-12-29 2019-12-24 Texas Instruments Incorporated 3D-printed protective shell structures for stress sensitive circuits
US11538767B2 (en) * 2017-12-29 2022-12-27 Texas Instruments Incorporated Integrated circuit package with partitioning based on environmental sensitivity
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
US11404270B2 (en) 2018-11-30 2022-08-02 Texas Instruments Incorporated Microelectronic device substrate formed by additive process
US10861715B2 (en) 2018-12-28 2020-12-08 Texas Instruments Incorporated 3D printed semiconductor package
US10910465B2 (en) 2018-12-28 2021-02-02 Texas Instruments Incorporated 3D printed semiconductor package
US11489511B2 (en) 2018-12-30 2022-11-01 Texas Instruments Incorporated Highly dispersive bulk acoustic wave resonators
US11394361B2 (en) 2019-02-25 2022-07-19 Texas Instruments Incorporated Buk acoustic wave resonator with guard rings having recessed space from electrode edge and periodic designs
US11264970B2 (en) 2019-03-02 2022-03-01 Texas Instruments Incorporated Piezoelectric resonator with patterned resonant confiners
US11190164B2 (en) 2019-05-24 2021-11-30 Texas Instruments Incorporated Using acoustic reflector to reduce spurious modes
CN110600432A (zh) * 2019-05-27 2019-12-20 华为技术有限公司 一种封装结构及移动终端
US10841710B1 (en) * 2019-06-20 2020-11-17 Solid State System Co., Ltd. Package structure of micro-electro-mechanical-system microphone package and method for packaging the same
US11356082B2 (en) 2019-12-12 2022-06-07 Texas Instruments Incorporated Folded ramp generator
US11584638B2 (en) * 2020-07-30 2023-02-21 Invensense, Inc. Reducing delamination in sensor package
US20220028764A1 (en) * 2021-07-16 2022-01-27 Infineon Technologies Ag Semiconductor devices comprising wireless transmitters and/or wireless receivers
CN115642095B (zh) * 2022-09-08 2024-03-29 武汉敏声新技术有限公司 一种射频模组封装结构及方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1300872A (fr) 1961-06-29 1962-08-10 Quercia Flaminaire Sa Perfectionnements apportés aux briquets à gaz
JPS56112942U (ja) * 1980-01-29 1981-08-31
JPS58107657A (ja) * 1981-12-21 1983-06-27 Nec Corp 半導体装置
JPS5942043U (ja) * 1982-09-10 1984-03-17 富士電機株式会社 樹脂封止型半導体装置
US4814943A (en) 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JPS63116451A (ja) * 1986-11-04 1988-05-20 Mitsubishi Electric Corp 混成集積回路装置
JPH0258357A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd ピングリッドアレイ型半導体装置
JPH04171970A (ja) * 1990-11-06 1992-06-19 Matsushita Electric Ind Co Ltd 半導体装置
US5436203A (en) 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
JP3274963B2 (ja) * 1996-04-19 2002-04-15 株式会社日立製作所 半導体装置
US6092281A (en) 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
JP2001326304A (ja) 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
US6686649B1 (en) 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
DE102004043663B4 (de) * 2004-09-07 2006-06-08 Infineon Technologies Ag Halbleitersensorbauteil mit Hohlraumgehäuse und Sensorchip und Verfahren zur Herstellung eines Halbleitersensorbauteils mit Hohlraumgehäuse und Sensorchip
US7365371B2 (en) * 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
US7244636B2 (en) * 2005-10-19 2007-07-17 Texas Instruments Incorporated Semiconductor assembly for improved device warpage and solder ball coplanarity
DE102006026023A1 (de) * 2006-06-01 2007-12-06 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchipstapel und Kunststoffgehäuse sowie Verfahren zur Herstellung des Halbleiterbauteils
US8022554B2 (en) * 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
FR2906236B3 (fr) * 2006-09-22 2008-08-08 Sigurdmicroelectronics Corp Structure de boitier de systeme micro-electromecanique renforcee
JP4305502B2 (ja) 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
WO2008084276A1 (en) 2007-01-09 2008-07-17 Infineon Technologies Ag A semiconductor package
FR2911865B1 (fr) * 2007-01-26 2009-04-17 Commissariat Energie Atomique Procede de realisation d'un capot de protection de composant sur un substrat
US20080197514A1 (en) * 2007-02-16 2008-08-21 Thomas Goida Die coat perimeter to enhance semiconductor reliability
US20080217708A1 (en) 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US7872335B2 (en) 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
KR101481577B1 (ko) 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
US8231692B2 (en) 2008-11-06 2012-07-31 International Business Machines Corporation Method for manufacturing an electronic device
US8710682B2 (en) 2009-09-03 2014-04-29 Designer Molecules Inc, Inc. Materials and methods for stress reduction in semiconductor wafer passivation layers
KR101089956B1 (ko) 2009-10-28 2011-12-05 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
US8338208B2 (en) 2009-12-31 2012-12-25 Texas Instruments Incorporated Micro-electro-mechanical system having movable element integrated into leadframe-based package
JP2011183554A (ja) * 2010-03-04 2011-09-22 Asahi Glass Co Ltd 微細構造体の製造方法
DE102010030960B4 (de) * 2010-07-06 2020-12-10 Robert Bosch Gmbh Verfahren zur Herstellung eines schwingungsgedämpften Bauteils
US9380380B2 (en) 2011-01-07 2016-06-28 Stmicroelectronics S.R.L. Acoustic transducer and interface circuit
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals
JP2012238796A (ja) * 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法
US9073748B2 (en) * 2011-11-10 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectro mechanical system encapsulation scheme
US8907469B2 (en) 2012-01-19 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package assembly and method of forming the same
US8686550B2 (en) * 2012-02-13 2014-04-01 Freescale Semiconductor, Inc. Method and apparatus for high pressure sensor device
US9102511B2 (en) * 2012-06-08 2015-08-11 Texas Instruments Incorporated Hermetic plastic molded MEMS device package and method of fabrication
CN103193198A (zh) 2013-04-22 2013-07-10 安徽北方芯动联科微系统技术有限公司 通过背面图形化降低mems芯片封装应力的方法
US9284182B1 (en) 2013-08-20 2016-03-15 Qualtre, Inc. MEMS devices anti-stiction coating and encapsulant having opposing water resitive characteristics
JP5867465B2 (ja) * 2013-08-22 2016-02-24 Tdk株式会社 磁気センサ
ITTO20130775A1 (it) 2013-09-26 2015-03-27 St Microelectronics Srl Dispositivo sensore con sistema di calibrazione integrato e metodo di calibrazione dello stesso
JP2015106649A (ja) * 2013-11-29 2015-06-08 株式会社デンソー 電子装置
KR20150072687A (ko) * 2013-12-20 2015-06-30 삼성전기주식회사 가스 센서 패키지
JP6523034B2 (ja) * 2014-05-09 2019-05-29 株式会社フジクラ 半導体実装構造体
EP3026696B1 (en) * 2014-11-26 2021-03-03 STMicroelectronics Srl Package for semiconductor devices sensitive to mechanical and thermo-mechanical stresses, such as mems pressure sensors
CN104835808A (zh) * 2015-03-16 2015-08-12 苏州晶方半导体科技股份有限公司 芯片封装方法及芯片封装结构
US9896330B2 (en) * 2016-01-13 2018-02-20 Texas Instruments Incorporated Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip
US10141245B2 (en) 2016-08-24 2018-11-27 Qorvo Us, Inc. High-power acoustic device with improved performance
KR102551657B1 (ko) 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
US9761543B1 (en) 2016-12-20 2017-09-12 Texas Instruments Incorporated Integrated circuits with thermal isolation and temperature regulation
US10217649B2 (en) 2017-06-09 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an underfill barrier

Also Published As

Publication number Publication date
CN116692765A (zh) 2023-09-05
US20200354214A1 (en) 2020-11-12
US9896330B2 (en) 2018-02-20
US20180127266A1 (en) 2018-05-10
CN108475645B (zh) 2023-07-18
CN108475645A (zh) 2018-08-31
US10723616B2 (en) 2020-07-28
JP2022008991A (ja) 2022-01-14
EP3403275A1 (en) 2018-11-21
WO2017123998A1 (en) 2017-07-20
US11498831B2 (en) 2022-11-15
EP3403275A4 (en) 2019-03-06
US20190169019A1 (en) 2019-06-06
JP7298856B2 (ja) 2023-06-27
US10233074B2 (en) 2019-03-19
JP2019503277A (ja) 2019-02-07
US20170197823A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
JP6974685B2 (ja) 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法
CN109075129B (zh) 浮动裸片封装
US9952110B2 (en) Multi-die pressure sensor package
US6982491B1 (en) Sensor semiconductor package and method of manufacturing the same
US20110115036A1 (en) Device packages and methods of fabricating the same
US9324586B2 (en) Chip-packaging module for a chip and a method for forming a chip-packaging module
US9227836B2 (en) Hermetic plastic molded MEMS device package and method of fabrication
JP2010230655A (ja) センサ装置およびその製造方法
US9735128B2 (en) Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules
US7745916B2 (en) Module comprising polymer-containing electrical connecting element
US10118816B2 (en) Method of forming a protective coating for a packaged semiconductor device
TWI538113B (zh) 微機電晶片封裝及其製造方法
US20150035130A1 (en) Integrated Circuit with Stress Isolation
US9281243B2 (en) Chip scale package structure and manufacturing method thereof
US9153526B2 (en) Microelectronic devices and methods for manufacturing microelectronic devices
JP2003051511A (ja) 半導体装置及びその製造方法
KR101252809B1 (ko) 밀폐형 패키지
KR20100065787A (ko) 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R150 Certificate of patent or registration of utility model

Ref document number: 6974685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150