JP6903140B2 - 画素構造および製造方法 - Google Patents

画素構造および製造方法 Download PDF

Info

Publication number
JP6903140B2
JP6903140B2 JP2019542632A JP2019542632A JP6903140B2 JP 6903140 B2 JP6903140 B2 JP 6903140B2 JP 2019542632 A JP2019542632 A JP 2019542632A JP 2019542632 A JP2019542632 A JP 2019542632A JP 6903140 B2 JP6903140 B2 JP 6903140B2
Authority
JP
Japan
Prior art keywords
pixel
gate
switching transistor
transistor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019542632A
Other languages
English (en)
Other versions
JP2020507125A (ja
Inventor
宋艷芹
張九占
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Publication of JP2020507125A publication Critical patent/JP2020507125A/ja
Application granted granted Critical
Publication of JP6903140B2 publication Critical patent/JP6903140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Description

関連する出願の参照
本発明は、出願人が２０１７年８月２９日に出願した、出願番号がＣＮ２０１７１０７６０４７２０であり、名称が「高画素密度に適用する画素駆動回路、画素構造および製造方法」である出願の優先権を主張する。上記出願の全ての内容は、援用により本明細書に組み込まれる。
本発明は、ディスプレイ表示技術分野に関し、特に、高画素密度に適用する画素構造および製造方法に関する。
ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）技術の発展に伴い、表示パネルの画素のＰＰＩ（すなわち、１インチ当たりの画素密度）への要求も増加している。画素（またはサブ画素）は、通常、トランジスタ駆動回路と発光材料とで構成されており、ＰＰＩを増加するためには、トランジスタ駆動回路のサイズをさらに小さくする必要がある。
これに鑑みて、本発明の実施例は、既存のパネルの画素が画素駆動回路による影響を受けて画素密度が低すぎるという技術的問題を解決するために、高画素密度に適用する画素駆動回路、画素構造及び画素製造方法を提供する。
本発明の高画素密度に適用する画素構造は、隣接する第１の画素と第２の画素とを含み、前記第１の画素と前記第２の画素はそれぞれ画素駆動回路を含み、前記画素駆動回路は駆動トランジスタ及びスイッチングトランジスタを含み、前記スイッチングトランジスタはデュアルゲート電界効果トランジスタであり、前記デュアルゲート電界効果トランジスタは第１のゲートと第２のゲートとを含み、前記第１のゲートと前記第２のゲートは同一の走査線に接続され、前記第１の画素のスイッチングトランジスタの入力端と前記第２の画素のスイッチングトランジスタの入力端とは、同一のデータ線に接続され、前記第１の画素のスイッチングトランジスタと前記第２の画素のスイッチングトランジスタとが隣接し、前記第１の画素のスイッチングトランジスタと前記第２の画素のスイッチングトランジスタとの間にはストライプパターンが設けられており、前記ストライプパターンは、前記第１の画素のスイッチングトランジスタの第１のゲートと第２のゲートとの間の活性領域を構成するとともに、前記第２の画素のスイッチングトランジスタの第１のゲートと第２のゲートとの間の活性領域を構成し、前記ストライプパターンの長手方向における両端が短手方向に沿って一方側へ延びて前記第１の画素のスイッチングトランジスタのパターンを形成し、前記ストライプパターンの長手方向における両端が短手方向に沿って他方側へ延びて前記第２の画素のスイッチングトランジスタのパターンを形成する。
本発明の一実施例では、前記スイッチングトランジスタは、入力端がソースであり、出力端がドレインであり、前記第１のゲートおよび前記第２のゲートはトップゲート型もしくはボトムゲート型であり、または前記第１のゲートはトップゲート型で前記第２のゲートはボトムゲート型であり、または前記第１のゲートはボトムゲート型で前記第２のゲートはトップゲート型である。
本発明の一実施例では、前記第１の画素と前記第２の画素との前記画素駆動回路は、水平方向において対向しており、前記画素駆動回路の前記スイッチングトランジスタは隣接している。
本発明の一実施例では、前記第１の画素と前記第２の画素は別々の行に配列され、対応する前記第１の画素と前記第２の画素は列に配列され、同一列における前記第１の画素と前記第２の画素の前記スイッチングトランジスタの入力端は、同一データ線に接続され、同一行における前記第１の画素または前記第２の画素の前記スイッチングトランジスタの前記第１のゲートと前記第２のゲートは同一走査線に接続されている。
前記画素駆動回路は、保持コンデンサをさらに含み、前記スイッチングトランジスタのドレインは駆動トランジスタのゲートに接続され、前記スイッチングトランジスタのソースはデータ線に接続され、前記駆動トランジスタは電界効果トランジスタを採用し、駆動トランジスタのソースは作動電圧に接続され、駆動トランジスタのドレインは発光ダイオードと直列に接続されてグラウンドに接続される。
本発明の高画素密度に適用する画素の製造方法は、活性層を形成することを含み、前記活性層を形成することは、前記活性層においてストライプパターンを形成し、前記ストライプパターンは、第１の画素のスイッチングトランジスタの第１のゲートと第２のゲートとの間の活性領域を構成するとともに、第２の画素のスイッチングトランジスタの第１のゲートと第２のゲートとの間の活性領域を構成し、前記第１の画素と前記第２の画素は隣接し、前記第１の画素と前記第２の画素はそれぞれ画素駆動回路を備え、前記画素駆動回路は駆動トランジスタ及び前記スイッチングトランジスタを備え、前記スイッチングトランジスタはデュアルゲート電界効果トランジスタであり、前記デュアルゲート電界効果トランジスタは第１のゲートと第２のゲートとを含み、前記第１のゲートと前記第２のゲートは同一の走査線に接続され、前記第１の画素のスイッチングトランジスタの入力端と前記第２の画素のスイッチングトランジスタの入力端とは同一のデータ線に接続されることと、前記第１の画素のスイッチングトランジスタとして、前記ストライプパターンの両端から短手方向に沿って前記ストライプパターンの一方側へ延びた一方のデュアルゲート電界効果トランジスタのパターンを形成し、前記第２の画素のスイッチングトランジスタとして、前記ストライプパターンの両端から短手方向に沿って前記ストライプパターンの他方側へ延びた他方のデュアルゲート電界効果トランジスタのパターンを形成することと、を含む。
前記方法は、前記ストライプパターンの長手方向を基準として、前記ストライプパターンの両側に、前記第１の画素における画素駆動回路の駆動トランジスタのパターンと、前記第２の画素における画素駆動回路の駆動トランジスタのパターンとを対称に形成することをさらに含む。
前記方法は、前記活性層上に第１の絶縁層および第１の金属層を形成し、前記第１の金属層に走査線のパターンを形成することをさらに含み、前記デュアルゲート電界効果トランジスタの第１のゲートと第２のゲートは前記走査線に接続される。
本発明の実施例では、高画素密度に適用する画素駆動回路は、まずデュアルゲート電界効果トランジスタをスイッチングトランジスタとすることで、干渉要素を解消するために補償回路を追加して画素が複雑になってしまうことに起因する画素ＰＰＩの向上への影響を回避している。高画素密度に適用する画素構造は、同一列内の２つの隣接画素のスイッチングトランジスタによってゲート並列接続が行われ、活性領域の半導体結晶の一部を共有し、隣接するスイッチングトランジスタの構造を単純化して隣接するスイッチングトランジスタの間隔を小さくし、それによって同列内の隣接画素間のピッチが小さくなり、画素密度の向上を図る。
本発明の実施例または従来技術の技術的手段をより明確に説明するために、実施例または従来技術の説明で使用される図面を以下で簡単に説明する。以下で説明される図面は、本発明のいくつかの実施例であり、当業者にとって、創造的な工夫を経ることなくこれらの図面に基づいて他の図面が得られるということは明らかである。
図１は、本発明の一実施例による高画素密度に適用する画素駆動回路の等価回路を示す模式図である。 図２は、本発明の一実施例による高画素密度に適用する画素構造の回路レイアウトの構造模式図である。 図３は、本発明の一実施例による高画素密度に適用する画素構造の回路レイアウトの構造模式図である。
以下、本発明の実施例における目的、技術的手段および利点をより明確にするために、本発明の実施例における技術的手段を、本発明の実施例における図面と共に明確かつ完全に説明する。当然、説明される実施例は、本発明の実施例の全てではなく一部だけである。本発明の実施例に基づいて、当業者によって創造的な工夫を経ることなく得られる他のすべての実施例は本発明に係る範囲に含まれる。
図１は、本発明の一実施例による高画素密度に適用する画素駆動回路の等価回路を示す模式図である。図１に示すように、本発明の一実施例で、画素（または単一のサブ画素）は行、列に配列され、各行の画素は同一走査線に接続され、各列の画素は同一データ線に接続されている。図１に示すように、左上、右上、左下、右下の４つの画素が含まれ、左上および右上の画素が第１の画素として走査線ｓｃａｎ１に接続され、左下および右下の画素が第２の画素として走査線ｓｃａｎ２に接続され、左上および左下の画素が隣接する第１および第２の画素としてデータ線ｄａｔａ１に接続され、右上および右下の画素が他の隣接する第１および第２の画素としてデータ線ｄａｔａ２に接続されている。
図１に示すように、本発明の一実施例における画素構造は、画素駆動回路と発光ダイオード（例えば、酸化インジウムスズからなる有機発光ダイオード）とを含み、画素駆動回路は、２Ｔ１Ｃ画素駆動回路を採用し、スイッチングトランジスタ（例えば電界効果トランジスタを採用）、駆動トランジスタ（例えば電界効果トランジスタを採用）、及び保持コンデンサを含む。
スイッチングトランジスタは、ゲートに接続される走査線信号によって入力端（例えば、ソース）のデータ入力（例えば、データ線によって伝送されるデジタル信号）を制御する。
駆動トランジスタは、ゲートでスイッチングトランジスタの出力端（例えば、ドレイン）の信号出力（例えば、電圧信号）を受信し、（作動電源とグラウンドとを連結して）発光ダイオードを駆動する作動電流を形成する。
保持コンデンサは、駆動トランジスタのゲート電圧を保持し、安定した駆動トランジスタ作動電流を形成する。
スイッチングトランジスタは、ドレインが駆動トランジスタのゲートに接続され、ゲートが走査線に接続され、ソースがデータ線に接続されている。発光ダイオードは駆動トランジスタのソースまたはドレインと直列に接続されている。保持コンデンサは発光ダイオードの直列に接続される位置に応じて、駆動トランジスタのゲートとソースとの間、またはゲートとドレインとの間に接続されている。駆動トランジスタは、ソースが作動電圧に接続され、ドレインがグラウンドに接続される。左上画素を例にとると、スイッチングトランジスタＴ２ａは、ゲートが走査線ｓｃａｎ１に接続され、ソースがデータ線ｄａｔａ１に接続され、ドレインが駆動トランジスタＴ１ａのゲートに接続される。駆動トランジスタＴ１ａは、ソースが作動電圧Ｖｄｄに接続され、ドレインが発光ダイオードと直列に接続されて、グラウンドＶｓｓに接続される。
図１に示すように、本発明の一実施例による画素駆動回路のスイッチングトランジスタ（例えば、スイッチングトランジスタＴ２ａ、Ｔ２ｂ、Ｔ４ａ、Ｔ４ｂ）は、デュアルゲート電界効果トランジスタを採用し、デュアルゲート電界効果トランジスタの第１のゲート及び第２のゲートは同一走査線に接続されている。左上画素を例にとると、スイッチングトランジスタＴ２ａに含まれる第１のゲートｇ１および第２のゲートｇ２は、走査線ｓｃａｎ１に接続されている。同一行のスイッチングトランジスタＴ２ａおよびＴ２ｂのゲートは、同一走査線ｓｃａｎ１に接続されている。
本発明の一実施例におけるデュアルゲート電界効果トランジスタの第１のゲートｇ１および第２のゲートｇ２はトップゲート型である。同一列の画素における画素駆動回路のスイッチングトランジスタに用いられるデュアルゲート電界効果トランジスタは、ゲートが同一タイプである。
本発明の一実施例におけるデュアルゲート電界効果トランジスタの第１のゲートｇ１および第２のゲートｇ２はボトムゲート型である。同一列の画素における画素駆動回路のスイッチングトランジスタに用いられるデュアルゲート電界効果トランジスタは、ゲートが同一タイプである。
本発明の一実施例におけるデュアルゲート電界効果トランジスタの第１のゲートｇ１（または第２のゲートｇ２）はトップゲート型であり、第２のゲートｇ２（または第１のゲートｇ１）はボトムゲート型である。同一列の画素における画素駆動回路のスイッチングトランジスタに用いられるデュアルゲート電界効果トランジスタは、ゲートが同一タイプである。
図１に示すように、本発明の一実施例では、２行の画素を一つのグループとして、１行目の画素（すなわち第１の画素）と２行目の画素（すなわち第２の画素）における同一列の画素の画素駆動回路が水平方向において対向し、第１の画素スイッチングトランジスタの第１のゲートおよび第２のゲートと、第２の画素スイッチングトランジスタの第１のゲートおよび第２のゲートとの間は、共通部分を形成する。水平方向において対向することとは、同一列における第１の画素と第２の画素の画素駆動回路において、スイッチングトランジスタおよび駆動トランジスタが同一レベルの高さにあり、スイッチングトランジスタおよび駆動トランジスタが対称に配置されるとともに、スイッチングトランジスタが隣接していることを意味する。左上画素（すなわち第１の画素）と左下画素（すなわち第２の画素）を例にとると、左上画素の画素駆動回路のスイッチングトランジスタＴ２ａと左下画素の画素駆動回路のスイッチングトランジスタＴ４ａはデュアルゲート電界効果トランジスタを採用している。スイッチングトランジスタＴ２ａの第１のゲートｇ１と第２のゲートｇ２との間の活性領域（活性層の半導体）と、スイッチングトランジスタＴ４ａの第１のゲートｇ１と第２のゲートｇ２との間の活性領域（活性層の半導体）は、共通部分（図１の楕円形領域）を形成する。
図３は、本発明の一実施例による高画素密度に適用する画素構造の回路レイアウトの構造模式図である。図３に示すように、左上画素（すなわち第１の画素）と左下画素（すなわち第２の画素）を例にとると、スイッチングトランジスタＴ２ａとスイッチングトランジスタＴ４ａのゲートの半導体パターンの一部が重なり合って共用され、重なり合っている位置でストライプパターンＴ２４が形成される。
ＶＲ用途では、近距離表示ユニットとしてのＯＬＥＤパネルは、画素の開口率を高めるために、できるだけ画素配列を緻密にして、かつ画素駆動回路のサイズをできるだけ小さくする必要があるが、画素密度を増加すると、各画素の発光素子（の面積）が小さくなる。したがって、発光素子の駆動電流が小さくなってしまうとともに、画素駆動回路の駆動トランジスタは作動電圧、グラウンド、および発光素子と連結する必要があり、プロセスレベルによる制限で駆動トランジスタのチャネル長さが逆に長くなるため、駆動トランジスタのゲートへの制御電圧がより精確になる必要がある。しかしながら、画素駆動回路のスイッチングトランジスタが電子チャネルのフィードバック容量や寄生容量などの干渉要因の影響を受けると、駆動トランジスタのゲートを安定して制御することができない。干渉要素を解消するために補償回路を追加すると、画素密度に影響を与えて画素の信頼性を低下させてしまう。本発明の実施例による高画素密度の画素構造は、まずデュアルゲート電界効果トランジスタをスイッチングトランジスタとすることで、リーク電流（すなわちゲートリーク電流）が過剰になることが回避され、フィードバック容量などの寄生容量が効果的に解消され、駆動トランジスタのゲート制御電流の安定が確保される。
図２は、本発明の一実施例による高画素密度に適用する画素構造の回路レイアウトの構造模式図である。図２に示すように、同一列における隣接する左上画素（すなわち第１の画素）と左下画素（すなわち第２の画素）の画素駆動回路を例とすると、左上画素のスイッチングトランジスタＴ２ａと左下画素のスイッチングトランジスタＴ４ａはデュアルゲート電界効果トランジスタを採用し、スイッチングトランジスタＴ２ａの第１のゲートｇ１と第２のゲートｇ２は同一走査線ｓｃａｎ１に接続され、スイッチングトランジスタＴ４ａの第１のゲートｇ１と第２のゲートｇ２は同一走査線ｓｃａｎ２に接続され、スイッチングトランジスタＴ２ａとＴ４ａのソースｓは同一データ線ｄａｔａ１に接続されている。図２に示すように、左上画素の駆動トランジスタＴ１ａと左下画素のスイッチングトランジスタＴ４ａとは隣接しており、左上画素と左下画素の画素ピッチ（ｐｉｘｅｌ ｐｉｔｃｈ）を形成している。しかし、駆動トランジスタのチャネル長さが１６μｍより大きくなると、スイッチングトランジスタがデュアルゲート構造を使用し、画素ピッチが最小で３５．３５μｍの場合、画素のＰＰＩは最大でも７１９になり、一部のＶＲプロジェクトのデマンドを満たすことはできない。
図３に示すように、同一列における隣接する左上画素（すなわち第１の画素）と左下画素（すなわち第２の画素）の画素駆動回路を例とすると、左上画素のスイッチングトランジスタＴ２ａと左下画素のスイッチングトランジスタＴ４ａはデュアルゲート電界効果トランジスタを採用し、スイッチングトランジスタＴ２ａの第１のゲートｇ１と第２のゲートｇ２は同一走査線ｓｃａｎ１に接続され、スイッチングトランジスタＴ４ａの第１のゲートｇ１と第２のゲートｇ２は同一走査線ｓｃａｎ２に接続され、スイッチングトランジスタＴ２ａとＴ４ａのソースｓは同一データ線ｄａｔａ１に接続されている。図３に示すように、同一列における隣接する左上画素と左下画素の画素駆動回路は水平方向において対向しており、左上画素のスイッチングトランジスタＴ２ａと左下画素のスイッチングトランジスタＴ４ａは隣接しているとともに、スイッチングトランジスタＴ２ａとスイッチングトランジスタＴ４ａは活性層におけるソースパターン及びドレインパターンが一部重なり合って、スイッチングトランジスタＴ２ａとＴ４ａのソースが並列に接続されてかつドレインが並列に接続されることになる。走査線によってスイッチングトランジスタが選択され、並列に接続されるソースおよびドレインを用いて信号が入出力される。本発明の実施例による高画素密度の画素構造は、同一列の隣接する２つの画素のスイッチングトランジスタ部分の半導体の重なり合いによって各行の入力端の並列接続と出力端の並列接続を形成して、隣接するスイッチングトランジスタの構造を単純化することで、隣接するスイッチングトランジスタの距離を小さくし、さらに同一列内の隣接画素間の間隔を小さくして、画素密度の向上を図る。本発明の実施例による高画素密度の画素構造を採用することで、駆動トランジスタのチャネル長さが１６μｍより大きい場合にスイッチングトランジスタがデュアルゲート構造を使用しても、画素間隔を３５．３５μｍより小さくすることができ、画素のＰＰＩは最大８１０になり、ＶＲプロジェクトのデマンドを満たすことができる。
図３に示す画素駆動回路を参照すると、本発明の実施例における高画素密度の画素構造の製造方法と通常の画素製造方法との主な相違点は、同一列の２つの隣接画素の画素駆動回路における隣接するスイッチングトランジスタの製造方法にある。
本発明の一実施例による高画素密度の画素構造の製造方法は、以下を含む。
活性層（半導体層）上に、同一列の隣接する２つの画素（すなわち第１の画素と第２の画素）の画素駆動回路におけるスイッチングトランジスタのデュアルゲートの共通部パターンとして、ストライプパターンＴ２４を形成する。活性層パターンは、通常、蒸着等の一般的な方法により形成される。
活性層のストライプパターンＴ２４の両端から短手方向に沿ってストライプパターンＴ２４の一方側へ延びた一方のスイッチングトランジスタのパターンを形成する。スイッチングトランジスタのパターンはデュアルゲート電界効果トランジスタのパターンである。
活性層のストライプパターンＴ２４の両端から短手方向に沿ってストライプパターンＴ２４の他方側へ延びた他方のスイッチングトランジスタのパターンを形成する。スイッチングトランジスタのパターンはデュアルゲート電界効果トランジスタのパターンである。
ストライプパターンＴ２４の長手方向を基準として、活性層のストライプパターンＴ２４の両側に、同一列の隣接する２つの画素の画素駆動回路における駆動トランジスタのパターンを対称に形成する。活性層パターンは、通常、エッチング等の一般的な方法により形成される。
上記のパターンにより、２つのスイッチングトランジスタは共通の半導体領域（すなわちストライプパターンＴ２４）を有している。異なる画素のスイッチングトランジスタは異なる走査線によって選択される。ストライプパターンＴ２４は対応するスイッチングトランジスタに適用されることができる。このようなスイッチングトランジスタのパターンは、同一列内の隣接画素内のスイッチングトランジスタの配置構造を単純化し、パターンサイズを縮小し、さらに画素ピッチを小さくする。
本発明の一実施例による高画素密度の画素構造の製造方法は、以下をさらに含む。
活性層上に第１の絶縁層及び第１の金属層を形成し、第１の金属層にスイッチングトランジスタ及び駆動トランジスタに対応するゲート、ソース及びドレインのパターンを形成する。
第１の金属層上に走査線（ｓｃａｎ１、ｓｃａｎ２）のパターンを形成する。金属層は蒸着などの一般的な方法で形成され、金属層パターンはウェットエッチングなどの一般的な方法で形成される。
第１の金属層上に第２の絶縁層と第２の金属層を形成する。第２の絶縁層にコンタクトホールを形成し、第２の金属層にデータ線（ｄａｔａ１、ｄａｔａ２）および電源線（Ｖｄｄ）を形成した後、通常の製造プロセスで保持コンデンサ、電源および透明陽極（発光ダイオード）の接続を完成させる。
本発明の実施例による高画素密度の画素構造の製造方法を採用することで、隣接する２つの画素の画素駆動回路内の（デュアルゲート）スイッチングトランジスタの製造を単純化し、画素ピッチを低下させ、ＰＰＩを効果的に向上させることができる。
以上、本発明の好適な実施例について説明したが、本発明はこれら実施例に限定されるものではなく、本発明の精神及び趣旨から逸脱することなく行われるあらゆる修正、同等置換などは本発明の保護範囲に含まれる。
本発明の実施例による画素駆動回路、画素構造および製造方法は、干渉要素を解消するために補償回路を追加して画素が複雑になってしまうことを回避し、画素構造を単純化し、画素密度の向上を図る。工業生産で広く使用されることができる。

Claims (8)

  1. 画素構造であって、
    隣接する第１の画素と第２の画素とを含み、
    前記第１の画素と前記第２の画素はそれぞれ画素駆動回路を含み、前記画素駆動回路は駆動トランジスタ及びスイッチングトランジスタを含み、前記スイッチングトランジスタはデュアルゲート電界効果トランジスタであり、前記デュアルゲート電界効果トランジスタは第１のゲートと第２のゲートとを含み、前記第１のゲートと前記第２のゲートは同一の走査線に接続され、
    前記第１の画素のスイッチングトランジスタの入力端と前記第２の画素のスイッチングトランジスタの入力端とは、同一のデータ線に接続され、
    前記第１の画素のスイッチングトランジスタと前記第２の画素のスイッチングトランジスタとが隣接し、前記第１の画素のスイッチングトランジスタと前記第２の画素のスイッチングトランジスタとの間にはストライプパターンが設けられており、
    前記ストライプパターンは、前記第１の画素のスイッチングトランジスタの第１のゲートと第２のゲートとの間の活性領域を構成するとともに、前記第２の画素のスイッチングトランジスタの第１のゲートと第２のゲートとの間の活性領域を構成し、
    前記ストライプパターンの長手方向における両端が短手方向に沿って一方側へ延びて前記第１の画素のスイッチングトランジスタのパターンを形成し、前記ストライプパターンの長手方向における両端が短手方向に沿って他方側へ延びて前記第２の画素のスイッチングトランジスタのパターンを形成する
    ことを特徴とする画素構造。
  2. 前記スイッチングトランジスタは、入力端がソースであり、出力端がドレインであり、
    前記第１のゲートおよび前記第２のゲートはトップゲート型もしくはボトムゲート型であり、または前記第１のゲートはトップゲート型で前記第２のゲートはボトムゲート型であり、または前記第１のゲートはボトムゲート型で前記第２のゲートはトップゲート型である、
    ことを特徴とする請求項１に記載の画素構造。
  3. 前記第１の画素と前記第２の画素との前記画素駆動回路は、水平方向において対向する
    ことを特徴とする請求項１又は２に記載の画素構造。
  4. 前記第１の画素と前記第２の画素は別々の行に配列され、対応する前記第１の画素と前記第２の画素は列に配列され、同一列における前記第１の画素と前記第２の画素の前記スイッチングトランジスタの入力端は、同一データ線に接続され、同一行における前記第１の画素または前記第２の画素の前記スイッチングトランジスタの前記第１のゲートと前記第２のゲートは同一走査線に接続されている、
    ことを特徴とする請求項３に記載の画素構造。
  5. 前記画素駆動回路は、保持コンデンサをさらに含み、前記スイッチングトランジスタのドレインは駆動トランジスタのゲートに接続され、前記スイッチングトランジスタのソースはデータ線に接続され、前記駆動トランジスタは電界効果トランジスタを採用し、駆動トランジスタのソースは作動電圧に接続され、駆動トランジスタのドレインは発光ダイオードと直列に接続されてグラウンドに接続される、
    ことを特徴とする請求項１ないし４のいずれか一項に記載の画素構造。
  6. 活性層を形成することを含む画素構造の製造方法であって、
    前記活性層を形成することは、
    前記活性層においてストライプパターンを形成し、前記ストライプパターンは、第１の画素のスイッチングトランジスタの第１のゲートと第２のゲートとの間の活性領域を構成するとともに、第２の画素のスイッチングトランジスタの第１のゲートと第２のゲートとの間の活性領域を構成し、前記第１の画素と前記第２の画素は隣接し、前記第１の画素と前記第２の画素はそれぞれ画素駆動回路を備え、前記画素駆動回路は駆動トランジスタ及び前記スイッチングトランジスタを備え、前記スイッチングトランジスタはデュアルゲート電界効果トランジスタであり、前記デュアルゲート電界効果トランジスタは第１のゲートと第２のゲートとを含み、前記第１のゲートと前記第２のゲートは同一の走査線に接続され、前記第１の画素のスイッチングトランジスタの入力端と前記第２の画素のスイッチングトランジスタの入力端とは同一のデータ線に接続されることと、
    前記第１の画素のスイッチングトランジスタとして、前記ストライプパターンの両端から短手方向に沿って前記ストライプパターンの一方側へ延びた一方のデュアルゲート電界効果トランジスタのパターンを形成し、前記第２の画素のスイッチングトランジスタとして、前記ストライプパターンの両端から短手方向に沿って前記ストライプパターンの他方側へ延びた他方のデュアルゲート電界効果トランジスタのパターンを形成することと、を含む、
    ことを特徴とする画素構造の製造方法。
  7. 前記ストライプパターンの長手方向を基準として、前記ストライプパターンの両側に、前記第１の画素における画素駆動回路の駆動トランジスタのパターンと、前記第２の画素における画素駆動回路の駆動トランジスタのパターンとを対称に形成することをさらに含む、
    ことを特徴とする請求項６に記載の画素構造の製造方法。
  8. 前記活性層上に第１の絶縁層および第１の金属層を形成し、前記第１の金属層に走査線のパターンを形成することをさらに含み、
    前記デュアルゲート電界効果トランジスタの第１のゲートと第２のゲートは前記走査線に接続される、
    ことを特徴とする請求項６に記載の画素構造の製造方法。
JP2019542632A 2017-08-29 2018-04-27 画素構造および製造方法 Active JP6903140B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710760472.0A CN109427287B (zh) 2017-08-29 2017-08-29 适用于高像素密度的像素驱动电路、像素结构和制作方法
CN201710760472.0 2017-08-29
PCT/CN2018/084880 WO2019041855A1 (zh) 2017-08-29 2018-04-27 像素驱动电路、像素结构和制作方法

Publications (2)

Publication Number Publication Date
JP2020507125A JP2020507125A (ja) 2020-03-05
JP6903140B2 true JP6903140B2 (ja) 2021-07-14

Family

ID=65502055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019542632A Active JP6903140B2 (ja) 2017-08-29 2018-04-27 画素構造および製造方法

Country Status (7)

Country Link
US (1) US10997911B2 (ja)
EP (1) EP3678120B1 (ja)
JP (1) JP6903140B2 (ja)
KR (1) KR102148623B1 (ja)
CN (1) CN109427287B (ja)
TW (1) TWI672810B (ja)
WO (1) WO2019041855A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164380B (zh) * 2019-05-14 2021-06-25 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及oled显示装置
US10984724B2 (en) 2019-05-14 2021-04-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel compensation circuit and OLED display device
TWI699753B (zh) * 2019-05-21 2020-07-21 友達光電股份有限公司 主動元件基板及其驅動方法
CN111580293B (zh) * 2020-06-05 2021-07-09 厦门天马微电子有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
CN114250498B (zh) * 2020-09-25 2023-09-01 京东方科技集团股份有限公司 用于3d打印的阳极背板
WO2023000156A1 (en) * 2021-07-20 2023-01-26 Boe Technology Group Co., Ltd. Array substrate, display panel, and method of testing array substrate

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415727B2 (ja) * 1996-06-11 2003-06-09 シャープ株式会社 液晶表示装置の駆動装置および駆動方法
US6219113B1 (en) * 1996-12-17 2001-04-17 Matsushita Electric Industrial Co., Ltd. Method and apparatus for driving an active matrix display panel
US6160281A (en) * 1997-02-28 2000-12-12 Eastman Kodak Company Active pixel sensor with inter-pixel function sharing
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
US6762735B2 (en) * 2000-05-12 2004-07-13 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device and method of testing the same
JP2003114646A (ja) * 2001-08-03 2003-04-18 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法。
JP3800404B2 (ja) * 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
KR100532780B1 (ko) * 2003-06-13 2005-11-30 주식회사 하이닉스반도체 듀얼 게이트 산화막 제조방법
US7582534B2 (en) * 2004-11-18 2009-09-01 International Business Machines Corporation Chemical doping of nano-components
TWI271868B (en) * 2005-07-08 2007-01-21 Au Optronics Corp A pixel circuit of the display panel
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
WO2008130195A1 (en) * 2007-04-24 2008-10-30 Iucf-Hyu Display and method of driving the same
KR100907255B1 (ko) * 2007-09-18 2009-07-10 한국전자통신연구원 유기 박막 트랜지스터를 구비하는 표시 장치
CN101398582B (zh) * 2007-09-28 2011-09-28 群康科技(深圳)有限公司 液晶显示装置
KR101410339B1 (ko) * 2007-12-03 2014-06-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5339972B2 (ja) * 2009-03-10 2013-11-13 株式会社ジャパンディスプレイ 画像表示装置
JP2011022414A (ja) * 2009-07-16 2011-02-03 Sharp Corp アクティブマトリクス表示装置
CN102144293B (zh) * 2009-11-27 2015-01-07 松下电器产业株式会社 发光显示装置
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP5987274B2 (ja) * 2011-07-07 2016-09-07 大日本印刷株式会社 アクティブマトリクス基板
CN202307893U (zh) * 2011-09-19 2012-07-04 深圳莱宝高科技股份有限公司 一种阵列基板及使用该阵列基板的显示面板
CN103246117B (zh) 2012-02-09 2016-09-07 上海中航光电子有限公司 一种双栅型薄膜晶体管液晶显示装置的像素结构
CN103293798B (zh) * 2012-07-13 2017-08-25 上海天马微电子有限公司 阵列基板、液晶显示器及其控制方法
CN103227204B (zh) * 2013-04-01 2015-07-08 南京邮电大学 晕掺杂的双材料异质栅石墨烯条带场效应管
CN103236245B (zh) * 2013-04-27 2015-08-19 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN104424880A (zh) * 2013-08-21 2015-03-18 昆山工研院新型平板显示技术中心有限公司 有机发光显示装置、显示器及减少漏电流的方法
CN104464607B (zh) * 2013-09-17 2017-09-29 昆山工研院新型平板显示技术中心有限公司 有机发光显示器的像素电路及其驱动方法
KR102216995B1 (ko) * 2014-06-26 2021-02-22 삼성디스플레이 주식회사 유기발광 표시장치
CN106157880A (zh) * 2015-04-23 2016-11-23 上海和辉光电有限公司 Oled像素补偿电路
KR102332255B1 (ko) * 2015-04-29 2021-11-29 삼성디스플레이 주식회사 표시 장치
CN105280141B (zh) 2015-11-11 2017-11-07 北京大学 一种oled显示像素电路及驱动方法
CN106935201B (zh) * 2015-12-31 2019-01-18 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示器
CN105633103B (zh) * 2016-04-12 2018-12-18 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN105932032A (zh) * 2016-06-16 2016-09-07 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN106558287B (zh) * 2017-01-25 2019-05-07 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN106910468B (zh) * 2017-04-28 2019-05-10 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法

Also Published As

Publication number Publication date
EP3678120A1 (en) 2020-07-08
TW201914000A (zh) 2019-04-01
EP3678120B1 (en) 2023-08-16
TWI672810B (zh) 2019-09-21
WO2019041855A1 (zh) 2019-03-07
US20190156744A1 (en) 2019-05-23
CN109427287B (zh) 2020-12-22
JP2020507125A (ja) 2020-03-05
US10997911B2 (en) 2021-05-04
EP3678120A4 (en) 2020-09-02
CN109427287A (zh) 2019-03-05
KR20190094246A (ko) 2019-08-12
KR102148623B1 (ko) 2020-08-26

Similar Documents

Publication Publication Date Title
JP6903140B2 (ja) 画素構造および製造方法
CN111564120B (zh) 显示面板及显示装置
US11785171B2 (en) Display device having an emission layer
CN113078174B (zh) 阵列基板、显示面板及显示装置
US11844251B2 (en) Display substrate and display device
US20220319422A1 (en) Display substrate and display device
US11997898B2 (en) Display panel and display device including blocker
US20230419897A1 (en) Display substrate and display device
US20220310757A1 (en) Display substrate and display device
JP2015175921A (ja) 表示装置
WO2021218390A1 (zh) 显示基板、显示装置
US20220344428A1 (en) Display panel and display device
WO2021081814A1 (zh) 阵列基板和显示装置
US20220336562A1 (en) Display substrate, method for manufacturing the same, and display device
US12016207B2 (en) Array substrate, display panel and display device
JP7356812B2 (ja) 有機発光表示装置
US20230351959A1 (en) Display panel and display device
US20240224626A1 (en) Display device
CN118525325A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN117957942A (zh) 显示面板及显示装置
CN117957935A (zh) 显示面板及显示装置
CN118015987A (zh) 显示面板、显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210506

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210513

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210622

R150 Certificate of patent or registration of utility model

Ref document number: 6903140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250