JP6892418B2 - 半導体デバイスの製造中にシリコン−ゲルマニウム／シリコン積層体からシリコン−ゲルマニウム合金に対してシリコンを選択的に除去するためのエッチング液 - Google Patents

半導体デバイスの製造中にシリコン−ゲルマニウム／シリコン積層体からシリコン−ゲルマニウム合金に対してシリコンを選択的に除去するためのエッチング液 Download PDF

Info

Publication number
JP6892418B2
JP6892418B2 JP2018157295A JP2018157295A JP6892418B2 JP 6892418 B2 JP6892418 B2 JP 6892418B2 JP 2018157295 A JP2018157295 A JP 2018157295A JP 2018157295 A JP2018157295 A JP 2018157295A JP 6892418 B2 JP6892418 B2 JP 6892418B2
Authority
JP
Japan
Prior art keywords
silicon
hydroxide
compound
germanium
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018157295A
Other languages
English (en)
Other versions
JP2019050364A (ja
Inventor
ウェン ダー リウ
ウェン ダー リウ
イ−チア リ
イ−チア リ
ジェイ．アダムチク アンドリュー
ジェイ．アダムチク アンドリュー
Original Assignee
バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー
バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー, バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー filed Critical バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー
Publication of JP2019050364A publication Critical patent/JP2019050364A/ja
Application granted granted Critical
Publication of JP6892418B2 publication Critical patent/JP6892418B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Silicon Compounds (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本出願は、２０１７年８月２５日に出願された米国仮特許出願第６２／５５０，４９１号の優先権を主張し、その内容全体は、全ての許容される目的のために、その出願を参照することにより本明細書に組み込まれる。
本発明は、半導体デバイスの製造で使用される水性エッチング液に関する。より具体的には、本発明は、シリコン−ゲルマニウム／シリコン酸化物複合半導体デバイスにおいて、シリコン−ゲルマニウム合金に対するシリコンの増加したエッチ選択性を示す水性エッチング液を提供する。
持続的な小型化並びに超高密度の集積回路の機能性及び速度に対するますます高まる要求に伴い、従来のプレーナ型金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、ゲート酸化物厚のスケーリング及びチャネル領域に対するゲート電極の静電制御のような問題を含む拡大する課題に直面している。フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）は、フィン形状チャネルの３つの側面上にゲート電極を覆うことで、プレーナ型ゲートＭＯＳＦＥＴ設計に対する改善した制御を示している。
ＧＡＡ ＭＯＳＦＥＴはＦｉｎＦＥＴに類似するが、ゲート電極がチャネルを完全に包囲するため、チャネルに対する静電制御がより大きくなる可能性がある。ＧＡＡ ＭＯＳＦＥＴにおいて、チャネル領域は本質的にナノワイヤである。ナノワイヤチャネルは、典型的に、数十ナノメートル（ｎｍ）以下の厚さ（又は直径）を有し、制約を受けない長さを有する。ナノワイヤチャネルは、ＧＡＡ ＭＯＳＦＥＴのより大きいソース領域とドレイン領域との間で略水平にサスペンドされ、それらに固定される。
ＧＡＡ ＭＯＳＦＥＴは、完全に互換性のあるＣＭＯＳ技術を用いてバルクシリコン基材上に組み上げることができる。ＧＡＡ ＭＯＳＦＥＴにおいてチャネル領域を形成する典型的な製造方法は、バルク基材の上部のチャネル層間に挟まれた犠牲層の積層体（エピスタック）をエピタキシャル成長させることを含む。選択的エッチングにより犠牲層を除去することができるように、犠牲層及びチャネル層は２つの異なる材料で構成される。
例として、エピスタックを、交互のシリコン（Ｓｉ）層及びシリコンゲルマニウム合金（ＳｉＧｅ）層で形成することができ、ここでＳｉ層が犠牲層であり、ＳｉＧｅ層がチャネル層である。次いで、ＳｉＧｅ層は、選択的エッチングにより（例えば、ＴＭＡＨのようなウェットエッチングプロセスを通じて）除去することができ、それによって、基材及び犠牲層を構成する材料の類似性のため、意図せずにバルク基材中にトレンチが埋め込まれる。その後、ＳｉＧｅ層が、トレンチ上にサスペンドされたナノワイヤチャネルに形成される場合がある。次いで、薄いゲート誘電体は、ＳｉＧｅナノワイヤチャネルの周りに及び基材の埋め込まれたトレンチ上に配置される。次いで、金属は誘電体上に配置され、ＧＡＡ ＭＯＳＦＥＴの金属ゲート電極が形成される。
シリコンのウェットエッチングのために多くのアルカリエッチング液が報告されており、ＴＭＡＨ及び水酸化アンモニウムは、公知のＳｉとＳｉＯ2間の高い選択性のため、シリコンエッチング液に最も一般的に使用されるが、ＳｉＧｅに対してシリコンを選択的にエッチングするプロセスで用いた場合、これらのエッチング液は、ＳｉＧｅ／Ｓｉ積層体からＳｉを剥離する際における低い水平エッチング力に悩まされる。
次世代デバイスについて、特にＧＡＡデバイス製造において、チャネル長は約５〜１０ｎｍにすることをターゲットとしており、したがって、ＳｉＧｅナノワイヤ保護を得るためのシリコン犠牲層についてのエッチング速度の制御が極めて重要である。配合物が高いエッチング選択性を提供できない場合、不完全にエッチングされた犠牲層（Ｓｉ）が剥離するか、又はＳｉＧｅナノワイヤにダメージが生じるかのいずれかの結果となる。
したがって、当技術分野において、ナノワイヤ構造へのダメージ又はトレンチの形成がほとんどないか又は全くはなく、犠牲層の除去中にエッチングプロセスの良好な制御を提供する、例えばＧＡＡ ＭＯＳＦＥＴでナノワイヤチャネルを形成する際のシリコンエッチング液組成物及びその組成物を使用するための方法についてのニーズが存在している。
１つの態様において、本発明は、水；４級水酸化アンモニウム化合物及びアミン化合物のうち少なくとも１つ；水混和性溶媒；任意選択で界面活性剤；並びに任意選択で腐食防止剤を含み、マイクロ電子デバイスからシリコン−ゲルマニウムに対してシリコンを選択的に除去するのに適したエッチング溶液を提供する。
別の態様において、本発明は、シリコン及びシリコン−ゲルマニウムを含むマイクロ電子デバイス（複合半導体デバイス）上でのシリコン−ゲルマニウムに対するシリコンのエッチ速度を選択的に向上させる方法であって、シリコン及びシリコン−ゲルマニウムを含むマイクロ電子デバイス（複合半導体デバイス）を、水；４級水酸化アンモニウム及びアミン化合物のうち少なくとも１つ；水混和性溶媒；任意選択で界面活性剤；並びに任意選択で腐食防止剤を含む水性組成物に接触させる接触工程と、シリコンが少なくとも部分的に除去された後に複合半導体デバイスをリンスする工程とを含み、シリコン−ゲルマニウムに対するシリコンのエッチ選択性が、約５０超、又は約７０超、又は約９０超である方法を提供する。また、幾つかの実施形態において、ＳｉＧｅのエッチ速度は、１５Å／分未満、又は１２Å／分未満、又は５Å／分未満であるのが好ましい。時間及び温度のような方法の条件は、選択性及び除去速度を変えるために増やしたり又は減らしたりすることができる。接触工程は、本発明の組成物のいずれも使用することができる。
本発明の実施形態は、単独で又は互いに組み合わせて使用することができる。
マイクロ電子デバイスからシリコン（構造、層又は膜）を選択的に除去するための本発明の組成物及び方法を用いてエッチングする前及びエッチングした後のマイクロ電子デバイスの一部の概略図である。
本明細書で引用された刊行物、特許出願及び特許を含む全ての参考文献は、それぞれの参考文献が個別及び具体的に示されてその参照により組み込まれ、全体として本明細書に記載されているのと同じ程度に、その参照により本明細書に組み込まれる。
本発明を説明する範囲の中での（特に以下の特許請求の範囲の中での）「１つの（ａ）」、「１つの（ａｎ）」及び「その（ｔｈｅ）」という用語並びに同様の指示語の使用は、本明細書で別段の指摘がないか又は文脈によって明確に否定されない限り、単数及び複数の両方を包含すると解されるべきである。「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「有する（ｈａｖｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」及び「含有する（ｃｏｎｔａｉｎｉｎｇ）」という用語は、特に断りのない限り、制限のない用語（すなわち、「含むが、限定されない」ことを意味する）として解されるべきである。本明細書における値の範囲の記載は、本明細書で別段の指摘がない限り、単に範囲内に入っているそれぞれ独立した値を個々に言及することの省略方法として機能することを意図しており、それぞれの独立した値は、まるでそれが本明細書で個々に列挙されたかのように本明細書中に組み込まれる。本明細書に記載の全ての方法は、本明細書で別段の指摘がないか又は文脈によって明確に否定されない限り、任意の適切な順序で実施することができる。本明細書で提供される任意の及び全ての例又は例示的な語（例えば、「のような（ｓｕｃｈ ａｓ）」）の使用は、単に本発明をより明らかにすることを意図しており、特許請求の範囲に別段の記載がない限り、本発明の範囲に関する限定をもたらすものではない。本明細書中の如何なる言語も、特許請求の範囲に記載されていない任意の要素を本発明の実施に必須であるものとして示すと解されるべきではない。本明細書及び特許請求の範囲における「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語の使用は、より狭い語の「から本質的になる（ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ）」及び「からなる（ｃｏｎｓｉｓｔｉｎｇ ｏｆ）」を含む。
本発明を実施するために、発明者らが知っている最良の形態を含めて、本発明の実施形態が本明細書において記載される。それらの実施形態の変形態様は、前述の説明を読めば当業者には明らかになるであろう。発明者らは、当業者がそのような変形態様を適宜利用すると予期しており、発明者らは本明細書に具体的に記載したのと別の方法で、本発明が実施されることを意図している。したがって、本発明は、準拠法によって容認されているように、特許請求の範囲に記載される対象の全ての改良及びそれと同等なものを含む。さらに、それらの全ての可能な変形態様における上記の要素の任意の組み合わせは、本明細書で別段の指摘がないか又は文脈によって明確に否定されない限り、本発明によって包含される。
本発明は、概して、製造中に、シリコン−ゲルマニウムに対してシリコンを、デバイス上にそのような１つ又は複数の材料を有するマイクロ電子デバイスから選択的に除去するのに有用な組成物に関する。
マイクロ電子デバイス上の材料として堆積される「シリコン」という用語は、ポリシリコンを含むと理解される。
参照を簡単にするため、「マイクロ電子デバイス」又は「半導体デバイス」は、半導体基材、例えば、ウエハ、フラットパネルディスプレイ、相変化メモリデバイス、ソーラーパネル及びソーラー基材を含む他の製品、太陽光発電装置、並びに、マイクロ電子機械システム（ＭＥＭＳ）に対応し、マイクロ電子、集積回路、又はコンピュータチップ用途で使用されるために製造される。ソーラー基材としては、限定されないが、シリコン、非晶質シリコン、多結晶シリコン、単結晶シリコン、ＣｄＴｅ、セレン化銅インジウム、硫化銅インジウム、及びガリウム上ガリウムヒ素が挙げられる。ソーラー基材はドープされていてもよく又はドープされていなくてもよい。「マイクロ電子デバイス」という用語は何らかの形で制限されることを意図せず、マイクロ電子デバイス又はマイクロ電子アセンブリに最終的になるあらゆる基材を含むことが理解されるべきである。
「複合半導体デバイス」又は「複合マイクロ電子デバイス」は、デバイスが非導電性基材上に存在する２つ以上の材料及び／又は層及び／又は層の一部を有することを意味する。材料は、高ｋ誘電体及び／又は低ｋ誘電体及び／又はバリア材料及び／又はキャッピング材料及び／又は金属層及び／又は当業者に公知の他のものを含むことができる。
本明細書で規定される場合、「低ｋ誘電体材料」は、層状マイクロ電子デバイスで誘電体材料として使用される任意の材料に対応し、材料は約３．５未満の誘電率を有する。好ましくは、低ｋ誘電体材料としては、低極性材料、例えば、シリコン含有有機ポリマー、シリコン含有有機／無機ハイブリッド材料、有機ケイ酸塩ガラス（ＯＳＧ）、ＴＥＯＳ、フッ素ケイ酸塩ガラス（ＦＳＧ）、二酸化シリコン、及び炭素ドープ酸化物（ＣＤＯ）ガラスが挙げられる。低ｋ誘電体材料は、様々な密度及び様々な多孔度を有することができることが理解されるべきである。
本明細書で規定される場合、「高ｋ誘電体材料」は、（二酸化シリコンと比較した場合に）高い誘電率ｋを持つ材料を言い表す。高ｋ誘電体は、マイクロ電子デバイスの二酸化シリコンゲート誘電体又は他の誘電体の層を置き換えるために使用することができる。高ｋ材料は、二酸化ハフニウム（ＨｆＯ2）、酸窒化ハフニウム（ＨｆＯＮ）、二酸化ジルコニウム（ＺｒＯ2）、酸窒化ジルコニウム（ＺｒＯＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸窒化アルミニウム（ＡｌＯＮ）、酸化ハフニウムシリコン（ＨｆＳｉＯ2）、酸化ハフニウムアルミニウム（ＨｆＡｌＯ）、酸化ジルコニウムシリコン（ＺｒＳｉＯ2）、二酸化タンタル（Ｔａ2Ｏ5）、酸化アルミニウム、Ｙ2Ｏ3、Ｌａ2Ｏ3、酸化チタン（ＴｉＯ2）、アルミニウムドープ二酸化ハフニウム、ビスマスストロンチウムチタン（ＢＳＴ）、又は白金ジルコニウムチタン（ＰＺＴ）であることができる。
本明細書で規定される場合、「バリア材料」という用語は、金属ライン、例えば、銅相互接続をシールして、前記金属、例えば銅の誘電体材料中への拡散を最小限にするために当技術分野で使用される任意の材料に対応する。好ましいバリア層材料としては、タンタル、チタン、ルテニウム、ハフニウム、並びに他の耐熱金属及びそれらの窒化物及びケイ化物が挙げられる。
「実質的に含まない」は、本明細書では０．００１ｗｔ％未満として規定される。「実質的に含まない」はまた、０．０００ｗｔ％を含む。「含まない」という用語は、０．０００ｗｔ％を意味する。
本明細書で使用される場合、「約」は、述べられた値の±５％に相当することが意図される。
組成物の特定の成分がゼロの下限値を含む重量パーセントの範囲に関連して議論される全てのそのような組成物において、組成物の様々な特定の実施形態では、そのような成分は存在することができるか又は存在しないことができること、及び、例えば、そのような成分が存在する場合は、それらの成分が、そのような成分が用いられる組成物の全体重量に対して０．００１ｗｔ％程度の濃度で存在することができることが理解される。組成物の全てのパーセンテージは重量パーセントであり、組成物の全体重量、すなわち１００％に対するものであることを留意されたい。
本発明の広い実施において、本発明のエッチング液は、水、４級水酸化アンモニウム化合物及びアミン化合物のうち少なくとも１つ、水混和性溶媒、及び任意選択で界面活性剤を含むか、又はそれらから本質的になるか、又はそれらからなる。
幾つかの実施形態において、本明細書で開示されるエッチング液組成物は、以下の化学化合物：ＴＭＡＨ、水酸化アンモニウム、及び任意のフッ化物イオン源のうち少なくとも１つを実質的に含まないか又は含まないように配合される。
本発明の組成物は、電子デバイス上の構造周りにゲートを製造するプロセスで使用するのに適する。そのようなプロセスは、当技術分野において公知であり、例えば、米国特許出願公開第２０１７／０１７９２４８号、同第２０１７／０１０４０６２号、同第２０１７／０１３３４６２号、及び同第２０１７／００４０３２１号の各明細書に開示されるプロセスであり、これら特許出願の開示は、参照することにより本明細書に組み込まれる。
本明細書で用いられる見出しは、限定することを意図するものでなく、むしろ、それらは組織的な目的のみのために含まれる。
本明細書で開示される組成物は、シリコン−ゲルマニウムに対して優先的な優れたシリコン除去を示す。
水
本発明のエッチング組成物は水系であり、したがって水を含む。本発明において、水は様々に機能し、例えば、組成物の１つ又は複数の成分を溶解するため、成分のキャリアとして、残留物の除去の助剤として、組成物の粘度改質剤として、及び希釈液として機能する。好ましくは、洗浄組成物中で用いられる水は脱イオン（ＤＩ）水である。次の段落で説明する水の範囲は、あらゆる源由来の組成物中の全ての水を含む。
多くの用途について、組成物中の水の重量パーセントは、以下の数字群：０．５、１、５、１０、１５、１７、２０、２３、２５、３０、３５、４０、４５、５０、５５、６０、６５及び７０から選択される始点及び終点を有する範囲に存在すると考えられる。組成物中で使用することができる水の範囲の例としては、例えば、約０．５〜約６０ｗｔ％、又は１〜約６０ｗｔ％；又は約０．５〜約４０ｗｔ％、又は約１〜約２５ｗｔ％、又は約１〜約２０ｗｔ％、又は約１〜約１５ｗｔ％；又は約５〜約２０ｗｔ％；又は５〜約１５ｗｔ％又は２０〜約６０ｗｔ％、又は２５〜約６０ｗｔ％又は約３０〜約６０ｗｔ％、又は約３５〜約５５ｗｔ％の水が挙げられる。本発明のまた他の好ましい実施形態では、他の成分の所望の重量パーセントを達成するための量で水を含むことができる。
Ｓｉエッチング液
本発明のエッチング組成物は、４級水酸化アンモニウム及びアミン化合物のうちの少なくとも１つであるシリコンエッチング液を含む。幾つかの実施形態において、シリコンエッチング液は、４級水酸化アンモニウム及びアミン化合物の両方を含む。
４級水酸化アンモニウムは、アルキル基の全てが同一である４級水酸化アンモニウムであることができ、例えば、水酸化テトラメチルアンモニウム、水酸化テトラエチルアンモニウム、及び／又は水酸化テトラブチルアンモニウムなどである。
代替的に及び好ましくは、アルキル基の全てが同一であるわけではない水酸化テトラアルキルアンモニウムを含む４級アンモニウムである。アルキル基の全てが同一であるわけではない水酸化テトラアルキルアンモニウムの例としては、水酸化ベンジルトリメチルアンモニウム、水酸化エチルトリメチルアンモニウム（ＥＴＭＡＨ）、水酸化２−ヒドロキシエチルトリメチルアンモニウム、水酸化ベンジルトリエチルアンモニウム、水酸化ヘキサデシルトリメチルアンモニウム、水酸化メチルトリエチルアンモニウム、及びそれらの混合物からなる群が挙げられる。
多くの用途について、組成物中の４級水酸化アンモニウム化合物の量は、以下の数字群：０．５、１、２、３、５、７、８、１０、１２、１５、２０、２５、３０及び３５から選択される始点及び終点を有する範囲内の重量パーセントを含むと考えられる。本発明の組成物中の４級水酸化アンモニウムの範囲の例は、組成物の約１〜約３５ｗｔ％、具体的には組成物の約８〜約３５ｗｔ％、又はより具体的には、組成物の約２０〜約３５ｗｔ％であることができる。例として、４級水酸化アンモニウム化合物がＥＴＭＡＨ（２０％溶液）である場合、２５ｗｔ％で加えると、５％の活性４級水酸化アンモニウム化合物が存在することとなる。幾つかの実施形態において、（原液基準に基づく）４級水酸化アンモニウム化合物は、以下の数字群：０．１、０．５、１、２、３、４、５、７、８、９、１０、１１、１２、１４、１５、１７、２０、２５、３０及び３５から選択される始点及び終点を有する範囲内の重量パーセントを含む。本発明の組成物中の４級水酸化アンモニウム（原液）の範囲の例は、組成物の約２〜約１５ｗｔ％、より具体的には、約３〜約１２ｗｔ％又は約３〜約７ｗｔ％、約１〜約１０ｗｔ％又は約１〜約１２ｗｔ％又は約１〜約７ｗｔ％、又は約０．５〜約７ｗｔ％であることができる。
４級水酸化アンモニウムについて、本明細書で開示されるエッチング組成物は、水酸化アンモニウム及び水酸化テトラメチルアンモニウム（ＴＭＡＨ）を実質的に含まないか又は含まないことができ、アルキル基が全て同一である全ての水酸化テトラアルキルアンモニウムを実質的に含まないか又は含まないことができる。
適切なアミン化合物は少なくとも１つのアルカノールアミンを含む。好ましいアルカノールアミンとしては、１〜５個の炭素原子を有する１級、２級及び３級の低級アルカノールアミンが挙げられる。そのようなアルカノールアミンの例としては、Ｎ−メチルエタノールアミン（ＮＭＥＡ）、モノエタノールアミン（ＭＥＡ）、ジエタノールアミン、モノ−、ジ−及びトリイソプロパノールアミン、２−（２−アミノエチルアミノ）エタノール、２−（２−アミノエトキシ）エタノール、トリエタノールアミン、Ｎ−エチルエタノールアミン、Ｎ，Ｎ−ジメチルエタノールアミン、Ｎ，Ｎ−ジエチルエタノールアミン、Ｎ−メチルジエタノールアミン、Ｎ−エチルジエタノールアミン、シクロヘキシルアミンジエタノール、及びそれらの混合物が挙げられる。
好ましい実施形態において、アミン化合物は、トリエタノールアミン（ＴＥＡ）、ジエタノールアミン、Ｎ−メチルジエタノールアミン、ジイソプロパノールアミン、モノエタノールアミン、アミノ（エトキシ）エタノール（ＡＥＥ）、Ｎ−メチルエタノールアミン、モノイソプロパノールアミン、シクロヘキシルアミンジエタノール、及びそれらの混合物からなる群より選択されるアルカノールアミンである。
多くの用途について、組成物中のアミン化合物の量は、以下の数字群：０．５、１、２、３、５、７、８、１０、１２、１５、２０、２５、３０、３５、４０、４５、５０、５５、６０、６５及び７０から選択される始点及び終点を有する範囲内の重量パーセントを含むと考えられる。本発明の組成物中のアミン化合物の範囲の例は、組成物の約１〜約５０ｗｔ％、具体的には組成物の約８〜約５０ｗｔ％、より具体的には組成物の約２０〜約５０ｗｔ％を含むことができる。幾つかの実施形態において、アミン化合物は、組成物の約２０〜約６５ｗｔ％、より具体的には約１０〜約６０ｗｔ％、又は約１５〜５５ｗｔ％、又は約２０〜約５０ｗｔ％、又は約１〜約１２ｗｔ％、又は約２５〜約４５ｗｔ％、又は約３０〜約４０ｗｔ％を含む。
アミン化合物はまた、過剰に用いると、関連する共役酸、例えば多官能性有機酸を用いる場合に、緩衝剤の塩基成分として作用することができる。代替的に、本発明の組成物は、追加の多官能性酸及び／又は無機酸及び／又は有機酸を実質的に含まないか又は含まないことができる。また、本発明の組成物は、単独で又は組み合わせて、上述した個々のアルカノールアミンのいずれかを実質的に含まないか又は含まないことができる。代替的に、他の実施形態において、本発明の組成物は、アルカノールアミン以外のアミンを実質的に含まないか又は含まないことができる。
水混和性溶媒
本発明のエッチング組成物は、水混和性溶媒を含む。用いることができる水混和性有機溶媒の例は、エチレングリコール、プロピレングリコール、１，４−ブタンジオール、トリプロピレングリコールメチルエーテル、プロピレングリコールプロピルエーテル、ジエチレングリコールｎ−ブチルエーテル（ＢＤＧ）（例えば、販売名Ｄｏｗａｎｏｌ ＤＢの下で商業的に入手可能）、ジプロピレングリコールメチルエーテル（ＤＰＭ）、ヘキシルオキシプロピルアミン、ポリ（オキシエチレン）ジアミン、ジメチルスルホキシド（ＤＭＳＯ）、テトラヒドロフルフリルアルコール、グリセロール、アルコール、スルホラン、スルホキシド、又はそれらの混合物である。好ましい溶媒は、アルコール、ジオール、又はそれらの混合物である。最も好ましい溶媒は、ポリオール、例えば、プロピレングリコールのようなジオール、及び、グリセロールのようなトリオールである。
多くの用途について、組成物中の水混和性有機溶媒の量は、以下の重量パーセントのリスト：０．５、１、５、７、１０、１２、１５、２０、２５、２９、３０、３３、３５、４０、４４、５０、及び５９．５から選択される始点及び終点を有する範囲であることができると考えられる。溶媒のそのような範囲の例としては、組成物の約０．５〜約５９．５ｗｔ％；又は約１〜約５０ｗｔ％；又は約１〜約４０ｗｔ％；又は約０．５〜約３０ｗｔ％；又は約１〜約３０ｗｔ％；又は約５〜約３０ｗｔ％；又は約５〜約２０ｗｔ％；又は約７〜約２０ｗｔ％、又は約１０〜約３０ｗｔ％、又は約１５〜約２５ｗｔ％が挙げられる。
界面活性剤（任意）
本発明のエッチング組成物は、任意選択で少なくとも１つの界面活性剤を含む。界面活性剤は、エッチングからシリコン−ゲルマニウムを保護するために機能する。本明細書で説明する組成物中で使用するための界面活性剤としては、限定されないが、両性塩、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤、非イオン性界面活性剤、及びそれらの組み合わせが挙げられ、例えば、限定されないが、ビス（２−エチルヘキシル）リン酸塩、ペルフルオロヘプタン酸、ペルフルオロデカン酸、トリフルオロメタンスルホン酸、ホスホノ酢酸、ドデセニルコハク酸、ジオクタデシルリン酸水素、オクタデシルリン酸二水素、ドデシルアミン、ドデシルコハク酸モノジエタノールアミド、ラウリン酸、パルミチン酸、オレイン酸、ジュニペル酸、１２−ヒドロキシステアリン酸、ドデシルリン酸塩が挙げられる。
考えられる非イオン性界面活性剤としては、限定されないが、ポリオキシエチレンラウリルエーテル（Ｅｍａｌｍｉｎ ＮＬ−１００（Ｓａｎｙｏ）、Ｂｒｉｊ３０、Ｂｒｉｊ９８、Ｂｒｉｊ３５）、ドデセニルコハク酸モノジエタノールアミド（ＤＳＤＡ、Ｓａｎｙｏ）、エチレンジアミンテトラキス（エトキシレート−ブロック−プロポキシレート）テトロール（Ｔｅｔｒｏｎｉｃ９０Ｒ４）、ポリエチレングリコール（例えば、ＰＥＧ４００）、ポリプロピレングリコール、ポリエチレン又はポリプロピレングリコールエーテル、エチレンオキシド及びプロピレンオキシドに基づくブロックコポリマー（ＮｅｗｐｏｌｅＰＥ−６８（Ｓａｎｙｏ）、Ｐｌｕｒｏｎｉｃ Ｌ３１、Ｐｌｕｒｏｎｉｃ ３１Ｒ１、Ｐｌｕｒｏｎｉｃ Ｌ６１、Ｐｌｕｒｏｎｉｃ Ｆ−１２７）（Ｄｙｎｏｌ６０７）、ポリオキシプロピレンスクロースエーテル（ＳＮ００８Ｓ、Ｓａｎｙｏ）、ｔ−オクチルフェノキシポリエトキシエタノール（Ｔｒｉｔｏｎ Ｘ１００）、１０−エトキシ―９，９−ジメチルデカン−１−アミン（ＴＲＩＴＯＮ（登録商標）ＣＦ−３２）、分枝状ポリオキシエチレン（９）ノニルフェニルエーテル（ＩＧＥＰＡＬ ＣＯ−２５０）、分枝状ポリオキシエチレン（４０）ノニルフェニルエーテル（ＩＧＥＰＡＬ ＣＯ−８９０）、ポリオキシエチレンソルビトールヘキサオレイン酸塩、ポリオキシエチレンソルビトールテトラオレイン酸塩、ポリエチレングリコールソルビタンモノオレイン酸塩（Ｔｗｅｅｎ８０）、ソルビタンモノオレイン酸塩（Ｓｐａｎ８０）、Ｔｗｅｅｎ８０とＳｐａｎ８０との組み合わせ、アルコールアルコキシレート（例えば、Ｐｌｕｒａｆａｃ ＲＡ−２０）、アルキル−ポリグルコシド、エチルペルフルオロブチレート、１，１，３，３，５，５−ヘキサメチル−１，５−ビス［２−（５−ノルボルネン−２−イル）エチル］トリシロキサン、モノマーオクタデシルシラン誘導体、例えば、ＳＩＳ６９５２．０（Ｓｉｌｉｃｌａｄ、Ｇｅｌｅｓｔ）、シロキサン変性ポリシラザン、例えば、ＰＰ１−ＳＧ１０ Ｓｉｌｉｃｌａｄ Ｇｌｉｄｅ１０（Ｇｅｌｅｓｔ）、シリコーン−ポリエーテルコポリマー、例えば、Ｓｉｌｗｅｔ Ｌ−７７（Ｓｅｔｒｅ Ｃｈｅｍｉｃａｌ Ｃｏｍｐａｎｙ）、Ｓｉｌｗｅｔ ＥＣＯ Ｓｐｒｅａｄｅｒ（Ｍｏｍｅｎｔｉｖｅ）、及びエトキシ化フルオロ界面活性剤（ＺＯＮＹＬ（登録商標）ＦＳＯ−１００、ＺＯＮＹＬ（登録商標）ＦＳＮ−１００）が挙げられる。
考えられるカチオン性界面活性剤としては、限定されないが、臭化セチルトリメチルアンモニウム（ＣＴＡＢ）、ヘプタデカンフルオロオクタンスルホン酸、テトラエチルアンモニウム、塩化ステアリルトリメチルアンモニウム（Ｅｃｏｎｏｌ ＴＭＳ−２８、Ｓａｎｙｏ）、臭化４−（４−ジエチルアミノフェニルアゾ）−１−（４−ニトロベンジル）ピリジウム、塩化セチルピリジニウム一水和物、塩化ベンザルコニウム、塩化ベンゼトニウム、塩化ベンジルジメチルドデシルアンモニウム、塩化ベンジルジメチルヘキサデシルアンモニウム、臭化ヘキサデシルトリメチルアンモニウム、塩化ジメチルジオクタデシルアンモニウム、塩化ドデシルトリメチルアンモニウム、ｐ−トルエンスルホン酸ヘキサデシルトリメチルアンモニウム、臭化ジドデシルジメチルアンモニウム、塩化ジ（水素化タロー）ジメチルアンモニウム、臭化テトラヘプチルアンモニウム、臭化テトラキス（デシル）アンモニウム、Ａｌｉｑｕａｔ（登録商標）３３６、臭化オキシフェノニウム、グアニジン塩酸塩（Ｃ（ＮＨ2）3Ｃｌ）又はトリフラート塩、例えば、トリフルオロメタンスルホン酸テトラブチルアンモニウム、塩化ジメチルジオクタデシルアンモニウム、臭化ジメチルジヘキサデシルアンモニウム、及びジ塩化（水素化タロー）ジメチルアンモニウム（例えば、Ａｒｑｕａｄ ２ＨＴ−７５、Ａｋｚｏ Ｎｏｂｅｌ）が挙げられる。幾つかの実施形態において、カチオン性界面活性剤、例えば、臭素含有界面活性剤、例えば、臭化１−ヘキサデシルトリメチルアンモニウムが好ましい。
幾つかの実施形態において、用いる場合は、カチオン性界面活性剤は、ポリアルキレンイミンを含む。ポリアルキレンアミンはポリエチレンイミン（ＰＥＩ）である。如何なるＰＥＩを使用することができるが、ホモポリマーポリエチレンイミンを用いることができる。ＰＥＩは分枝状又は直鎖状であることができる。ＰＥＩは、有効性を得るために、任意の式量を有することができ、又は、より低い式量（ＦＷ）、例えば、１００〜５００００、４００〜２５０００、８００〜１００００、又は１０００〜３０００のＦＷを有することができる。
ある実施形態において、組成物はポリアルキレンイミン、例えば、ポリエチレンイミン（ＰＥＩ）を含み、ＰＥＩは組成物の１ｗｔ％未満、又は０．５ｗｔ％未満、又は約０．０２〜約１ｗｔ％を含む。ＰＥＩは、１００〜２５００、又は２００〜１５００、又は４００〜１２００の分子量（ＦＷ）を有することができる。ポリアルキレンイミンは、１０〜２５００、２００〜１５００、４００〜１２００、又は７００〜９００の分子量を有することができる。８００の分子量が特に適切である。分子量は、当技術分野で公知の光散乱技術により適切に決定される。ポリエチレンイミンは、例えば、ＢＡＳＦにより供給される商業的に利用可能なＬｕｐａｓｏｌ（登録商標）８００である。
考えられるアニオン性界面活性剤としては、限定されないが、ポリアルキル酸アンモニウム（例えば、ＤＡＲＶＡＮ８２１Ａ）、水中変性ポリアクリル酸（例えば、ＳＯＫＡＬＡＮ ＣＰ１０Ｓ）、リン酸ポリエーテルエステル（例えば、ＴＲＩＴＯＮ Ｈ−５５）、デシルホスホン酸、ドデシルホスホン酸（ＤＤＰＡ）、テトラデシルホスホン酸、ヘキサデシルホスホン酸、オクタデシルホスホン酸、ドデシルベンゼンスルホン酸、ポリ（アクリル酸ナトリウム塩）、ナトリウムポリオキシエチレンラウリルエーテル、ジヘキシルスルホコハク酸ナトリウム、ジシクロヘキシルスルホコハク酸ナトリウム塩、７−エチル−２−メチル−４−ウンデシル硫酸ナトリウム（Ｔｅｒｇｉｔｏｌ４）、ＳＯＤＯＳＩＬ ＲＭ０２、及びリン酸フルオロ界面活性剤、例えば、Ｚｏｎｙｌ ＦＳＪ及びＺＯＮＹＬ（登録商標）ＵＲが挙げられる。
両性界面活性剤としては、限定されないが、アセチレンジオール又は変性アセチレンジオール（例えば、ＳＵＲＦＯＮＹＬ（登録商標）５０４）、コカミドプロピルベタイン、エチレンオキシドアルキルアミン（ＡＯＡ−８、Ｓａｎｙｏ）、Ｎ，Ｎ−ジメチルドデシルアミンＮ−オキシド、コカミンプロピオン酸ナトリウム（ＬｅｂｏｎＡｐｌ−Ｄ、Ｓａｎｙｏ）、３−（Ｎ，Ｎ−ジメチルミリスチルアンモニオ）プロパンスルホン酸塩、及び（３−（４−ヘプチル）フェニル−３−ヒドロキシプロピル）ジメチルアンモニオプロパンスルホン酸塩が挙げられる。好ましくは、少なくとも１つの界面活性剤は、ドデシルベンゼンスルホン酸、ドデシルホスホン酸、ドデシルリン酸塩、ＴＲＩＴＯＮ Ｘ−１００、ＳＯＫＡＬＡＮ ＣＰ１０Ｓ、ＰＥＧ４００、及びＰＬＵＲＯＮＩＣ Ｆ１２７を含む。
存在する場合、界面活性剤の量は、組成物の全体重量に対して、約０．００１〜約１ｗｔ％、又は約０．０１〜約１ｗｔ％、又は約０．１〜約１ｗｔ％の範囲であることができる。代替的に、幾つかの用途について、存在する場合は、１つ又は複数の界面活性剤は、組成物の約０．１〜約１５ｗｔ％、又は約０．１〜約１０ｗｔ％、又は約０．５〜約５ｗｔ％、又は約０．０５〜約２ｗｔ％、又は約０．５〜約５ｗｔ％を含むと考えられる。代替的な実施形態において、組成物中の界面活性剤の重量パーセントは、以下：０．００１、０．０１、０．０５、０．１、０．５、１、２、４、５、８、１０、及び１５から選択される始点及び終点を有する任意の範囲内であることができる。
幾つかの実施形態において、本発明の組成物は上述した界面活性剤のいずれか又は全てを含まないか、又は実質的に含まない。
腐食防止剤（任意）
本発明のエッチング組成物はまた、１つ又は複数の腐食防止剤を含むことができる。存在する場合、腐食防止剤は、エッチングからシリコン−ゲルマニウムを保護することができる。腐食防止剤の例としては、アミノカルボン酸、例えば、トリエチレンテトラミン六酢酸（ＴＴＨＡ）、１，３−ジアミノ−２−ヒドロキシプロパン−Ｎ，Ｎ，Ｎ’，Ｎ’−四酢酸（ＤＨＰＴＡ）、メチルイミノ二酢酸、プロピレンジアミン四酢酸、エチレンジアミン四酢酸（ＥＤＴＡ）、ブチレンジアミン四酢酸、（１，２−シクロへキシレンジアミン）四酢酸（ＣｙＤＴＡ）、ジエチレントリアミン五酢酸（ＤＥＴＰＡ）、エチレンジアミン四プロピオン酸、（ヒドロキシエチル）エチレンジアミン三酢酸（ＨＥＤＴＡ）、及びニトロ三酢酸（ＮＴＡ）、アミノホスホン酸、例えば、Ｎ，Ｎ，Ｎ’，Ｎ’−エチレンジアミン四（メチレンホスホン）酸（ＥＤＴＭＰ）；カルボン酸、例えば、デカン酸、クエン酸、酒石酸、グルコン酸、糖酸、グリセリン酸、シュウ酸、アスコルビン酸、フタル酸、安息香酸、メルカプト安息香酸、マレイン酸、マンデル酸、マロン酸、乳酸、及びサリチル酸が挙げられる。他の可能性のある腐食防止剤としては、没食子酸プロピル、ピロガロール、キノリン、例えば、８−ヒドロキシキノリン、ピペラジン、例えば、１−（２−アミノエチル）ピペラジン、システイン、及びＮ，Ｎ，Ｎ’，Ｎ”，Ｎ”−ペンタメチルジエチレントリアミン（Ｐｏｌｙｃａｔ５）が挙げられる。別の腐食防止剤はヘキシルアミンを含むことができる。幾つかの好ましい腐食防止剤は、硫黄含有基を含むことができる。他の好ましい腐食防止剤は、アミノカルボン酸、例えば、ＥＤＴＡ、ＣｙＤＴＡ、キノリン、例えば、８−ヒドロキシキノリン、デカン酸、１１−メルカプトウンデカン酸、ピペラジン、例えば、１−（２−アミノエチル）ピペラジン、ベンズイミダゾール、例えば、２−メルカプト−５−メチルベンズイミダゾール、並びにカルボン酸、例えば、シュウ酸、デカン酸、及びアスコルビン酸が挙げられる。より好ましい腐食防止剤としては、デカン酸、アスコルビン酸、１１−メルカプトウンデカン酸、１−（２−アミノエチル）ピペラジン、及び８−ヒドロキシキノリンが挙げられる。最も好ましくは８−ヒドロキシキノリンである。
多くの用途について、組成物中の腐食防止剤、例えば、アミノカルボン酸、カルボン酸、キノリン又はピペラジンなどの量は、以下の重量パーセントのリスト：０．０１、０．０５、０．０７、０．１、０．１２、０．１５、０．１７、０．２、０．５、１、１．２、１．５、１．７、２、３、４、６、８、１０、１２及び１５から選択される始点及び終点を有する範囲であることができると考えられる。例として、腐食防止剤は、組成物の全体重量に対して、約０．０５〜約３ｗｔ％、又は約０．０１〜約３ｗｔ％、又は約０．１〜約５ｗｔ％、又は約０．１〜約１５ｗｔ％；又は約０．１〜約１０ｗｔ％、又は約０．５〜約５ｗｔ％、又は約０．０５〜約２ｗｔ％、又は約０．５〜約５ｗｔ％で組成物中に存在することができる。
幾つかの実施形態において、本発明の組成物は、上述した腐食防止剤のいずれか又は全てを実質的に含まないか又は含まないことができ、言い換えると、組成物は、上述したアミノカルボン酸及び／又はカルボン酸及び／又はキノリン及び／又はピペラジンなどのいずれか又は全てを含まない。
他の一般的に公知な成分、例えば、染料、化学改質剤、殺生物剤などを、それらが組成物の性能に悪影響を与えない範囲で、従来の量、例えば、合計で組成物の約１又は５又は１０ｗｔ％以下の量で組成物中に含めることができる。
代替的に、本発明の組成物は、染料、化学改質剤、又は殺生物剤のいずれか又は全てを実質的に含まないか又は含まないことができる。
幾つかの実施形態において、本明細書で開示されるエッチング液組成物は、フッ化物及び／又は４級フッ化アンモニウムを実質的に含まないか又は含まないように配合され、例えば、組成物は、以下：フッ化テトラメチルアンモニウム、フッ化テトラエチルアンモニウム、フッ化メチルトリエチルアンモニウム、及び／又はフッ化テトラブチルアンモニウムのうち１つ又は複数を実質的に含まないか又は含まないことができる。幾つかの実施形態において、組成物は、１つ又は複数の金属水酸化物、例えば、ＫＯＨ又はＬｉＯＨ又はＮａＯＨを実質的に含まないか又は含まないことができる。別の実施形態において、組成物は、ハライド含有化合物を実質的に含まないか又は含まないことができ、例えば、組成物は、以下：フッ素含有化合物、臭素含有化合物、塩素含有化合物、又はヨウ素含有化合物のうち１つ又は複数を実質的に含まないか又は含まないことができる。他の実施形態において、組成物は、スルホン酸及び／又は硫酸及び／又は硝酸及び／又は塩酸及び／又はリン酸を実質的に含まないか又は含まないことができる。他の実施形態において、組成物は、硫酸塩及び／又は硝酸塩及び／又は亜硫酸塩及び／又は亜硝酸塩を実質的に含まないか又は含まないことができる。他の実施形態において、組成物は、水酸化アンモニウム及び／又はエチルジアミンを実質的に含まないか又は含まないことができる。他の実施形態において、組成物は、ナトリウム含有化合物及び／又はカルシウム含有化合物及び／又はマンガン含有化合物及び／又はマグネシウム含有化合物及び／又はクロム含有化合物及び／又は硫黄含有化合物を実質的に含まないか又は含まないことができる。他の実施形態において、本発明の組成物は、酸化剤、例えば、過酸化物、例えば、過酸化水素、過硫酸塩（例えば、モノ過硫酸塩及び／又はジ過硫酸塩）、過炭酸塩及び／又はそれらの酸及び／又はそれらの塩及び／又はそれらの混合物を実質的に含まないか又は含まないことができる。他の実施形態において、本発明の組成物は、１つ又は複数の酸化剤、例えば、酸化ハライド（例えば、ヨウ化物、過ヨウ化物、及び／又はそれらの酸、及び／又はそれらの混合物）、過ホウ酸、過ホウ酸塩、過炭酸塩、ペルオキシ酸（例えば、過酢酸、過安息香酸、それらの塩）、過マンガン酸塩、セリウム化合物及び／又はフェリシアン化物（例えば、フェリシアン化カリウム）を実質的に含まないか又は含まないことができる。
本発明のエッチング液組成物は、典型的に、全ての固形物が水系媒体中で溶解するまで、室温においてベッセル中で成分を共に混合することで調製される。
本発明の幾つかの実施形態の例は、約３０〜約７０ｗｔ％、又は約３０〜約６０ｗｔ％、又は約３５〜約５５ｗｔ％の水；約１５〜約５５ｗｔ％又は約２０〜約５０ｗｔ％又は約２５〜約４５ｗｔ％の、４級水酸化アンモニウム化合物及びアミン化合物のうち少なくとも１つ；約１０〜約５０ｗｔ％、又は約２０〜約４０ｗｔ％、又は約２５〜約３５ｗｔ％の水混和性溶媒；任意選択で、約０．０５〜約５ｗｔ％の界面活性剤；並びに；任意選択で、約０．０５〜約５ｗｔ％の腐食防止剤を含む。成分の代替的な範囲、並びに４級水酸化アンモニウム化合物及び／又はアミン化合物についての範囲は、それらが全て本明細書で明記されるように、それらの範囲の任意の組み合わせで、記載されている。
方法
別の態様において、水、４級水酸化アンモニウム化合物及びアミン化合物のうち少なくとも１つ、水混和性溶媒、及び任意選択で界面活性剤を含むか、それらから本質的になるか、又はそれらからなる組成物中でマイクロ電子デバイス（複合半導体デバイス）をエッチングすることによって、シリコン及びシリコン−ゲルマニウムを含むマイクロ電子デバイス、例えば複合半導体デバイスにおいて、シリコン−ゲルマニウムに対するシリコンのエッチ速度を選択的に向上させる方法が提供される。方法は、シリコン及びシリコン−ゲルマニウムを含むマイクロ電子デバイス（複合半導体デバイス）上でのシリコン−ゲルマニウムに対するシリコンのエッチ速度を選択的に向上する工程を含み、本方法は、シリコン及びシリコン−ゲルマニウムを含むマイクロ電子デバイス（複合半導体デバイス）を、水、４級水酸化アンモニウム化合物及びアミン化合物のうち少なくとも１つ、水混和性溶媒、及び任意選択で界面活性剤を含む水性組成物に接触させる接触工程と、シリコンが少なくとも部分的に除去された後に複合半導体デバイスをリンスする工程とを含み、シリコン−ゲルマニウムに対するシリコンのエッチ選択性は約５０超である。追加の乾燥工程をまた本方法に加えることができる。「少なくとも部分的に除去」とは、本発明の方法で本発明の組成物を使用して、材料を５０％以上の除去すること、好ましくは材料を７０％以上の除去すること、最も好ましくは材料の８０％以上を除去することを意味する。
ＧＡＡデバイスのためのナノワイヤ製造を実現するために、Ｓｉ／ＳｉＧｅのエッチ選択性は好ましくは５０超であり、ＳｉＮエッチ速度は好ましくは１０Å／分未満又は５Å／分未満であり、熱酸化物のエッチ速度は好ましくは２Å／分未満又は１Å／分未満である。
犠牲シリコンは好ましくは（１１０）配向である。
接触工程は、任意の適切な手段、例えば、浸漬、スプレー又はシングルウエハプロセスにより行うことができる。接触工程中の組成物の温度は、好ましくは、約２５〜１００℃、より好ましくは約４０〜７５℃である。接触時間は約１〜６０分間であることができる。
本発明の組成物は、驚くべきことに、例えば、デバイス周りでの積層ゲートの製造中に、シリコン及びシリコン−ゲルマニウムを含む基材上で使用される場合、シリコン−ゲルマニウムに対するシリコンの優れたエッチ選択性を示す。「選択性」という用語は、典型的に、２つの材料のエッチ速度の比を言い表すために使用される。本発明に係る組成物は、好ましくは、約５０〜約５００のシリコン−ゲルマニウムに対するシリコンのウェットエッチ選択性を示す。他の実施形態において、本発明の組成物を用いて観測されたシリコン−ゲルマニウムに対するシリコンのエッチ選択性は約５０〜約２００である。
接触工程の後は任意選択のリンス工程である。リンス工程は、任意の適切な手段で行うことができ、例えば、浸漬又はスプレー技術により脱イオン水で基材をリンスすることができる。好ましい実施形態において、リンス工程は、脱イオン水と、イソプロピルアルコールのような有機溶媒との混合物を用いて行うことができる。
接触工程及び任意選択のリンス工程の後は、任意選択の乾燥工程であり、それは、任意の適切な手段、例えば、イソプロピルアルコール（ＩＰＡ）蒸気乾燥、熱、又は遠心力により行われる。
特徴及び利点は、以下で説明される例示の例により完全に示される。
例
洗浄組成物を調製するための一般手順
本例の対象である全ての組成物を、１”テフロン（登録商標）コーティング撹拌棒を用いて２５０ｍＬビーカー中で成分を混合することで調製した。典型的に、ビーカーに加えた第１の材料は脱イオン（ＤＩ）水であり、その後、特定の順序なく他の成分を加えた。
基材の組成
Ｓｉウエハ上にヘテロエピタキシーによりＳｉＧｅ／Ｓｉ多層体を堆積した。図１の側Ａは、例において処理されたマイクロ電子デバイスの概略図である。ＳｉＧｅ／Ｓｉ多層体堆積は、Ｓｉ基材１０上の厚いＳｉＧｅ層１２で始まった。次いで、Ｓｉ／ＳｉＧｅ多層体堆積を行った。（Ｓｉ層は１４で表示される。ＳｉＧｅ層は１６で表示される。）酸化物層１８及び窒化物ハードマスク（ＨＭ）層２０を多層体の上部に堆積し、平行ＦＩＮ２２にパターン化した。ＳｉＧｅ／ＳｉナノワイヤＦＩＮを選択的にエッチングして、ＳｉＧｅナノワイヤを得た。図１の側Ａは、デバイスを本発明の組成物と接触させる前における本例で処理されたマイクロ電子デバイスを示す。図の側Ｂは、処理後のマイクロ電子デバイスを示す。
処理条件
４００ｒｐｍに設定した１／２”円形テフロン（登録商標）コーティング撹拌棒を用いて２５０ｍＬビーカー中で、１００ｇのエッチング組成物を使用してエッチング試験を行った。エッチング組成物をホットプレート上で約４５℃の温度に加熱した。試験クーポンを約２０分間撹拌しながら組成物中に浸漬した。
次いで、断片をＤＩ水浴又はスプレーで３分間リンスして、その後、ろ過窒素を使用して乾燥した。シリコン及びシリコン−ゲルマニウムエッチ速度を、エッチング前後の厚さの変化から見積り、分光エリプソメーター（ＭＧ−１０００、Ｎａｎｏ−Ｖｉｅｗ Ｃｏ．，Ｌｔｄ．，Ｓｏｕｔｈ Ｋｏｒｅａ、ＳＣＩ ＦｉｌｍＴｅｋ ＳＥ２０００を使用した）により測定した。典型的な初期層の厚さはＳｉについては１０００Å、ＳｉＧｅについては１０００Åであった。
例セット１
例１：溶媒の効果
表２の組成物で詳細に示されるように、エッチング及び選択性への効果を決定するために様々な溶媒を評価した。
Figure 0006892418
このセットの実験は、グリセロール、ＤＰＭ、ＰＧ及びＤＭＳＯがＳｉＧｅに対するシリコンのエッチ選択性の観点で有効であることを示している。
例２：ＳｉＧｅエッチの抑制
ＳｉＧｅナノワイヤがアルカリ環境においてエッチングされることから保護することについて、様々な機能の腐食防止剤を評価した。特にＳｉＧｅ合金中でＧｅ濃度が２５ｍｏｌ％に近い又はそれ未満である場合に、ＳｉＧｅのダメージは従来のＳｉエッチング液で容易に発生した。評価した組成物を表３〜６にまとめた。
Figure 0006892418
Figure 0006892418
Figure 0006892418
Figure 0006892418
これらの実験は、以下の化合物：デカン酸、アスコルビン酸、１−（２−アミノエチル）ピペラジン、臭化（１−ヘキサデシル）トリメチルアンモニウム、８−ヒドロキシキノリン、及び１１−メルカプトウンデカン酸をシリコンエッチング組成物中で用いた場合に利益があることを示している。
例３
以下の配合物をさらに評価した。
Figure 0006892418
この組成物は９９のポリＳｉ／ＳｉＧｅ選択性を示し、パターン化ウエハ上でＳｉ層を完全に剥離することが判明した。したがって、ＳｉＧｅナノワイヤを４０℃／３分間で製造するのに成功した。また、この組成物はまた、１２０時間４５℃で良好な安定性を示し、それにより再循環モードで操作することが可能となった。表７及び８を参照されたい。
Figure 0006892418
Figure 0006892418
前述の説明は、例示の目的を主に意図している。本発明は、本発明の例示の実施形態に対して示され説明されてきたが、当業者は、本発明の趣旨及び範囲を逸脱することなく、形態及びその詳細部における前述及び様々な他の変更、省略、及び追加することができることを理解すべきである。

Claims (18)

  1. 水、
    ４級水酸化アンモニウム化合物及びアミン化合物のうち少なくとも１つ、
    水混和性溶媒、
    任意選択で界面活性剤、及び
    デカン酸、アスコルビン酸、１−（２−アミノエチル）ピペラジン、臭化（１−ヘキサデシル）トリメチルアンモニウム、８−ヒドロキシキノリン、及び１１−メルカプトウンデカン酸、及びそれらの混合物からなる群より選択される腐食防止剤
    を含み、マイクロ電子デバイスからシリコン−ゲルマニウムに対してシリコンを選択的に除去するためのエッチング液。
  2. 前記４級水酸化アンモニウム化合物及び前記アミン化合物が存在している、請求項１に記載のエッチング液。
  3. 前記４級水酸化アンモニウム化合物が、アルキル基の全てが同一なわけではない水酸化テトラアルキルアンモニウム化合物であり、前記アミン化合物がアルカノールアミンである、請求項２に記載のエッチング液。
  4. 前記４級水酸化アンモニウム化合物が、水酸化ベンジルトリメチルアンモニウム、水酸化メチルトリエチルアンモニウム、水酸化エチルトリメチルアンモニウム（ＥＴＭＡＨ）、水酸化２−ヒドロキシエチルトリメチルアンモニウム、水酸化ベンジルトリエチルアンモニウム、水酸化ヘキサデシルトリメチルアンモニウム、及びそれらの混合物からなる群より選択され、
    前記アルカノールアミン化合物が、Ｎ−メチルエタノールアミン（ＮＭＥＡ）、モノエタノールアミン（ＭＥＡ）、ジエタノールアミン、トリエタノールアミン、トリイソプロパノールアミン、２−（２−アミノエチルアミノ）エタノール、２−（２−アミノエトキシ）エタノール（ＡＥＥ）、トリエタノールアミン、Ｎ−エチルエタノールアミン、Ｎ，Ｎ−ジメチルエタノールアミン、Ｎ，Ｎ−ジエチルエタノールアミン、Ｎ−メチルジエタノールアミン、Ｎ−エチルジエタノールアミン、シクロヘキシルアミンジエタノール、ジイソプロパノールアミン、シクロヘキシルアミンジエタノール、及びそれらの混合物からなる群より選択される、請求項３に記載のエッチング液。
  5. 前記４級水酸化アンモニウム化合物が、水酸化エチルトリメチルアンモニウム（ＥＴＭＡＨ）であり、前記アルカノールアミンがアミノ（エトキシ）エタノール（ＡＥＥ）である、請求項４に記載のエッチング組成物。
  6. 前記水混和性溶媒が、エチレングリコール、プロピレングリコール、１，４−ブタンジオール、トリプロピレングリコールメチルエーテル、プロピレングリコールプロピルエーテル、ジエチレングリコールｎ−ブチルエーテル、ヘキシルオキシプロピルアミン、ポリ（オキシエチレン）ジアミン、ジメチルスルホキシド、テトラヒドロフルフリルアルコール、グリセロール、アルコール、スルホキシド、又はそれらの混合物からなる群より選択される、請求項１に記載のエッチング組成物。
  7. 前記水混和性溶媒がグリセロールである、請求項６に記載のエッチング組成物。
  8. 前記界面活性剤が存在している、請求項１に記載のエッチング組成物。
  9. 前記界面活性剤がポリアルキレンイミンである、請求項８に記載のエッチング組成物。
  10. シリコン及びシリコン−ゲルマニウムを含むマイクロ電子デバイス上でのシリコン−ゲルマニウムに対するシリコンのエッチ速度を選択的に向上させる方法であって、
    シリコン及びシリコン−ゲルマニウムを含むマイクロ電子デバイスを、請求項１に記載のエッチング組成物に接触させる接触工程と、
    シリコンが少なくとも部分的に除去された後に前記マイクロ電子デバイスをリンスするリンス工程とを含み、前記リンス工程の後に測定される、シリコン−ゲルマニウムに対するシリコンのエッチ選択性が約５０超である、方法。
  11. 前記マイクロ電子デバイスを乾燥する工程をさらに含む、請求項１０に記載の方法。
  12. 前記リンス工程の後に測定される、シリコン−ゲルマニウムに対するシリコンのエッチ選択性が約５０〜約２００である、請求項１０に記載の方法。
  13. 前記接触工程が約２５〜約１００℃の温度で行われる、請求項１０に記載の方法。
  14. 前記４級水酸化アンモニウム化合物及び前記アミン化合物が存在している、請求項１０に記載の方法。
  15. 前記４級水酸化アンモニウム化合物が、アルキル基の全てが同一なわけではない水酸化テトラアルキルアンモニウム化合物であり、前記アミン化合物がアルカノールアミンである、請求項１４に記載の方法。
  16. 前記４級水酸化アンモニウム化合物が、水酸化ベンジルトリメチルアンモニウム、水酸化メチルトリエチルアンモニウム、水酸化エチルトリメチルアンモニウム（ＥＴＭＡＨ）、水酸化２−ヒドロキシエチルトリメチルアンモニウム、水酸化ベンジルトリエチルアンモニウム、水酸化ヘキサデシルトリメチルアンモニウム、及びそれらの混合物からなる群より選択され、
    前記アルカノールアミン化合物が、Ｎ−メチルエタノールアミン（ＮＭＥＡ）、モノエタノールアミン（ＭＥＡ）、ジエタノールアミン、トリエタノールアミン、トリイソプロパノールアミン、２−（２−アミノエチルアミノ）エタノール、２−（２−アミノエトキシ）エタノール（ＡＥＥ）、トリエタノールアミン、Ｎ−エチルエタノールアミン、Ｎ，Ｎ−ジメチルエタノールアミン、Ｎ，Ｎ−ジエチルエタノールアミン、Ｎ−メチルジエタノールアミン、Ｎ−エチルジエタノールアミン、シクロヘキシルアミンジエタノール、ジイソプロパノールアミン、シクロヘキシルアミンジエタノール、及びそれらの混合物からなる群より選択される、請求項１５に記載の方法。
  17. 前記４級水酸化アンモニウム化合物が、水酸化エチルトリメチルアンモニウム（ＥＴＭＡＨ）であり、前記アルカノールアミンがアミノ（エトキシ）エタノール（ＡＥＥ）である、請求項１６に記載の方法。
  18. 前記水混和性溶媒が、エチレングリコール、プロピレングリコール、１，４−ブタンジオール、トリプロピレングリコールメチルエーテル、プロピレングリコールプロピルエーテル、ジエチレングリコールｎ−ブチルエーテル（例えば、販売名Ｄｏｗａｎｏｌ ＤＢの下で商業的に入手可能）、ヘキシルオキシプロピルアミン、ポリ（オキシエチレン）ジアミン、ジメチルスルホキシド、テトラヒドロフルフリルアルコール、グリセロール、アルコール、スルホキシド、又はそれらの混合物からなる群より選択される、請求項１０に記載の方法。
JP2018157295A 2017-08-25 2018-08-24 半導体デバイスの製造中にシリコン−ゲルマニウム／シリコン積層体からシリコン−ゲルマニウム合金に対してシリコンを選択的に除去するためのエッチング液 Active JP6892418B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762550491P 2017-08-25 2017-08-25
US62/550,491 2017-08-25
US16/109,172 US10934485B2 (en) 2017-08-25 2018-08-22 Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
US16/109,172 2018-08-22

Publications (2)

Publication Number Publication Date
JP2019050364A JP2019050364A (ja) 2019-03-28
JP6892418B2 true JP6892418B2 (ja) 2021-06-23

Family

ID=63578918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018157295A Active JP6892418B2 (ja) 2017-08-25 2018-08-24 半導体デバイスの製造中にシリコン−ゲルマニウム／シリコン積層体からシリコン−ゲルマニウム合金に対してシリコンを選択的に除去するためのエッチング液

Country Status (8)

Country Link
US (1) US10934485B2 (ja)
EP (1) EP3447109B1 (ja)
JP (1) JP6892418B2 (ja)
KR (1) KR102241352B1 (ja)
CN (1) CN109423288B (ja)
IL (1) IL261357B2 (ja)
SG (1) SG10201807214WA (ja)
TW (1) TWI773809B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031239B2 (en) * 2018-06-29 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium nanosheets and methods of forming the same
US10680063B2 (en) * 2018-09-07 2020-06-09 International Business Machines Corporation Method of manufacturing stacked SiGe nanotubes
US11180697B2 (en) 2018-11-19 2021-11-23 Versum Materials Us, Llc Etching solution having silicon oxide corrosion inhibitor and method of using the same
JP7450334B2 (ja) * 2018-12-27 2024-03-15 東京応化工業株式会社 エッチング液、及び半導体素子の製造方法
KR20200086180A (ko) 2019-01-08 2020-07-16 동우 화인켐 주식회사 실리콘 막 식각액 조성물 및 이를 사용한 패턴 형성 방법
KR102444014B1 (ko) 2019-02-05 2022-09-15 가부시키가이샤 도쿠야마 실리콘 에칭액 및 상기 에칭액을 이용한 실리콘 디바이스의 제조방법
EP3959291A4 (en) * 2019-03-11 2023-07-19 Versum Materials US, LLC ETCHING SOLUTION AND PROCESS FOR ALUMINUM NITRIDE
KR20220024514A (ko) * 2019-06-13 2022-03-03 버슘머트리얼즈 유에스, 엘엘씨 반도체 소자의 제조 동안 p-도핑된 실리콘 및 실리콘-게르마늄보다 폴리실리콘을 선택적으로 제거하기 위한 액체 조성물
JP7340969B2 (ja) * 2019-06-28 2023-09-08 東京応化工業株式会社 シリコンエッチング液、シリコンエッチング方法、及びシリコンフィン構造体の製造方法
CN110438504A (zh) * 2019-08-19 2019-11-12 江阴江化微电子材料股份有限公司 一种铝栅刻开区硅渣清除组合物及硅渣清除方法
TW202129061A (zh) * 2019-10-02 2021-08-01 美商應用材料股份有限公司 環繞式閘極輸入/輸出工程
US20230002675A1 (en) * 2019-12-20 2023-01-05 Versum Materials Us, Llc CO/CU Selective Wet Etchant
US11342409B2 (en) * 2020-03-25 2022-05-24 Intel Corporation Isolation regions in integrated circuit structures
WO2021201047A1 (ja) * 2020-03-31 2021-10-07 日産化学株式会社 洗浄剤組成物及び加工された半導体基板の製造方法
KR20230043108A (ko) 2020-07-31 2023-03-30 가부시끼가이샤 도꾸야마 실리콘 에칭액, 그리고 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 실리콘 기판의 처리 방법
US20230295499A1 (en) 2020-07-31 2023-09-21 Tokuyama Corporation Silicon etching liquid, and method for producing silicon device and method for processing silicon substrate, each using said etching liquid
KR20220033141A (ko) * 2020-09-09 2022-03-16 동우 화인켐 주식회사 실리콘 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
KR20230122597A (ko) 2020-12-24 2023-08-22 가부시끼가이샤 도꾸야마 실리콘 에칭액, 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 기판 처리 방법
WO2022153658A1 (ja) * 2021-01-12 2022-07-21 三菱ケミカル株式会社 エッチング組成物、エッチング方法、半導体デバイスの製造方法及びゲートオールアラウンド型トランジスタの製造方法
US20240112917A1 (en) 2021-02-10 2024-04-04 Tokuyama Corporation Method for processing substrate, and method for manufacturing silicon device comprising said processing method
KR20230141864A (ko) * 2021-03-11 2023-10-10 후지필름 가부시키가이샤 반도체 처리용 조성물, 피처리물의 처리 방법
TW202235681A (zh) * 2021-03-12 2022-09-16 李長榮化學工業股份有限公司 蝕刻劑的組合物、使用其之半導體裝置的形成方法、以及半導體裝置
EP4367712A1 (en) 2021-07-08 2024-05-15 Basf Se Use of a composition and a process for selectively etching silicon
JP2023042176A (ja) * 2021-09-14 2023-03-27 株式会社東芝 エッチング方法
WO2023047959A1 (ja) * 2021-09-21 2023-03-30 富士フイルム株式会社 半導体製造用処理液および被処理物の処理方法
WO2023079908A1 (ja) * 2021-11-02 2023-05-11 三菱ケミカル株式会社 エッチング液、エッチング方法、半導体デバイスの製造方法及びゲートオールアラウンド型トランジスタの製造方法
US20230151274A1 (en) * 2021-11-15 2023-05-18 Cj Technology Co., Ltd. Method for selective etching Si in the presence of silicon nitride, its composition and application thereof
WO2023163002A1 (ja) * 2022-02-24 2023-08-31 三菱瓦斯化学株式会社 組成物、並びにこれを用いた半導体基板の製造方法およびエッチング方法
CN115011348B (zh) * 2022-06-30 2023-12-29 湖北兴福电子材料股份有限公司 一种氮化铝蚀刻液及其应用
CN117417747A (zh) * 2023-09-13 2024-01-19 湖北兴福电子材料股份有限公司 一种相对于硅锗的硅选择性蚀刻液

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3160344B2 (ja) * 1991-01-25 2001-04-25 アシュランド インコーポレーテッド 有機ストリッピング組成物
US6599370B2 (en) * 2000-10-16 2003-07-29 Mallinckrodt Inc. Stabilized alkaline compositions for cleaning microelectronic substrates
KR100554517B1 (ko) 2004-04-14 2006-03-03 삼성전자주식회사 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법
JP4968477B2 (ja) 2005-08-19 2012-07-04 日産化学工業株式会社 ハードマスクの除去用組成物及び除去方法
WO2008039730A1 (en) 2006-09-25 2008-04-03 Advanced Technology Materials, Inc. Compositions and methods for the removal of photoresist for a wafer rework application
US8883652B2 (en) 2007-10-04 2014-11-11 Mitsubishi Gas Chemical Company, Inc. Silicon etching liquid and etching method
US7994062B2 (en) 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
US8753942B2 (en) 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US8912568B2 (en) 2011-06-20 2014-12-16 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
JP2014529641A (ja) 2011-08-09 2014-11-13 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ シリコン基板の表面を処理するための水性アルカリ性組成物および方法
US8703004B2 (en) 2011-11-14 2014-04-22 Kabushiki Kaisha Toshiba Method for chemical planarization and chemical planarization apparatus
US8614123B2 (en) * 2011-11-28 2013-12-24 Globalfoundries Inc. Method of forming a semiconductor device by using sacrificial gate electrodes and sacrificial self-aligned contact structures
CN103633123B (zh) * 2013-12-10 2016-07-27 中国科学院微电子研究所 一种纳米线衬底结构及其制备方法
JP2016054219A (ja) * 2014-09-03 2016-04-14 株式会社東芝 化学的平坦化方法及び化学的平坦化装置
US9873833B2 (en) 2014-12-29 2018-01-23 Versum Materials Us, Llc Etchant solutions and method of use thereof
EP3127862B1 (en) 2015-08-06 2018-04-18 IMEC vzw A method of manufacturing a gate-all-around nanowire device comprising two different nanowires
KR102468776B1 (ko) * 2015-09-21 2022-11-22 삼성전자주식회사 폴리실리콘 습식 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법
US9716142B2 (en) 2015-10-12 2017-07-25 International Business Machines Corporation Stacked nanowires
US10400167B2 (en) * 2015-11-25 2019-09-03 Versum Materials Us, Llc Etching compositions and methods for using same
US9704962B1 (en) 2015-12-16 2017-07-11 Globalfoundries Inc. Horizontal gate all around nanowire transistor bottom isolation

Also Published As

Publication number Publication date
SG10201807214WA (en) 2019-03-28
KR20190022414A (ko) 2019-03-06
JP2019050364A (ja) 2019-03-28
IL261357B (en) 2022-10-01
US10934485B2 (en) 2021-03-02
CN109423288B (zh) 2021-02-23
CN109423288A (zh) 2019-03-05
IL261357A (en) 2019-02-28
IL261357B2 (en) 2023-02-01
US20190085240A1 (en) 2019-03-21
KR102241352B1 (ko) 2021-04-15
EP3447109B1 (en) 2020-08-05
EP3447109A1 (en) 2019-02-27
TW201920613A (zh) 2019-06-01
TWI773809B (zh) 2022-08-11

Similar Documents

Publication Publication Date Title
JP6892418B2 (ja) 半導体デバイスの製造中にシリコン−ゲルマニウム／シリコン積層体からシリコン−ゲルマニウム合金に対してシリコンを選択的に除去するためのエッチング液
KR102327914B1 (ko) 반도체 소자의 제조 과정에서 실리콘-게르마늄／실리콘 스택으로부터 실리콘-게르마늄 합금을 선택적으로 제거하기 위한 에칭액
CN110240907B (zh) 用于在半导体器件制造期间从硅-锗/锗叠层选择性除去硅-锗合金的蚀刻溶液
TWI760768B (zh) 於製造一半導體裝置時優先p-摻雜矽及矽-鍺選擇性移除多晶矽的液態組合物
US11946148B2 (en) Hafnium oxide corrosion inhibitor
WO2022246356A1 (en) Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181022

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210527

R150 Certificate of patent or registration of utility model

Ref document number: 6892418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250