KR102241352B1 - 반도체 소자 제조 시 실리콘-게르마늄/실리콘 스택으로부터 실리콘-게르마늄 합금에 비해 실리콘을 선택적으로 제거하기 위한 에칭액 - Google Patents

반도체 소자 제조 시 실리콘-게르마늄/실리콘 스택으로부터 실리콘-게르마늄 합금에 비해 실리콘을 선택적으로 제거하기 위한 에칭액 Download PDF

Info

Publication number
KR102241352B1
KR102241352B1 KR1020180099371A KR20180099371A KR102241352B1 KR 102241352 B1 KR102241352 B1 KR 102241352B1 KR 1020180099371 A KR1020180099371 A KR 1020180099371A KR 20180099371 A KR20180099371 A KR 20180099371A KR 102241352 B1 KR102241352 B1 KR 102241352B1
Authority
KR
South Korea
Prior art keywords
silicon
ammonium hydroxide
chloride
bromide
compound
Prior art date
Application number
KR1020180099371A
Other languages
English (en)
Other versions
KR20190022414A (ko
Inventor
원 다 리우
이치아 리
앤드류 제이 아담칙
Original Assignee
버슘머트리얼즈 유에스, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 버슘머트리얼즈 유에스, 엘엘씨 filed Critical 버슘머트리얼즈 유에스, 엘엘씨
Publication of KR20190022414A publication Critical patent/KR20190022414A/ko
Application granted granted Critical
Publication of KR102241352B1 publication Critical patent/KR102241352B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Silicon Compounds (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

마이크로전자 소자로부터 실리콘-게르마늄에 비해 실리콘을 선택적 제거하기에 적합한 에칭 조성물로서, 물; 4차 암모늄 하이드록시드 화합물 및 아민 화합물 중 하나 이상; 수혼화성 용매; 경우에 따라 계면활성제; 및 경우에 따라 부식 억제제를 포함하는 에칭 조성물, 및 선택적 제거를 위해 상기 에칭 조성물을 사용하는 방법.

Description

반도체 소자 제조 시 실리콘-게르마늄/실리콘 스택으로부터 실리콘-게르마늄 합금에 비해 실리콘을 선택적으로 제거하기 위한 에칭액{ETCHING SOLUTION FOR SELECTIVELY REMOVING SILICON OVER SILICON-GERMANIUM ALLOY FROM A SILICON-GERMANIUM/SILICON STACK DURING MANUFACTURE OF A SEMICONDUCTOR DEVICE}
[관련 출원에 대한 상호참조]
본 출원은 2017년 8월 25일에 출원된 미국 가출원 제62/550,491호에 대하여 우선권을 주장하며, 상기 출원의 전체 내용은 모든 허용 가능한 목적을 위해 여기에 참고 문헌으로 포함된다.
본 발명은 반도체 소자의 제조에 이용되는 수성 에칭액에 관한 것이다. 보다 구체적으로, 본 발명은 실리콘-게르마늄/실리콘 복합 반도체 소자에 있어서의 실리콘-게르마늄 합금에 비해 실리콘에 대해 증가된 에칭 선택성을 나타내는 수성 에칭액을 제공한다.
종래의 평면 금속 산화막 반도체 전계 효과 트랜지스터(Metal-Oxide-Semiconductor Field Effect Transistor; MOSFET)는 초고밀도 집적 회로의 속도 및 기능에 대한 지속적인 다운스케일링 및 점점 더 까다로워지는 요구에 따라, 게이트 산화물 두께의 스케일링 및 채널 영역 위의 게이트 전극의 정전기 제어와 같은 문제를 갖는 난제의 증가에 직면하고 있다. 핀 전계 효과 트랜지스터(Fin Field Effect Transistor; FinFET)는 핀 모양의 채널의 3면에 게이트 전극을 감싸서 평면 게이트 MOSFET 설계에 대한 향상된 제어를 나타내었다.
GAA MOSFET는 FinFET과 유사하지만 게이트 전극이 채널을 완전히 둘러싸기 때문에 채널에 대해 훨씬 더 큰 정전기 제어의 가능성을 갖는다. GAA MOSFET에서, 채널 영역은 본질적으로 나노와이어이다. 나노와이어 채널은 전형적으로 수십 나노 미터(nm) 이하의 두께(또는 직경)를 가지며, 제한되지 않은 길이를 갖는다. 나노와이어 채널은 GAA MOSFET의 훨씬 더 큰 소스 및 드레인 영역 사이에 일반적으로 수평으로 매달려 고정된다.
GAA MOSFET는 완전 호환 CMOS 기술을 이용하여 벌크 실리콘 기판 상에 제조될 수 있다. GAA MOSFET에 채널 영역을 형성하는 통상적인 제조 방법은 벌크 기판 상부의 채널층들 사이에 샌드위치된 희생층 스택(에피-스택)을 에피택셜 성장시키는 것을 포함한다. 희생층 및 채널층은 2종의 상이한 재료로 구성되어, 선택적 에칭이 희생층을 제거할 수 있다.
예를 들어, 에피-스택은 교호하는 실리콘(Si) 및 실리콘-게르마늄 합금(SiGe) 층으로 형성될 수 있으며, 여기서, Si 층은 희생층이고, SiGe 층은 채널층이다. 그 후, Si 층은 선택적 에칭(예를 들어, TMAH와 같은 습식 에칭 프로세스를 통해)에 의해 제거될 수 있으며, 선택적 에칭은 희생층과 기판을 구성하는 재료의 유사성으로 인해 벌크 기판으로 트렌치를 의도치 않게 리세스하기도 한다. SiGe 층은 이어서 트렌치 위에 매달린 나노와이어 채널로 형성될 수 있다. 그 후, 얇은 게이트 유전체가 SiGe 나노와이어 채널 주위 및 기판의 리세스된 트렌치 위에 배치된다. 그 뒤, 금속이 유전체 위에 배치되어 GAA MOSFET의 금속 게이트 전극을 형성한다.
다수의 알칼리 에칭제가 실리콘의 습식 에칭에 대해 보고되었지만, TMAH 및 암모늄 하이드록시드가 Si와 SiO2 사이의 그들의 알려진 높은 선택성 때문에 가장 일반적으로 사용되는 실리콘 에칭제이며, 다만, SiGe에 비해 실리콘을 선택적으로 에칭하는 공정에 이용될 경우, 이러한 에칭제는 SiGe/Si 스택으로부터 Si를 박리시킬 때 수평 에칭력이 낮다는 문제가 있다.
차세대 소자, 특히 GAA 소자 제조에 있어서, 채널 길이는 약 5 내지 10 nm로 표적화되므로, SiGe 나노와이어 보호를 제공하기 위한 실리콘 희생층에 대한 에칭률 제어는 매우 중요하다. 제제가 높은 에칭 선택도를 부여할 수 없다면, 불완전하게 에칭된 희생층(Si) 박리 또는 SiGe 나노와이어 손상이라는 결과가 초래될 것이다.
따라서, 당해 기술분야에서는, 트렌치 형성 또는 나노와이어 구조에의 손상이 거의 없거나 없으면서 희생층을 제거하는 동안 에칭 프로세스를 보다 잘 제어할 수 있는, 실리콘 에칭제 조성물, 및 예를 들어 GAA MOSFET에서 나노와이어 채널을 형성하는 데 상기 조성물을 사용하는 방법이 필요하다.
일 양태에서, 본 발명은 마이크로전자 소자로부터 실리콘-게르마늄에 비해 실리콘을 선택적으로 제거하기에 적합한 에칭액으로서, 물; 4차 암모늄 하이드록시드 화합물 및 아민 화합물 중 하나 이상; 수혼화성 용매; 경우에 따라 계면활성제; 및 경우에 따라 부식 억제제를 포함하는 에칭액을 제공한다.
또 다른 양태에서, 본 발명은, 실리콘 및 실리콘-게르마늄을 포함하는 마이크로전자 소자(복합 반도체 소자) 상의 실리콘-게르마늄에 비해 실리콘의 에칭률을 선택적으로 증대시키는 방법으로서, 실리콘 및 실리콘-게르마늄을 포함하는 마이크로전자 소자(복합 반도체 소자)를, 물; 4차 암모늄 하이드록시드 화합물 및 아민 화합물 중 하나 이상; 수혼화성 용매; 경우에 따라 계면활성제; 및 경우에 따라 부식 억제제를 포함하는 수성 조성물과 접촉시키는 단계; 및 실리콘이 적어도 부분적으로 제거된 후 반도체 소자를 세정하는 단계를 포함하며, 실리콘-게르마늄에 대한 실리콘의 에칭 선택도가 약 50 초과, 또는 70 초과, 또는 90 초과인 방법을 제공한다. 추가로, 일부 실시양태에서, SiGe의 에칭률은 15 Å/min 또는 12 Å/min 또는 10Å/min 미만 또는 5Å/min 미만이다. 공정 조건, 예컨대 시간 및 온도는 선택도와 제거율을 변경하기 위해 증가 또는 감소시켜도 좋다. 접촉 단계는 본 발명의 조성물 중 임의의 것을 이용할 수 있다.
본 발명의 실시양태는 단독으로 또는 서로의 조합으로 이용될 수 있다.
도 1은, 소자로부터 실리콘(구조물, 층 또는 막)을 선택적으로 제거하기 위해 본 발명의 조성물 및 방법으로 에칭하기 전과 후의 마이크로전자 소자의 일부분의 개략도이다.
본원에 인용된 공개 공보, 특허 출원 및 특허를 포함하는 모든 참조문헌들은, 각각의 참고문헌이 그 전체가 본원에 참조로 인용되어 있는 것으로 개별적이고 구체적으로 명시되고 설명된 것과 동일한 정도로, 본원에 참조로 인용된다.
본 발명을 설명하는 문맥에서(특히, 하기 청구범위의 문맥에서) 용어 "한", "하나", "그" 및 유사한 지시사의 사용은, 본원에 달리 명시되거나 문맥에 의해 명확하게 반박되지 않은 한, 단수와 복수를 모두 포괄하는 것으로 이해되어야 한다. 용어 "구성하는", "갖는", "포함하는" 및 "함유하는"은, 달리 언급되지 않은 한, 오픈 엔드형 용어(즉, "∼를 포함하나, 그에 한정되지 않는"을 의미)로서 이해되어야 한다. 본원에서 값의 범위에 대한 기재는, 본원에 달리 명시되지 않은 한, 단지 그 범위 내에 속하는 개별 값 각각을 개별적으로 인용하는 약식 방법으로 기능하도록 의도한 것이며, 개별 값 각각은 그것이 본원에 개별적으로 기재된 것처럼 본 명세서 내에 인용되어 있다. 본원에 기술된 모든 방법은, 본원에 달리 명시되거나 문맥에 의해 명확하게 반박되지 않은 한, 임의의 적합한 순서로 수행될 수 있다. 본원에 제공된 임의의 및 모든 예시, 또는 예시적 표현(예컨대, "∼와 같은")의 사용은 단지 본 발명을 보다 잘 나타내도록 의도된 것이며, 달리 주장하지 않은 한, 본 발명의 범위에 대해 제한을 두는 것이 아니다. 본 명세서 내의 어떠한 표현도, 임의의 청구되지 않은 요소를 본 발명의 실시에 핵심 사항으로서 명시하는 것으로 이해되어서는 안 된다. 명세서 및 청구범위 내의 용어 "포함하다"의 사용은 "∼로 실질적으로 이루어지는" 및 "∼로 이루어지는"이라는 더 좁은 표현을 포함한다.
본 발명을 실시하기 위한, 본 발명자들에게 공지인 최선의 방식을 포함하여, 본 발명의 실시양태를 본원에 기술한다. 이들 실시양태의 변형예는 앞선 설명을 읽으면 당업자에게 명백해질 것이다. 본 발명자들은 당업자가 그러한 변형예를 적절히 이용할 것으로 기대하며, 본 발명자들은 본 발명이 본원에 구체적으로 기술된 것과 다르게 실시될 것을 의도한다. 따라서, 본 발명은 적용 가능한 법에 의해 허용되는 바에 따라, 본원에 첨부된 청구범위에 기재되어 있는 주제의 모든 변형 및 균등 내용을 포함한다. 또한, 그의 모든 가능한 변형에서의 전술한 요소들의 임의의 조합은, 본원에 달리 명시되거나 문맥에 의해 달리 명확하게 반박되지 않은 한, 본 발명에 포함된다.
본 발명은 일반적으로는, 실리콘-게르마늄에 비해 실리콘을, 제조 시에 이러한 재료(들)를 위에 갖는 마이크로전자 소자로부터 선택적으로 제거하는 데 유용한 조성물에 관한 것이다.
마이크로전자 소자 상에 재료로서 증착되는 "실리콘"이라는 용어는 폴리실리콘을 포함하는 것으로 이해될 것이다.
참조의 편의상, "마이크로전자 소자" 또는 "반도체 소자"는 마이크로전자, 집적 회로, 또는 컴퓨터 칩 적용의 용도로 제조되는 반도체 기판, 예컨대 웨이퍼, 평면 패널 디스플레이, 상 변화 메모리 소자, 태양 전지 패널 및 태양 전지 기판을 포함하는 기타 제품, 광전지, 및 마이크로전자 기계 시스템(MEMS)에 해당한다. 태양 전지 기판은 실리콘, 비정질 실리콘, 다결정 실리콘, 단결정 실리콘, CdTe, 구리 인듐 셀레나이드, 구리 인듐 술피드, 및 갈륨 상의 갈륨 비소를 포함하나, 이들로 한정되지 않는다. 태양 전지 기판은 도핑되거나 도핑되지 않을 수 있다. 용어 "마이크로전자 소자"는 어떤 식으로든 한정하려는 의도는 아니며, 마이크로전자 소자 또는 마이크로전자 어셈블리가 될 임의의 기판을 포함하는 것으로 이해되어야 한다.
"복합 반도체 소자" 또는 "복합 마이크로전자 소자"는, 소자가 비전도성 기판 상에 존재하는 1종 초과의 재료 및/또는 층 및/또는 층의 일부분을 갖는 것을 의미한다. 상기 재료는 높은 K 유전체, 및/또는 낮은 K 유전체 및/또는 배리어 재료 및/또는 캡핑 재료 및/또는 금속 층 및/또는 당업자에게 공지된 그 밖의 것을 포함할 수 있다.
본원에서 정의될 때, "낮은 K 유전 재료"는 층상 마이크로전자 소자에서 유전 재료로서 사용되는 임의의 재료에 해당하며, 여기서 재료는 약 3.5 미만의 유전율을 갖는다. 바람직하게는, 낮은 K 유전 재료는 저극성 재료, 예컨대 실리콘 함유 유기 폴리머, 실리콘 함유 하이브리드 유기/무기 재료, 유기규산염 유리(OSG), TEOS, 불소화 규산염 유리(FSG), 이산화규소, 및 탄소 도핑 산화물(CDO) 유리를 포함한다. 낮은 K 유전 재료가 다양한 밀도 및 다양한 공극률을 가질 수 있음이 이해되어야 한다.
본원에서 정의될 때, "고κ 유전 재료"는 (이산화규소와 비교하여) 높은 유전율 κ를 갖는 재료를 의미한다. 고κ 유전체는 마이크로전자 소자의 이산화규소 게이트 유전체 또는 다른 유전체 층을 대체하기 위해 사용될 수 있다. 고κ 재료는 이산화하프늄(HfO2), 산질화하프늄(HfON), 이산화지르코늄(ZrO2), 산질화지르코늄(ZrON), 산화알루미늄(Al2O3), 산질화알루미늄(AlON), 하프늄 실리콘 산화물(HfSiO2), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 실리콘 산화물(ZrSiO2), 이산화탄탈(Ta2O5), 산화알루미늄, Y2O3, La2O3, 산화티탄(TiO2), 알루미늄 도핑된 이산화하프늄, 비스무트 스트론튬 티탄(BST) 또는 백금 지르코늄 티탄(PZT)일 수 있다.
본원에서 정의될 때, 용어 "배리어 재료"는, 금속 라인, 예컨대 구리 배선을 밀봉하여 상기 금속, 예컨대 구리의 유전 재료로의 확산을 최소화하기 위해 당업계에서 사용되는 임의의 재료에 해당한다. 바람직한 배리어 층 재료는 탄탈, 티탄, 루테늄, 하프늄, 및 다른 내화 금속 그리고 이들의 질화물 및 규화물을 포함한다.
"실질적으로 포함하지 않는"은 본원에서 0.001 중량% 미만으로 정의된다. "실질적으로 포함하지 않는"은 0.000 중량%도 포함한다. 용어 "포함하지 않는"은 0.000 중량%를 의미한다.
본원에서 사용될 때, "약"은 언급한 값의 ±5%에 상응하는 것으로 의도된 것이다.
상기 모든 조성물에서, 그 조성물의 특정 성분을 0의 하한을 포함하는 중량 백분율 범위를 참조하여 논할 때, 그 성분은 조성물의 다양한 구체적 실시양태에서 존재 또는 부재할 수 있고, 그 성분이 존재하는 경우에, 그 성분이 채용된 조성물의 총 중량을 기준으로 0.001 중량%만큼 낮은 농도로 존재할 수 있음이 이해될 것이다. 성분들의 모든 백분율은 중량 백분율이고, 조성물의 총 중량, 즉 100%를 기준으로 한 것이다.
이 양태의 광범위한 실시에서, 본 발명의 에칭액은 물; 4차 암모늄 하이드록시드 화합물 및 아민 화합물 중 하나 이상; 수혼화성 용매; 및 경우에 따라 계면활성제를 포함하거나, 이들로 실질적으로 이루어지거나, 또는 이들로 이루어진다.
일부 실시양태에서, 본원에 개시된 에칭액 조성물은 TMAH, 암모늄 하이드록시드, 및 플루오라이드 이온의 임의의 공급원 중 하나 이상의 화합물을 실질적으로 포함하지 않거나, 또는 포함하지 않도록 조제된다.
본 발명의 조성물은, 전자 소자 상에 게이트 올 어라운드 구조를 제조하는 방법에 사용하기에 적합하다. 이러한 방법은 당업계에 공지되어 있고, 예를 들어 미국 특허 출원 공보 제2017/0179248호, 미국 특허 출원 공보 제2017/0104062호, 미국 특허 출원 공보 제2017/0133462호 및 미국 특허 출원 공보 제2017/0040321호에 개시된 방법이 있으며, 이들 공보의 개시내용은 본원에 참조로 인용되어 있다.
본원에서 사용된 제목은 제한의 의도가 없고, 오히려 구성 조직상의 목적으로만 포함된 것이다.
본원에 개시된 조성물은 실리콘-게르마늄에 비해 우선적으로 실리콘을 제거하는 뛰어난 능력을 나타낸다.
물
본 발명의 에칭 조성물은 수계이고, 따라서 물을 포함한다. 본 발명에서, 물은 다양한 방식, 예를 들어 조성물의 하나 이상의 성분을 용해시키는 방식으로, 성분의 담체로서, 잔류물의 제거에서의 보조제로서, 조성물의 점도 개질제로서, 그리고 희석제로서 기능한다. 바람직하게는, 세정 조성물에 사용되는 물은 탈이온(DI)수이다. 다음 단락에 기술되는 물의 범위는 임의의 공급원으로부터의 조성물 중 모든 물을 포함한다.
대부분의 적용예에 있어서, 조성물 중 물의 중량%는 다음의 숫자 그룹: 0.5, 1, 5, 10, 15, 17, 20, 23, 25, 30, 35, 40, 45, 50, 55, 60, 65 및 70으로부터 선택되는 시작점과 종점을 갖는 범위 내에 존재할 것으로 생각된다. 조성물에 사용될 수 있는 물의 범위의 예는, 예를 들어 약 0.5∼약 60 중량%, 또는 1∼약 60 중량%의 물; 또는 약 0.5∼약 40 중량%, 또는 약 1∼약 25 중량%, 또는 약 1∼약 20 중량%, 또는 약 1∼약 15 중량%; 또는 약 5∼약 20 중량%; 또는 5∼약 15 중량%, 또는 20∼약 60 중량%, 또는 25∼약 60 중량%, 또는 약 30∼약 60 중량%, 또는 약 35∼약 55 중량%의 물을 포함한다. 본 발명의 또 다른 바람직한 실시양태는 다른 성분의 원하는 중량%를 달성하는 양의 물을 포함할 수 있다.
Si 에칭제
본 발명의 에칭 조성물은 실리콘 에칭제, 즉, 4차 암모늄 하이드록시드 및 아민 화합물 중 하나 이상을 포함한다. 일부 실시양태에서, 실리콘 에칭제는 4차 암모늄 하이드록시드과 아민 화합물을 모두 포함한다.
4차 암모늄 하이드록시드는 모든 알킬기가 동일한 4차 암모늄 하이드록시드, 예컨대 테트라메틸암모늄 하이드록시드, 테트라에틸암모늄 하이드록시드, 및/또는 테트라부틸암모늄 하이드록시드 등일 수 있다.
알킬기 전부가 동일한 것은 아닌 테트라알킬암모늄 하이드록시드를 포함하는 4차 암모늄 하이드록시드이 대안적이고 바람직하다. 알킬기 전부가 동일한 것은 아닌 테트라알킬암모늄 하이드록시드의 예는 벤질트리메틸 암모늄 하이드록시드, 에틸트리메틸 암모늄 하이드록시드(ETMAH), 2-하이드록시에틸트리메틸 암모늄 하이드록시드, 벤질트리에틸 암모늄 하이드록시드, 헥사데실트리메틸 암모늄 하이드록시드, 메틸트리에틸암모늄 하이드록시드 및 이들의 혼합물로 이루어진 군을 포함한다.
조성물 중 4차 암모늄 하이드록시드 화합물의 양은, 대부분의 적용예에 있어서, 다음의 숫자 그룹: 0.5, 1, 2, 3, 5, 7, 8, 10, 12, 15, 20, 25, 30 및 35로부터 선택된 시작점과 종점을 갖는 범위 내의 중량%를 포함할 것으로 생각된다. 본 발명의 조성물 중 4차 암모늄 하이드록시드의 범위의 예는, 조성물의 약 1∼약 35 중량%, 구체적으로 조성물의 약 8∼약 35 중량%, 또는 더욱 구체적으로 조성물의 약 20∼약 35 중량%일 수 있다. 예로서, 4차 암모늄 하이드록시드 화합물이 ETMAH(20% 용액)인 경우, 25 중량%로 첨가되면, 5% 활성 4차 암모늄 하이드록시드 화합물이 될 것이다. 일부 실시양태에서, 4차 암모늄 하이드록시드 화합물은 (순수량 기준으로) 다음의 숫자 그룹: 0.1, 0.5, 1, 2, 3, 4, 5, 7, 8, 9, 10, 11, 12, 14, 15, 17, 20, 25, 30 및 35로부터 선택된 시작점과 종점을 갖는 범위 내의 중량%를 포함한다. 본 발명의 조성물 중 4차 암모늄 하이드록시드(순수량)의 범위의 예는 조성물의 약 2∼약 15 중량%, 및 보다 구체적으로 약 3∼약 12 중량%, 또는 약 3∼약 7 중량%, 약 1∼약 10 중량%, 또는 약 1∼약 12 중량%, 또는 약 1∼약 7 중량%, 또는 약 0.5∼약 7 중량%일 수 있다.
4차 암모늄 하이드록시드에 관하여, 본원에 개시된 에칭 조성물은 수산화암모늄 및 테트라메틸암모늄 하이드록시드(TMAH)를 실질적으로 포함하지 않거나 또는 포함하지 않을 수 있으며, 알킬기가 전부 동일한 모든 테트라알킬 암모늄 하이드록시드를 실질적으로 포함하지 않거나 또는 포함하지 않을 수 있다.
적합한 아민 화합물은 1 이상의 알칸올아민을 포함한다. 바람직한 알칸올아민은 1∼5 개의 탄소 원자를 갖는 1차, 2차 및 3차의 저급 알칸올아민을 포함한다. 이러한 알칸올아민의 예로는 N-메틸에탄올아민(NMEA), 모노에탄올아민(MEA), 디에탄올아민, 모노-, 디- 및 트리-이소프로판올아민, 2-(2-아미노에틸아미노)에탄올, 2-(2-아미노에톡시)에탄올, 트리에탄올아민, N-에틸 에탄올아민, N,N-디메틸에탄올아민, N,N-디에틸 에탄올아민, N-메틸 디에탄올아민, N-에틸 디에탄올아민, 시클로헥실아민디에탄올, 및 이들의 혼합물이 있다.
바람직한 실시양태에서, 아민 화합물은 트리에탄올아민(TEA), 디에탄올아민, N-메틸 디에탄올아민, 디이소프로판올아민, 모노에탄올 아민, 아미노(에톡시) 에탄올(AEE), N-메틸 에탄올 아민, 모노이소프로판올 아민, 시클로헥실아민디에탄올, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 알칸올아민이다.
조성물 중 아민 화합물의 양은, 대부분의 적용예에 있어서, 다음의 숫자 그룹: 0.5, 1, 2, 3, 5, 7, 8, 10, 12, 15, 20, 25, 30, 35, 40, 45, 50, 55, 60, 65 및 70으로부터 선택된 시작점과 종점을 갖는 범위 내의 중량%를 포함할 것으로 생각된다. 본 발명의 조성물 중 아민 화합물의 범위의 예는 조성물의 약 1∼약 50 중량%, 구체적으로 조성물의 약 8∼약 50 중량%, 또는 보다 구체적으로 조성물의 약 20∼약 50 중량%를 포함할 수 있다. 일부 실시양태에서, 아민 화합물은 조성물 중 약 20∼약 65 중량%, 및 보다 구체적으로 약 10∼약 60 중량%, 또는 약 150∼약 55 중량%, 또는 약 20∼약 50 중량%, 또는 약 1∼약 12 중량%, 또는 약 25∼약 45 중량%, 또는 약 30∼약 40 중량%를 포함한다.
아민 화합물은 과량으로 사용될 경우, 상응하는 공액산, 예컨대 다작용성 유기산이 사용될 때에 완충제의 염기 성분으로의 역할을 할 수 있다. 다르게는, 본 발명의 조성물은 첨가되는 다작용성 산 및/또는 무기산 및/또는 유기산을 실질적으로 포함하지 않거나, 또는 포함하지 않을 수 있다. 또한, 본 발명의 조성물은 상기 열거한 개개의 알칸올아민 중 어느 하나를 단독으로 또는 임의의 조합으로, 실질적으로 포함하지 않거나 또는 포함하지 않을 수 있다. 다르게는, 다른 실시양태에서, 본 발명의 조성물은 알칸올아민 이외의 아민을 포함하지 않거나, 또는 실질적으로 포함하지 않을 수 있다.
수혼화성 용매
본 발명의 에칭 조성물은 수혼화성 용매를 포함한다. 사용될 수 있는 수혼화성 유기 용매의 예로는 에틸렌 글리콜, 프로필렌 글리콜, 1,4-부탄디올, 트리프로필렌 글리콜 메틸 에테르, 프로필렌 글리콜 프로필 에테르, 디에틸렌 글리콜 n-부틸 에테르(BDG)(예컨대, 상표명 'Dowanol DB' 하에 시판되는 것), 디프로필렌 글리콜 메틸 에테르(DPM) 헥실옥시프로필아민, 폴리(옥시에틸렌)디아민, 디메틸술폭시드(DMSO), 테트라하이드로푸르푸릴 알코올, 글리세롤, 알코올류, 술포란, 술폭시드, 또는 이들의 혼합물이 있다. 바람직한 용매는 알코올류, 디올류, 또는 이들의 혼합물이다. 가장 바람직한 용매는 디올을 포함하는 폴리올, 예를 들어 프로필렌 글리콜 및 트리올, 예컨대 글리세롤이다.
대부분의 적용예에 있어서, 조성물 중 수혼화성 유기 용매의 양은 다음의 중량% 목록: 0.5, 1, 5, 7, 10, 12, 15, 20, 25, 29, 30, 33, 35, 40, 44, 50, 59.5로부터 선택된 시작점과 종점을 갖는 범위 내에 있을 것으로 생각된다. 이러한 용매의 범위의 예는 조성물의 약 0.5∼약 59.5 중량%; 또는 약 1∼약 50 중량%; 또는 약 1∼약 40 중량%; 또는 약 0.5∼약 30 중량%; 또는 약 1∼약 30 중량%; 또는 약 5∼약 30 중량%; 또는 약 5∼약 20 중량%; 또는 약 7∼약 20 중량%, 또는 약 10∼약 30 중량%; 또는 약 15∼약 25 중량%를 포함한다.
계면활성제(선택적)
본 발명의 에칭 조성물은 경우에 따라 적어도 하나의 계면활성제를 포함한다. 계면활성제는 실리콘-게르마늄의 에칭을 방지하는 기능을 한다. 본원에 기술된 조성물에 사용하기 위한 계면활성제는, 비제한적으로 양쪽성 염, 양이온성 계면활성제, 음이온성 계면활성제, 쯔비터 이온성 계면활성제, 비이온성 계면활성제, 및 이들의 조합을 포함하며, 그 예로는 비스(2-에틸헥실)포스페이트, 퍼플루오로헵탄산, 퍼플루오로데칸산, 트리플루오로메탄술폰산, 포스포노아세트산, 도데세닐숙신산, 디옥타데실 하이드로젠 포스페이트, 옥타데실 디하이드로젠 포스페이트, 도데실아민, 도데세닐숙신산 모노디에탄올 아미드, 라우르산, 팔미트산, 올레산, 유니페르산, 12 하이드록시스테아르산 및 도데실 포스페이트를 들 수 있으나 이들에 한정되지 않는다.
고려되는 비이온성 계면활성제는, 비제한적으로, 폴리옥시에틸렌 라우릴 에테르(Emalmin NL-100(Sanyo), Brij 30, Brij 98, Brij 35), 도데세닐숙신산 모노디에탄올 아미드(DSDA, Sanyo), 에틸렌디아민 테트라키스(에톡실레이트-블록-프로폭실레이트)테트롤(Tetronic 90R4), 폴리에틸렌 글리콜(예, PEG 400), 폴리프로필렌 글리콜, 폴리에틸렌 또는 폴리프로필렌 글리콜 에테르, 에틸렌 옥시드 및 프로필렌 옥시드에 기초한 블록 공중합체(Newpole PE-68 (Sanyo), Pluronic L31, Pluronic 31R1, Pluronic L61, Pluronic F-127)(Dynol 607), 폴리옥시프로필렌 수크로스 에테르(SN008S, Sanyo), t-옥틸페녹시폴리에톡시에탄올(Triton X100), 10-에톡시-9,9-디메틸데칸-1-아민(TRITON® CF-32), 폴리옥시에틸렌(9) 노닐페닐에테르, 분지형(IGEPAL CO-250), 폴리옥시에틸렌(40) 노닐페닐에테르, 분지형(IGEPAL CO-890), 폴리옥시에틸렌 소르비톨 헥사올레에이트, 폴리옥시에틸렌 소르비톨 테트라올레에이트, 폴리에틸렌 글리콜 소르비탄 모노올레에이트(Tween 80), 소르비탄 모노올레에이트(Span 80), Tween 80 및 Span 80의 조합, 알코올 알콕실레이트(예, Plurafac RA-20), 알킬-폴리글루코시드, 에틸 퍼플루오로부티레이트, 1,1,3,3,5,5-헥사메틸-1,5-비스[2-(5-노르보르넨-2-일)에틸]트리실록산, 단량체 옥타데실실란 유도체, 예컨대 SIS6952.0(Siliclad, Gelest), 실록산 변성 폴리실라잔, 예컨대 PP1-SG10 Siliclad Glide 10(Gelest), 실리콘-폴리에테르 공중합체, 예컨대 Silwet L-77(Setre Chemical Company), Silwet ECO Spreader(Momentive), 및 에톡실화 플루오로계면활성제(ZONYL® FSO-100, ZONYL® FSN-100)를 포함한다.
고려되는 양이온성 계면활성제는, 비제한적으로, 세틸 트리메틸암모늄 브로마이드(CTAB), 헵타데칸플루오로옥탄 술폰산, 테트라에틸암모늄, 스테아릴 트리메틸암모늄 클로라이드(Econol TMS-28, Sanyo), 4-(4-디에틸아미노페닐아조)-1-(4-니트로벤질)피리듐 브로마이드, 세틸피리디늄 클로라이드 모노하이드레이트, 벤즈알코늄 클로라이드, 벤즈에토늄 클로라이드, 벤질디메틸도데실암모늄 클로라이드, 벤질디메틸헥사데실암모늄 클로라이드, 헥사데실트리메틸암모늄 브로마이드, 디메틸디옥타데실암모늄 클로라이드, 도데실트리메틸암모늄 클로라이드, 헥사데실트리메틸암모늄 p-톨루엔술포네이트, 디도데실디메틸암모늄 브로마이드, 디(하이드로제네이티드 탈로우)디메틸암모늄 클로라이드, 테트라헵틸암모늄 브로마이드, 테트라키스(데실)암모늄 브로마이드, Aliquat® 336 및 옥시페노늄 브로마이드, 구아니딘 하이드로클로라이드(C(NH2)3Cl) 또는 트리플레이트 염, 예컨대 테트라부틸암모늄 트리플루오로메탄술포네이트, 디메틸디옥타데실암모늄 클로라이드, 디메틸디헥사데실암모늄 브로마이드 및 디(하이드로제네이티드 탈로우)디메틸암모늄 클로라이드(예, Arquad 2HT-75, Akzo Nobel)를 포함한다. 일부 실시양태에서, 양이온성 계면활성제, 예컨대 브로마이드 함유 계면활성제, 예컨대 1-헥사데실트리메틸암모늄 브로마이드가 바람직하다.
일부 실시양태에서, 양이온성 계면활성제는, 사용되는 경우, 폴리알킬렌이민을 포함한다. 폴리알킬렌이민은 폴리에틸렌이민(PEI)이다. 임의의 PEI가 사용될 수 있지만, 단독중합체 폴리에틸렌이민이 사용될 수 있다. PEI는 분지형 또는 선형일 수 있다. PEI는 유효성을 위한 임의의 화학식량, 또는 더 낮은 화학식량(FW), 예컨대 100∼50,000, 400∼25,000, 800∼10,000, 또는 1,000∼3,000의 FW를 가질 수 있다.
일 실시양태에서, 조성물은 폴리알킬렌이민, 예컨대 폴리에틸렌이민(PEI)을 포함할 수 있고, PEI는 조성물의 1 중량% 미만, 또는 0.5 중량% 미만, 또는 약 0.02 중량% 내지 1 중량%를 차지할 수 있다. PEI는 100∼2,500, 또는 200∼1,500, 또는 400∼1,200의 분자량(FW)을 가질 수 있다. 폴리알킬렌이민은 100∼2,500, 200∼1,500, 400∼1,200, 또는 700∼900의 분자량을 가질 수 있다. 분자량 800이 특히 적당하다. 분자량은 당업계에 공지된 광 산란 기법에 의해 적절히 측정된다. 폴리에틸렌이민은, 예를 들어 BASF에 의해 Lupasol® 800으로 시판된다.
고려되는 음이온성 계면활성제는, 비제한적으로, 암모늄 폴리아크릴레이트(예, DARVAN 821A), 수중 개질된 폴리아크릴산(예, SOKALAN CP10S), 포스페이트 폴리에테르 에스테르(예, TRITON H-55), 데실포스폰산, 도데실포스폰산(DDPA), 테트라데실포스폰산, 헥사데실포스폰산, 옥타데실포스폰산, 도데실벤젠술폰산, 폴리(아크릴산 나트륨염), 나트륨 폴리옥시에틸렌 라우릴 에테르, 나트륨 디헥실설포숙시네이트, 디사이클로헥실 설포숙시네이트 나트륨염, 나트륨 7-에틸-2-메틸-4-운데실 설페이트(Tergitol 4), SODOSIL RM02, 및 포스페이트 플루오로계면활성제, 예컨대 Zonyl FSJ 및 ZONYL® UR을 포함한다.
쯔비터 이온성 계면활성제는, 비제한적으로, 아세틸렌 디올 또는 개질된 아세틸렌 디올(예, SURFONYL® 504), 코카미도 프로필 베타인, 에틸렌 옥시드 알킬아민(AOA-8, Sanyo), N,N-디메틸도데실아민 N-옥시드, 나트륨 코카민프로피네이트(LebonApl-D, Sanyo), 3-(N,N-디메틸미리스틸암모니오)프로판술포네이트, 및 (3-(4-헵틸)페닐-3-하이드록시프로필)디메틸암모니오프로판술포네이트를 포함한다. 바람직하게는, 적어도 하나의 계면활성제는 도데실벤젠 술폰산, 도데실 포스폰산, 도데실 포스페이트, TRITON X-100, SOKALAN CP10S, PEG 400, 및 PLURONIC F-127을 포함한다.
존재하는 경우, 계면활성제의 양은 조성물의 총 중량을 기준으로 약 0.001 중량% 내지 약 1 중량%, 또는 약 0.01 중량% 내지 약 1 중량%, 또는 약 0.1 중량% 내지 약 1 중량%의 범위일 수 있다. 대안적으로, 일부 적용예의 경우, 존재하는 경우, 하나 이상의 계면활성제는 조성물의 약 0.1 중량% 내지 약 15 중량%; 또는 조성물의 약 0.1 중량% 내지 약 10 중량%, 또는 약 0.5 중량% 내지 약 5 중량%, 또는 약 0.05 중량% 내지 약 2 중량%, 또는 약 0.5 중량% 내지 약 5 중량%를 차지하는 것으로 여겨진다. 대안적 실시양태에서, 조성물 중 계면활성제의 중량%는, 조성물의 총 중량을 기준으로, 0.001, 0.01, 0.05, 0.1, 0.5, 1, 2, 4, 5, 8, 10 및 15에서 선택된 시작점 및 종점을 갖는 임의의 범위 내일 수 있다.
일부 실시양태에서, 본 발명의 조성물은 상기 열거된 계면활성제 중 일부 또는 전부를 포함하지 않거나 실질적으로 포함하지 않는다.
부식 억제제(선택적)
본 발명의 에칭 조성물은 또한 부식 억제제 중 하나 이상을 포함할 수 있다. 부식 억제제는, 존재하는 경우, 실리콘-게르마늄의 에칭을 방지할 수 있다. 부식 억제제의 예는 아미노 카르복실산, 예컨대 트리에틸렌테트라민헥사아세트산(TTHA), 1,3-디아미노-2-하이드록시프로판-N,N,N',N'-테트라아세트산(DHPTA), 메틸이미노디아세트산, 프로필렌디아민테트라아세트산, 에틸렌디아민테트라아세트산(EDTA), 부틸렌디아민테트라아세트산, (1,2-사이클로헥실렌디아민)테트라아세트산(CyDTA), 디에틸렌트리아민펜타아세트산(DETPA), 에틸렌디아민테트라프로피온산, (하이드록시에틸)에틸렌디아민트리아세트산(HEDTA), 및 니트로트리아세트산(NTA), 아미노포스폰산, 예컨대 N,N,N',N'-에틸렌디아민테트라(메틸렌포스폰)산(EDTMP); 카르복실산, 예컨대 데칸산, 시트르산, 타르타르산, 글루콘산, 사카린산, 글리세르산, 옥살산, 아스코르브산, 프탈산, 벤조산, 머캅토벤조산, 말레산, 만델산, 말론산, 락트산 및 살리실산을 포함한다. 다른 가능한 부식 억제제는 프로필 갈레이트, 피로갈롤, 퀴놀린, 예컨대 8-하이드록시퀴놀린, 피페라진, 예컨대 1-(2-아미노에틸)피페라진, 시스테인, 및 N,N,N',N'',N''-펜타메틸디에틸렌트리아민(Polycat 5)을 포함한다. 또 다른 부식 억제제는 헥실아민을 포함할 수 있다. 일부 바람직한 부식 억제제는 황 함유 기를 포함할 수 있다. 다른 바람직한 부식 억제제는 아미노카르복실산, 예컨대 EDTA, CyDTA, 퀴놀린, 예컨대 8-하이드록시퀴놀린, 데칸산, 11-머캅토운데칸산, 피페라진, 예컨대 1-(2-아미노에틸)피페라진, 벤즈이미다졸, 예컨대 2-머캅토-5-메틸벤즈이미디졸, 및 카르복실산, 예컨대 옥살산, 데칸산, 및 아스코르브산을 포함할 수 있다. 더욱 바람직한 부식 억제제는 데칸산, 아스코르브산, 11-머캅토운데칸산, 1-(2-아미노에틸)피페라진, 및 8-하이드록시퀴놀린을 포함한다. 가장 바람직한 것은 8-하이드록시퀴놀린이다.
대부분의 적용예의 경우, 조성물 중 부식 억제제, 예컨대 아미노 카르복실산, 카르복실산, 퀴놀린, 또는 피페라진 등의 양은 0.01, 0.05, 0.07, 0.1, 0.12, 0.15, 0.17, 0.2, 0.5, 1, 1.2, 1.5, 1.7, 2, 3, 4, 6, 8, 10, 12, 15 중량%에서 선택된 시작점 및 종점을 갖는 범위일 수 있는 것으로 여겨진다. 예로서, 부식 억제제는 조성물의 총 중량을 기준으로 조성물 중에 약 0.05 중량% 내지 약 3 중량%, 또는 약 0.01 중량% 내지 약 3 중량%, 또는 약 0.1 중량% 내지 약 5 중량%, 또는 약 0.1 중량% 내지 약 15 중량%; 또는 약 0.1 중량% 내지 약 10 중량%, 또는 약 0.5 중량% 내지 약 5 중량%, 또는 약 0.05 중량% 내지 약 2 중량%, 또는 약 0.5 중량% 내지 약 5 중량%로 존재할 수 있다.
일부 실시양태에서, 본 발명의 조성물은 상기 열거된 부식 억제제의 일부 또는 전부를 포함하지 않거나 실질적으로 포함하지 않으며, 즉, 상기 조성물은 상기 열거된 아미노카르복실산 및/또는 카르복실산 및/또는 퀴놀린 및/또는 피페라진 등의 일부 또는 전부를 포함하지 않는다.
일반적으로 알려진 다른 성분, 예컨대 염료, 화학적 개질제, 살생물제 등은 통상적인 양으로, 예컨대, 조성물의 성능에 악영향을 미치지 않는 범위로 조성물 중 총 약 1 또는 5 또는 10 중량%까지의 양으로 세정 조성물에 포함될 수 있다.
대안적으로, 본 발명의 조성물은 염료, 화학적 개질제, 또는 살생물제 중 일부 또는 전부를 포함하지 않거나 실질적으로 포함하지 않을 수 있다.
일부 실시양태에서, 본원에 개시된 에칭액 조성물은 플루오라이드 및/또는 4차 암모늄 플루오라이드를 실질적으로 포함하지 않거나 포함하지 않도록 조제되고, 예를 들어 조성물은 테트라메틸암모늄 플루오라이드, 테트라에틸암모늄 플루오라이드, 메틸트리에틸암모늄 플루오라이드, 및/또는 테트라부틸암모늄 플루오라이드 중 하나 이상을 실질적으로 포함하지 않거나 포함하지 않을 수 있다. 일부 실시양태에서, 조성물은 하나 이상의 금속 수산화물, 예컨대 KOH 또는 LiOH 또는 NaOH를 실질적으로 포함하지 않거나 포함하지 않을 수 있다. 다른 실시양태에서, 조성물은 할라이드 함유 화합물을 실질적으로 포함하지 않거나 포함하지 않을 수 있고, 예를 들어 이는 불소-, 브롬-, 염소- 또는 요오드 함유 화합물 중 하나 이상을 실질적으로 포함하지 않거나 포함하지 않을 수 있다. 다른 실시양태에서, 조성물은 술폰산 및/또는 황산 및/또는 질산 및/또는 염산 및/또는 인산을 실질적으로 포함하지 않거나 포함하지 않을 수 있다. 다른 실시양태에서, 조성물은 설페이트 및/또는 니트레이트 및/또는 설파이트 및/또는 니트라이트를 실질적으로 포함하지 않거나 포함하지 않을 수 있다. 다른 실시양태에서, 조성물은 암모늄 하이드록시드 및/또는 에틸 디아민을 실질적으로 포함하지 않거나 포함하지 않을 수 있다. 다른 실시양태에서, 조성물은 나트륨 함유 화합물 및/또는 칼슘 함유 화합물 및/또는 망간 함유 화합물 또는 마그네슘 함유 화합물 및/또는 크로뮴 함유 화합물 및/또는 황 함유 화합물을 실질적으로 포함하지 않거나 포함하지 않을 수 있다. 다른 실시양태에서, 본 발명의 조성물은 산화제, 예컨대 과산화물 화합물 등, 예컨대 과산화수소, 퍼설페이트(예, 모노퍼설페이트 및/또는 디퍼설페이트), 퍼카보네이트 등 및/또는 이의 산 및/또는 이의 염 및/또는 이의 혼합물을 실질적으로 포함하지 않거나 포함하지 않을 수 있다. 다른 실시양태에서, 본 발명의 조성물은 하나 이상 산화제, 예컨대 산화된 할라이드(예, 요오데이트, 퍼요오데이트, 및/또는 이의 산, 및/또는 이의 혼합물), 과붕산, 과붕산염, 퍼카보네이트, 퍼옥시산(예, 과아세트산, 과벤조산, 이의 염, 퍼망가네이트, 세륨 화합물 및/또는 페리시아나이드(예, 칼륨 페리시아나이드)를 실질적으로 포함하지 않거나 포함하지 않을 수 있다.
본 발명의 에칭액 조성물은 통상적으로 모든 고체가 수계 매질에 용해될 때까지 실온 용기에서 성분들을 함께 혼합함으로써 제조된다.
본 발명의 일부 실시양태의 예는 약 30 중량%∼약 70 중량%, 또는 약 30 중량%∼약 60 중량%, 또는 약 35 중량%∼약 55 중량%의 물; 약 15 중량%∼약 55 중량%, 또는 20 중량%∼약 50 중량%, 또는 약 25 중량%∼약 45 중량%의 4차 암모늄 하이드록시드 화합물 및 아민 화합물 중 적어도 하나; 약 10 중량%∼약 50 중량%, 또는 약 20 중량%∼약 40 중량%, 또는 약 25 중량%∼약 35 중량%의 수혼화성 용매; 경우에 따라 약 0.05∼약 5 중량%의 계면활성제; 및 경우에 따라 약 0.05∼약 5 중량%의 부식 억제제를 포함한다. 상기 성분들의 대안적 범위뿐만 아니라, 상기 범위의 임의의 조합의 4차 암모늄 하이드록시드 화합물 및/또는 아민 화합물의 범위는 이들 모두가 본원에 제시된 것처럼 위에 기재되어 있다.
방법
또 다른 양태에서, 물; 4차 암모늄 하이드록시드 화합물 및 아민 화합물 중 적어도 하나; 수혼화성 용매; 및 경우에 따라 계면활성제를 포함하거나, 실질적으로 이로 이루어지거나, 또는 이로 이루어진 조성물에서 실리콘 및 실리콘-게르마늄을 포함하는 마이크로전자 소자(복합 반도체 소자)를 에칭함으로써 상기 마이크로전자 소자, 예컨대 복합 반도체 소자에서의 실리콘-게르마늄에 비해 실리콘의 에칭률을 선택적으로 증대시키는 방법을 제공한다. 본 방법은 실리콘 및 실리콘-게르마늄을 포함하는 마이크로전자 소자(복합 반도체 소자) 상에서 실리콘-게르마늄에 비해 실리콘의 에칭률을 선택적으로 증대시키는 단계들을 포함하고, 그 방법은 실리콘 및 실리콘-게르마늄을 포함하는 마이크로전자 소자(복합 반도체 소자)를, 물; 4차 암모늄 하이드록시드 화합물 및 아민 화합물 중 적어도 하나; 수혼화성 용매; 및 경우에 따라 계면활성제를 포함하는 수성 조성물과 접촉시키는 단계; 및 실리콘이 적어도 부분적으로 제거된 후 복합 반도체 소자를 세정하는 단계를 포함하고, 실리콘-게르마늄에 대한 실리콘의 에칭 선택도는 약 50 초과이다. 추가 건조 단계가 또한 이 방법에 포함될 수 있다. "적어도 부분적으로 제거된"이란 본 발명의 방법에서 본 발명의 조성물을 이용할 때 재료의 적어도 50%, 바람직하게는 적어도 70%, 가장 바람직하게는 적어도 80%가 제거되는 것을 의미한다.
GAA 소자의 나노와이어 제작을 구현하기 위해, Si/Si/SiGe에 대한 에칭률 선택도는 (>) 50 초과인 것이 바람직하고, SiN 에칭은 (<) 10Å/min 미만 또는 5Å/min 미만인 것이 바람직하며, 써멀 옥시드 에칭은 (<) 2Å/min 미만 또는 1Å/min 미만인 것이 바람직하다.
희생 실리콘은 바람직하게는 (110) 배향이다.
접촉 단계는, 예를 들어 침지, 분무 등의 적당한 수단에 의해, 또는 단일 웨이퍼 공정을 통해 수행될 수 있다. 접촉 단계 동안 조성물의 온도는 바람직하게는 약 25∼100℃, 더욱 바람직하게는 약 40∼75℃이다. 접촉 시간은 약 1∼60분일 수 있다.
본 발명의 조성물은 놀랍게도, 예를 들어 스택트 게이트 올 어라운드 디바이스(stacked gate all around device) 제조 시, 실리콘 및 실리콘-게르마늄을 포함하는 기판에 사용될 때, 실리콘-게르마늄에 비해 실리콘에 대한 뛰어난 에칭 선택도를 나타낸다. 용어 "선택도(selectivity)"는 일반적으로 두 재료의 에칭률의 비를 나타내는 데 사용된다. 본 발명에 따른 조성물은 바람직하게는 실리콘-게르마늄에 대한 실리콘의 습식 에칭 선택도가 약 50∼약 500이다. 다른 실시양태에서, 본 발명의 조성물에 의해 관찰되는 실리콘-게르마늄에 대한 실리콘의 에칭 선택도는 약 50∼약 200이다.
접촉 단계 다음은 선택적 세정 단계이다. 세정 단계는 침지 또는 분무 기법에 의해 탈이온수로 기판을 세정하는 등의 임의의 적당한 수단에 의해 수행될 수 있다. 바람직한 실시양태에서, 세정 단계는 탈이온수와 유기 용매, 예컨대 이소프로필 알코올 등의 혼합물을 사용하여 수행될 수 있다.
접촉 단계 및 선택적 세정 단계 후에는, 이소프로필 알코올(IPA) 증기 건조, 열 등의 임의의 적당한 수단에 의해, 또는 구심력에 의해 수행되는 선택적 건조 단계이다.
특징 및 장점은 하기에서 기술하는 예시적인 실시예에 의해 더욱 완전하게 제시된다.
실시예
세정 조성물을 제조하기 위한 일반 절차
본 발명의 실시예에서 사용되는 모든 조성물은 1" 테플론 코팅 교반 막대를 갖는 250 mL 비이커에서 성분들을 혼합함으로써 제조하였다. 일반적으로, 비이커에 첨가되는 첫 번째 재료는 탈이온(DI)수이고, 그 후 순서를 특별히 정하지 않고 다른 성분들을 첨가하였다.
기판의 조성
SiGe/Si 다층은 Si 웨이퍼 상에 헤테로-에피택시로 증착시켰다. 도 1의 사이드 A는 실시예에서 처리된 마이크로전자 소자의 개략도를 보여준다. SiGe/Si 다층 증착은 Si 기판(10) 상의 두꺼운 SiGe 층(12)으로 시작하였다. 그 후, Si/SiGe 다층 증착이 이어진다(Si 층은 14로 표시되어 있다. SiGe 층은 16으로 표시된다.). 산화물층(18) 및 질화물 하드 마스크(HM)층(20)이 상기 다층 위에 증착되고 평행한 FIN(22)으로 패터닝된다. SiGe/Si 나노와이어 FIN은 선택적으로 에칭되어 SiGe 나노와이어를 생성하였다. 도 1의 사이드 A는, 소자를 본 발명의 조성물과 접촉시키기 전 실시예에서 처리된 마이크로전자 소자를 보여준다. 도면의 사이드 B는 처리 후의 마이크로전자 소자를 보여준다.
처리 조건
400 rpm으로 설정된 1/2" 원형 테플론 교반 막대를 갖는 250 ml 비이커에서 에칭 조성물 100 g을 사용하여 에칭 테스트를 수행하였다. 에칭 조성물은 핫 플레이트 상에서 약 45℃의 온도로 가열되었다. 테스트 쿠폰을 약 20분 동안 교반하면서 조성물에 침지시켰다.
그 후, 시험편을 탈이온수 수조 또는 스프레이로 3분 동안 헹구고, 이어서 여과된 질소를 사용하여 건조시켰다. 실리콘 및 실리콘-게르마늄 에칭률은 에칭 전후의 두께 변화로부터 추산되었고, 분광 엘립소메트리(MG-1000, Nano-View Co., Ltd., South Korea, SCI FilmTek SE2000을 사용함)에 의해 측정되었다. 전형적인 출발 층 두께는 Si의 경우 1,000Å, SiGe의 경우 1,000Å이었다.
실시예 세트 1
실시예 1: 용매 효과
표 2의 조성에 상세히 기재된 바와 같이, 에칭 및 선택도에 대한 그 효과를 측정하기 위해 다양한 용매를 평가하였다.
Figure 112018084229974-pat00001
이러한 실험들의 세트는 글리세롤, DPM, PG, 및 DMSO가 SiGe에 우선한 실리콘 에칭 선택도의 면에서 유익한 것으로 나타났음을 확인해 주었다.
실시예 2: SiGe 에칭의 억제
다양한 기능성의 부식 억제제를, SiGe 나노와이어가 알칼리 환경에서 에칭되는 것으로부터 보호하는지에 대해 평가하였다. SiGe 손상은, 통상적인 Si 에칭제에서, 특히 SiGe 합금에서 Ge 농도가 25 몰%에 가깝거나 또는 그 이하일 때 쉽게 발생한다. 하기 표 3 내지 표 6은 평가된 조성물을 요약한다.
Figure 112018084229974-pat00002
Figure 112018084229974-pat00003
Figure 112018084229974-pat00004
Figure 112018084229974-pat00005
이 실험들은, 하기 화합물들이 실리콘 에칭 조성물에 사용될 때 유익하다는 것을 시사한다: 데칸산, 아스코르브산, 1-(2-아미노에틸)피페라진, (1-헥사데실)트리메틸 암모늄 브로마이드, 8-하이드록시퀴놀린 및 11-머캅토운데칸산.
실시예 3:
하기 배합물을 추가로 평가하였다:
Figure 112018084229974-pat00006
상기 조성물은 폴리-Si/SiGe 선택도 99를 나타내었고, 패터닝된 웨이퍼 상의 Si 층을 완전히 박리시키는 것으로 확인되었다. 이로써 SiGe 나노와이어가 40℃/3 min에서 성공적으로 제조되었다. 또한, 상기 조성물은 45℃에서 120 시간 동안 우수한 안정성을 나타내어, 재순환 모드에서 작동할 수 있게 한다. 하기 표 7 및 8 참조.
Figure 112018084229974-pat00007
Figure 112018084229974-pat00008
전술한 상세한 설명은 주로 예시의 목적을 위한 것이다. 본 발명은 그 예시적인 실시양태와 관련하여 제시되고 기술되었지만, 당업자라면 본 발명의 사상과 범위로부터 벗어나지 않으면서 본 발명의 형태 및 세부사항에 상기 및 다양한 다른 변경, 생략 및 부가가 이루어질 수 있음을 이해하여야 한다.

Claims (22)

  1. 마이크로전자 소자로부터 실리콘-게르마늄에 비해 실리콘을 선택적 제거하기위한 에칭액으로서,
    물;
    4차 암모늄 하이드록시드 화합물 및 아민 화합물 중 하나 이상;
    수혼화성 용매; 및
    계면활성제 또는 부식 억제제
    를 포함하며,
    상기 부식 억제제는 데칸산, 아스코르브산, 1-(2-아미노에틸)피페라진, 8-하이드록시퀴놀린 및 11-머캅토운데칸산으로부터 선택되고,
    상기 계면활성제는 세틸 트리메틸암모늄 브로마이드, 헵타데칸플루오로옥탄 술폰산, 테트라에틸암모늄, 스테아릴 트리메틸암모늄 클로라이드, 4-(4-디에틸아미노페닐아조)-1-(4-니트로벤질)피리듐 브로마이드, 세틸피리디늄 클로라이드 모노하이드레이트, 벤즈알코늄 클로라이드, 벤즈에토늄 클로라이드, 벤질디메틸도데실암모늄 클로라이드, 벤질디메틸헥사데실암모늄 클로라이드, 헥사데실트리메틸암모늄 브로마이드, 디메틸디옥타데실암모늄 클로라이드, 도데실트리메틸암모늄 클로라이드, 헥사데실트리메틸암모늄 p-톨루엔술포네이트, 디도데실디메틸암모늄 브로마이드, 디(하이드로제네이티드 탈로우)디메틸암모늄 클로라이드, 테트라헵틸암모늄 브로마이드, 테트라키스(데실)암모늄 브로마이드, 옥시페노늄 브로마이드, 구아니딘 하이드로클로라이드, 테트라부틸암모늄 트리플루오로메탄술포네이트, 디메틸디옥타데실암모늄 클로라이드, 디메틸디헥사데실암모늄 브로마이드, 디(하이드로제네이티드 탈로우)디메틸암모늄 클로라이드, (1-헥사데실)트리메틸암모늄 브로마이드 및 폴리알킬렌이민으로부터 선택되는 것인 에칭액.
  2. 제1항에 있어서, 4차 암모늄 하이드록시드 화합물과 아민 화합물이 존재하는 것인 에칭액.
  3. 제2항에 있어서, 상기 4차 암모늄 하이드록시드 화합물이, 모든 알킬기가 동일한 것은 아닌 테트라알킬암모늄 하이드록시드 화합물이고, 상기 아민 화합물이 알칸올아민인 에칭액.
  4. 제3항에 있어서, 상기 4차 암모늄 하이드록시드 화합물이 벤질트리메틸 암모늄 하이드록시드, 메틸트리에틸암모늄 하이드록시드, 에틸트리메틸 암모늄 하이드록시드(ETMAH), 2-하이드록시에틸트리메틸 암모늄 하이드록시드, 벤질트리에틸 암모늄 하이드록시드, 헥사데실트리메틸 암모늄 하이드록시드, 및 이들의 혼합물로 이루어지는 군으로부터 선택되고,
    상기 알칸올아민 화합물이 N-메틸에탄올아민(NMEA), 모노에탄올아민(MEA), 디에탄올아민, 트리에탄올아민, 트리이소프로판올아민, 2-(2-아미노에틸아미노)에탄올, 2-(2-아미노에톡시)에탄올(AEE), 트리에탄올아민, N-에틸 에탄올아민, N,N-디메틸에탄올아민, N,N-디에틸 에탄올아민, N-메틸 디에탄올아민, N-에틸 디에탄올아민, 사이클로헥실아민디에탄올, 디이소프로판올아민, 사이클로헥실아민디에탄올, 및 이들의 혼합물로 이루어지는 군으로부터 선택되는 것인 에칭액.
  5. 제4항에 있어서, 상기 4차 암모늄 하이드록시드 화합물이 에틸트리메틸 암모늄 하이드록시드(ETMAH)이고, 상기 알칸올아민이 아미노(에톡시)에탄올(AEE)인 에칭액.
  6. 제1항에 있어서, 상기 수혼화성 용매가 에틸렌 글리콜, 프로필렌 글리콜, 1,4-부탄디올, 트리프로필렌 글리콜 메틸 에테르, 프로필렌 글리콜 프로필 에테르, 디에틸렌 글리콜 n-부틸 에테르, 헥실옥시프로필아민, 폴리(옥시에틸렌)디아민, 디메틸술폭시드, 테트라하이드로푸르푸릴 알코올, 글리세롤, 알코올, 술폭시드, 또는 이들의 혼합물로 이루어진 군으로부터 선택되는 것인 에칭액.
  7. 제6항에 있어서, 상기 수혼화성 용매가 글리세롤인 에칭액.
  8. 제1항에 있어서, 계면활성제가 존재하는 것인 에칭액.
  9. 제8항에 있어서, 상기 계면활성제가 헥사데실트리메틸암모늄 브로마이드 및 폴리알킬렌이민으로부터 선택되는 것인 에칭액.
  10. 제1항에 있어서, 부식 억제제가 존재하는 것인 에칭액.
  11. 제10항에 있어서, 상기 부식 억제제가 8-하이드록시퀴놀린인 에칭액.
  12. 실리콘 및 실리콘-게르마늄을 포함하는 마이크로전자 소자 상의 실리콘-게르마늄에 비해 실리콘의 에칭률을 선택적으로 증대시키는 방법으로서,
    실리콘 및 실리콘-게르마늄을 포함하는 마이크로전자 소자를, 물; 4차 암모늄 하이드록시드 화합물 및 아민 화합물 중 하나 이상; 수혼화성 용매; 및, 계면활성제 또는 부식 억제제를 포함하는 수성 조성물과 접촉시키는 단계; 및
    실리콘이 적어도 부분적으로 제거된 후 마이크로전자 소자를 세정하는 단계
    를 포함하며,
    상기 부식 억제제는 데칸산, 아스코르브산, 1-(2-아미노에틸)피페라진, 8-하이드록시퀴놀린 및 11-머캅토운데칸산으로부터 선택되고,
    상기 계면활성제는 세틸 트리메틸암모늄 브로마이드, 헵타데칸플루오로옥탄 술폰산, 테트라에틸암모늄, 스테아릴 트리메틸암모늄 클로라이드, 4-(4-디에틸아미노페닐아조)-1-(4-니트로벤질)피리듐 브로마이드, 세틸피리디늄 클로라이드 모노하이드레이트, 벤즈알코늄 클로라이드, 벤즈에토늄 클로라이드, 벤질디메틸도데실암모늄 클로라이드, 벤질디메틸헥사데실암모늄 클로라이드, 헥사데실트리메틸암모늄 브로마이드, 디메틸디옥타데실암모늄 클로라이드, 도데실트리메틸암모늄 클로라이드, 헥사데실트리메틸암모늄 p-톨루엔술포네이트, 디도데실디메틸암모늄 브로마이드, 디(하이드로제네이티드 탈로우)디메틸암모늄 클로라이드, 테트라헵틸암모늄 브로마이드, 테트라키스(데실)암모늄 브로마이드, 옥시페노늄 브로마이드, 구아니딘 하이드로클로라이드, 테트라부틸암모늄 트리플루오로메탄술포네이트, 디메틸디옥타데실암모늄 클로라이드, 디메틸디헥사데실암모늄 브로마이드, 디(하이드로제네이티드 탈로우)디메틸암모늄 클로라이드, (1-헥사데실)트리메틸암모늄 브로마이드 및 폴리알킬렌이민으로부터 선택되고,
    실리콘-게르마늄에 대한 실리콘의 에칭 선택도는 약 50을 초과하며, 여기서 용어 "약"은 언급한 값의 ±5%에 상응하는 것인 방법.
  13. 제12항에 있어서, 반도체 소자를 건조시키는 단계를 추가로 포함하는 방법.
  14. 제12항에 있어서, 실리콘-게르마늄에 대한 실리콘의 에칭 선택도가 약 50 내지 약 500이며, 여기서 용어 "약"은 언급한 값의 ±5%에 상응하는 것인 방법.
  15. 제12항에 있어서, 상기 접촉 단계를 약 25℃ 내지 약 100℃의 온도에서 수행하며, 여기서 용어 "약"은 언급한 값의 ±5%에 상응하는 것인 방법.
  16. 제12항에 있어서, 4차 암모늄 하이드록시드 화합물과 아민 화합물이 존재하는 것인 방법.
  17. 제16항에 있어서, 상기 4차 암모늄 하이드록시드 화합물이, 모든 알킬기가 동일한 것은 아닌 테트라알킬암모늄 하이드록시드 화합물이고, 상기 아민 화합물이 알칸올아민인 방법.
  18. 제17항에 있어서, 상기 4차 암모늄 하이드록시드 화합물이 벤질트리메틸 암모늄 하이드록시드, 메틸트리에틸암모늄 하이드록시드, 에틸트리메틸 암모늄 하이드록시드(ETMAH), 2-하이드록시에틸트리메틸 암모늄 하이드록시드, 벤질트리에틸 암모늄 하이드록시드, 헥사데실트리메틸 암모늄 하이드록시드, 및 이들의 혼합물로 이루어진 군으로부터 선택되고,
    상기 알칸올아민 화합물이 N-메틸에탄올아민(NMEA), 모노에탄올아민(MEA), 디에탄올아민, 트리에탄올아민, 트리이소프로판올아민, 2-(2-아미노에틸아미노)에탄올, 2-(2-아미노에톡시)에탄올(AEE), 트리에탄올아민, N-에틸 에탄올아민, N,N-디메틸에탄올아민, N,N-디에틸 에탄올아민, N-메틸 디에탄올아민, N-에틸 디에탄올아민, 사이클로헥실아민디에탄올, 디이소프로판올아민, 사이클로헥실아민디에탄올, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인 방법.
  19. 제18항에 있어서, 상기 4차 암모늄 하이드록시드 화합물이 에틸트리메틸 암모늄 하이드록시드(ETMAH)이고, 상기 알칸올아민이 아미노(에톡시)에탄올(AEE)인 방법.
  20. 제12항에 있어서, 상기 수혼화성 용매가 에틸렌 글리콜, 프로필렌 글리콜, 1,4-부탄디올, 트리프로필렌 글리콜 메틸 에테르, 프로필렌 글리콜 프로필 에테르, 디에틸렌 글리콜 n-부틸 에테르, 헥실옥시프로필아민, 폴리(옥시에틸렌)디l아민, 디메틸술폭시드, 테트라하이드로푸르푸릴 알코올, 글리세롤, 알코올, 술폭시드, 또는 이들의 혼합물로 이루어진 군으로부터 선택되는 것인 방법.
  21. 제12항에 있어서, 부식 억제제가 존재하는 것인 방법.
  22. 제12항에 있어서, 계면활성제가 존재하는 것인 방법.
KR1020180099371A 2017-08-25 2018-08-24 반도체 소자 제조 시 실리콘-게르마늄/실리콘 스택으로부터 실리콘-게르마늄 합금에 비해 실리콘을 선택적으로 제거하기 위한 에칭액 KR102241352B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762550491P 2017-08-25 2017-08-25
US62/550,491 2017-08-25
US16/109,172 US10934485B2 (en) 2017-08-25 2018-08-22 Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
US16/109,172 2018-08-22

Publications (2)

Publication Number Publication Date
KR20190022414A KR20190022414A (ko) 2019-03-06
KR102241352B1 true KR102241352B1 (ko) 2021-04-15

Family

ID=63578918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180099371A KR102241352B1 (ko) 2017-08-25 2018-08-24 반도체 소자 제조 시 실리콘-게르마늄/실리콘 스택으로부터 실리콘-게르마늄 합금에 비해 실리콘을 선택적으로 제거하기 위한 에칭액

Country Status (8)

Country Link
US (1) US10934485B2 (ko)
EP (1) EP3447109B1 (ko)
JP (1) JP6892418B2 (ko)
KR (1) KR102241352B1 (ko)
CN (1) CN109423288B (ko)
IL (1) IL261357B2 (ko)
SG (1) SG10201807214WA (ko)
TW (1) TWI773809B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031239B2 (en) 2018-06-29 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium nanosheets and methods of forming the same
US10680063B2 (en) * 2018-09-07 2020-06-09 International Business Machines Corporation Method of manufacturing stacked SiGe nanotubes
US11180697B2 (en) 2018-11-19 2021-11-23 Versum Materials Us, Llc Etching solution having silicon oxide corrosion inhibitor and method of using the same
JP7450334B2 (ja) * 2018-12-27 2024-03-15 東京応化工業株式会社 エッチング液、及び半導体素子の製造方法
KR20200086180A (ko) 2019-01-08 2020-07-16 동우 화인켐 주식회사 실리콘 막 식각액 조성물 및 이를 사용한 패턴 형성 방법
KR102444014B1 (ko) 2019-02-05 2022-09-15 가부시키가이샤 도쿠야마 실리콘 에칭액 및 상기 에칭액을 이용한 실리콘 디바이스의 제조방법
EP3959291A4 (en) * 2019-03-11 2023-07-19 Versum Materials US, LLC ETCHING SOLUTION AND PROCESS FOR ALUMINUM NITRIDE
TWI760768B (zh) * 2019-06-13 2022-04-11 美商慧盛材料美國責任有限公司 於製造一半導體裝置時優先p-摻雜矽及矽-鍺選擇性移除多晶矽的液態組合物
JP7340969B2 (ja) * 2019-06-28 2023-09-08 東京応化工業株式会社 シリコンエッチング液、シリコンエッチング方法、及びシリコンフィン構造体の製造方法
CN110438504A (zh) * 2019-08-19 2019-11-12 江阴江化微电子材料股份有限公司 一种铝栅刻开区硅渣清除组合物及硅渣清除方法
TW202129061A (zh) * 2019-10-02 2021-08-01 美商應用材料股份有限公司 環繞式閘極輸入/輸出工程
KR20220118520A (ko) * 2019-12-20 2022-08-25 버슘머트리얼즈 유에스, 엘엘씨 Co/cu 선택적 습식 에칭제
US11342409B2 (en) * 2020-03-25 2022-05-24 Intel Corporation Isolation regions in integrated circuit structures
EP4130217A4 (en) * 2020-03-31 2024-04-17 Nissan Chemical Corp CLEANING AGENT COMPOSITION AND METHOD FOR PRODUCING A PROCESSED SEMICONDUCTOR SUBSTRATE
JPWO2022025161A1 (ko) 2020-07-31 2022-02-03
JPWO2022025163A1 (ko) 2020-07-31 2022-02-03
KR20220033141A (ko) * 2020-09-09 2022-03-16 동우 화인켐 주식회사 실리콘 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
US20240124775A1 (en) 2020-12-24 2024-04-18 Tokuyama Corporation Silicon etching liquid, and method for producing silicon devices and method for processing substrates, each using said etching liquid
CN116635986A (zh) * 2021-01-12 2023-08-22 三菱化学株式会社 蚀刻组合物、蚀刻方法、半导体器件的制造方法和全环绕栅极型晶体管的制造方法
JPWO2022172907A1 (ko) 2021-02-10 2022-08-18
KR20230141864A (ko) * 2021-03-11 2023-10-10 후지필름 가부시키가이샤 반도체 처리용 조성물, 피처리물의 처리 방법
TW202235681A (zh) * 2021-03-12 2022-09-16 李長榮化學工業股份有限公司 蝕刻劑的組合物、使用其之半導體裝置的形成方法、以及半導體裝置
CN117616544A (zh) 2021-07-08 2024-02-27 巴斯夫欧洲公司 组合物用于选择性蚀刻硅的用途以及用于选择性蚀刻硅的方法
JP2023042176A (ja) * 2021-09-14 2023-03-27 株式会社東芝 エッチング方法
WO2023047959A1 (ja) * 2021-09-21 2023-03-30 富士フイルム株式会社 半導体製造用処理液および被処理物の処理方法
WO2023079908A1 (ja) * 2021-11-02 2023-05-11 三菱ケミカル株式会社 エッチング液、エッチング方法、半導体デバイスの製造方法及びゲートオールアラウンド型トランジスタの製造方法
US20230151274A1 (en) * 2021-11-15 2023-05-18 Cj Technology Co., Ltd. Method for selective etching Si in the presence of silicon nitride, its composition and application thereof
WO2023163002A1 (ja) * 2022-02-24 2023-08-31 三菱瓦斯化学株式会社 組成物、並びにこれを用いた半導体基板の製造方法およびエッチング方法
CN115011348B (zh) * 2022-06-30 2023-12-29 湖北兴福电子材料股份有限公司 一种氮化铝蚀刻液及其应用
CN117417747A (zh) * 2023-09-13 2024-01-19 湖北兴福电子材料股份有限公司 一种相对于硅锗的硅选择性蚀刻液

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3160344B2 (ja) * 1991-01-25 2001-04-25 アシュランド インコーポレーテッド 有機ストリッピング組成物
US6599370B2 (en) * 2000-10-16 2003-07-29 Mallinckrodt Inc. Stabilized alkaline compositions for cleaning microelectronic substrates
KR100554517B1 (ko) 2004-04-14 2006-03-03 삼성전자주식회사 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법
WO2007020979A1 (ja) 2005-08-19 2007-02-22 Nissan Chemical Industries, Ltd. ハードマスクの除去用組成物及び除去方法
WO2008039730A1 (en) * 2006-09-25 2008-04-03 Advanced Technology Materials, Inc. Compositions and methods for the removal of photoresist for a wafer rework application
WO2009044647A1 (ja) 2007-10-04 2009-04-09 Mitsubishi Gas Chemical Company, Inc. シリコンエッチング液およびエッチング方法
US7994062B2 (en) 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US8912568B2 (en) 2011-06-20 2014-12-16 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN103717687B (zh) 2011-08-09 2016-05-18 巴斯夫欧洲公司 处理硅基材表面的含水碱性组合物和方法
US8703004B2 (en) * 2011-11-14 2014-04-22 Kabushiki Kaisha Toshiba Method for chemical planarization and chemical planarization apparatus
US8614123B2 (en) * 2011-11-28 2013-12-24 Globalfoundries Inc. Method of forming a semiconductor device by using sacrificial gate electrodes and sacrificial self-aligned contact structures
CN103633123B (zh) * 2013-12-10 2016-07-27 中国科学院微电子研究所 一种纳米线衬底结构及其制备方法
JP2016054219A (ja) * 2014-09-03 2016-04-14 株式会社東芝 化学的平坦化方法及び化学的平坦化装置
US9873833B2 (en) * 2014-12-29 2018-01-23 Versum Materials Us, Llc Etchant solutions and method of use thereof
EP3127862B1 (en) 2015-08-06 2018-04-18 IMEC vzw A method of manufacturing a gate-all-around nanowire device comprising two different nanowires
KR102468776B1 (ko) * 2015-09-21 2022-11-22 삼성전자주식회사 폴리실리콘 습식 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법
US9716142B2 (en) 2015-10-12 2017-07-25 International Business Machines Corporation Stacked nanowires
US10400167B2 (en) * 2015-11-25 2019-09-03 Versum Materials Us, Llc Etching compositions and methods for using same
US9704962B1 (en) 2015-12-16 2017-07-11 Globalfoundries Inc. Horizontal gate all around nanowire transistor bottom isolation

Also Published As

Publication number Publication date
JP6892418B2 (ja) 2021-06-23
CN109423288A (zh) 2019-03-05
CN109423288B (zh) 2021-02-23
IL261357B (en) 2022-10-01
EP3447109A1 (en) 2019-02-27
SG10201807214WA (en) 2019-03-28
TWI773809B (zh) 2022-08-11
TW201920613A (zh) 2019-06-01
IL261357B2 (en) 2023-02-01
KR20190022414A (ko) 2019-03-06
EP3447109B1 (en) 2020-08-05
US10934485B2 (en) 2021-03-02
IL261357A (en) 2019-02-28
JP2019050364A (ja) 2019-03-28
US20190085240A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
KR102241352B1 (ko) 반도체 소자 제조 시 실리콘-게르마늄/실리콘 스택으로부터 실리콘-게르마늄 합금에 비해 실리콘을 선택적으로 제거하기 위한 에칭액
CN109423291B (zh) 在制造半导体器件过程中从硅-锗/硅叠层中选择性地去除硅-锗合金的蚀刻溶液
CN110240907B (zh) 用于在半导体器件制造期间从硅-锗/锗叠层选择性除去硅-锗合金的蚀刻溶液
KR102334924B1 (ko) 규소 산화물 부식 억제제를 갖는 에칭액 및 이의 사용 방법
CN111164183B (zh) 用于在半导体器件制造过程中从硅-锗/硅堆叠同时去除硅和硅-锗合金的蚀刻溶液
TWI760768B (zh) 於製造一半導體裝置時優先p-摻雜矽及矽-鍺選擇性移除多晶矽的液態組合物
WO2020146748A1 (en) Hafnium oxide corrosion inhibitor
TWI816379B (zh) 於製造一半導體裝置時用於從一矽-鍺/矽堆疊選擇性移除矽-鍺合金的蝕刻溶液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right