CN116635986A - 蚀刻组合物、蚀刻方法、半导体器件的制造方法和全环绕栅极型晶体管的制造方法 - Google Patents

蚀刻组合物、蚀刻方法、半导体器件的制造方法和全环绕栅极型晶体管的制造方法 Download PDF

Info

Publication number
CN116635986A
CN116635986A CN202180086742.9A CN202180086742A CN116635986A CN 116635986 A CN116635986 A CN 116635986A CN 202180086742 A CN202180086742 A CN 202180086742A CN 116635986 A CN116635986 A CN 116635986A
Authority
CN
China
Prior art keywords
etching
etching composition
silicon
mass
carbon atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180086742.9A
Other languages
English (en)
Inventor
原田宪
铃木龙畅
阿部麻理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Publication of CN116635986A publication Critical patent/CN116635986A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)

Abstract

一种蚀刻组合物，其包含碳原子数为8以上的四级铵盐(A)，相对于硅锗，选择性地溶解硅。可以进一步包含螯合剂(B)。一种蚀刻方法，其使用该蚀刻组合物对包含硅和硅锗的结构体进行蚀刻。本发明提供可抑制硅锗的溶解、促进硅的溶解、硅相对于硅锗的选择性溶解性优异的蚀刻组合物；使用了该蚀刻组合物的蚀刻方法；半导体器件的制造方法和全环绕栅极型晶体管的制造方法。

Description

蚀刻组合物、蚀刻方法、半导体器件的制造方法和全环绕栅极 型晶体管的制造方法
技术领域
本发明涉及蚀刻组合物、蚀刻方法、半导体器件的制造方法和全环绕栅极型晶体管的制造方法。
背景技术
按照摩尔定律进行了集成电路的微细化。
近年来，不仅进行了减小现有的平面型晶体管的尺寸的研究，而且还研究了如鳍型晶体管(鳍型FET)、全环绕栅极型晶体管(GAA型FET)这样用于改变结构来提高性能并且推进进一步微细化、集成化的研究。
在鳍型FET中，通过在相对于硅基板垂直的方向形成鳍片，不仅增加每单位面积的晶体管数，而且还在低电压时的ON/OFF控制中显示出优异的性能。
为了进一步发挥出性能的提高，需要采取增大鳍片的纵横比等措施，但若纵横比过大，则具有在用于鳍片形成的清洗工序、干燥工序中鳍片发生倒塌等问题。
在GAA型FET中，利用栅极覆盖作为沟道的纳米片或纳米线，增加沟道与栅极的接触面积，由此可提高每单位面积的晶体管的性能。
为了形成GAA型FET，需要用于从硅和硅锗交替层积而成的结构体中选择性地蚀刻硅或硅锗的蚀刻组合物。
作为这样的蚀刻组合物，专利文献1中公开了一种包含四级氢氧化铵化合物、具体地说包含乙基三甲基氢氧化铵的组合物。
专利文献1：日本特开2019-050364号公报
专利文献1所公开的蚀刻组合物不对四级氢氧化铵化合物的种类进行优化、或者未混配螯合剂，因此硅相对于硅锗的选择性溶解性还不能说充分。
专利文献1中所公开的硅与硅锗交替层积而成的结构体中，作为硅使用了结晶性低的多晶硅，因此尚不明确在实际的半导体器件中广泛使用的结晶性高的硅是否也可得到同等的选择性溶解性。
以往，如专利文献1所述，研究了包含各种成分的蚀刻组合物，但硅相对于硅锗的选择性溶解性均不能说是充分的。
发明内容
本发明的目的在于提供一种蚀刻组合物，其可抑制硅锗的溶解，促进硅的溶解，硅相对于硅锗的选择性溶解性优异。
另外，本发明的目的在于提供使用了该蚀刻组合物的蚀刻方法、半导体器件的制造方法以及全环绕栅极型晶体管的制造方法。
用于解决课题的手段
本发明人发现，后述的蚀刻组合物可抑制硅锗的溶解，促进硅的溶解，硅相对于硅锗的选择性溶解性优异。
即，本发明的要点如下。
[1]一种蚀刻组合物，其包含碳原子数为8以上的四级铵盐(A)，相对于硅锗，选择性地溶解硅。
[2]如[1]中所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)包含选自由四乙基氢氧化铵、四丙基氢氧化铵、四丁基氢氧化铵、四己基氢氧化铵、四辛基氢氧化铵和苄基三甲基氢氧化铵组成的组中的至少一种化合物。
[3]如[1]或[2]中所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)包含选自由四乙基氢氧化铵、四丙基氢氧化铵和四丁基氢氧化铵组成的组中的至少一种化合物。
[4]如[1]～[3]中任一项所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)中的4个烷基相同的四级烷基铵盐的含量在碳原子数为8以上的四级铵盐(A)100质量％中为50质量％以上。
[5]如[1]～[4]中任一项所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)的含量在蚀刻组合物100质量％中为10质量％以上。
[6]如[1]～[5]中任一项所述的蚀刻组合物，其进一步包含螯合剂(B)。
[7]如[6]中所述的蚀刻组合物，其中，螯合剂(B)的含量在蚀刻组合物100质量％中为0.001质量％～25质量％。
[8]如[6]或[7]中所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)相对于螯合剂(B)的质量比为5～5000。
[9]如[1]～[8]中任一项所述的蚀刻组合物，其进一步包含水(C)。
[10]如[1]～[9]中任一项所述的蚀刻组合物，其进一步包含水混合性溶剂(D)。
[11]如[10]中所述的蚀刻组合物，其中，水混合性溶剂(D)的含量在蚀刻组合物100质量％中为15质量％以下。
[12]如[10]或[11]中所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)相对于水混合性溶剂(D)的质量比为1以上。
[13]一种蚀刻组合物，其包含碳原子数为8以上的四级铵盐(A)，碳原子数为8以上的四级铵盐(A)包含选自由四乙基氢氧化铵、四丙基氢氧化铵和四丁基氢氧化铵组成的组中的至少一种化合物，碳原子数为8以上的四级铵盐(A)中的4个烷基相同的四级烷基铵盐的含量在碳原子数为8以上的四级铵盐(A)100质量％中为50质量％以上，碳原子数为8以上的四级铵盐(A)的含量在组合物100质量％中为10质量％以上。
[14]一种蚀刻方法，其使用[1]～[13]中任一项所述的蚀刻组合物对包含硅和硅锗的结构体进行蚀刻。
[15]一种半导体器件的制造方法，其包括使用[1]～[13]中任一项所述的蚀刻组合物对包含硅和硅锗的结构体进行蚀刻的工序。
[16]一种全环绕栅极型晶体管的制造方法，其包括使用[1]～[13]中任一项所述的蚀刻组合物对包含硅和硅锗的结构体进行蚀刻的工序。
发明的效果
本发明的蚀刻组合物可抑制硅锗的溶解，促进硅的溶解，硅相对于硅锗的选择性溶解性优异。
使用这样的本发明的蚀刻组合物的本发明的蚀刻方法、本发明的半导体器件的制造方法和本发明的全环绕栅极型晶体管的制造方法中，在蚀刻工序中可抑制硅锗的溶解，促进硅的溶解，通过硅相对于硅锗的优异的选择性溶解性可进行高精度的蚀刻且成品率良好地制造所期望的产品。
具体实施方式
以下对本发明进行详细说明。本发明并不限于以下的实施方式，可在其要点的范围内进行各种变形来实施本发明。本说明书中，在使用“～”这一表达的情况下，作为包含其前后的数值或物性值的表达来使用。
本发明的蚀刻组合物包含碳原子数为8以上的四级铵盐(A)(下文中有时称为“成分(A)”)，由此能够相对于硅锗选择性地溶解硅。
本发明的蚀刻组合物可以进一步包含螯合剂(B)(下文中有时称为“成分(B)”)、水(C)(下文中有时称为“成分(C)”)、水混合性溶剂(D)(下文中有时称为“成分(D)”)。
<成分(A)>
成分(A)是碳原子数为8以上的四级铵盐。通过在蚀刻组合物中包含碳原子数为8以上的四级铵盐，表现出溶解硅、硅锗的效果。
出于硅相对于硅锗的选择性溶解性优异的原因，成分(A)的碳原子数优选为8～32、更优选为12～24。作为成分(A)的碳原子数为8以上的四级铵盐，例如可以举出四乙基氢氧化铵、四丙基氢氧化铵、四丁基氢氧化铵、四己基氢氧化铵、四辛基氢氧化铵、苄基三甲基氢氧化铵等在烷基上可以具有取代基的四烷基氢氧化铵等四级烷基铵盐等。
出于硅相对于硅锗的选择性溶解性优异的原因，作为成分(A)的四级烷基铵盐优选4个烷基相同，特别是在成分(A)100质量％中，4个烷基相同的四级烷基铵盐优选包含50质量％以上、更优选包含70质量％以上、进一步优选包含90质量％以上、最优选4个烷基相同的四级烷基铵盐包含100质量％。
这些碳原子数为8以上的四级铵盐可以单独使用一种，也可以合用两种以上。
这些碳原子数为8以上的四级铵盐中，出于硅相对于硅锗的选择性溶解性优异的原因，优选四乙基氢氧化铵、四丙基氢氧化铵、四丁基氢氧化铵、四己基氢氧化铵、四辛基氢氧化铵、苄基三甲基氢氧化铵，更优选四乙基氢氧化铵、四丙基氢氧化铵、四丁基氢氧化铵、苄基三甲基氢氧化铵，进一步优选四乙基氢氧化铵、四丙基氢氧化铵、四丁基氢氧化铵，最优选四丁基氢氧化铵。
出于硅的选择性溶解性优异的原因，成分(A)的含量在蚀刻组合物100质量％中优选为1质量％以上、更优选为10质量％以上、进一步优选为15质量％以上。
出于硅的选择性溶解性优异的原因，成分(A)的含量在蚀刻组合物100质量％中优选为70质量％以下、更优选为55质量％以下、进一步优选为40质量％以下。
根据上述成分(A)的适当方式，作为本发明的蚀刻组合物，可以举出下述的蚀刻组合物：其包含成分(A)，成分(A)包含选自由四丙基氢氧化铵和四丁基氢氧化铵组成的组中的至少一种化合物，成分(A)中的4个烷基相同的四级烷基铵盐的含量在成分(A)100质量％中为50质量％以上，成分(A)的含量在组合物100质量％中为10质量％以上。
<成分(B)>
成分(B)为螯合剂。通过在蚀刻组合物中包含螯合剂，可表现出保护硅锗的效果。
作为螯合剂，例如可以举出胺化合物、氨基酸、有机酸等。这些螯合剂可以单独使用一种，也可以合用两种以上。这些螯合剂中，出于硅相对于硅锗的选择性溶解性优异的原因，优选胺化合物、氨基酸、有机酸，更优选胺化合物。
作为胺化合物，例如可以举出乙二胺、1,3-二氨基丙烷、1,4-二氨基丁烷、乙二胺四乙酸、二亚乙基三胺五乙酸、三亚乙基四胺六乙酸、二亚乙基三胺五(甲基膦酸)、乙二胺-N,N’-双[2-(2-羟苯基)乙酸]、N,N’-双(3-氨基丙烷)乙二胺、N-甲基-1,3-二氨基丙烷、2-氨基乙醇、N-甲基二乙醇胺、2-氨基-2-甲基-1-丙醇等。这些胺化合物可以单独使用一种，也可以合用两种以上。
这些胺化合物中，出于硅相对于硅锗的选择性溶解性优异的原因，优选乙二胺、1,3-二氨基丙烷、1,4-二氨基丁烷、乙二胺四乙酸、二亚乙基三胺五乙酸、三亚乙基四胺六乙酸、二亚乙基三胺五(甲基膦酸)、乙二胺-N,N’-双[2-(2-羟苯基)乙酸]、N,N’-双(3-氨基丙烷)乙二胺、N-甲基-1,3-二氨基丙烷、2-氨基乙醇、N-甲基二乙醇胺、2-氨基-2-甲基-1-丙醇，更优选乙二胺、1,3-二氨基丙烷、1,4-二氨基丁烷、乙二胺四乙酸、二亚乙基三胺五乙酸、三亚乙基四胺六乙酸、二亚乙基三胺五(甲基膦酸)、乙二胺-N,N’-双[2-(2-羟苯基)乙酸]。
作为氨基酸，例如可以举出甘氨酸、精氨酸、组氨酸、(2-二羟基乙基)甘氨酸等。这些氨基酸可以单独使用一种，也可以合用两种以上。
这些氨基酸中，出于硅相对于硅锗的选择性溶解性优异的原因，优选甘氨酸、精氨酸、组氨酸、(2-二羟基乙基)甘氨酸，更优选(2-二羟基乙基)甘氨酸。
作为有机酸，例如可以举出草酸、柠檬酸、酒石酸、苹果酸、2-膦酰基丁烷-1,2,4-三羧酸等。这些有机酸可以单独使用一种，也可以合用两种以上。
这些有机酸中，出于硅相对于硅锗的选择性溶解性优异的原因，优选草酸、柠檬酸、酒石酸、苹果酸、2-膦酰基丁烷-1,2,4-三羧酸，更优选柠檬酸、2-膦酰基丁烷-1,2,4-三羧酸。
出于硅相对于硅锗的选择性溶解性优异的原因，成分(B)的含量在蚀刻组合物100质量％中优选为0.001质量％以上、更优选为0.005质量％以上、进一步优选为0.01质量％以上。
出于硅相对于硅锗的选择性溶解性优异的原因，成分(B)的含量在蚀刻组合物100质量％中优选为25质量％以下、更优选为10质量％以下、进一步优选为6质量％以下。
<成分(C)>
本发明的蚀刻组合物中，优选除了成分(A)、成分(B)以外还包含水(C)(成分(C))。
出于蚀刻组合物的制造容易的原因，成分(C)的含量在蚀刻组合物100质量％中优选为25质量％以上、更优选为40质量％以上、进一步优选为55质量％以上。
出于能够提高蚀刻速率的原因，成分(C)的含量在蚀刻组合物100质量％中优选为90质量％以下、更优选为85质量％以下、进一步优选为75质量％以下。
<成分(D)>
本发明的蚀刻组合物中，优选除了成分(A)、成分(B)以外还包含水混合性溶剂(D)(成分(D))。通过在蚀刻液中包含水混合性溶剂，可表现出保护硅锗的效果。
作为水混合性溶剂(D)，只要在水中的溶解性优异即可，优选溶解度参数(SP值)为7.0以上的溶剂。
作为成分(D)的水混合性溶剂，例如可以举出异丙醇、乙二醇、丙二醇、甲醇、乙醇、丙醇、丁醇、甘油、2-(2-氨基乙氧基乙醇)等极性质子性溶剂；丙酮、二甲基亚砜、N,N-二甲基甲酰胺、N-甲基吡咯烷酮、乙腈等极性非质子性溶剂；己烷、苯、甲苯、二乙醚等非极性溶剂等。这些水混合性溶剂可以单独使用一种，也可以合用两种以上。这些水混合性溶剂中，出于硅相对于硅锗的选择性溶解性优异的原因，优选甘油、2-(2-氨基乙氧基乙醇)、乙二醇、丙二醇。
本发明的蚀刻组合物包含成分(D)的情况下，出于硅相对于硅锗的选择性溶解性优异的原因，成分(D)的含量在蚀刻组合物100质量％中优选为0.01质量％以上、更优选为0.1质量％以上、进一步优选为1质量％以上。
出于硅相对于硅锗的选择性溶解性优异的原因，成分(D)的含量在蚀刻组合物100质量％中优选为30质量％以下、更优选为20质量％以下、进一步优选为15质量％以下。
<其他成分>
本发明的蚀刻组合物中，除了成分(A)、成分(B)、成分(C)、成分(D)以外，还可以包含其他成分。
作为其他成分，例如可以举出阴离子型表面活性剂、非离子型表面活性剂、阳离子型表面活性剂等表面活性剂；聚乙烯醇、聚乙二醇、聚丙二醇、聚乙烯亚胺、聚丙烯亚胺、聚丙烯酸等水溶性高分子；过氧化氢、高氯酸、高碘酸等氧化剂；抗坏血酸、没食子酸、连苯三酚、邻苯二酚、间苯二酚、对苯二酚、8-羟基喹啉等还原剂等。这些其他成分可以单独使用一种，也可以合用两种以上。
<各成分的质量比>
本发明的蚀刻组合物包含成分(A)和成分(B)的情况下，出于硅相对于硅锗的选择性溶解性优异的原因，本发明的蚀刻组合物中的成分(A)相对于成分(B)的质量比(成分(A)的质量/成分(B)的质量、以下记载为“(A)/(B)”)优选为5～5000、更优选为5～3000、进一步优选为10～3000。
本发明的蚀刻液包含成分(D)的情况下，出于硅相对于硅锗的选择性溶解性优异的原因，成分(A)相对于成分(D)的质量比(成分(A)的质量/成分(D)的质量、以下记载为“(A)/(D)”)优选为0.01～1000、更优选为0.1～100。
本发明的蚀刻液包含成分(D)的情况下，出于硅相对于硅锗的选择性溶解性优异的原因，成分(B)相对于成分(D)的质量比(成分(B)的质量/成分(D)的质量、以下记载为“(B)/(D)”)优选为2～2000、更优选为5～1000。
<蚀刻组合物的制造方法>
本发明的蚀刻组合物的制造方法没有特别限定，可以通过将成分(A)以及必要时的成分(B)、成分(C)、成分(D)和其他成分进行混合来制造。
混合的次序没有特别限定，可以一次性将全部成分进行混合，也可以预先将一部分成分混合，之后混合余下的成分。
<蚀刻组合物的物性>
出于硅相对于硅锗的选择性溶解性优异的原因，本发明的蚀刻组合物的硅的蚀刻速率ERSi优选为1nm/分钟以上、更优选为3nm/分钟以上。
出于硅相对于硅锗的选择性溶解性优异的原因，本发明的蚀刻组合物的硅锗的蚀刻速率ERSiGe优选为1nm/分钟以下、更优选为0.8nm/分钟以下、进一步优选为0.5nm/分钟以下。
出于硅相对于硅锗的选择性溶解性优异的原因，本发明的蚀刻组合物的硅锗与硅的溶解选择比(ERSi/ERSiGe)优选为4以上、更优选为10以上。
蚀刻速率ERSi、蚀刻速率ERSiGe、溶解选择比通过后述实施例项中记载的方法进行测定、计算。
<蚀刻组合物的蚀刻对象>
本发明的蚀刻组合物可抑制硅锗的溶解，促进硅的溶解，硅相对于硅锗的选择性溶解性优异。因此，作为本发明的蚀刻组合物的蚀刻对象，适宜为包含硅和硅锗的结构体、例如为半导体器件，特别适宜为在GAA型FET的形成中所需要的硅与硅锗交替层积而成的结构体。
出于适合利用本发明的蚀刻组合物进行蚀刻的原因，作为蚀刻对象的硅锗中的硅的含量在硅锗100质量％中优选为10质量％以上、更优选为20质量％以上。
另一方面，出于适合利用本发明的蚀刻组合物进行蚀刻的原因，硅锗中的硅的含量在硅锗100质量％中优选为95质量％以下、更优选为85质量％以下。
另外，出于适合利用本发明的蚀刻组合物进行蚀刻的原因，硅锗中的锗的含量在硅锗100质量％中优选为5质量％以上、更优选为15质量％以上。
另一方面，出于适合利用本发明的蚀刻组合物进行蚀刻的原因，硅锗中的锗的含量在硅锗100质量％中优选为90质量％以下、更优选为80质量％以下。
硅锗的合金膜通过公知的方法进行成膜来制造即可，出于晶体管形成后的电子或空穴的迁移性优异的原因，优选通过结晶生长法进行成膜来制造。
包含硅和硅锗的结构体、硅与硅锗交替层积而成的结构体中，硅氧化物、硅氮化物、硅碳氮化物等可以露出。
另外，本发明的蚀刻组合物包含成分(A)，成分(A)包含选自由四乙基氢氧化铵、四丙基氢氧化铵和四丁基氢氧化铵组成的组中的至少一种化合物，成分(A)中的4个烷基相同的四级烷基铵盐的含量在成分(A)100质量％中为50质量％以上，成分(A)的含量在组合物100质量％中为10质量％以上，这样的本发明的蚀刻组合物中，硅相对于硅锗的选择性溶解性优异，因此能够适当地用于包含硅和硅锗的结构体。
<蚀刻方法>
本发明的蚀刻方法是使用本发明的蚀刻组合物对包含硅和硅锗的结构体进行蚀刻的方法。
蚀刻方式可以使用公知的方式，例如可以举出分批式、单片式等。
出于能够提高蚀刻速率的原因，蚀刻时的温度优选为15℃以上、更优选为20℃以上。
从对基板的损害降低以及蚀刻稳定性的方面出发、蚀刻时的温度优选为100℃以下、更优选为80℃以下。
此处，蚀刻时的温度相当于蚀刻时的蚀刻组合物的温度。
<用途>
本发明的蚀刻组合物和本发明的蚀刻方法可适当地用于包括对包含硅和硅锗的结构体进行蚀刻的工序的半导体器件的制造中，可抑制硅锗的溶解，促进硅的溶解，硅相对于硅锗的选择性溶解性优异。因此，本发明的蚀刻组合物和本发明的蚀刻方法能够特别合适地用于包括对包含硅和硅锗的结构体进行蚀刻的工序的GAA型FET的制造中。
实施例
以下使用实施例更具体地说明本发明。只要不超出其要点，本发明并不限于下述实施例的记载。
<原料>
在下述的实施例和比较例中，作为蚀刻组合物的制造原料，使用下述物质。
成分(A-1)：四丁基氢氧化铵
成分(A-2)：四丙基氢氧化铵
成分(A’-1)：氨
成分(A’-2)：四甲基氢氧化铵
成分(A’-3)：乙基三甲基氢氧化铵
成分(B-1)：乙二胺
成分(B-2)：1,3-二氨基丙烷
成分(B-3)：乙二胺四乙酸
成分(B-4)：二亚乙基三胺五乙酸
成分(B-5)：二亚乙基三胺五(甲基膦酸)
成分(B-6)：乙二胺-N,N’-双[2-(2-羟苯基)乙酸]
成分(B-7)：N,N’-双(3-氨基丙烷)乙二胺
成分(B-8)：N-甲基-1,3-二氨基丙烷
成分(B-9)：2-膦酰基丁烷-1,2,4-三羧酸
成分(B-10)：2-氨基乙醇
成分(B-11)：N-甲基二乙醇胺
成分(B-12)：2-氨基-2-甲基-1-丙醇
成分(C-1)：水
成分(D-1)：甘油
成分(D-2)：2-(2-氨基乙氧基乙醇)
其他成分：8-羟基喹啉(表1中记载为“(E-1)”。)
<硅的蚀刻速率>
将包含膜厚10nm的硅锗与膜厚10nm(浸渍前的硅层的宽度＝10nm)的硅层积而成的结构体的基板在0.5质量％的氢氟酸水溶液中浸渍30秒，之后用超纯水进行漂洗，其后在40℃下在实施例和比较例中得到的蚀刻组合物中浸渍15分钟。利用电子显微镜对浸渍后的基板截面进行观察，测定硅层的宽度(nm)，使用下式(1)计算出硅的蚀刻速率ERSi[nm/分钟]。
ERSi[nm/分钟]＝(浸渍前的硅层的宽度-浸渍后的硅层的宽度)÷15分钟 (1)
<硅锗的蚀刻速率>
将包含膜厚10nm(浸渍前的硅锗层的宽度＝10nm)的硅锗与膜厚10nm的硅层积而成的结构体的基板在0.5质量％的氢氟酸水溶液中浸渍30秒，之后用超纯水进行漂洗，其后在40℃下在实施例和比较例中得到的蚀刻组合物中浸渍15分钟。利用电子显微镜对浸渍后的基板截面进行观察，测定硅锗层的宽度(nm)，使用下式(2)计算出硅锗层的蚀刻速率ERSiGe[nm/分钟]。
ERSiGe[nm/分钟]＝(浸渍前的硅锗层的宽度-浸渍后的硅锗层的宽度)÷15分钟(2)
<硅与硅锗的溶解选择比>
使用下式(3)计算出硅锗与硅的溶解选择比。
溶解选择比＝ERSi[nm/分钟]÷ERSiGe[nm/分钟](3)
[实施例1]
按照在蚀刻组合物100质量％中成分(A-1)为26质量％、成分(B-1)为0.01质量％、成分(C-1)构成余量的方式将各成分混合，得到蚀刻组合物。
将所得到的蚀刻组合物的评价结果示于表1。
[实施例2～22、比较例1～8]
除了设为表1所示的原料的种类、含量，并且余量为成分(C-1)以外，与实施例1同样地进行操作，得到蚀刻组合物。
将所得到的蚀刻组合物的评价结果示于表1。
[表1]
由表1也可知，实施例1～22中得到的蚀刻组合物可抑制硅锗的溶解，促进硅的溶解，硅相对于硅锗的选择性溶解性优异。
另一方面，在成分(A)的种类与本发明不同的比较例1～8中，比较例3～7中得到的蚀刻组合物可促进硅锗的溶解，硅相对于硅锗的选择性溶解性差。
比较例1、2和8中，尽管硅相对于硅锗的选择性溶解性比较优异，但硅的溶解性差。
尽管使用特定的方式详细地说明了本发明，但对本领域技术人员来说，显然可在不脱离本发明的意图和范围的前提下进行各种变更。
本申请基于2021年1月12日提交的日本专利申请2021-002880，以引用的方式援用其全部内容。
工业实用性
本发明的蚀刻组合物和使用了该蚀刻组合物的本发明的蚀刻方法可抑制硅锗的溶解，促进硅的溶解，硅相对于硅锗的选择性溶解性优异。因此，本发明的蚀刻组合物和使用了该蚀刻组合物的本发明的蚀刻方法可适当地用于半导体器件的制造，特别是可合适地用于GAA型FET的制造。

Claims (16)

1.一种蚀刻组合物，其包含碳原子数为8以上的四级铵盐(A)，相对于硅锗，选择性地溶解硅。
2.如权利要求1所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)包含选自由四乙基氢氧化铵、四丙基氢氧化铵、四丁基氢氧化铵、四己基氢氧化铵、四辛基氢氧化铵和苄基三甲基氢氧化铵组成的组中的至少一种化合物。
3.如权利要求1或2所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)包含选自由四乙基氢氧化铵、四丙基氢氧化铵和四丁基氢氧化铵组成的组中的至少一种化合物。
4.如权利要求1～3中任一项所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)中的4个烷基相同的四级烷基铵盐的含量在碳原子数为8以上的四级铵盐(A)100质量％中为50质量％以上。
5.如权利要求1～4中任一项所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)的含量在蚀刻组合物100质量％中为10质量％以上。
6.如权利要求1～5中任一项所述的蚀刻组合物，其中，该蚀刻组合物进一步包含螯合剂(B)。
7.如权利要求6所述的蚀刻组合物，其中，螯合剂(B)的含量在蚀刻组合物100质量％中为0.001质量％～25质量％。
8.如权利要求6或7所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)相对于螯合剂(B)的质量比为5～5000。
9.如权利要求1～8中任一项所述的蚀刻组合物，其中，该蚀刻组合物进一步包含水(C)。
10.如权利要求1～9中任一项所述的蚀刻组合物，其中，该蚀刻组合物进一步包含水混合性溶剂(D)。
11.如权利要求10所述的蚀刻组合物，其中，水混合性溶剂(D)的含量在蚀刻组合物100质量％中为15质量％以下。
12.如权利要求10或11所述的蚀刻组合物，其中，碳原子数为8以上的四级铵盐(A)相对于水混合性溶剂(D)的质量比为1以上。
13.一种蚀刻组合物，其包含碳原子数为8以上的四级铵盐(A)，碳原子数为8以上的四级铵盐(A)包含选自由四乙基氢氧化铵、四丙基氢氧化铵和四丁基氢氧化铵组成的组中的至少一种化合物，碳原子数为8以上的四级铵盐(A)中的4个烷基相同的四级烷基铵盐的含量在碳原子数为8以上的四级铵盐(A)100质量％中为50质量％以上，碳原子数为8以上的四级铵盐(A)的含量在组合物100质量％中为10质量％以上。
14.一种蚀刻方法，其使用权利要求1～13中任一项所述的蚀刻组合物对包含硅和硅锗的结构体进行蚀刻。
15.一种半导体器件的制造方法，其包括：使用权利要求1～13中任一项所述的蚀刻组合物对包含硅和硅锗的结构体进行蚀刻的工序。
16.一种全环绕栅极型晶体管的制造方法，其包括：使用权利要求1～13中任一项所述的蚀刻组合物对包含硅和硅锗的结构体进行蚀刻的工序。
CN202180086742.9A 2021-01-12 2021-11-15 蚀刻组合物、蚀刻方法、半导体器件的制造方法和全环绕栅极型晶体管的制造方法 Pending CN116635986A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021002880 2021-01-12
JP2021-002880 2021-01-12
PCT/JP2021/041868 WO2022153658A1 (ja) 2021-01-12 2021-11-15 エッチング組成物、エッチング方法、半導体デバイスの製造方法及びゲートオールアラウンド型トランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN116635986A true CN116635986A (zh) 2023-08-22

Family

ID=82447140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180086742.9A Pending CN116635986A (zh) 2021-01-12 2021-11-15 蚀刻组合物、蚀刻方法、半导体器件的制造方法和全环绕栅极型晶体管的制造方法

Country Status (8)

Country Link
US (1) US20230374383A1 (zh)
EP (1) EP4280258A1 (zh)
JP (1) JPWO2022153658A1 (zh)
KR (1) KR20230058459A (zh)
CN (1) CN116635986A (zh)
IL (1) IL304357A (zh)
TW (1) TW202235581A (zh)
WO (1) WO2022153658A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102290209B1 (ko) * 2013-12-31 2021-08-20 엔테그리스, 아이엔씨. 규소 및 게르마늄을 선택적으로 에칭하기 위한 배합물
JP6905632B2 (ja) 2016-11-01 2021-07-21 マクセル株式会社 コンテンツの保護方法
US10934485B2 (en) * 2017-08-25 2021-03-02 Versum Materials Us, Llc Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device

Also Published As

Publication number Publication date
WO2022153658A1 (ja) 2022-07-21
US20230374383A1 (en) 2023-11-23
JPWO2022153658A1 (zh) 2022-07-21
IL304357A (en) 2023-09-01
KR20230058459A (ko) 2023-05-03
TW202235581A (zh) 2022-09-16
EP4280258A1 (en) 2023-11-22

Similar Documents

Publication Publication Date Title
US9691629B2 (en) Compositions and methods for the selective removal of silicon nitride
KR102396018B1 (ko) 반도체 디바이스의 제조 과정에서 규소-게르마늄/규소 스택으로부터 규소 및 규소-게르마늄 합금을 동시 제거하기 위한 에칭 용액
CN110157434B (zh) 绝缘层蚀刻剂组合物和使用该绝缘层蚀刻剂组合物形成图案的方法
KR102092720B1 (ko) 게르마늄에 대해 실리콘 게르마늄을 선택적으로 에칭하기 위한 배합물
JP6885942B2 (ja) 窒化ケイ素と比べてｐ型ドープポリシリコンを選択的にエッチングするための組成物及び方法
EP1949424A2 (en) Composition and method for selectively etching gate spacer oxide material
TW201805407A (zh) 蝕刻方法、用於其的蝕刻液及半導體基板製品的製造方法
WO2007063942A1 (ja) 半導体表面処理剤
CN109841511B (zh) 绝缘层蚀刻剂组合物和使用其形成图案的方法
KR20170009240A (ko) 비불소계 실리콘 질화막 식각 조성물
JP2022546293A (ja) 高度に選択的な窒化ケイ素エッチングのための改良された配合物
EP1538664A1 (en) Etchant and etching method
KR101554191B1 (ko) 반도체 기판 제품의 제조방법 및 에칭액
CN116635986A (zh) 蚀刻组合物、蚀刻方法、半导体器件的制造方法和全环绕栅极型晶体管的制造方法
KR101797162B1 (ko) 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법
KR102105333B1 (ko) 반도체 기판 제품의 제조 방법 및 에칭액
WO2023079908A1 (ja) エッチング液、エッチング方法、半導体デバイスの製造方法及びゲートオールアラウンド型トランジスタの製造方法
CN117616102A (zh) 用于在半导体器件制造期间从硅-锗/硅堆叠选择性地去除硅-锗合金的蚀刻溶液
KR102372879B1 (ko) 식각액 조성물
KR20240076737A (ko) 실리콘 에칭액, 기판의 처리 방법 및 실리콘 디바이스의 제조 방법
WO2023172378A2 (en) Etching compositions
CN116285995A (zh) 用于移除硅的蚀刻组成物及使用其移除硅的方法
TW202235681A (zh) 蝕刻劑的組合物、使用其之半導體裝置的形成方法、以及半導體裝置
CN117616544A (zh) 组合物用于选择性蚀刻硅的用途以及用于选择性蚀刻硅的方法
JP2024075502A (ja) シリコンエッチング液、基板の処理方法およびシリコンデバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination