TWI773809B - 於製造一半導體裝置時用於從一矽-鍺/矽堆疊相對矽-鍺合金選擇性移除矽的蝕刻組合物 - Google Patents

於製造一半導體裝置時用於從一矽-鍺/矽堆疊相對矽-鍺合金選擇性移除矽的蝕刻組合物 Download PDF

Info

Publication number
TWI773809B
TWI773809B TW107129556A TW107129556A TWI773809B TW I773809 B TWI773809 B TW I773809B TW 107129556 A TW107129556 A TW 107129556A TW 107129556 A TW107129556 A TW 107129556A TW I773809 B TWI773809 B TW I773809B
Authority
TW
Taiwan
Prior art keywords
silicon
weight
germanium
etching solution
acid
Prior art date
Application number
TW107129556A
Other languages
English (en)
Other versions
TW201920613A (zh
Inventor
劉文達
李翊嘉
安德魯Ｊ 亞當奇克
Original Assignee
美商慧盛材料美國責任有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商慧盛材料美國責任有限公司 filed Critical 美商慧盛材料美國責任有限公司
Publication of TW201920613A publication Critical patent/TW201920613A/zh
Application granted granted Critical
Publication of TWI773809B publication Critical patent/TWI773809B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Silicon Compounds (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

一種合適於從微電子裝置中選擇性移除矽且超過矽-鍺之蝕刻組合物，其包含：水、氫氧化四級銨化合物及胺化合物之至少一種、水溶混性溶劑、選擇性界面活性劑及選擇性腐蝕抑制劑；及將該蝕刻組合物使用於選擇性移除之方法。

Description

於製造一半導體裝置時用於從一矽-鍺/矽堆疊相對矽-鍺合金選擇性移除矽的蝕刻組合物 相關申請案之相互參照
本申請案主張2017年8月25日提出的美國臨時申請案62/550,491之優先權，其整體內容於此以參考之方式併入本文用於全部允許的目的。
發明領域
本發明係關於一種使用於半導體裝置製造的水性蝕刻溶液。更特別是，本發明提供一種增加在矽-鍺/矽複合式半導體裝置中之矽對矽-鍺合金的蝕刻選擇性之水性蝕刻溶液。
發明背景
伴隨著連續不斷地縮小比例及對超高密度積體電路之速度及功能性的要求需求增加，習知的平面金氧半場效電晶體(MOSFETs)面對到增加的挑戰，諸如閘極氧化物厚度縮小及在通道區域上的閘極電極之靜電控制等問題。鰭狀場效應電晶體(FinFETs)已藉由在鰭狀通道的三邊上纏繞該閘極電極而具有超過平面閘極MOSFET設計之經改良的控制。
GAA MOSFETs類似於FinFETs，但是因為閘極電極完全包圍通 道，其在通道上具有甚至較大的靜電控制之潛力。在GAA MOSFET中，該通道區域基本上係奈米線。該奈米線通道典型具有厚度(或直徑)在數十奈米(nm)或較少內及具有不受約束的長度。該奈米線通道通常水平懸浮在該GAA MOSFET之更大的源極與汲極區間且錨定於此。
該GAA MOSFETs可使用完全相容的CMOS技術在塊體矽基材上進行製造。在GAA MOSFET中形成該通道區域的典型製造方法包括於塊體基材的頂端上磊晶生長一堆疊(磊晶堆疊)，其中在該等通道層間夾有一犧牲層。該犧牲層及通道層係由二種不同材料構成，以便可藉由選擇性蝕刻來移除該犧牲層。
以實施例說明之，該磊晶堆疊可由交替的矽(Si)與矽鍺合金(SiGe)層形成，其中該Si層係犧牲層及該SiGe層係通道層。然後，可藉由選擇性蝕刻(例如，經由溼式蝕刻方法，諸如TMAH)來移除Si層，且亦由於構成該犧牲層及基材的材料類似性，其會非故意地將溝槽鑲嵌進該塊體基材中。隨後，該SiGe層可懸浮在該溝槽上而形成奈米線通道。然後，繞著該SiGe奈米線通道及在該基材的鑲嵌溝槽上配置一薄閘極介電質。然後，將金屬配置在該介電質上以形成該GAA MOSFET的金屬閘極電極。
已經報導出一些用於矽的溼式蝕刻之鹼性蝕刻劑，TMAH及氫氧化銨由於其已知在Si與SiO2間具有高選擇性，其係最常使用的矽蝕刻劑，但是，當以矽超過SiGe的選擇性蝕刻使用在一方法中時，這些蝕刻劑會在從SiGe/Si堆疊釋放出Si時遭遇到低水平蝕刻能力。
對下一代裝置來說，特別在GAA裝置製造時，目標通道長度係約5~10奈米，因此控制矽犧牲層之蝕刻速率以便產生SiGe奈米線保護係非常重要。若該調配物無法提供高蝕刻選擇性時，則結果將會是釋放出不完全蝕刻的犧牲層(Si)或SiGe奈米線受損傷。
此外，於技藝中，對在犧牲層移除期間能對該蝕刻方法提供較好 的控制且具有些微或無溝槽形成或奈米線結構損傷之矽蝕刻組合物，及使用該組合物來例如在GAA MOSFETs中形成奈米線通道之方法有需求。
發明概要
在一個態樣中，本發明提供一種合適於從微電子裝置中相對於矽-鍺選擇性移除矽之蝕刻溶液，其包含水、氫氧化四級銨化合物及胺化合物之至少一種、水溶混性溶劑、選擇性界面活性劑及選擇性腐蝕抑制劑。
在另一個態樣中，本發明提供一種選擇性提高在包含矽及矽-鍺的微電子(複合式半導體)裝置上之矽相對於矽鍺的蝕刻速率之方法，該方法其步驟包括：讓該包含矽及矽-鍺的微電子裝置(複合式半導體裝置)與一包含水、氫氧化四級銨化合物及胺化合物之至少一種、水溶混性溶劑、選擇性界面活性劑及選擇性腐蝕抑制劑的水性組合物接觸；及在至少部分移除該矽後，沖洗該複合式半導體裝置，其中該矽對矽-鍺之蝕刻選擇性係大於約50，或大於70，或大於90。額外地，在某些具體實例中，該SiGe的蝕刻速率較佳為少於15埃/分鐘、或12埃/分鐘、或10埃/分鐘、或少於5埃/分鐘。可增加或減少該方法條件，諸如時間及溫度，以修改該選擇性及移除速率。該接觸步驟可使用本發明的任何組合物。
本發明的具體實例可單獨或彼此組合著使用。
10:Si基材
12:厚SiGe層
14:Si層
16:SiGe層
18:氧化物層
20:氮化物硬遮罩(HM)層
22:平行鰭片
圖1係一圖式圖，其顯示出在使用本發明之組合物及方法蝕刻以從該裝置選擇性移除矽前及後的微電子裝置之一部分。
較佳實施例之詳細說明
於本文中所引用的全部參照，包括公告、專利申請案及專利藉此以參考方 式併入本文至如若每篇參照係各別及特別指示出係以參考方式併入本文及至其全文係如於本文中提出般相同的程度。
除非其它方面於本文中有指示出或於上下文中有明確矛盾，否則在描述出本發明之上下文中(特別在下列申請專利範圍的上下文中)所使用的用語「一」及「一種」及「該」及類似指示用字欲解釋為涵蓋單數及複數二者。除非其它方面有提到，否則用語「包含(comprising)」、「具有(having)」、「包括(including)」及「包括(containing)」係解釋為開放式用語(即，意謂著「包括但不限於」)。除非其它方面於本文中有指示出，否則於本文中的值範圍之列舉全然意欲提供作為各別指出每個分別值係落在該範圍內的速記方法，及每個分別值係併入該專利說明書中如若其各別於本文中敘述般。除非其它方面於本文中有指示出或其它方面於上下文中有明確矛盾，否則於本文中所描述的全部方法可以任何合適的順序進行。除非其它方面有主張，否則於本文中所提供的任何及全部實施例或範例性文字(例如，「諸如」)之使用全然意欲較好地闡明本發明及不在本發明之範圍上引起限制。在本專利說明書中並無文字應該解釋為指示出任何未主張的元素作為實行本發明之基本。在本專利說明書及申請專利範圍中所使用的用語「包含」包括「基本上由...組成」及「由...組成」之更窄義的文字。
於本文中描述出之本發明的具體實例包括由發明家已知用以進行本發明的最好模式。那些具體實例之變化可由一般熟悉此技藝之人士在讀取前述說明後變明瞭。本發明家預計熟悉人士將如適當地使用此等變化，及其它方面本發明家意欲非如本文所特別描述般實行本發明。此外，本發明包括在到此為止所附加如由適用法律所准許的申請專利範圍中所敘述之主題的全部改質及同等物。再者，除非其它方面於本文中有指示出或其它方面於上下文中有明確矛盾，否則本發明包括上述元素在其可能的全部變化中之任何組合。
本發明廣泛關於一種在微電子裝置製造期間相對於矽-鍺選擇性移除矽的有用組合物，其中在該裝置上面具有該等欲被移除的材料。
將要了解的是，當用語「矽」係以一材料沈積在微電子裝置上時，其將包括多晶矽。
為了參照容易，「微電子裝置」或「半導體裝置」係與經製造以使用於微電子、積體電路或電腦晶片應用的半導體基材，例如，晶圓、平板顯示器、相位改變記憶元件、太陽能面板及包括太陽能基材的其它產品、光電伏特計及微電機系統(MEMS)相應。該太陽能基材包括但不限於矽、非晶矽、多晶矽、單晶矽、CdTe、硒化銅銦、硫化銅銦及在鎵上的砷化鎵。該太陽能基材可經摻雜或未摻雜。要瞭解的是，用語「微電子裝置」不意欲以任何方式限制及包括最終將變成微電子裝置或微電子組合之任何基材。
「複合式半導體裝置」或「複合式微電子裝置」意謂著該裝置具有多於一種材料及/或層及/或部分的層存在於一不導電基材上。該等材料可包含高K介電質、及/或低K介電質、及/或障壁材料、及/或覆蓋材料、及/或金屬層、及/或由熟悉人士已知的其它。
如於本文中所定義，「低K介電材料」係與在積層的微電子裝置中使用作為介電材料之任何材料相應，其中該材料具有介電常數低於約3.5。較佳的是，該低K介電材料包括低極性材料，諸如含矽的有機聚合物、含矽的混雜有機/無機材料、有機矽酸鹽玻璃(OSG)、TEOS、氟化的矽酸鹽玻璃(FSG)、二氧化矽及摻雜碳的氧化物(CDO)玻璃。要瞭解的是，該低K介電材料可具有不同的密度及不同的多孔洞性。
如於本文中所定義，「高K介電材料」指為具有高介電常數K的材料(如與二氧化矽比較)。該高K介電質可使用來置換微電子裝置的二氧化矽閘極介電質或其它介電層。該高K材料可係二氧化鉿(HfO2)、氧氮化鉿(HfON)、二 氧化鋯(ZrO2)、氧氮化鋯(ZrON)、氧化鋁(Al2O3)、氧氮化鋁(AlON)、氧化鉿矽(HfSiO2)、氧化鉿鋁(HfAlO)、氧化鋯矽(ZrSiO2)、二氧化鉭(Ta2O5)、氧化鋁、Y2O3、La2O3、氧化鈦(TiO2)、摻雜鋁的二氧化鉿、鉍鍶鈦(BST)或鉑鋯鈦(PZT)。
如於本文中所定義，用語「障壁材料」與在技藝中使用來密封該金屬線例如銅互連線，以最小化該金屬例如銅擴散進該介電材料中之任何材料相應。較佳的障壁層材料包括鉭、鈦、釕、鉿及其它耐火性金屬、及其氮化物及矽化物。
「實質上無」於本文中係定義為少於0.001重量%。「實質上無」亦包括0.000重量%。用語「無」意謂著0.000重量%。
如於本文中所使用，「約」意欲與所描述的值之±5%相應。
在全部此等組合物中，其中該組合物的特定組分係就包括零下限之重量百分比範圍來進行討論，將要了解的是，此等組分可於該組合物的多個特定具體實例中存在或缺乏，及在此等組分係存在的例子中，它們可以低如0.001重量百分比之濃度呈現，以使用此等組分之組合物的總重量為基準。要注意的是，該等組分的全部百分比皆係重量百分比及係以該組合物的總重量，也就是說，100%為基準。
在此態樣的廣泛實行中，本發展之蝕刻溶液包含下列、基本上由下列組成或由下列組成：水、氫氧化四級銨化合物及胺化合物之至少一種、水溶混性溶劑及選擇性界面活性劑。
在某些具體實例中，於本文中所揭示出的蝕刻溶液組合物係調配成實質上無或無下列化學化合物之至少一種：TMAH、氫氧化銨及任何氟離子來源。
本發明的組合物係合適於使用在電子裝置上來製造閘極全環(gate all around)結構之方法。此方法係在技藝中知曉，諸如例如，在美國專利申 請案公告案號2017/0179248、美國專利申請案公告案號2017/0104062、美國專利申請案公告案號2017/0133462及美國專利申請案公告案號2017/0040321中所揭示出的方法，此等揭示係以參考之方式併入本文。
於本文中所使用的標題不意欲限制，而是，包括其係僅用於組織用目的。
於本文中所揭示出的組合物具有相對於矽-鍺之傑出的矽優先移除。
水
本發展之蝕刻組合物係水性基底，因此包含水。在本發明中，水以多種方式作用，諸如例如，溶解該組合物之一或多種組分、作為該等組分之載劑、作為移除殘餘物輔助、作為該組合物之黏度改質劑及作為稀釋劑。較佳的是，在該清洗組合物中所使用之水係去離子(DI)水。在下一段中所描述之水範圍包括在該組合物中來自任何來源的全部水。
咸信對大部分應用來說，在該組合物中的水之重量百分比將以開始及結束點係選自於下列數字群之範圍呈現：0.5、1、5、10、15、17、20、23、25、30、35、40、45、50、55、60、65及70。可使用在該組合物中的水範圍之實施例包括例如約0.5%至約60重量%，或1%至約60重量%的水；或約0.5%至約40重量%，或約1%至約25重量%，或約1%至約20重量%，或約1%至約15重量%，或約5%至約20重量%，或5%至約15重量%，或20%至約60重量%，或25%至約60重量%，或約30%至約60重量%，或約35%至約55重量%的水。本發明的又其它較佳具體實例可包括達成其它成份之想要的重量百分比之水量。
Si蝕刻劑
本發明的蝕刻組合物包含一係氫氧化四級銨及胺化合物之至少一種的矽蝕刻劑。在某些具體實例中，該矽蝕刻劑包含氫氧化四級銨及胺化合 物二者。
該氫氧化四級銨可係全部烷基皆相同的氫氧化四級銨，諸如氫氧化四甲基銨、氫氧化四乙基銨及/或氫氧化四丁基銨等等。
任擇地及較佳為氫氧化四級銨，包括烷基不全部相同之氫氧化四烷基銨。該烷基不全部相同的氫氧化四烷基銨之實施例包括由下列組成之群：氫氧化苄基三甲基銨、氫氧化乙基三甲基銨(ETMAH)、氫氧化2-羥基乙基三甲基銨、氫氧化苄基三乙基銨、氫氧化六癸基三甲基銨、氫氧化甲基三乙基銨及其混合物。
咸信對大部分應用來說，在該組合物中的氫氧化四級銨化合物量將包含在具有開始及結束點係選自於下列之數字群的重量百分比範圍內：0.5、1、2、3、5、7、8、10、12、15、20、25、30及35。在本發明的組合物中之氫氧化四級銨範圍的實施例可係該組合物之約1%至約35重量%，特別是，該組合物的約8%至約35重量%，或更特別是，該組合物的約20%至約35重量%。以實施例說明之，若該氫氧化四級銨化合物係ETMAH(20%溶液)時，則若加入25重量%時，將有5%的活性氫氧化四級銨化合物。在某些具體實例中，該氫氧化四級銨化合物(以純淨為基礎)包含在具有開始及結束點係選自於下列之數字群範圍內的重量百分比：0.1、0.5、1、2、3、4、5、7、8、9、10、11、12、14、15、17、20、25、30及35。在本發明的組合物中之氫氧化四級銨(純淨)的範圍實施例可係該組合物之約2%至約15%重量百分比，及更特別是，約3至約12%，或約3至約7%，約1至約10%，或約1至約12%，或約1至約7%，或約0.5至約7重量%。
關於該氫氧化四級銨，於本文中所揭示出的蝕刻組合物可實質上無或無氫氧化銨及氫氧化四甲基銨(TMAH)，及可實質上無或無該烷基全部相同之全部氫氧化四烷基銨。
合適的胺化合物包括至少一種烷醇胺。較佳的烷醇胺包括具有1 至5個碳原子之一級、二級及三級的低級烷醇胺。此烷醇胺之實施例包括N-甲基乙醇胺(NMEA)、單乙醇胺(MEA)、二乙醇胺、單、二及三異丙醇胺、2-(2-胺基乙基胺基)乙醇、2-(2-胺基乙氧基)乙醇、三乙醇胺、N-乙基乙醇胺、N,N-二甲基乙醇胺、N,N-二乙基乙醇胺、N-甲基二乙醇胺、N-乙基二乙醇胺、環己基胺二乙醇及其混合物。
在較佳具體實例中，該胺化合物係一選自於由下列所組成之群的烷醇胺：三乙醇胺(TEA)、二乙醇胺、N-甲基二乙醇胺、二異丙醇胺、單乙醇胺、胺基(乙氧基)乙醇(AEE)、N-甲基乙醇胺、單異丙醇胺、環己基胺二乙醇及其混合物。
咸信對大部分應用來說，於該組合物中之胺化合物量將包含在具有開始及結束點係選自於下列之數字群的重量百分比範圍內：0.5、1、2、3、5、7、8、10、12、15、20、25、30、35、40、45、50、55、60、65及70。在本發明的組合物中之胺化合物的範圍實施例可包含該組合物之約1%至約50重量%，特別是，該組合物之約8%至約50重量%，或更特別是，該組合物之約20%至約50重量%。在某些具體實例中，該胺化合物包含該組合物之約20%至約65%重量百分比，及更特別是，約10至約60%，或約150至約55%，或約20至約50%，或約1至約12%，或約25至約45%，或約30至約40重量%。
若使用相應的共軛酸，諸如例如，多功能性有機酸時，該胺化合物若過量使用時亦可提供作為緩衝劑的基礎組分。任擇地，本發明之組合物可實質上無或無加入多功能性酸及/或無機酸及/或有機酸。額外地，本發明的組合物可實質上無或無上述列出的各別烷醇胺之任何，單獨或呈任何組合。任擇地，在其它具體實例中，除了烷醇胺外，本發明的組合物可無或實質上無胺。
水溶混性溶劑
本發明的蝕刻組合物包含一水溶混性溶劑。可使用的水溶混性有 機溶劑之實施例有乙二醇、丙二醇、1,4-丁二醇、三丙二醇甲基醚、丙二醇丙基醚、二甘醇正丁基醚(BDG)(例如，可以商業稱號Dowanol DB商業購得)、二丙二醇甲基醚(DPM)、己基氧基丙基胺、聚(氧基伸乙基)二胺、二甲基亞碸(DMSO)、四氫糠基醇、甘油、醇類、環丁碸、亞碸類或其混合物。較佳的溶劑有醇、雙醇或其混合物。最佳的溶劑有多元醇，包括雙醇，諸如例如，丙二醇；及三醇，諸如例如，甘油。
咸信對大部分應用來說，在該組合物中之水溶混性有機溶劑的量可在具有開始及結束點係選自於下列所列出的重量百分比範圍內：0.5、1、5、7、10、12、15、20、25、29、30、33、35、40、44、50、59.5。此溶劑的範圍之實施例包括該組合物的約0.5%至約59.5重量%、或約1%至約50重量%、或約1%至約40重量%、或約0.5%至約30重量%、或約1%至約30重量%、或約5%至約30重量%、或約5%至約20重量%、或約7%至約20%、或約10%至約30重量%、或約15%至約25重量%。
界面活性劑(選擇性)
本發明的蝕刻組合物選擇性包含至少一種界面活性劑。該界面活性劑作用為保護該矽-鍺不被蝕刻。在本文所描述的組合物中所使用之界面活性劑包括但不限於兩性鹽、陽離子界面活性劑、陰離子界面活性劑、兩性離子界面活性劑、非離子界面活性劑及其組合，包括但不限於雙(2-乙基己基)磷酸鹽、全氟庚酸、全氟癸酸、三氟甲烷磺酸、膦醯基醋酸、十二碳烯基琥珀酸、磷酸氫雙十八烷酯、磷酸二氫十八烷酯、十二烷胺、十二碳烯基琥珀酸單二乙醇醯胺、月桂酸、棕櫚酸、油酸、杜松酸、12羥基硬脂酸、磷酸十二烷酯。
所考慮到的非離子界面活性劑包括但不限於聚氧基伸乙基月桂基醚(Emalmin NL-100(Sanyo)、Brij 30、Brij 98、Brij 35)、十二碳烯基琥珀酸單二乙醇醯胺(DSDA，Sanyo)、乙二胺四(乙氧基化物-嵌段-丙氧基化物)四醇 (Tetronic 90R4)、聚乙二醇(例如，PEG 400)、聚丙二醇、聚乙二或聚丙二醇醚、以環氧乙烷及環氧丙烷為主的嵌段共聚物(Newpole PE-68(Sanyo)、Pluronic L31、Pluronic 31R1、Pluronic L61、Pluronic F-127)(Dynol 607)、聚氧基伸丙基蔗糖醚(SN008S，Sanyo)、三級辛基苯氧基聚乙氧基乙醇(Triton X100)、10-乙氧基-9,9-二甲基癸-1-胺(TRITON® CF-32)；聚氧基伸乙基(9)壬基苯基醚，分枝(IGEPAL CO-250)；聚氧基伸乙基(40)壬基苯基醚，分枝(IGEPAL CO-890)；聚氧基伸乙基山梨糖醇六油酸酯、聚氧基伸乙基山梨糖醇四油酸酯、聚乙二醇脫水山梨糖醇單油酸酯(Tween 80)、脫水山梨糖醇單油酸酯(Span 80)、Tween 80與Span 80之組合、醇烷氧基化物(例如，Plurafac RA-20)、烷基-多糖苷、全氟丁酸乙酯、1,1,3,3,5,5-六甲基-1,5-雙[2-(5-降冰片烯-2-基)乙基]三矽氧烷；單體十八烷基矽烷衍生物，諸如SIS6952.0(Siliclad，Gelest)；經矽氧烷修改的聚矽氮烷，諸如PP1-SG10 Siliclad Glide 10(Gelest)；聚矽氧-聚醚共聚物，諸如Silwet L-77(Setre Chemical Company)、Silwet ECO Spreader(Momentive)；及乙氧基化的氟界面活性劑(ZONYL® FSO-100、ZONYL® FSN-100)。
所考慮到的陽離子界面活性劑包括但不限於溴化鯨蠟基三甲基銨(CTAB)、十七烷氟辛烷磺酸、四乙基銨、氯化硬脂基三甲基銨(Econol TMS-28，Sanyo)、溴化4-(4-二乙基胺基苯基偶氮)-1-(4-硝基苄基)吡錠、氯化鯨蠟基吡錠單水合物、氯化苄烷銨、氯化苄乙氧銨、氯化苄基二甲基十二烷基銨、氯化苄基二甲基十六烷基銨、溴化十六烷基三甲基銨、氯化二甲基雙十八烷基銨、氯化十二烷基三甲基銨、對-甲苯磺酸十六烷基三甲基銨、溴化雙十二烷基二甲基銨、氯化二(氫化獸脂)二甲基銨、溴化四庚基銨、溴化四(癸基)銨、Aliquat® 336及奧芬溴銨(oxyphenonium bromide)；胍鹽酸(C(NH2)3Cl)或三氟甲基磺酸鹽，諸如三氟甲烷磺酸四丁基銨；氯化二甲基雙十八烷基銨、溴化二甲基雙十六烷基銨及氯化二(氫化獸脂)二甲基銨(例如，Arquad 2HT-75，Akzo Nobel)。在某些 具體實例中，例如含溴化物的界面活性劑之陽離子界面活性劑較佳，諸如溴化1-十六烷基三甲基銨。
在某些具體實例中，若使用時，該陽離子界面活性劑包含聚伸烷基亞胺。該聚伸烷基亞胺係聚伸乙基亞胺(PEI)。可使用任何PEI，但是可使用聚伸乙基亞胺的同元聚合物。該PEI可係分枝或線性。為了效率，該PEI可具有任何式量或較低式量(FW)，諸如FW在100至50,000間，在400至25,000間，在800至10,000間，或在1000至3000間。
在具體實例中，該組合物可包含聚伸烷基亞胺，例如，聚伸乙基亞胺(PEI)；及所包含的PEI可少於該組合物的1重量%，或少於0.5重量%，或該組合物的約0.02%至1重量%。該PEI可具有分子量(FW)在100至2500間，或200及1500，或400及1200。該聚伸烷基亞胺可具有分子量在100至2500間，在200至1500間，在400至1200間，或在700至900間。分子量800特別合適。該分子量係合適地藉由在技藝中已知的光散射技術決定。該聚伸乙基亞胺可商業購得，例如，由BASF供應的Lupasol® 800。
所考慮到的陰離子界面活性劑包括但不限於聚丙烯酸銨(例如，DARVAN 821A)、經修改在水中的聚丙烯酸(例如，SOKALAN CP10S)、聚醚酯磷酸鹽(例如，TRITON H-55)、癸基膦酸、十二烷基膦酸(DDPA)、十四烷基膦酸、十六烷基膦酸、十八烷基膦酸、十二烷基苯磺酸、聚(丙烯酸鈉鹽)、聚氧基伸乙基月桂基醚鈉、二己基磺基琥珀酸鈉、二環己基磺基琥珀酸鈉鹽、硫酸7-乙基-2-甲基-4-十一烷基鈉(Tergitol 4)、SODOSIL RM02；及磷酸鹽氟界面活性劑，諸如Zonyl FSJ及ZONYL® UR。
該兩性離子界面活性劑包括但不限於炔系雙醇或經修改的炔系雙醇(例如，SURFONYL® 504)、椰油醯胺基丙基甜菜鹼、環氧乙烷烷基胺(AOA-8，Sanyo)、N,N-二甲基十二烷基胺N-氧化物、椰油胺丙酸鈉 (cocaminpropinate)(LebonApl-D，Sanyo)、3-(N,N-二甲基肉豆蔻基銨基)丙烷磺酸鹽及(3-(4-庚基)苯基-3-羥丙基)二甲基銨基丙烷磺酸鹽。較佳的是，該至少一種界面活性劑包含十二烷基苯磺酸、十二烷基膦酸、磷酸十二烷酯、TRITON X-100、SOKALAN CP10S、PEG 400及PLURONIC F-127。
當存在時，該界面活性劑的量範圍可在約0.001重量%至約1重量%內，或約0.01至約1重量%，或約0.1重量%至約1重量%，以該組合物的總重量為基準。任擇地，咸信對某些應用來說，若存在時，該一或多種界面活性劑將包含該組合物的約0.1重量%至約15重量%、或約0.1重量%至約10重量%、或約0.5重量%至約5重量%、或約0.05重量%至約2重量%、或該組合物的約0.5重量%至約5重量%。在任擇的具體實例中，以該組合物之總重量為基準，於該組合物中的界面活性劑之重量百分比可在具有開始及結束點係選自於下列的任何範圍內：0.001、0.01、0.05、0.1、0.5、1、2、4、5、8、10及15。
在某些具體實例中，本發明的組合物將無或實質上無上述列出之界面活性劑的任何或全部。
腐蝕抑制劑(選擇性)
本發明的蝕刻組合物亦可包括一或多種腐蝕抑制劑。若存在時，該腐蝕抑制劑可保護該矽-鍺不受蝕刻。該腐蝕抑制劑的實施例包括胺基羧酸，例如，三伸乙基四胺六醋酸(TTHA)、1,3-二胺基-2-羥基丙烷-N,N,N’,N’-四醋酸(DHPTA)、甲基亞胺基二醋酸、伸丙基二胺四醋酸、乙二胺四醋酸(EDTA)、丁二胺四醋酸、(1,2-環己二胺)四醋酸(CyDTA)、二伸乙基三胺五醋酸(DETPA)、乙二胺四丙酸、(羥乙基)乙二胺三醋酸(HEDTA)及硝基三醋酸(NTA)；胺基膦酸，諸如N,N,N’,N’-乙二胺四(伸甲基膦酸)(EDTMP)；羧酸，諸如癸酸、檸檬酸、酒石酸、葡萄糖酸、糖質酸、甘油酸、草酸、抗壞血酸、酞酸、苯甲酸、巰基苯甲酸、馬來酸、扁桃酸、丙二酸、乳酸及水楊酸。其它可能的腐蝕抑制劑包 括沒食子酸丙酯、焦棓酚；喹啉類，諸如，8-羥基喹啉；哌嗪類，諸如1-(2-胺基乙基)哌嗪；半胱胺酸、及N,N,N’,N”,N”-五甲基二伸乙基三胺(Polycat 5)。另一種腐蝕抑制劑可包括己胺。某些較佳的腐蝕抑制劑可包括含硫基團。其它較佳的腐蝕抑制劑可包含胺基羧酸，諸如EDTA、CyDTA；喹啉類，諸如，8-羥基喹啉；癸酸、11-巰基十一烷酸；哌嗪類，諸如1-(2-胺基乙基)哌嗪；苯并咪唑類，諸如2-巰基-5-甲基苯并咪唑；及羧酸，諸如草酸、癸酸及抗壞血酸。更佳的腐蝕抑制劑包括癸酸、抗壞血酸、11-巰基十一烷酸、1-(2-胺基乙基)哌嗪及8-羥基喹啉。最佳為8-羥基喹啉。
咸信對大部分應用來說，在該組合物中的腐蝕抑制劑諸如胺基羧酸、羧酸、喹啉類或哌嗪類等等之量範圍可在具有開始及結束點係選自於下列所列出的重量百分比內：0.01、0.05、0.07、0.1、0.12、0.15、0.17、0.2、0.5、1、1.2、1.5、1.7、2、3、4、6、8、10、12、15。以實施例說明之，該腐蝕抑制劑可以約0.05重量%至約3重量%存在於該組合物中，或約0.01至約3重量%，或約0.1重量%至約5重量%，或約0.1重量%至約15重量%，或約0.1重量%至約10重量%，或約0.5重量%至約5重量%，或約0.05重量%至約2重量%，或約0.5重量%至約5重量%，以該組合物的總重量為基準。
在某些具體實例中，本發明之組合物將無或實質上無任何或全部上述列出的腐蝕抑制劑，也就是說，該組合物係無任何或全部上述列出的胺基羧酸、及/或羧酸、及/或喹啉類、及/或哌嗪類等等。
可在該清洗組合物中包括習知量的其它普通已知組分，諸如染料、化學改質劑、滅菌劑等等，例如，其量最高總共係該組合物的約1或5或10重量%，至它們不會相反地影響該組合物性能的程度。
任擇地，本發明的組合物可無或實質上無染料、化學改質劑或滅菌劑之任何或全部。
在某些具體實例中，將本文所揭示的蝕刻溶液組合物調配成實質上無或無氟化物及/或氟化四級銨，例如，該組合物可實質上無或無下列之一或多種：氟化四甲基銨、氟化四乙基銨、氟化甲基三乙基銨及/或氟化四丁基銨。在某些具體實例中，該組合物可實質上無或無一或多種金屬氫氧化物，諸如KOH、或LiOH、或NaOH。在其它具體實例中，該組合物可實質上無或無含鹵化物化合物，例如，其可實質上無或無含氟、溴、氯或碘化合物之一或多種。在其它具體實例中，該組合物可實質上無或無磺酸、及/或硫酸、及/或硝酸、及/或鹽酸、及/或磷酸。在其它具體實例中，該組合物可實質上無或無硫酸鹽、及/或硝酸鹽、及/或亞硫酸鹽、及/或亞硝酸鹽。在其它具體實例中，該組合物可實質上無或無氫氧化銨及/或乙基二胺。在其它具體實例中，該組合物可實質上無或無含鈉化合物、及/或含鈣化合物、及/或含錳化合物、或含鎂化合物、及/或含鉻化合物、及/或含硫化合物。在其它具體實例中，本發明的組合物可實質上無或無氧化劑，諸如例如，過氧化物化合物，諸如例如，過氧化氫、過硫酸鹽(例如，單過硫酸鹽及/或二過硫酸鹽)、過碳酸鹽、及/或其酸、及/或其鹽、及/或其混合物。在其它具體實例中，本發明的組合物可實質上無或無一或多種氧化劑，諸如例如，氧化的鹵化物(例如，碘酸鹽、過碘酸鹽、及/或其酸、及/或其混合物)、過硼酸、過硼酸鹽、過碳酸鹽、過氧酸(例如，過醋酸、過苯甲酸、其鹽、過錳酸鹽、鈰化合物及/或亞鐵氰化物(例如，亞鐵氰化鉀)。
本發明的蝕刻溶液組合物典型藉由在室溫下於容器中一起混合該等組分直到全部固體已溶解在水性基底媒質中來製備。
本發明的某些具體實例之實施例將包含約30%至約70重量%，或約30%至約60重量%，或約35%至約55重量%的水；約15%至約55重量%，或20%至約50重量%，或約25%至約45重量%的氫氧化四級銨化合物及胺化合物之至少一種；約10%至約50重量%，或約20%至約40重量%，或約25%至約35重量%的 水溶混性溶劑；選擇性約0.05至約5重量%的界面活性劑；及選擇性約0.05至約5重量%的腐蝕抑制劑。該等組分之供選擇的範圍係上述所描述和用於氫氧化四級銨化合物及/或胺化合物之範圍呈那些範圍的任何組合，如若它們全部於本文中提出般。
方法
在另一個態樣中，有提供一種用以選擇性提高在微電子裝置例如包含矽及矽-鍺的複合式半導體裝置中之矽相對於矽-鍺的蝕刻速率之方法，其係藉由以一包含下列、實質上由下列組成或由下列組成的組合物蝕刻該微電子裝置(複合式半導體裝置)：水、氫氧化四級銨化合物及胺化合物之至少一種、水溶混性溶劑及選擇性界面活性劑。該方法包含選擇性提高在包含矽及矽-鍺的微電子裝置(複合式半導體裝置)上之矽相對於矽-鍺的蝕刻速率之步驟，該方法其步驟包括：讓該包含矽及矽-鍺的微電子裝置(複合式半導體裝置)與一水性組合物接觸，其中該組合物包含水、氫氧化四級銨化合物及胺化合物之至少一種、水溶混性溶劑及選擇性界面活性劑；及在至少部分移除矽後，沖洗該複合式半導體裝置，其中該矽對矽-鍺之蝕刻選擇性係大於約50。亦可在該方法中包括額外的乾燥步驟。在本發明的方法中，「至少部分移除」意謂著使用本發明之組合物移除至少50%的該材料，較佳為移除至少70%，最佳為移除至少80%。
為了實現用於GAA裝置之奈米線製造，在Si/Si/SiGe上的蝕刻速率選擇性較佳為大於(>)50，SiN蝕刻較佳為少於(<)10或少於5埃/分鐘，及熱氧化物蝕刻較佳為少於(<)2或少於1埃/分鐘。
該犧牲矽較佳為呈(110)定向。
該接觸步驟可藉由任何合適的方法進行，諸如例如，沈浸、噴灑或經由單晶圓方法。該組合物在接觸步驟期間之溫度較佳為約25至100℃及更佳為約40至75℃。該接觸時間可係約1至60分鐘。
本發明的組合物當使用在包括矽及矽-鍺之基材上時，諸如例如，在堆疊的閘極全環裝置之製造期間，其驚人地對矽具有優良超過矽-鍺的蝕刻選擇性。用語「選擇性」典型使用來指出二種材料的蝕刻速率比率。根據本發明的組合物較佳為具有矽對矽-鍺之溼式蝕刻選擇性在約50至約500間。在其它具體實例中，使用本發明的組合物所觀察到矽對矽-鍺之蝕刻選擇性係在約50至約200間。
在該接觸步驟後係一選擇性沖洗步驟。該沖洗步驟可藉由任何合適的方法進行，例如，藉由沈浸或噴灑技術以去離子水沖洗該基材。在較佳具體實例中，可使用去離子水與有機溶劑諸如例如異丙醇之混合物來進行該沖洗步驟。
在該接觸步驟及選擇性沖洗步驟後係一選擇性乾燥步驟，其係藉由任何合適的方法進行，例如，異丙醇(IPA)蒸氣乾燥、加熱或藉由向心力。
下列討論的闡明性實施例更完整地顯示出特徵及優點。
實施例
用以製備清洗組合物的一般程序
藉由塗佈鐵弗龍的1”攪拌棒，在250毫升燒杯中混合該等組分來製備本實施例主題之全部組合物。典型來說，加入燒杯的第一材料係去離子(DI)水，接著為其它組分，其無特別的順序。
基材之組合物
在Si晶圓上，藉由異質磊晶來沈積SiGe/Si多層。圖1的A邊顯示出在實施例中處理之微電子裝置的圖式。該SiGe/Si多層沈積係從在Si基材10上的厚SiGe層12開始。然後，接著為Si/SiGe多層沈積。(該Si層係標記為14及該SiGe層係標記為16)。在該多層的頂端上沈積氧化物層18及氮化物硬遮罩(HM)層20，及將其圖形化成平行鰭片22。選擇性蝕刻該SiGe/Si奈米線鰭片及產生SiGe奈米 線。圖1的A邊顯示出在讓該裝置與本發明的組合物接觸前，於實施例中處理之微電子裝置。圖形之B邊顯示出在處理後之微電子裝置。
加工條件
於250毫升燒杯中，使用100克的蝕刻組合物與設定在400rpm之½”圓鐵弗龍攪拌棒來進行蝕刻測試。在加熱板上將該蝕刻組合物加熱至溫度約45℃。將測試試樣沈浸在該組合物中約20分鐘，同時攪拌。
然後，在DI水槽中或以噴灑來沖洗該等斷片3分鐘，隨後使用經過濾的氮進行乾燥。從蝕刻前後之厚度變化及藉由橢圓偏振儀光譜(MG-1000，Nano-View Co.,Ltd.，South Korea，我們使用SCI FilmTek SE2000)測量來估計該矽及矽-鍺蝕刻速率。典型的起始層厚度對Si來說係1000埃及對SiGe來說係1000埃。
實施例組1
實施例1：溶劑效應
如在表2的組合物中詳述，評估不同溶劑以決定其在蝕刻及選擇性上的效應。
Figure 107129556-A0305-02-0020-1
此實驗組顯露出就矽超過SiGe之蝕刻選擇性來說，甘油、DPM、PG及DMSO顯示出有益。
實施例2：SiGe蝕刻之抑制
評估腐蝕抑制劑之多種官能基保護SiGe奈米線在鹼性環境中不被蝕刻的能力。在習知的Si蝕刻劑中容易發生SiGe損傷，特別是當在SiGe合金中的Ge濃度接近、在或低於25莫耳%時。表3至6總整理出所評估之組合物。
Figure 107129556-A0305-02-0021-2
Figure 107129556-A0305-02-0021-3
Figure 107129556-A0305-02-0022-4
Figure 107129556-A0305-02-0022-5
這些實驗建議當在該矽蝕刻組合物中使用下列化合物時有優勢：癸酸、抗壞血酸、1-(2-胺基乙基)哌嗪、溴化(1-十六烷基)三甲基銨、8-羥基喹啉及11-巰基十一烷酸。
實施例3：
進一步評估下列調配物：
Figure 107129556-A0305-02-0023-6
此組合物具有多晶-Si/SiGe選擇性係99及經實測其在圖形化晶圓上完全釋放出Si層。因此，在40℃/3分鐘下成功地製造出SiGe奈米線。此外，此組合物亦在45℃下顯示出120小時的好穩定性，其能夠以再循環模式進行操作。參見表7及8。
Figure 107129556-A0305-02-0023-7
Figure 107129556-A0305-02-0023-8
前述說明主要意欲用於闡明目的。雖然本發明已顯示及描述出其相關典型具體實例，應該要由熟習該項技術者了解的是，可在前述之形式及細節中製得多種其它變化、省略及加入而沒有離開本發明之精神及範圍。
10‧‧‧Si基材
12‧‧‧厚SiGe層
14‧‧‧Si層
16‧‧‧SiGe層
18‧‧‧氧化物層
20‧‧‧氮化物硬遮罩(HM)層
22‧‧‧平行鰭片

Claims (12)

  1. 一種合適於從微電子裝置中相對於矽-鍺選擇性移除矽之蝕刻溶液，其包含：0.5重量%至70重量%水；0.1重量%至35重量%氫氧化四級銨化合物；0.5重量%至70重量%胺化合物；0.5重量%至59.5重量%水溶混性溶劑；選擇性0.001重量%至15重量%界面活性劑；及0.01重量%至15重量腐蝕抑制劑，其係選自於由下列所組成之群：癸酸、1-(2-胺基乙基)哌嗪、溴化(1-十六烷基)三甲基銨、8-羥基喹啉、11-巰基十一烷酸及其混合物。
  2. 如請求項1之蝕刻溶液，其中該氫氧化四級銨化合物係烷基不全部相同的氫氧化四烷基銨化合物；及該胺化合物係烷醇胺。
  3. 如請求項2之蝕刻溶液，其中該氫氧化四級銨化合物係選自於由下列所組成之群：氫氧化苄基三甲基銨、氫氧化甲基三乙基銨、氫氧化乙基三甲基銨(ETMAH)、氫氧化2-羥基乙基三甲基銨、氫氧化苄基三乙基銨、氫氧化六癸基三甲基銨及其混合物；及該烷醇胺化合物係選自於由下列所組成之群：N-甲基乙醇胺(NMEA)、單乙醇胺(MEA)、二乙醇胺、三乙醇胺、三異丙醇胺、2-(2-胺基乙基胺基)乙醇、2-(2-胺基乙氧基)乙醇(AEE)、N-乙基乙醇胺、N,N-二甲基乙醇胺、N,N-二乙基乙醇胺、N-甲基二乙醇胺、N-乙基二乙醇胺、環己基胺二乙醇、二異丙醇胺、環己基胺二乙醇及其混合物。
  4. 如請求項3之蝕刻溶液，其中該氫氧化四級銨化合物係氫氧化乙基三甲基銨(ETMAH)；及該烷醇胺係2-(2-胺基乙氧基)乙醇(AEE)。
  5. 如請求項1之蝕刻溶液，其中該水溶混性溶劑係選自於由下列所組成之群：乙二醇、丙二醇、1,4-丁二醇、三丙二醇甲基醚、丙二醇丙基醚、二甘醇正丁基醚、己基氧基丙基胺、聚(氧基伸乙基)二胺、二甲基亞碸、四氫糠基醇、甘油、及其混合物。
  6. 如請求項5之蝕刻溶液，其中該水溶混性溶劑係甘油。
  7. 如請求項1之蝕刻溶液，其中該界面活性劑係存在。
  8. 如請求項7之蝕刻溶液，其中該界面活性劑係聚伸烷基亞胺。
  9. 如請求項1之蝕刻溶液，其中該腐蝕抑制劑係選自於由下列所組成之群：8-羥基喹啉、11-巰基十一烷酸及其混合物。
  10. 一種選擇性提高在包含矽及矽-鍺的微電子裝置中之矽相對於矽-鍺的蝕刻速率之方法，該方法其步驟包括：讓該包含矽及矽-鍺的微電子裝置與一蝕刻溶液接觸，該蝕刻溶液包含：0.5重量%至70重量%水；0.1重量%至35重量%氫氧化四級銨化合物；0.5重量%至70重量%胺化合物；0.5重量%至59.5重量%水溶混性溶劑；選擇性0.001重量%至15重量%界面活性劑；及0.01重量%至15重量腐蝕抑制劑，其係選自於由下列所組成之群：癸酸、1-(2-胺基乙基)哌嗪、溴化(1-十六烷基)三甲基銨、8-羥基喹啉、11-巰基十一烷酸及其混合物；及在至少部分移除矽後，沖洗該微電子裝置，其中該矽對矽-鍺之蝕刻選擇性係在約50至約200間。
  11. 如請求項10之方法，更包含乾燥該半導體裝置的步驟。
  12. 如請求項10之方法，其中該接觸步驟係在溫度約25℃至約 100℃下進行。
TW107129556A 2017-08-25 2018-08-24 於製造一半導體裝置時用於從一矽-鍺/矽堆疊相對矽-鍺合金選擇性移除矽的蝕刻組合物 TWI773809B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762550491P 2017-08-25 2017-08-25
US62/550491 2017-08-25
US16/109,172 US10934485B2 (en) 2017-08-25 2018-08-22 Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
US16/109172 2018-08-22

Publications (2)

Publication Number Publication Date
TW201920613A TW201920613A (zh) 2019-06-01
TWI773809B true TWI773809B (zh) 2022-08-11

Family

ID=63578918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129556A TWI773809B (zh) 2017-08-25 2018-08-24 於製造一半導體裝置時用於從一矽-鍺/矽堆疊相對矽-鍺合金選擇性移除矽的蝕刻組合物

Country Status (8)

Country Link
US (1) US10934485B2 (zh)
EP (1) EP3447109B1 (zh)
JP (1) JP6892418B2 (zh)
KR (1) KR102241352B1 (zh)
CN (1) CN109423288B (zh)
IL (1) IL261357B2 (zh)
SG (1) SG10201807214WA (zh)
TW (1) TWI773809B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031239B2 (en) 2018-06-29 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium nanosheets and methods of forming the same
US10680063B2 (en) * 2018-09-07 2020-06-09 International Business Machines Corporation Method of manufacturing stacked SiGe nanotubes
US11180697B2 (en) 2018-11-19 2021-11-23 Versum Materials Us, Llc Etching solution having silicon oxide corrosion inhibitor and method of using the same
JP7450334B2 (ja) 2018-12-27 2024-03-15 東京応化工業株式会社 エッチング液、及び半導体素子の製造方法
KR102678071B1 (ko) 2019-01-08 2024-06-24 동우 화인켐 주식회사 실리콘 막 식각액 조성물 및 이를 사용한 패턴 형성 방법
KR102444014B1 (ko) 2019-02-05 2022-09-15 가부시키가이샤 도쿠야마 실리콘 에칭액 및 상기 에칭액을 이용한 실리콘 디바이스의 제조방법
EP3959291A4 (en) * 2019-03-11 2023-07-19 Versum Materials US, LLC ETCHING SOLUTION AND PROCESS FOR ALUMINUM NITRIDE
EP3983499A4 (en) * 2019-06-13 2023-08-02 Versum Materials US, LLC LIQUID COMPOSITIONS FOR SELECTIVE REMOVAL OF POLYSILICON OVER P-DOped SILICON AND SILICON-GERMANIUM DURING FABRICATION OF A SEMICONDUCTOR DEVICE
JP7340969B2 (ja) 2019-06-28 2023-09-08 東京応化工業株式会社 シリコンエッチング液、シリコンエッチング方法、及びシリコンフィン構造体の製造方法
CN110438504A (zh) * 2019-08-19 2019-11-12 江阴江化微电子材料股份有限公司 一种铝栅刻开区硅渣清除组合物及硅渣清除方法
TW202129061A (zh) 2019-10-02 2021-08-01 美商應用材料股份有限公司 環繞式閘極輸入/輸出工程
US12110436B2 (en) 2019-12-20 2024-10-08 Versum Materials Us, Llc Co/Cu selective wet etchant
US11342409B2 (en) * 2020-03-25 2022-05-24 Intel Corporation Isolation regions in integrated circuit structures
JPWO2021201047A1 (zh) * 2020-03-31 2021-10-07
WO2022025163A1 (ja) 2020-07-31 2022-02-03 株式会社トクヤマ シリコンエッチング液、並びに該エッチング液を用いたシリコンデバイスの製造方法およびシリコン基板の処理方法
WO2022025161A1 (ja) 2020-07-31 2022-02-03 株式会社トクヤマ シリコンエッチング液、並びに該エッチング液を用いたシリコンデバイスの製造方法およびシリコン基板の処理方法
KR20220033141A (ko) * 2020-09-09 2022-03-16 동우 화인켐 주식회사 실리콘 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
JPWO2022138754A1 (zh) 2020-12-24 2022-06-30
CN116635986A (zh) * 2021-01-12 2023-08-22 三菱化学株式会社 蚀刻组合物、蚀刻方法、半导体器件的制造方法和全环绕栅极型晶体管的制造方法
JPWO2022172907A1 (zh) 2021-02-10 2022-08-18
KR20230141864A (ko) * 2021-03-11 2023-10-10 후지필름 가부시키가이샤 반도체 처리용 조성물, 피처리물의 처리 방법
US20220290049A1 (en) * 2021-03-12 2022-09-15 LCY Chemical Corp. Composition of etchant, method for forming semiconductor device using the same, and semiconductor device
WO2023280637A1 (en) 2021-07-08 2023-01-12 Basf Se Use of a composition and a process for selectively etching silicon
JP2023042176A (ja) * 2021-09-14 2023-03-27 株式会社東芝 エッチング方法
WO2023047959A1 (ja) * 2021-09-21 2023-03-30 富士フイルム株式会社 半導体製造用処理液および被処理物の処理方法
JPWO2023079908A1 (zh) * 2021-11-02 2023-05-11
US20230151274A1 (en) * 2021-11-15 2023-05-18 Cj Technology Co., Ltd. Method for selective etching Si in the presence of silicon nitride, its composition and application thereof
KR20240122543A (ko) 2022-02-22 2024-08-12 후지필름 가부시키가이샤 반도체 제조용 조성물, 피처리물의 처리 방법, 반도체 소자의 제조 방법
JPWO2023163002A1 (zh) * 2022-02-24 2023-08-31
CN115011348B (zh) * 2022-06-30 2023-12-29 湖北兴福电子材料股份有限公司 一种氮化铝蚀刻液及其应用
WO2024166976A1 (ja) * 2023-02-10 2024-08-15 三菱ケミカル株式会社 エッチング組成物、エッチング方法、半導体デバイスの製造方法及びゲートオールアラウンド型トランジスタの製造方法
WO2024190648A1 (ja) * 2023-03-14 2024-09-19 三菱ケミカル株式会社 エッチング組成物、エッチング組成物の製造方法、エッチング方法、半導体デバイスの製造方法及びゲートオールアラウンド型トランジスタの製造方法
CN117417747A (zh) * 2023-09-13 2024-01-19 湖北兴福电子材料股份有限公司 一种相对于硅锗的硅选择性蚀刻液

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200829696A (en) * 2006-09-25 2008-07-16 Advanced Tech Materials Compositions and methods for the removal of photoresist for a wafer rework application
JP2017108122A (ja) * 2015-11-25 2017-06-15 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ エッチング組成物及びその使用方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3160344B2 (ja) * 1991-01-25 2001-04-25 アシュランド インコーポレーテッド 有機ストリッピング組成物
US6599370B2 (en) * 2000-10-16 2003-07-29 Mallinckrodt Inc. Stabilized alkaline compositions for cleaning microelectronic substrates
KR100554517B1 (ko) 2004-04-14 2006-03-03 삼성전자주식회사 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법
JP4968477B2 (ja) 2005-08-19 2012-07-04 日産化学工業株式会社 ハードマスクの除去用組成物及び除去方法
JPWO2009044647A1 (ja) 2007-10-04 2011-02-03 三菱瓦斯化学株式会社 シリコンエッチング液およびエッチング方法
US7994062B2 (en) 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
US8753942B2 (en) 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US8912568B2 (en) 2011-06-20 2014-12-16 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
JP2014529641A (ja) 2011-08-09 2014-11-13 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ シリコン基板の表面を処理するための水性アルカリ性組成物および方法
US8703004B2 (en) 2011-11-14 2014-04-22 Kabushiki Kaisha Toshiba Method for chemical planarization and chemical planarization apparatus
US8614123B2 (en) * 2011-11-28 2013-12-24 Globalfoundries Inc. Method of forming a semiconductor device by using sacrificial gate electrodes and sacrificial self-aligned contact structures
CN103633123B (zh) * 2013-12-10 2016-07-27 中国科学院微电子研究所 一种纳米线衬底结构及其制备方法
JP2016054219A (ja) * 2014-09-03 2016-04-14 株式会社東芝 化学的平坦化方法及び化学的平坦化装置
US9873833B2 (en) * 2014-12-29 2018-01-23 Versum Materials Us, Llc Etchant solutions and method of use thereof
EP3127862B1 (en) 2015-08-06 2018-04-18 IMEC vzw A method of manufacturing a gate-all-around nanowire device comprising two different nanowires
KR102468776B1 (ko) * 2015-09-21 2022-11-22 삼성전자주식회사 폴리실리콘 습식 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법
US9716142B2 (en) 2015-10-12 2017-07-25 International Business Machines Corporation Stacked nanowires
US9704962B1 (en) 2015-12-16 2017-07-11 Globalfoundries Inc. Horizontal gate all around nanowire transistor bottom isolation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200829696A (en) * 2006-09-25 2008-07-16 Advanced Tech Materials Compositions and methods for the removal of photoresist for a wafer rework application
JP2017108122A (ja) * 2015-11-25 2017-06-15 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ エッチング組成物及びその使用方法

Also Published As

Publication number Publication date
US10934485B2 (en) 2021-03-02
JP2019050364A (ja) 2019-03-28
KR20190022414A (ko) 2019-03-06
SG10201807214WA (en) 2019-03-28
IL261357B (en) 2022-10-01
EP3447109A1 (en) 2019-02-27
IL261357B2 (en) 2023-02-01
TW201920613A (zh) 2019-06-01
IL261357A (en) 2019-02-28
KR102241352B1 (ko) 2021-04-15
EP3447109B1 (en) 2020-08-05
US20190085240A1 (en) 2019-03-21
CN109423288A (zh) 2019-03-05
CN109423288B (zh) 2021-02-23
JP6892418B2 (ja) 2021-06-23

Similar Documents

Publication Publication Date Title
TWI773809B (zh) 於製造一半導體裝置時用於從一矽-鍺/矽堆疊相對矽-鍺合金選擇性移除矽的蝕刻組合物
KR102327914B1 (ko) 반도체 소자의 제조 과정에서 실리콘-게르마늄／실리콘 스택으로부터 실리콘-게르마늄 합금을 선택적으로 제거하기 위한 에칭액
TWI714013B (zh) 於製造一半導體裝置時用於從一矽-鍺/鍺堆疊選擇性移除矽-鍺合金的蝕刻溶液
TWI693305B (zh) 於製造一半導體裝置時用於從矽-鍺/矽堆疊同時移除矽及矽-鍺合金的蝕刻溶液
TWI760768B (zh) 於製造一半導體裝置時優先p-摻雜矽及矽-鍺選擇性移除多晶矽的液態組合物
WO2020146748A1 (en) Hafnium oxide corrosion inhibitor
TWI816379B (zh) 於製造一半導體裝置時用於從一矽-鍺/矽堆疊選擇性移除矽-鍺合金的蝕刻溶液