KR20230043108A - 실리콘 에칭액, 그리고 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 실리콘 기판의 처리 방법 - Google Patents

실리콘 에칭액, 그리고 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 실리콘 기판의 처리 방법 Download PDF

Info

Publication number
KR20230043108A
KR20230043108A KR1020237002387A KR20237002387A KR20230043108A KR 20230043108 A KR20230043108 A KR 20230043108A KR 1020237002387 A KR1020237002387 A KR 1020237002387A KR 20237002387 A KR20237002387 A KR 20237002387A KR 20230043108 A KR20230043108 A KR 20230043108A
Authority
KR
South Korea
Prior art keywords
silicon
formula
group
quaternary ammonium
represented
Prior art date
Application number
KR1020237002387A
Other languages
English (en)
Inventor
요시키 세이케
마나미 오시오
세이지 도노
Original Assignee
가부시끼가이샤 도꾸야마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도꾸야마 filed Critical 가부시끼가이샤 도꾸야마
Publication of KR20230043108A publication Critical patent/KR20230043108A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)

Abstract

하기 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 하기 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 및 물을 포함하는, 실리콘 에칭액.
R11R12R13R14N＋·OH- (1)
(식 (1) 중, R11, R12, R13 및 R14 는, 각각 독립적으로, 아릴기, 벤질기, 또는 탄소수 1 ∼ 16 의 알킬기이고, 알킬기, 아릴기, 또는 벤질기는, 하이드록시기를 갖고 있어도 된다)
R21R22R23R24N＋·I- (2)
(식 (2) 중, R21, R22, R23 및 R24 는, 치환기를 갖고 있어도 되는, 아릴기, 벤질기, 또는 탄소수 1 ∼ 10 의 알킬기이고, 각각 동일한 기여도 되고, 상이한 기여도 된다)

Description

실리콘 에칭액, 그리고 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 실리콘 기판의 처리 방법
본 발명은, 각종 실리콘 디바이스를 제조할 때의 표면 가공, 특히 실리콘-게르마늄을 포함하는 각종 실리콘 복합 반도체 디바이스를 제조할 때의 실리콘-게르마늄에 대한 실리콘의 에칭 속도가 높은, 에칭 선택성이 높은 에칭 공정에서 사용되는 실리콘 에칭액에 관한 것이다. 또, 본 발명은 그 에칭액을 사용한 실리콘 디바이스의 제조 방법에 관한 것이다. 또, 본 발명은 그 에칭액을 사용한 실리콘 기판의 처리 방법에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서, 실리콘 에칭이 다양한 공정에 사용되고 있다. 최근, 메모리 셀의 적층화나, 로직 디바이스의 제조가 3 차원화되는 가운데 실리콘을 사용한 가공 프로세스가 다용되어 있고, 그 때에 사용되는 실리콘 에칭은 디바이스의 치밀화에 의해, 에칭 후의 평활성, 에칭 정밀도, 및 타재료와의 에칭 선택성 등에 대한 요구가 엄격해지고 있다. 또, 그 밖에 웨이퍼의 박막화 등의 프로세스에도 응용되고 있다. 이와 같은 각종 실리콘 디바이스에는 용도에 따라 고집적화, 미세화, 고감도화, 및 고기능화가 요구되고 있고, 이들 요구를 만족시키기 위해 이들 실리콘 디바이스의 제조에 있어서 미세 가공 기술로서 실리콘 에칭이 중요시되고 있다. 특히 실리콘-게르마늄을 포함하는 각종 실리콘 복합 반도체 디바이스도 증가하고 있어, 실리콘-게르마늄을 용해시키지 않고 실리콘만을 균일하게 에칭할 수 있는 실리콘 에칭이 중요시되고 있다.
여기서, 실리콘 에칭에는 불산-질산 수용액에서의 에칭과 알칼리를 사용한 에칭이 있다. 전자의 불산-질산 수용액에서의 에칭은, 실리콘의 결정 방위에 상관없이 등방적으로 에칭할 수 있으며, 실리콘 단결정, 폴리실리콘, 및 아모르퍼스 실리콘에 대해 균일하게 에칭하는 것이 가능하지만, 불산-질산 수용액은 실리콘을 산화시키고, 실리콘 산화막으로서 에칭하고 있기 때문에, 실리콘 산화막에 대한 실리콘의 에칭 선택비는 없기 때문에, 실리콘 산화막을 잔류시키는 반도체 제조 프로세스 등에 사용할 수 없었다. 또, 불산-질산 수용액은 실리콘-게르마늄도 용해시키기 때문에, 실리콘-게르마늄막을 잔류시키는 반도체 제조 프로세스 등에 사용할 수 없었다.
다음으로, 알칼리에 의한 실리콘 에칭의 경우, 알칼리는 실리콘 질화막에 대한 실리콘의 에칭 선택성이 높을 뿐만 아니라, 실리콘 산화막에 대한 실리콘의 에칭 선택성도 높다는 특징을 갖는 점에서 실리콘 산화막, 또는 실리콘 질화막을 잔류시키는 반도체 제조 프로세스에 사용할 수 있다. 여기서, 선택성이 높다란, 특정한 부재에 대해 특히 높은 실리콘의 에칭성을 나타내는 성질을 말한다. 예를 들어 실리콘 단결정, 폴리실리콘, 또는 아모르퍼스 실리콘의 실리콘막과 다른 막 (예를 들어 실리콘 산화막) 을 갖는 기판을 에칭할 때에, 실리콘막만을 에칭하고, 실리콘 산화막이 에칭되지 않는 경우에는, 실리콘 산화막에 대한 실리콘의 에칭 선택성이 높다고 여겨진다. 알칼리성의 에칭액은, 실리콘 산화막 및 실리콘 질화막에 대한 에칭 선택성이 높아, 실리콘막을 선택적으로 에칭한다. 또, 알칼리계 에칭액의 경우, 실리콘-게르마늄의 에칭 속도는 실리콘과 비교하여 낮지만, 선택성이 충분하지는 않고, 실리콘-게르마늄막의 에칭을 억제하여, 실리콘만을 에칭할 수는 없었다.
상기 에칭액으로는 KOH, 하이드라진, 또는 테트라메틸암모늄하이드로옥사이드 (이하, TMAH 라고도 한다) 등의 일반적인 알칼리 약품의 수용액이 사용 가능하다 (특허문헌 1 및 2 참조). 그 중에서도 독성이 낮고 취급이 용이한 KOH, 또는 TMAH 가 단독으로 바람직하게 사용되고 있다. 이 중에서도 금속 불순물의 혼입, 및 실리콘 산화막과의 에칭 선택성을 고려한 경우, 또한 TMAH 가 바람직하게 사용되고 있다.
알칼리를 사용한 에칭에 관해서, 특허문헌 1 에는, 수산화알칼리, 물 및 폴리알킬렌옥사이드알킬에테르를 포함하는, 태양 전지용 실리콘 기판의 에칭액이 개시되어 있다. 특허문헌 2 에는, 알칼리 화합물, 유기 용제, 계면 활성제 및 물을 포함하는 태양 전지용 실리콘 기판의 에칭액이 개시되어 있다. 특허문헌 2 에서는 알칼리 화합물의 일례로서, TMAH 가 예시되고, 유기 용제로서 폴리알킬렌옥사이드알킬에테르가 예시되어 있지만, 현실에 사용되고 있는 알칼리 화합물은, 수산화나트륨, 및 수산화칼륨이다. 특허문헌 3 에는, 에칭액이 물, 유기 알칼리, 또는 수혼화성 용매에 임의로 계면 활성제, 및 부식 방지제를 혼합한 약액이 개시되어 있다.
일본 공개특허공보 2010-141139호 일본 공개특허공보 2012-227304호 일본 공개특허공보 2019-050364호
특허문헌 1, 및 특허문헌 2 의 에칭액에서는, 알칼리 화합물로서 NaOH, 또는 KOH 가 사용되고 있다. 상기한 바와 같이, 알칼리에 의한 에칭은 불산-질산 수용액과 비교하여 실리콘 산화막과의 선택성은 높지만, 알칼리 금속 수산화물은 수산화 제 4 급 암모늄과 비교하면, 실리콘 산화막의 에칭 속도가 높다. 이 때문에, 실리콘막의 에칭에 있어서, 마스크 재료 및 패턴 구조의 일부에 실리콘 산화막을 사용한 경우, 장시간의 처리에 있어서는 실리콘 에칭시에 잔류시켜야 하는 실리콘 산화막도 에칭되어 버리기 때문에, 실리콘 산화막을 에칭시키지 않고, 실리콘막만을 선택적으로 에칭할 수는 없다. 또한, 이들 에칭액은 결정 이방성을 높여, 표면을 거칠게 하는 것을 목적으로 하고 있기 때문에, 실리콘막을 평활하게 에칭할 수는 없다. 특허문헌 3 에 기재된 에칭액은, 실리콘-게르마늄에 대해 실리콘을 선택적으로 제거할 수 있는 약액이지만, 실리콘-게르마늄에 대한 실리콘의 에칭 선택성은 충분하지는 않고, 또, 평활하게 실리콘을 에칭하는 것에 대한 기재도 없다.
그래서, 본 발명은, 각종 실리콘 디바이스를 제조할 때의 표면 가공, 특히 실리콘-게르마늄을 포함하는 각종 실리콘 복합 반도체 디바이스에 있어서, 실리콘-게르마늄에 대한 실리콘의 에칭 선택성이 높고, 나아가서는 실리콘 표면에 힐록의 발생을 억제한 처리를 할 수 있고, 또한, 실리콘 산화막과의 선택비가 높은 실리콘 에칭액을 제공하는 것을 목적으로 한다.
본 발명자들은, 예의 노력의 결과, 식 (1) 로 나타내는 수산화 제 4 급 암모늄과, 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 및 물을 함유시킨 실리콘 에칭액을 사용함으로써, 상기한 과제를 해결할 수 있는 것을 알아냈다. 식 (1) 로 나타내는 수산화 제 4 급 암모늄은 실리콘 산화막, 및 실리콘 질화막에 대한 실리콘의 에칭 선택성이 높은 실리콘 에칭이 가능하고, 식 (2) 로 나타내는 요오드화 제 4 급 암모늄은 실리콘-게르마늄에 대한 실리콘의 에칭 선택비를 높일 수 있다.
즉, 제 1 본 발명은,
하기 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 하기 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 및 물을 포함하는, 실리콘 에칭액에 관한 것이다.
R11R12R13R14N＋·OH- (1)
(식 (1) 중, R11, R12, R13 및 R14 는, 각각 독립적으로, 아릴기, 벤질기, 또는 탄소수 1 ∼ 16 의 알킬기이고, 알킬기, 아릴기, 또는 벤질기는, 치환기로서 하이드록시기를 갖고 있어도 된다)
R21R22R23R24N＋·I- (2)
(식 중, R21, R22, R23 및 R24 는, 치환기를 갖고 있어도 되는 탄소수 1 ∼ 10 의 알킬기이고, 각각 동일한 기여도 되고, 상이한 기여도 된다)
제 1 본 발명에 있어서, 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도가 0.05 몰/L 이상, 1.1 몰/L 이하이고, 식 (2) 로 나타내는 제 4 급 암모늄염의 농도가 0.1 질량％ 이상, 15 질량％ 이하인 것이 바람직하다.
식 (3) 으로 나타내는 화합물은 실리콘-게르마늄의 용해성을 억제하여, 실리콘-게르마늄에 대해 실리콘을 보다 선택적으로 에칭할 수 있다.
제 1 본 발명에 있어서, 추가로, 하기 식 (3) 으로 나타내는 화합물을 포함하는 것이 바람직하다.
R31O-(CmH2mO)n-R32 (3)
(식 중, R31 은 수소 원자 또는 탄소수 1 ∼ 3 의 알킬기, R32 는 수소 원자 또는 탄소수 1 ∼ 6 의 알킬기, m 은 2 ∼ 6 의 정수, n 은 1 ∼ 3 의 정수이다. 단, R31 과 R32 는 동시에 수소 원자인 경우는 없고, m ＝ 2 의 경우, n 과 R31 의 탄소수 (C1) 와, R32 의 탄소수 (C2) 의 합계 (n＋C1＋C2) 가 5 이상이다.)
제 1 본 발명에 있어서, 또한, 상기 식 (3) 으로 나타내는 화합물의 농도가 0.5 질량％ 이상 20 질량％ 이하인 것이 바람직하다.
탄소수 2 ∼ 12 이고, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물은 실리콘 표면의 (111) 면으로 둘러싸인 피라미드 형상의 힐록을 저감시킬 수 있다.
제 1 본 발명에 있어서, 추가로, 탄소수 2 ∼ 12 이고, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물을 포함하는 것이 바람직하다.
제 1 본 발명에 있어서, 또한, 상기 다가 하이드록시 화합물의 농도가 5 질량％ 이상, 70 질량％ 이하인 것이 바람직하다.
식 (4) 로 나타내는 제 4 급 암모늄염은, 실리콘 표면의 (111) 면으로 둘러싸인 피라미드 형상의 힐록을 저감시킬 수 있다.
제 1 본 발명에 있어서, 추가로, 하기 식 (4) 로 나타내는 제 4 급 암모늄염을 포함하는 것이 바람직하다.
R41R42R43R44N＋·X- (4)
(식 중, R41, R42, R43 및 R44 는, 치환기를 갖고 있어도 되는 탄소수 1 ∼ 16 의 알킬기이고, 각각 동일한 기여도 되고, 상이한 기여도 된다. X 는, BF4, 불소 원자, 염소 원자, 또는 브롬 원자이다.)
제 1 본 발명에 있어서, 또한, 상기 식 (4) 로 나타내는 제 4 급 암모늄염의 농도가 1 질량％ 이상, 50 질량％ 이하인 것이 바람직하다.
제 2 본 발명은, 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막, 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 개의 실리콘 재료를 포함하는 실리콘 기판의 처리 방법으로서, 제 1 본 발명의 실리콘 에칭액을 사용하여, 상기 실리콘 재료를 에칭하는 공정을 포함하는, 실리콘 기판의 처리 방법이다.
제 3 본 발명은, 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 개의 실리콘 재료를 갖는 실리콘 디바이스의 제조 방법으로서,
제 1 본 발명의 실리콘 에칭액을 사용하여 상기 실리콘 재료를 에칭하는 공정을 포함하는, 실리콘 디바이스의 제조 방법이다.
본 발명의 실리콘 에칭액은, 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막, 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 개의 실리콘 재료를 포함하는 실리콘 기판의 표면을 평활하게 에칭할 수 있다. 또한, 실리콘 산화막과의 선택비도 높은 처리를 할 수 있고, 특히 실리콘-게르마늄을 포함하는 복합 반도체 디바이스에 있어서는, 실리콘-게르마늄에 대한 실리콘의 에칭 선택성이 높은 처리를 할 수 있다. 또, 수산화 제 4 급 암모늄 농도를 저농도측에서도 처리할 수 있는 점에서, 독성, 및, 폐액 처리의 비용도 저감시킬 수 있다.
나아가서는, 다가 하이드록시 화합물이나 식 (4) 로 나타내는 제 4 급 암모늄염을 함유시키면, 실리콘 표면에 대한 (111) 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 억제하여, 실리콘 표면 (100 면) 을 평활하게 에칭 처리할 수 있다.
이하에 본 발명의 실시형태를 상세하게 설명하지만, 이들 설명은 본 발명의 실시형태의 일례 (대표예) 이고, 본 발명은 그 요지를 넘지않는 한 이들 내용에 한정되지 않는다.
본 명세서에 있어서,「∼」를 사용하여 나타내는 수치 범위는,「∼」의 전후에 기재된 수치를 하한값 및 상한값으로서 포함하는 범위를 의미하고,「A ∼ B」는, A 이상 B 이하인 것을 의미한다.
또, 본 명세서에 있어서,「각각 동일한 기여도 되고, 상이한 기여도 된다」를「각각 독립적으로」라고 표현하는 경우가 있다.
본 발명은, 하기의 항 등을 포함한다.
항 1 하기 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 하기 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 및 물을 포함하는, 실리콘 에칭액.
R11R12R13R14N＋·OH- (1)
식 (1) 중, R11, R12, R13 및 R14 는, 각각 독립적으로, 아릴기, 벤질기, 또는 탄소수 1 ∼ 16 의 알킬기이고, 알킬기, 아릴기, 또는 벤질기는, 치환기로서 하이드록시기를 갖고 있어도 된다.
R21R22R23R24N＋·I- (2)
식 (2) 중, R21, R22, R23 및 R24 는, 치환기를 갖고 있어도 되는, 아릴기, 벤질기, 또는 탄소수 1 ∼ 10 의 알킬기이고, 각각 동일한 기여도 되고, 상이한 기여도 된다.
항 2 상기 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도가 0.05 몰/L 이상, 1.1 몰/L 이하이고,
상기 식 (2) 로 나타내는 요오드화 제 4 급 암모늄의 농도가 0.1 질량％ 이상, 15 질량％ 이하인, 항 1 에 기재된 실리콘 에칭액.
항 3 추가로, 하기 식 (3) 으로 나타내는 화합물을 포함하는, 항 1 또는 2 에 기재된 실리콘 에칭액.
R31O-(CmH2mO)n-R32 (3)
식 (3) 중, R31 은 수소 원자 또는 탄소수 1 ∼ 3 의 알킬기, R32 는 수소 원자 또는 탄소수 1 ∼ 6 의 알킬기, m 은 2 ∼ 6 의 정수, n 은 1 ∼ 3 의 정수이다. 단, R31 과 R32 는 동시에 수소 원자인 경우는 없고, m ＝ 2 의 경우, n 과 R31 의 탄소수 (C1) 와, R32 의 탄소수 (C2) 의 합계 (n＋C1＋C2) 가 5 이상이다.
항 4 식 (3) 으로 나타내는 화합물의 농도가 0.5 질량％ 이상, 20 질량％ 이하인, 항 3 에 기재된 실리콘 에칭액.
항 5 추가로, 탄소수 2 ∼ 12 이고, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물을 포함하는, 항 1 ∼ 4 중 어느 1 항에 기재된 실리콘 에칭액.
항 6 상기 다가 하이드록시 화합물의 농도가 5 질량％ 이상, 70 질량％ 이하인, 항 5 에 기재된 실리콘 에칭액.
항 7 추가로, 하기 식 (4) 로 나타내는 제 4 급 암모늄염을 포함하는, 항 1 ∼ 6 중 어느 1 항에 기재된 실리콘 에칭액.
R41R42R43R44N＋·X- (4)
식 (4) 중, R41, R42, R43 및 R44 는, 치환기를 갖고 있어도 되는 탄소수 1 ∼ 16 의 알킬기이고, 각각 동일한 기여도 되고, 상이한 기여도 된다. X 는, BF4, 불소 원자, 염소 원자, 또는 브롬 원자이다.
항 8 상기 식 (4) 로 나타내는 제 4 급 암모늄염의 농도가 1 질량％ 이상, 50 질량％ 이하인, 항 7 에 기재된 실리콘 에칭액.
항 9 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막, 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 개의 실리콘 재료를 포함하는 실리콘 기판의 처리 방법으로서, 항 1 ∼ 8 중 어느 1 항에 기재된 실리콘 에칭액을 사용하여, 상기 실리콘 재료를 에칭하는 공정을 포함하는, 실리콘 기판의 처리 방법.
항 10 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막, 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 개의 실리콘 재료를 갖는 실리콘 디바이스의 제조 방법으로서, 항 1 ∼ 8 중 어느 1 항에 기재된 실리콘 에칭액을 사용하여 상기 실리콘 재료를 에칭하는 공정을 포함하는, 실리콘 디바이스의 제조 방법.
(실리콘 에칭액)
본 발명의 실리콘 에칭액은, 하기 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 하기 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 및 물을 포함한다.
R11R12R13R14N＋·OH- (1)
식 (1) 중, R11, R12, R13 및 R14 는, 각각 독립적으로, 아릴기, 벤질기, 또는 탄소수 1 ∼ 16 의 알킬기이고, 알킬기, 아릴기, 또는 벤질기는, 치환기로서 하이드록시기를 갖고 있어도 된다.
R21R22R23R24N＋·I- (2)
식 (2) 중, R21, R22, R23 및 R24 는, 치환기를 갖고 있어도 되는, 아릴기, 벤질기, 또는 탄소수 1 ∼ 10 의 알킬기이고, 각각 동일한 기여도 되고, 상이한 기여도 된다.
식 (1) 로 나타내는 수산화 제 4 급 암모늄은 실리콘 산화막, 실리콘 질화막에 대한 실리콘의 에칭 선택성이 높은 실리콘 에칭이 가능하고, 식 (2) 로 나타내는 요오드화 제 4 급 암모늄은 실리콘-게르마늄에 대한 실리콘의 에칭 선택비를 높일 수 있다.
본 발명에 있어서, 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도가 0.05 몰/L 이상, 1.1 몰/L 이하, 식 (2) 로 나타내는 제 4 급 암모늄염의 농도가 0.1 질량％ 이상, 50 질량％ 이하인 것이 바람직하다.
상기 식 (1) 로 나타내는 수산화 제 4 급 암모늄에 있어서, R11, R12, R13 및 R14 는, 치환기를 갖고 있어도 되는, 알킬기, 아릴기, 또는 벤질기이고, 각각 동일한 기여도 되고, 상이한 기여도 되며, 알킬기, 아릴기, 또는 벤질기는, 치환기로서 하이드록시기를 갖고 있어도 된다.
알킬기로는 R11, R12, R13 및 R14 에 각각 포함되는 탄소수가 1 이상, 16 이하인 알킬기가 바람직하고, 탄소수 1 이상, 4 이하의 알킬기가 보다 바람직하다. 아릴기로는 탄소수 6 이상, 10 이하의 아릴기, 벤질기로는 탄소수 7 이상, 10 이하의 벤질기가 바람직하다.
또, 알킬기, 아릴기 및 벤질기는, 물에 대한 용해도를 향상시킬 목적으로, 치환기로서 하이드록시기를 갖고 있어도 된다.
R11, R12, R13 및 R14 로는, 메틸기, 에틸기, n-프로필기, i-프로필기, n-부틸기, i-부틸기, sec-부틸기, 또는 tert-부틸기 등의 무치환의 탄소수 1 이상, 4 이하의 알킬기 ; 하이드록시메틸기, 하이드록시에틸기, 하이드록시-n-프로필기, 하이드록시-i-프로필기, 하이드록시-n-부틸기, 하이드록시-i-부틸기, 하이드록시-sec-부틸기, 또는 하이드록시-tert-부틸기 등의 하이드록시기로 치환된 탄소수 1 ∼ 4 의 알킬기 ; 페닐기 ; 톨릴기 ; o-자일릴기 ; 벤질기 등을 들 수 있다.
R11, R12, R13 및 R14 중의 탄소수의 합계는 용해도의 관점에서 20 이하가 바람직하고, R11, R12, R13 및 R14 는, 탄소수 1 이상, 4 이하의 알킬기, 또는 하이드록시기가 치환된 탄소수 1 이상, 4 이하의 알킬기인 것이 바람직하고, 적어도 3 개가 동일한 알킬기인 것이 바람직하다. 탄소수 1 이상, 4 이하의 알킬기는 메틸기, 에틸기, 프로필기, 부틸기, 이소부틸기, 또는 하이드록시에틸기가 바람직하고, 적어도 3 개가 동일한 알킬기는 트리메틸기, 트리에틸기, 또는 트리부틸기가 바람직하다.
식 (1) 로 나타내는 수산화 제 4 급 암모늄으로는, 테트라메틸암모늄하이드로옥사이드 (TMAH), 테트라에틸암모늄하이드로옥사이드 (TEAH), 에틸트리메틸암모늄하이드로옥사이드 (ETMAH), 테트라프로필암모늄하이드로옥사이드 (TPAH), 테트라부틸암모늄하이드로옥사이드 (TBAH), 트리메틸-2-하이드록시에틸암모늄하이드로옥사이드 (수산화콜린), 디메틸비스(2-하이드록시에틸)암모늄하이드로옥사이드, 메틸트리스(2-하이드록시에틸)암모늄하이드로옥사이드, 트리메틸페닐암모늄하이드로옥사이드, 또는 벤질트리메틸암모늄하이드로옥사이드 등을 들 수 있다. 그 중에서도, TMAH, 수산화콜린, TEAH, ETMAH, TPAH, 또는 TBAH 가 바람직하게 사용될 수 있다. 특히, 실리콘의 에칭 속도가 높다는 이유에서 TMAH, 수산화콜린, ETMAH, TEAH, 또는 TPAH 를 사용하는 것이 가장 바람직하다.
또, 실리콘 에칭액 중의 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도로는, 종래의 실리콘 에칭액의 농도를 동일하게 적용할 수 있고, 0.05 몰/L 이상, 1.1 몰/L 이하의 범위이면, 결정의 석출을 발생시키지 않고, 우수한 에칭 효과가 얻어져 바람직하다. 또한, 수산화 제 4 급 암모늄의 농도는, 0.05 몰/L 이상, 0.6 몰/L 이하의 범위인 것이 보다 바람직하다.
식 (1) 로 나타내는 제 4 급 암모늄은, 1 종류를 단독으로 사용해도 되고, 종류가 상이한 것을 복수 혼합하여 사용해도 된다.
본 발명의 실리콘 에칭액은, 상기 식 (2) 로 나타내는 요오드화 제 4 급 암모늄을 포함하는 것을 특징으로 한다. 식 (2) 로 나타내는 요오드화 제 4 급 암모늄을 포함함으로써, 실리콘의 용해성을 저감시키지 않고, 실리콘-게르마늄의 용해성을 억제하여, 실리콘-게르마늄에 대해 실리콘을 선택적으로 에칭할 수 있다. 이 때, 실리콘-게르마늄에 대한 실리콘 에칭 선택비 (에칭 속도비) 는 90 이상이 바람직하고, 더욱 바람직하게는 100 이상이다.
식 (2) 로 나타내는 요오드화 제 4 급 암모늄이 실리콘-게르마늄에 대한 실리콘의 에칭 선택비를 높일 수 있는 메커니즘은 반드시 분명하지는 않다. 그러나, 본 발명자들은 이하와 같이 고찰하고 있다.
식 (2) 로 나타내는 요오드화 제 4 급 암모늄에 포함되어 있는 요오드 이온은, 다른 음이온인 염화물 이온, 또는 브롬화물 이온 등과 비교하여 구핵성이 매우 높아, 실리콘 에칭액에 포함되는 수산화물 이온보다 구핵성이 높다. 그 결과, 에칭시에, 에칭 대상 기판 표면의 실리콘 및 게르마늄 각각에, 요오드 이온이 수산화물 이온보다 우선적으로 결합하여, 실리콘-요오드 및 게르마늄-요오드가 각각 생성되는 것으로 생각된다.
또한, 요오드 이온은 구핵제로서 우수할 뿐만 아니라 탈리기로서도 우수하기 때문에, 실리콘-요오드 및 게르마늄-요오드 각각이 에칭액 중의 수산화물 이온과 반응하여, 요오드 이온이 탈리되고, 수산화 실리콘 및 수산화게르마늄 각각이 생성됨으로써 에칭이 진행되고 있는 것으로 생각된다. 여기서, 실리콘은 게르마늄보다 전기 음성도가 낮기 때문에, 요오드 이온이 게르마늄보다 결합하기 쉽고, 수산화물을 거쳐 에칭이 진행되는 속도가 게르마늄보다 빨라지기 때문에, 실리콘-게르마늄에 대해 실리콘을 선택적으로 에칭할 수 있다고 본 발명자들은 생각하고 있다.
식 (2) 로 나타내는 요오드화 제 4 급 암모늄에 있어서, R21, R22, R23 및 R24 는, 치환기를 갖고 있어도 되는, 알킬기, 아릴기, 또는 벤질기이고, 각각 동일한 기여도 되고, 상이한 기여도 된다. 알킬기로는 R21, R22, R23 및 R24 에 각각 포함되는 탄소수가 1 이상, 10 이하인 알킬기가 바람직하고, 물에 대한 용해성 및 효과의 관점에서, 탄소수 1 이상, 4 이하의 알킬기인 것이 보다 바람직하다. 아릴기로는 탄소수 6 이상, 10 이하의 아릴기, 벤질기로는 탄소수 7 이상, 10 이하의 벤질기가 바람직하다. 알킬기, 아릴기, 또는 벤질기가 가질 수 있는 치환기로는, 특별히 한정되지 않고, 예를 들어, 할로게닐기, 하이드록시기, 탄소수 1 ∼ 20 의 알콕시기, -C≡N, -NH3, -C(=O)OH, -C(=O)OR', -C(=O)R', -SH, -SiRaRbRc, -BH2, -SeH, 1 가의 방향족 탄화수소 고리기, 또는 1 가의 방향족 복소 고리기 등을 들 수 있고, R', Ra, Rb, 및 Rc 는, 독립적으로, 수소, 또는 탄소수 1 이상, 20 이하의 알킬기를 나타낼 수 있고, 특히 치환기로서 하이드록시기를 갖고 있어도 된다.
R21, R22, R23 및 R24 로는, 메틸기, 에틸기, n-프로필기, i-프로필기, n-부틸기, i-부틸기, sec-부틸기, tert-부틸기, 헥실기, 옥틸기, 데실기, 도데실기, 테트라데실기, 또는 헥사데실기 등의 무치환의 탄소수 1 이상, 16 이하의 알킬기 ; 하이드록시메틸기, 하이드록시에틸기, 하이드록시-n-프로필기, 하이드록시-i-프로필기, 하이드록시-n-부틸기, 하이드록시-i-부틸기, 하이드록시-sec-부틸기, 또는 하이드록시-tert-부틸기 등의 하이드록시기로 치환된 탄소수 1 이상, 4 이하의 알킬기, 페닐기 ; 톨릴기 ; o-자일릴기 ; 벤질기 등을 들 수 있다.
여기서, R21, R22, R23 및 R24 는, 그 전부가 동일한 기여도 되고 상이한 기여도 된다.
식 (2) 로 나타내는 요오드화 제 4 급 암모늄을 구체적으로 나타내면, 요오드화테트라메틸암모늄, 요오드화테트라에틸암모늄, 요오드화테트라프로필암모늄, 요오드화테트라부틸암모늄, 요오드화에틸트리메틸암모늄, 요오드화부틸트리메틸암모늄, 요오드화헥실트리메틸암모늄, 요오드화옥틸트리메틸암모늄, 또는 요오드화데실트리메틸암모늄, 요오드화페닐트리메틸암모늄, 요오드화벤질트리메틸암모늄 등을 들 수 있다. 또, R21, R22, R23 및 R24 는, 수용성의 관점에서 적어도 하나가 상이한 기인 것이 바람직하다. 보다 바람직하게는, R21, R22, R23 및 R24 의 적어도 하나의 기가, 아릴기, 벤질기, 또는 탄소수 1 이상, 4 이하의 알킬기이다.
바람직하게 사용되는 식 (2) 로 나타내는 요오드화 제 4 급 암모늄을 구체적으로 나타내면, 요오드화부틸트리메틸암모늄, 요오드화헥실트리메틸암모늄, 요오드화옥틸트리메틸암모늄, 또는 요오드화데실트리메틸암모늄 등, 요오드화페닐트리메틸암모늄, 요오드화벤질트리메틸암모늄을 들 수 있다.
식 (2) 로 나타내는 요오드화 제 4 급 암모늄은, 1 종류를 단독으로 사용해도 되고, 종류가 상이한 것을 복수 혼합하여 사용해도 된다.
또한, 식 (1) 로 나타내는 수산화 제 4 급 암모늄과 식 (2) 로 나타내는 요오드화 제 4 급 암모늄은, 그 제 4 급 암모늄 카티온이 동일해도 된다.
식 (2) 로 나타내는 요오드화 제 4 급 암모늄의 농도는, 특별히 제한되는 것은 아니지만, 실리콘의 용해성을 저감시키지 않고, 실리콘-게르마늄의 용해성을 억제하여, 실리콘-게르마늄에 대해 실리콘을 선택적으로 에칭하는 것이 가능해지는 점에서, 0.1 질량％ 이상, 15 질량％ 이하인 것이 바람직하고, 더욱 바람직하게는 0.1 질량％ 이상, 10 질량％ 이하이다.
본 발명의 실리콘 에칭액은, 상기 식 (3) 으로 나타내는 화합물을 추가로 포함해도 된다. 식 (3) 으로 나타내는 화합물을 포함함으로써, 실리콘-게르마늄의 용해성을 억제하여, 실리콘-게르마늄에 대해 실리콘을 보다 선택적으로 에칭할 수 있다. 식 (3) 에 나타내는 화합물과 같이, 물에 대한 충분한 용해도와 적당한 소수기를 겸비한 글리콜에테르 화합물이, 실리콘보다 게르마늄에 우선적으로 흡착되어, 게르마늄-요오드의 탈리를 억제하고 있는 것으로 생각된다.
본 발명의 실리콘 에칭액은, 추가로 하기 식 (3) 으로 나타내는 화합물에서 선택되는 적어도 1 개의 화합물을 포함하는 것을 특징으로 한다.
R31O-(CmH2mO)n-R32 (3)
식 (3) 중, R31 은 수소 원자 또는 탄소수 1 ∼ 3 의 알킬기, R32 는 수소 원자 또는 탄소수 1 ∼ 6 의 알킬기, m 은 2 ∼ 6 의 정수, n 은 1 ∼ 3 의 정수이다. 단, R31 과 R32 는 동시에 수소 원자인 경우는 없고, m ＝ 2 의 경우, n 과 R31 의 탄소수 (C1) 와, R32 의 탄소수 (C2) 의 합계 (n＋C1＋C2) 가 5 이상이다.
R31 로는, 수소 원자 또는 메틸기가 바람직하고, R32 로는, 프로필기 또는 부틸기가 바람직하고, m 은 2 또는 3 인 것이 바람직하다.
본 발명에 있어서 특히 바람직하게 사용되는 상기 식 (3) 으로 나타내는 화합물을 구체적으로 나타내면, 에틸렌글리콜모노부틸에테르, 디에틸렌글리콜에틸메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜모노부틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르, 프로필렌글리콜모노부틸에테르, 프로필렌글리콜디메틸에테르, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노프로필에테르, 디프로필렌글리콜디메틸에테르, 트리에틸렌글리콜모노부틸에테르, 트리프로필렌글리콜모노메틸에테르를 들 수 있다. 이 중, 에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노부틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르, 프로필렌글리콜모노부틸에테르, 디프로필렌글리콜모노프로필에테르, 트리에틸렌글리콜모노부틸에테르, 또는 트리프로필렌글리콜모노메틸에테르가 바람직하고, 디에틸렌글리콜모노부틸에테르, 프로필렌글리콜모노프로필에테르, 트리에틸렌글리콜모노부틸에테르가 보다 바람직하다.
식 (3) 으로 나타내는 화합물은, 1 종류를 단독으로 사용해도 되고, 종류가 상이한 것을 복수 혼합하여 사용해도 된다.
상기 식 (3) 으로 나타내는 화합물에서 선택되는 적어도 1 개의 화합물의 농도는, 에칭액 전체의 질량을 기준으로 하여 0.5 질량％ 이상, 20 질량％ 이하인 것이 바람직하고, 15 질량％ 미만인 것이 보다 바람직하며, 10 질량％ 미만인 것이 더욱 바람직하다.
본 발명의 실리콘 에칭액은, 탄소수 2 ∼ 12 이고, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물 (이하, 간단히 다가 하이드록시 화합물이라고도 한다) 을 추가로 포함해도 된다. 다가 하이드록시 화합물을 포함함으로써, 실리콘 표면에 대한 (111) 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 억제하여, 실리콘 표면에 거침이 없이, 실리콘 표면을 평활하게 에칭할 수 있다.
다가 하이드록시 화합물에 있어서, 탄소수는 2 이상, 12 이하이고, 탄소수 2 이상, 6 이하인 것이 바람직하다.
다가 하이드록시 화합물의 분자 중의 탄소 원자의 수에 대한 수산기의 수의 비 (OH/C) 는, 하이드록시기와 물의 수소 결합에 의한 수화가 진행되어, 반응에 기여하는 자유로운 수분자가 감소함으로써, 실리콘을 평활하게 에칭할 수 있다는 관점에서, 0.3 이상인 것이 바람직하고, 0.4 이상인 것이 보다 바람직하며, 0.5 이상인 것이 더욱 바람직하다.
본 발명에 있어서 바람직하게 사용되는 다가 하이드록시 화합물을 구체적으로 나타내면, 에틸렌글리콜, 프로필렌글리콜, 1,3-프로판디올, 1,2-부탄디올, 1,3-부탄디올, 1,4-부탄디올, 1,5-펜탄디올, 1,2-헥산디올, 1,6-헥산디올, 헥실렌글리콜, 시클로헥산디올, 피나콜, 글리세린, 트리메틸올프로판, 에리트리톨, 펜타에리트리톨, 디펜타에리트리톨, 또는 디글리세린 등을 들 수 있다. 그 중에서도 에틸렌글리콜, 펜타에리트리톨, 글리세린, 또는 디글리세린이 바람직하다.
다가 하이드록시 화합물의 농도는, 실리콘 에칭액 전체의 질량을 기준으로 하여, 5 질량％ 이상, 70 질량％ 이하인 것이 바람직하고, 10 질량％ 이상, 60 질량％ 이하가 보다 바람직하다.
다가 하이드록시 화합물은, 1 종류를 단독으로 사용해도 되고, 종류가 상이한 것을 복수 혼합하여 사용해도 된다.
본 발명의 실리콘 에칭액은, 하기 식 (4) 로 나타내는 제 4 급 암모늄염을 추가로 포함해도 된다. 식 (4) 로 나타내는 제 4 급 암모늄염을 포함함으로써, 실리콘 표면에 대한 (111) 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 억제하여, 실리콘 표면에 거침이 없이, 평활하게 에칭할 수 있다.
R41R42R43R44N＋·X- (4)
식 중, R41, R42, R43 및 R44 는, 치환기를 갖고 있어도 되는 탄소수 1 ∼ 16 의 알킬기이고, 각각 동일한 기여도 되고, 상이한 기여도 된다. X 는, BF4, 불소 원자, 염소 원자, 또는 브롬 원자이다.
식 (4) 로 나타내는 제 4 급 암모늄염에 있어서, R41, R42, R43 및 R44 는, 치환기를 갖고 있어도 되는 탄소수 1 ∼ 16 의 알킬기이고, 각각 동일한 기여도 되고, 상이한 기여도 된다.
상기 알킬기를 가질 수 있는 치환기로는, 특별히 제한되지 않고, 예를 들어, 할로게닐기, 하이드록시기, 탄소수 1 ∼ 20 의 알콕시기, -C≡N, -NH3, -C(=O)OH, -C(=O)OR', -C(=O)R', -SH, -SiRaRbRc, -BH2, -SeH, 1 가의 방향족 탄화수소 고리기, 또는 1 가의 방향족 복소 고리기 등을 들 수 있고, R', Ra, Rb, 및 Rc 는, 수소, 또는 탄소수 1 ∼ 20 의 알킬기를 나타낼 수 있고, 각각 동일한 기여도 되고 상이한 기여도 되며, 특히 치환기로서, 물에 대한 용해성이 양호한 점에서, 하이드록시기가 바람직하다.
R41, R42, R43 및 R44 로는, 메틸기, 에틸기, n-프로필기, i-프로필기, n-부틸기, i-부틸기, sec-부틸기, tert-부틸기, 헥실기, 옥틸기, 데실기, 도데실기, 테트라데실기, 헥사데실기 등의 무치환의 탄소수 1 이상, 16 이하의 알킬기 ; 하이드록시메틸기, 하이드록시에틸기, 하이드록시-n-프로필기, 하이드록시-i-프로필기, 하이드록시-n-부틸기, 하이드록시-i-부틸기, 하이드록시-sec-부틸기, 하이드록시-tert-부틸기 등의 하이드록시기로 치환된 탄소수 1 이상, 4 이하의 알킬기 등을 들 수 있다.
식 (4) 로 나타내는 제 4 급 암모늄염의 분자 중의 탄소의 총 수는, 물에 대한 용해도 및 실리콘 표면을 평활하게 에칭할 수 있는 것의 관점에서, 4 개 이상, 20 개 이하인 것이 바람직하고, 보다 바람직하게는 9 개 이상, 15 개 이하이고, 또한 실리콘 에칭 속도의 관점에서, 9 개 이상 13 개 이하인 것이 특히 바람직하다.
또, R41, R42, R43 및 R44 는, 그 모든 것이 동일한 기여도 되지만, 적어도 하나가 상이한 기인 것이 바람직하다. 보다 바람직하게는, R41, R42, R43 및 R44 의 적어도 하나의 기가 탄소수 2 이상, 16 이하의 알킬기이고, 나머지의 기가 탄소수 1 이상, 4 이하의 알킬기, 더욱 바람직하게는 나머지의 기가 탄소수 1 또는 2 의 알킬기, 특히 바람직하게는 탄소수 1 의 알킬기이고, 가장 바람직하게는 탄소수 1 의 메틸기이다.
X 는, BF4, 불소 원자, 염소 원자, 또는 브롬 원자이고, 염소 원자, 또는 브롬 원자인 것이 바람직하다.
본 발명에 있어서 바람직하게 사용되는 식 (4) 로 나타내는 제 4 급 암모늄염을 구체적으로 나타내면, 테트라메틸암모늄염, 테트라에틸암모늄염, 테트라프로필암모늄염, 테트라부틸암모늄염, 에틸트리메틸암모늄염, 부틸트리메틸암모늄염, 헥실트리메틸암모늄염, 옥틸트리메틸암모늄염, 데실트리메틸암모늄염, 도데실트리메틸암모늄염, 테트라데실트리메틸암모늄염, 또는 헥사데실트리메틸암모늄염을 들 수 있다. 그 중에서도, 옥틸트리메틸암모늄염, 데실트리메틸암모늄염, 도데실트리메틸암모늄염, 테트라데실트리메틸암모늄염, 헥사데실트리메틸암모늄염이 더욱 바람직하고, 옥틸트리메틸암모늄염, 데실트리메틸암모늄염, 또는 도데실트리메틸암모늄염이 바람직하게 사용될 수 있다.
식 (4) 로 나타내는 제 4 급 암모늄염은, 1 종류를 단독으로 사용해도 되고, 종류가 상이한 것을 복수 혼합하여 사용해도 된다.
또한, 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 및/또는 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 및/또는 식 (4) 로 나타내는 제 4 급 암모늄염은, 각각의 식으로 나타내는 제 4 급 암모늄 카티온이 각각 동일해도 된다.
예를 들어, 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 카티온과 식 (4) 로 나타내는 제 4 급 암모늄염의 카티온이 동일한 경우, 식 (4) 로 나타내는 제 4 급 암모늄염의 아니온의 농도로부터, 식 (4) 로 나타내는 제 4 급 암모늄염의 제 4 급 암모늄 카티온의 농도를 산출할 수 있다. 구체적으로는, 그 아니온과 카티온의 농도는 몰비에서 동등하고, 또한 그 카티온의 농도로부터, 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 제 4 급 암모늄 카티온의 농도를 산출할 수 있다. 즉, 식 (1) 로 나타내는 수산화 제 4 급 암모늄을 구성하는 카티온의 농도는, 에칭액 전체의 제 4 급 암모늄 카티온 농도로부터 식 (4) 로 나타내는 제 4 급 암모늄 카티온을 뺀 농도이다.
또한, 본 실시형태에서는, 실리콘 에칭액에 대해, 식 (1) 로 나타내는 수산화 제 4 급 암모늄을 구성하는 카티온 및 아니온, 식 (2) 로 나타내는 요오드화 제 4 급 암모늄을 구성하는 카티온 및 아니온, 그리고 식 (4) 로 나타내는 제 4 급 암모늄염을 구성하는 카티온 및 아니온이 포함되는 경우, 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 그리고 식 (4) 로 나타내는 제 4 급 암모늄염이 포함되는 것으로서 취급할 수 있다.
이와 같은 방법은, 식 (1) 및 식 (4) 로 나타내는 제 4 급 암모늄 카티온이 동일할 때 뿐만 아니라, 식 (1), 식 (2) 및 식 (4) 로 나타내는 제 4 급 암모늄 카티온의 어느 것 또는 전부가 동일한 때에 있어서도 사용할 수 있다.
실리콘 에칭액 중의 식 (4) 로 나타내는 제 4 급 암모늄염의 농도는, 특별히 제한되는 것은 아니지만, 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도가 낮은 경우라도, 실리콘 표면에 거침이 없이, 평활하게 에칭하는 것이 가능하고, 구체적으로는, 실리콘의 100 면의 면 거침이 작아져, 111 면으로 둘러싸인 피라미드 형상의 힐록을 억제함으로써, 평활한 에칭이 가능해지는 점에서, 1 질량％ 이상, 50 질량％ 이하인 것이 바람직하고, 1 질량％ 이상, 35 질량％ 이하인 것이 보다 바람직하며, 1 질량％ 이상, 20 질량％ 이하가 더욱 바람직하고, 1 질량％ 이상, 15 질량％ 이하인 것이 특히 바람직하고, 하한에 대해서는, 1.5 질량％ 이상으로 하는 것이 바람직하다.
또, 실리콘 에칭액 중에 있어서, 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도에 대한 식 (2) 로 나타내는 제 4 급 암모늄염의 농도의 비율 (식 (2)/식 (1)) 은, 특별히 제한되지 않지만, 식 (2) 로 나타내는 제 4 급 암모늄염의 과소한 첨가는 평활한 에칭을 할 수 없고, 식 (2) 로 나타내는 제 4 급 암모늄염의 과잉된 첨가는 에칭 속도의 저하에 기여한다는 관점에서, 몰비로, 통상적으로 0.02 이상, 5.00 이하이고, 0.03 이상, 2.50 이하인 것이 바람직하고, 0.04 이상, 0.75 이하인 것이 보다 바람직하다.
본 발명의 실리콘 에칭액은, 상기한 식 (3) 으로 나타내는 화합물, 다가 하이드록시 화합물 및 식 (4) 로 나타내는 제 4 급 암모늄염을 각각 단독으로 포함하고 있어도 되고, 이것들을 조합하여 포함하고 있어도 된다.
실리콘 에칭액 중의 물의 양태는 특별히 제한되지 않고, 공지된 물을 임의로 사용할 수 있으며, 금속 불순물을 저감시킨 초순수인 것이 특히 바람직하다. 또, 실리콘 에칭액 중의 물의 함유량은 특별히 제한되지 않고, 통상적으로 10 질량％ 이상이고, 20 질량％ 이상인 것이 바람직하고, 30 질량％ 이상인 것이 보다 바람직하며, 또, 95 질량％ 이하이고, 90 질량％ 이하인 것이 바람직하고, 70 질량％ 이하인 것이 보다 바람직하다.
실리콘 에칭액에는, 본 발명의 목적을 저해하지 않는 범위에서, 식 (1) 로 나타내는 수산화 제 4 급 암모늄과 식 (2) 로 나타내는 요오드화 제 4 급 암모늄에 더하여 임의로 첨가되는 식 (3) 으로 나타내는 화합물, 다가 하이드록시 화합물 및/또는 식 (4) 로 나타내는 제 4 급 암모늄염 이외에도, 계면 활성제 등이 첨가되어 있어도 된다. 그러나, 실리콘 에칭액은, 식 (1) 로 나타내는 수산화 제 4 급 암모늄과 식 (2) 로 나타내는 제 4 급 암모늄염과 물에 더하여, 임의로 첨가되는 식 (3) 으로 나타내는 화합물, 다가 하이드록시 화합물 및/또는 식 (4) 로 나타내는 제 4 급 암모늄염으로 실질적으로 이루어지고, 계면 활성제 등의 이것들 이외의 다른 성분의 함유량은, 1 질량％ 이하로 하는 것이 바람직하고, 포함되어 있지 않은 것 (검출 한계 이하인 것) 이 보다 바람직하다. 즉, 실리콘 에칭액의, 식 (1) 로 나타내는 수산화 제 4 급 암모늄과 식 (2) 로 나타내는 요오드화 제 4 급 암모늄에 더하여 임의로 첨가되는 식 (3) 으로 나타내는 화합물, 다가 하이드록시 화합물 및/또는 식 (4) 로 나타내는 제 4 급 암모늄염 이외의 잔부의 전량이 물인 것이 바람직하다.
실리콘 표면의 평활성을 높이기 위해서는, 실리콘 에칭액 중에 다가 하이드록시 화합물 및/또는 식 (4) 로 나타내는 제 4 급 암모늄염을 사용함으로써, 실리콘의 100 면과 111 면의 에칭 선택비 (100/111) 를 1 에 근접시키는 것이 중요하고, 3.2 이하, 바람직하게는 2.8 이하, 더욱 바람직하게는 2.5 이하로 함으로써 평활성을 향상시킬 수 있다.
실리콘 에칭액 중에서는, 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 및/또는 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 및/또는 식 (4) 로 나타내는 제 4 급 암모늄염은, 이온화하여 해리되고, 식 (1') 로 나타내는 제 4 급 암모늄 카티온, OH-, 식 (2') 로 나타내는 제 4 급 암모늄 카티온, I-, 또한 식 (4') 로 나타내는 제 4 급 암모늄 카티온, X- 로 되어 있다.
R11R12R13R14N＋ (1')
식 (1') 중, R11, R12, R13 및 R14 는, 상기 식 (1) 에 있어서의 것과 동일한 의미이다.
R21R22R23R24N＋ (2')
식 (2') 중, R21, R22, R23 및 R24 는, 상기 식 (2) 에 있어서의 것과 동일한 의미이다.
R41R42R43R44N＋ (4')
식 (4') 중, R41, R42, R43 및 R44 는, 상기 식 (4) 에 있어서의 것과 동일한 의미이다.
따라서, 이들 이온종 (1') 및 (2') 를 포함하고 있는 실리콘 에칭액은, 본 발명의 실리콘 에칭액이다. 이에 더하여, 이온종 (4') 를 추가로 포함하는 실리콘 에칭액도 또한, 본 발명의 실리콘 에칭액의 일 양태이다. 또한, 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 및/또는 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 및/또는 식 (4) 로 나타내는 제 4 급 암모늄염은, 임의의 조합으로 아니온 교환을 실시하여 실리콘 에칭액 중에 존재하는 경우가 있다. 예를 들어, 식 (1) 로 나타내는 수산화 제 4 급 암모늄과, 식 (2) 로 나타내는 요오드화 제 4 급 암모늄을 포함하고 있는 실리콘 에칭액 중에서는, 아니온 교환에 의해, 식 (1') 로 나타내는 제 4 급 암모늄 카티온과, I- 로 이루어지는 염, 및 식 (2') 로 나타내는 제 4 급 암모늄 카티온과, OH- 로 이루어지는 염이 존재하는 경우가 있다.
이 때, 당연스럽게도, 식 (1') 로 나타내는 제 4 급 암모늄 카티온은 식 (1) 로 나타내는 수산화 제 4 급 암모늄과 동일한 농도, 식 (2') 로 나타내는 제 4 급 암모늄 카티온과 I- 는 식 (2) 로 나타내는 제 4 급 암모늄염과 동일한 농도, 식 (4') 로 나타내는 제 4 급 암모늄 카티온과 X- 는 식 (4) 로 나타내는 제 4 급 암모늄염과 동일한 농도이다. 본 발명의 실리콘 에칭액의 조성은, 액 중의 이온 성분 및 그 농도를 분석 정량하여, 식 (1) 로 나타내는 수산화 제 4 급 암모늄 및 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 식 (4) 로 나타내는 제 4 급 암모늄염으로 환산함으로써 확인할 수 있다. 제 4 급 암모늄 카티온은 액체 크로마토그래피, 또는 이온 크로마토그래피, OH- 이온은 중화 적정 (滴定), X- 이온은 이온 크로마토그래피로 측정할 수 있다.
(실리콘 에칭액의 제조 방법)
본 발명의 실리콘 에칭액의 제조 방법은 특별히 제한되지 않는다. 식 (1) 로 나타내는 수산화 제 4 급 암모늄과 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 및/또는 식 (3) 으로 나타내는 화합물, 및/또는 다가 하이드록시 화합물, 및/또는 식 (4) 로 나타내는 제 4 급 암모늄염을 소정 농도가 되도록 물과 혼합하고, 이들 성분을 물에 용해시키면 된다. 식 (1) 로 나타내는 수산화 제 4 급 암모늄과 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 및/또는 식 (3) 으로 나타내는 화합물, 및/또는 다가 하이드록시 화합물, 및/또는 식 (4) 는 그대로 사용해도 되고, 각각을 수용액으로 하여 사용해도 된다.
또, 본 발명의 실리콘 에칭액은, 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 식 (4) 로 나타내는 제 4 급 암모늄염 대신에, 하기 식 (2-1) 로 나타내는 제 4 급 암모늄 수산화물, 하기 식 (2-2) 로 나타내는 제 4 급 암모늄 수산화물을 사용하여, 식 (1) 로 나타내는 수산화 제 4 급 암모늄과 식 (2-1), 식 (2-2) 로 나타내는 제 4 급 암모늄 수산화물을 포함하는 수용액으로 한 후에, 그 수용액에 HI, HX (X 는 식 (2) 에 있어서의 것과 동일한 의미이다) 로 나타내는 산을 적당량 첨가하는 것에 의해서도 제조할 수 있다.
R21R22R23R24N＋·OH- (2-1)
식 (2-1) 중, R21, R22, R23 및 R24 는, 식 (2) 에 있어서의 것과 동일한 의미이다.
R41R42R43R44N＋·OH- (2-2)
식 (2-2) 중, R41, R42, R43 및 R44 는, 식 (4) 에 있어서의 것과 동일한 의미이다.
본 발명의 실리콘 에칭액은, 실리콘 기판의 처리 방법으로 사용할 수 있다. 본 발명의 다른 실시형태인 실리콘 기판의 처리 방법은, 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 개의 실리콘 재료를 포함하는 실리콘 기판의 처리 방법으로서, 상기 서술한 실리콘 에칭액을 사용하여, 상기 실리콘 재료를 에칭하는 공정을 포함하는, 처리 방법이다. 특히, 실리콘-게르마늄을 포함하는 각종 실리콘 복합 반도체 디바이스의 처리에 바람직하게 사용할 수 있다. 또한, 실리콘 단결정막은, 에피택셜 성장에 의해 만들어진 것을 포함하고, 실리콘 단결정막, 폴리실리콘막 및 아모르퍼스 실리콘막을 총칭하여 실리콘막이라고 칭할 수도 있다.
따라서, 상기한 실리콘 에칭액은, 실리콘 디바이스의 제조 방법에 바람직하게 사용할 수도 있다. 본 발명의 다른 실시형태인 실리콘 디바이스의 제조 방법은, 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막, 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 개의 실리콘 재료를 갖는 실리콘 디바이스의 제조 방법으로서, 상기 서술한 실리콘 에칭액을 사용하여 상기 실리콘 재료를 에칭하는 공정을 포함하는, 실리콘 디바이스의 제조 방법이다.
또, 상기한 실리콘 기판의 처리 방법, 및 실리콘 디바이스의 제조 방법에 있어서의 에칭의 공정에 있어서의 에칭 방법은, 상기 서술한 실리콘 에칭액을 사용하는 것 이외에는 특별히 제한되지 않고, 공지된 방법에 의해 실시할 수 있으며, 예를 들어 후술하는 웨트 에칭에서 설명하는 방법을 들 수 있다.
또, 상기한 실리콘 기판의 처리 방법, 및 실리콘 디바이스의 제조 방법은, 에칭하는 공정 이외의 공정, 예를 들어, 에칭하는 대상을 준비하는 공정 등을 갖고 있어도 된다.
또한, 본 명세서에서는, 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막, 및 아모르퍼스 실리콘막을 총칭하여, 실리콘 재료라고 칭한다.
또한, 기판이란 실리콘 디바이스 제조 과정 중의 호칭으로, 본원 명세서에서는 실리콘 기판이라고도 칭한다.
본 발명의 실리콘 에칭액을 사용한 제 1 실시형태에 관련된 기판 처리 방법은,
기판을 수평 자세로 유지하는 기판 유지 공정과,
당해 기판의 중앙부를 지나는, 연직인 회전 축선 둘레로 상기 기판을 회전시키면서, 상기 기판의 주면에 본 발명의 등방성 실리콘 에칭액을 공급하는 처리액 공급 공정을 포함한다.
본 발명의 실리콘 에칭액을 사용한 제 2 실시형태에 관련된 기판 처리 방법은,
복수의 기판을 직립 자세로 유지하는 기판 유지 공정과,
처리조에 저류된 본 발명의 등방성 실리콘 에칭액에 상기 기판을 직립 자세로 침지시키는 공정을 포함한다.
본 발명의 바람직한 실시형태에서는, 실리콘 에칭액은, 실리콘 에칭액을 공급하고, 실리콘 기판에 포함되는 실리콘 재료를 평활하게 에칭하는 공정을 포함하는 실리콘 디바이스의 제조에 사용할 수 있다.
상기한 각 실시형태에 관련된 에칭시의 실리콘 에칭액의 온도는, 원하는 에칭 속도, 에칭 후의 실리콘의 형상, 표면 상태, 또는 생산성 등을 고려하여 20 ℃ 이상, 95 ℃ 이하의 범위에서 적절히 결정하면 되는데 40 ℃ 이상, 90 ℃ 이하의 범위로 하는 것이 바람직하다.
실리콘 재료의 웨트 에칭은, 피에칭물을 실리콘 에칭액에 침지하는 것만이어도 되는데, 실리콘 재료를 실리콘 에칭액에 침지한 후에 정전압을 인가하는 양극 산화법 등의 피에칭물에 일정한 전위를 인가하는 전기 화학 에칭법을 채용할 수도 있다.
본 발명에 있어서의 에칭 처리의 대상물로는, 실리콘 단결정이나, 폴리실리콘, 또는 아모르퍼스 실리콘 등을 들 수 있고, 대상물 중에 에칭 처리의 대상이 아닌 비대상물의 실리콘 산화막, 실리콘 질화막, 실리콘-게르마늄막, 각종 금속막 (예를 들어, 알루미늄막) 등의 막이 포함되어 있어도 되거나, 또는 알루미늄 등의 금속이 포함되어 있어도 된다. 예를 들어, 실리콘 단결정 상에 실리콘 산화막이나, 실리콘 질화막, 실리콘-게르마늄막 나아가서는 금속막을 적층하여 패턴 형상을 작성한 것이나, 나아가서는 그 위에 실리콘, 또는 폴리실리콘을 성막한 것, 실리콘이 패턴 형성된 구조체 등을 들 수 있다.
실시예
이하, 실시예에 의해 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
실시예 1
식 (1) 로 나타내는 수산화 제 4 급 암모늄으로서 테트라메틸암모늄하이드로옥사이드 (TMAH) 를 사용하고, 식 (2) 로 나타내는 요오드화 제 4 급 암모늄으로서 에틸트리메틸암모늄요오다이드를 사용하고, 나머지가 물인 표 1 에 나타내는 조성의 실리콘 에칭액을 조제하였다.
＜실리콘 단결정 기판 (100 면) 과 (111 면) 의 에칭 선택비 평가 방법＞
표 2 에 기재한 액온으로 가열한 실리콘 에칭액에 2 ㎝ × 2 ㎝ 사이즈의 실리콘 단결정 기판 (100 면) 을 60 ℃ 일 때에는 10 분간, 40 ℃ 일 때에는 60 분간 침지하고, 각각의 온도에서의 실리콘 단결정의 에칭 속도를 측정하였다. 대상의 실리콘 단결정 기판은, 약액에 의해 자연 산화막을 제거한 것이다. 에칭 속도 (R100) 는, 실리콘 단결정 기판 (100 면) 의 에칭 전과 에칭 후의 실리콘 단결정 기판의 중량을 측정하여, 처리 전후의 중량차로부터 실리콘 단결정 기판의 에칭량을 환산하고, 에칭 시간으로 나눔으로써 구하였다. 동일하게 2 ㎝ × 2 ㎝ 사이즈의 실리콘 단결정 기판 (111 면) 을 120 분간 침지하고, 그 온도에서의 실리콘 단결정의 에칭 속도 (R111) 를 측정하여, 실리콘 단결정 기판 (100 면) 과의 에칭 선택비 (R100/R111) 를 구하였다.
＜실리콘 단결정 기판 (100 면) 의 표면 거침의 평가 방법＞
상기 ＜실리콘 단결정 기판 (100 면) 과 (111 면) 의 에칭 선택비 평가 방법＞ 에 있어서의 실리콘 단결정 기판 (100 면) 의 에칭과 동일한 조건으로, 에칭량이 약 1 ㎛ 가 되도록 에칭한 후의 실리콘 단결정 기판 (100 면) 의 표면 상태를 육안 관찰, 및 전계 방출형 주사 전자 현미경 (FE-SEM 관찰) 을 실시하고, 하기의 기준으로 평가하였다. 결과를 표 2 에 나타낸다.
＜실리콘 단결정 기판 (100 면) 의 표면 거침의 평가 기준＞
(육안 관찰 결과)
5/웨이퍼 표면에 백색 탁함이 일절 보이지 않고, 또한 경면이다.
3/웨이퍼 표면에 아주 약간의 백색 탁함이 보이지만, 경면이다.
1/웨이퍼 표면이 완전히 희게 탁해져 있지만, 경면은 남아 있다.
0/웨이퍼 표면이 완전히 희게 탁해져 있고, 또한 심한 면 거침에 의해 경면이 없어져 있다.
(FE-SEM 관찰 결과)
관찰 배율 2 만배로 임의의 장소를 3 개 지점 선택하고, 가로세로 50 ㎛ 를 관찰하여, 힐록의 유무를 조사하였다.
5/평가 기판의 전체면에서 힐록이 관찰되지 않는다.
3/평가 기판에 약간의 미소한 힐록이 관찰된다.
0/평가 기판 상에 힐록이 다수 관찰된다.
＜실리콘 단결정 (100 면) 과 실리콘-게르마늄막, 실리콘 산화막, 및 질화 실리콘막의 선택비의 평가＞
표 2 에 기재한 액온으로 가열한 실리콘 에칭액에 2 ㎝ × 2 ㎝ 사이즈의 실리콘-게르마늄막, 실리콘 산화막, 및 2 ㎝ × 2 ㎝ 사이즈의 실리콘 질화막을 10 분간 침지하고, 각각의 온도에서의 실리콘-게르마늄막, 실리콘 산화막, 및 실리콘 질화막의 에칭 속도를 측정하였다. 에칭 속도는, 실리콘-게르마늄막, 실리콘 산화막, 및 실리콘 질화막의 에칭 전과 에칭 후의 막 두께를 분광 엘립소미터로 측정하고, 처리 전후의 막 두께차로부터 실리콘-게르마늄막, 실리콘 산화막, 및 실리콘 질화막의 에칭량을 환산하여, 에칭 시간으로 나눔으로써 구하였다. 다음으로, 실리콘 단결정 기판 (100 면) 과의 에칭 선택비 (R100/RSiGe), (R100/실리콘 산화막), (R100/실리콘 질화막) 을 산출하였다. 또한, (R100/실리콘 산화막), (R100/실리콘 질화막) 에 대해서는 하기의 기준으로 평가를 실시하였다. 결과를 표 2 에 나타낸다.
＜실리콘 단결정과 실리콘 산화막, 및 질화 실리콘막의 선택비의 평가 기준＞
실리콘과 실리콘 산화막의 선택비 (Si (100 면)/SiO2) 의 평가 기준
A : 1000 이상 B : 700 이상 1000 미만 C : 500 이상 700 미만 D : 500 미만
실리콘 단결정과 질화 실리콘막의 선택비 (Si (100 면)/SiN) 의 평가 기준
A : 1000 이상 B : 700 이상 1000 미만 C : 500 이상 700 미만 D : 500 미만
상기 평가에 있어서, B 이상이 양호한 선택성을 나타내고 있다고 하였다.
실시예 2 ∼ 20
실리콘 에칭액으로서 표 1 에 나타내는 조성의 실리콘 에칭액을 사용하여, 표 2 에 나타내는 온도에서 에칭한 것 이외에, 실시예 1 과 동일하게 하여 각 특성을 평가하였다. 평가 결과를 표 2 에 나타낸다.
비교예 1 ∼ 11
실리콘 에칭액으로서, 표 1 에 나타내는 조성의 실리콘 에칭액을 사용한 것 이외에, 실시예 1 과 동일하게 하여 각 특성을 평가하였다. 평가 결과를 표 2 에 나타낸다.
Figure pct00001
Figure pct00002

Claims (10)

  1. 하기 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 하기 식 (2) 로 나타내는 요오드화 제 4 급 암모늄, 및 물을 포함하는, 실리콘 에칭액.
    R11R12R13R14N＋·OH- (1)
    (식 (1) 중, R11, R12, R13 및 R14 는, 각각 독립적으로, 아릴기, 벤질기, 또는 탄소수 1 ∼ 16 의 알킬기이고, 알킬기, 아릴기, 또는 벤질기는, 치환기로서 하이드록시기를 갖고 있어도 된다)
    R21R22R23R24N＋·I- (2)
    (식 (2) 중, R21, R22, R23 및 R24 는, 치환기를 갖고 있어도 되는, 아릴기, 벤질기, 또는 탄소수 1 ∼ 10 의 알킬기이고, 각각 동일한 기여도 되고, 상이한 기여도 된다)
  2. 제 1 항에 있어서,
    상기 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도가 0.05 몰/L 이상, 1.1 몰/L 이하이고,
    상기 식 (2) 로 나타내는 요오드화 제 4 급 암모늄의 농도가 0.1 질량％ 이상, 15 질량％ 이하인, 실리콘 에칭액.
  3. 제 1 항 또는 제 2 항에 있어서,
    추가로, 하기 식 (3) 으로 나타내는 화합물을 포함하는, 실리콘 에칭액.
    R31O-(CmH2mO)n-R32 (3)
    (식 (3) 중, R31 은 수소 원자 또는 탄소수 1 ∼ 3 의 알킬기, R32 는 수소 원자 또는 탄소수 1 ∼ 6 의 알킬기, m 은 2 ∼ 6 의 정수, n 은 1 ∼ 3 의 정수이다. 단, R31 과 R32 는 동시에 수소 원자인 경우는 없고, m ＝ 2 인 경우, n 과 R31 의 탄소수 (C1) 와, R32 의 탄소수 (C2) 의 합계 (n＋C1＋C2) 가 5 이상이다.)
  4. 제 3 항에 있어서,
    상기 식 (3) 으로 나타내는 화합물의 농도가 0.5 질량％ 이상, 20 질량％ 이하인, 실리콘 에칭액.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    추가로, 탄소수 2 ∼ 12 이고, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물을 포함하는, 실리콘 에칭액.
  6. 제 5 항에 있어서,
    상기 다가 하이드록시 화합물의 농도가 5 질량％ 이상, 70 질량％ 이하인, 실리콘 에칭액.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    추가로, 하기 식 (4) 로 나타내는 제 4 급 암모늄염을 포함하는, 실리콘 에칭액.
    R41R42R43R44N＋·X- (4)
    (식 (4) 중, R41, R42, R43 및 R44 는, 치환기를 갖고 있어도 되는 탄소수 1 ∼ 16 의 알킬기이고, 각각 동일한 기여도 되고, 상이한 기여도 된다. X 는, BF4, 불소 원자, 염소 원자, 또는 브롬 원자이다.)
  8. 제 7 항에 있어서,
    상기 식 (4) 로 나타내는 제 4 급 암모늄염의 농도가 1 질량％ 이상, 50 질량％ 이하인, 실리콘 에칭액.
  9. 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막, 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 개의 실리콘 재료를 포함하는 실리콘 기판의 처리 방법으로서,
    제 1 항 내지 제 8 항 중 어느 한 항에 기재된 실리콘 에칭액을 사용하여, 상기 실리콘 재료를 에칭하는 공정을 포함하는, 실리콘 기판의 처리 방법.
  10. 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막, 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 개의 실리콘 재료를 갖는 실리콘 디바이스의 제조 방법으로서,
    제 1 항 내지 제 8 항 중 어느 한 항에 기재된 실리콘 에칭액을 사용하여 상기 실리콘 재료를 에칭하는 공정을 포함하는, 실리콘 디바이스의 제조 방법.
KR1020237002387A 2020-07-31 2021-07-29 실리콘 에칭액, 그리고 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 실리콘 기판의 처리 방법 KR20230043108A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2020-131244 2020-07-31
JP2020131244 2020-07-31
JPJP-P-2020-215649 2020-12-24
JP2020215649 2020-12-24
PCT/JP2021/028031 WO2022025163A1 (ja) 2020-07-31 2021-07-29 シリコンエッチング液、並びに該エッチング液を用いたシリコンデバイスの製造方法およびシリコン基板の処理方法

Publications (1)

Publication Number Publication Date
KR20230043108A true KR20230043108A (ko) 2023-03-30

Family

ID=80035792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237002387A KR20230043108A (ko) 2020-07-31 2021-07-29 실리콘 에칭액, 그리고 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 실리콘 기판의 처리 방법

Country Status (5)

Country Link
US (1) US20230287270A1 (ko)
JP (1) JPWO2022025163A1 (ko)
KR (1) KR20230043108A (ko)
TW (1) TW202208597A (ko)
WO (1) WO2022025163A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141139A (ja) 2008-12-11 2010-06-24 Shinryo Corp シリコン基板のエッチング液およびシリコン基板の表面加工方法
JP2012227304A (ja) 2011-04-19 2012-11-15 Hayashi Junyaku Kogyo Kk エッチング液組成物およびエッチング方法
JP2019050364A (ja) 2017-08-25 2019-03-28 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 半導体デバイスの製造中にシリコン−ゲルマニウム／シリコン積層体からシリコン−ゲルマニウム合金に対してシリコンを選択的に除去するためのエッチング液

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000160367A (ja) * 1998-11-24 2000-06-13 Daikin Ind Ltd エッチレートが高速化されたエッチング液
JP4684869B2 (ja) * 2004-11-30 2011-05-18 株式会社トクヤマ シリコンエッチング液
JP2006210759A (ja) * 2005-01-31 2006-08-10 Sumco Corp シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141139A (ja) 2008-12-11 2010-06-24 Shinryo Corp シリコン基板のエッチング液およびシリコン基板の表面加工方法
JP2012227304A (ja) 2011-04-19 2012-11-15 Hayashi Junyaku Kogyo Kk エッチング液組成物およびエッチング方法
JP2019050364A (ja) 2017-08-25 2019-03-28 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 半導体デバイスの製造中にシリコン−ゲルマニウム／シリコン積層体からシリコン−ゲルマニウム合金に対してシリコンを選択的に除去するためのエッチング液

Also Published As

Publication number Publication date
TW202208597A (zh) 2022-03-01
WO2022025163A1 (ja) 2022-02-03
JPWO2022025163A1 (ko) 2022-02-03
US20230287270A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
JP7026782B2 (ja) 窒化ケイ素含有基板をエッチングするための組成物および方法
TWI615508B (zh) 用於銅基金屬膜的蝕刻劑組合物、液晶顯示器用陣列基板的製造方法及液晶顯示器用陣列基板
CN110157434B (zh) 绝缘层蚀刻剂组合物和使用该绝缘层蚀刻剂组合物形成图案的方法
US20080210900A1 (en) Selective Wet Etchings Of Oxides
KR101157207B1 (ko) 박막 트랜지스터 액정표시장치용 식각조성물
KR20130125561A (ko) 실리콘 질화막의 에칭 용액
CN109841511B (zh) 绝缘层蚀刻剂组合物和使用其形成图案的方法
KR102242951B1 (ko) 실리콘 산화막 에칭액
CN109837089B (zh) 绝缘层蚀刻剂组合物和使用其形成图案的方法
JP2020170841A (ja) エッチング残渣の除去のためのクリーニング組成物
CN108203830B (zh) 金属线蚀刻液组合物
JP2023534014A (ja) タングステン膜に対する窒化チタン膜のエッチング選択比を調節するためのエッチング液組成物、及びこれを用いたエッチング方法
EP3787008B1 (en) Aqueous composition and cleaning method using same
KR101992224B1 (ko) 실리콘 에칭액 및 에칭방법 그리고 미소전기기계소자
KR20230043108A (ko) 실리콘 에칭액, 그리고 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 실리콘 기판의 처리 방법
KR20220073813A (ko) 반도체 소자의 제조 중 질화규소를 선택적으로 제거하기 위한 에칭 조성물 및 방법
KR20230043139A (ko) 실리콘 에칭액, 그리고 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 실리콘 기판의 처리 방법
KR20230122597A (ko) 실리콘 에칭액, 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 기판 처리 방법
WO2023277048A1 (ja) メモリ素子用半導体基板のエッチング組成物およびこれを用いたメモリ素子用半導体基板の製造方法
JP2020173301A (ja) 底部反射防止膜の除去液、及び半導体素子の製造方法
US20240170278A1 (en) Method for producing semiconductor substrate for memory elements
WO2023223936A1 (ja) 窒化ケイ素エッチング液組成物
KR102677476B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴 제조 방법
KR20210119164A (ko) 결정성 실리콘 식각액 조성물, 및 이를 이용한 패턴 형성 방법
KR20240076737A (ko) 실리콘 에칭액, 기판의 처리 방법 및 실리콘 디바이스의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination