JP6857329B2 - 高周波部品及びその製造方法 - Google Patents

高周波部品及びその製造方法 Download PDF

Info

Publication number
JP6857329B2
JP6857329B2 JP2017094848A JP2017094848A JP6857329B2 JP 6857329 B2 JP6857329 B2 JP 6857329B2 JP 2017094848 A JP2017094848 A JP 2017094848A JP 2017094848 A JP2017094848 A JP 2017094848A JP 6857329 B2 JP6857329 B2 JP 6857329B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
insulating layer
frequency component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017094848A
Other languages
English (en)
Other versions
JP2018074134A (ja
JP2018074134A5 (ja
Inventor
井 佑 美 吉
井 佑 美 吉
持 悟 倉
持 悟 倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of JP2018074134A publication Critical patent/JP2018074134A/ja
Publication of JP2018074134A5 publication Critical patent/JP2018074134A5/ja
Priority to JP2021047843A priority Critical patent/JP7211445B2/ja
Application granted granted Critical
Publication of JP6857329B2 publication Critical patent/JP6857329B2/ja
Priority to JP2023002629A priority patent/JP2023040216A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本開示の実施形態は、キャパシタを備える高周波部品及びその製造方法に関する。
近年、半導体メモリに代表される集積回路が高速化、高集積化するにつれて、集積回路の周辺に使用される受動部品についても同様に小型化、広帯域化が求められている。例えば、コンデンサが、電源電圧の変動を抑えるためのバイパスコンデンサとして使用される場合、電源電圧に重畳する高周波のノイズを除去するため、コンデンサが広帯域であることが求められる。例えば特許文献1は、第1導電層と、第1導電層上に設けられた高誘電率薄膜と、高誘電率薄膜上に設けられた第2導電層と、を備える薄膜コンデンサを提案している。薄膜コンデンサにおいては、高い誘電率を有する高誘電率薄膜を用いることにより、小型で大容量のコンデンサを実現することができる。
特開平6−89831号公報
従来の薄膜コンデンサは、半導体プロセスの場合と同様に、主にシリコンの上に形成されていた。シリコンは、一定の導電性を有しており、このため、従来の薄膜コンデンサの耐電圧を高めることは容易ではない。
本開示の実施形態は、このような点を考慮してなされたものであり、改善された耐電圧特性を有する高周波部品を提供することを目的とする。
本開示の一実施形態は、第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含み、ガラスを有する基板と、前記基板の前記第1面に位置するキャパシタと、を備え、前記キャパシタは、前記基板の前記第1面に位置する第1面第1導電層と、前記第1面第1導電層上に位置する第1面第1絶縁層と、前記第1面第1絶縁層上に位置する第1面第2導電層と、を有し、前記第1面第1絶縁層は、6MV/cm以上の絶縁破壊電界を有する無機材料を含む、高周波部品である。
本開示の一実施形態による高周波部品において、前記第1面第1絶縁層の前記無機材料の漏れ電流は、好ましくは1×10-12A以下である。
本開示の一実施形態による高周波部品において、前記第1面第1絶縁層の前記無機材料は、珪素窒化物を含んでいてもよい。
本開示の一実施形態による高周波部品において、前記第1面第1絶縁層の厚みは、50nm以上且つ400nm以下であってもよい。
本開示の一実施形態による高周波部品において、前記第1面第1導電層の厚みは、5μm以上且つ20μm以下であってもよい。
本開示の一実施形態による高周波部品は、前記第1面第1絶縁層上に位置し、0.003以下の誘電正接を有する有機材料を含む第1面第2絶縁層を更に備えていてもよい。
本開示の一実施形態による高周波部品において、前記基板には貫通孔が設けられており、前記高周波部品は、前記キャパシタに電気的に接続されたインダクタを更に備え、前記インダクタは、前記第1面第1導電層と、前記第1面第1導電層に接続されるとともに前記貫通孔の側壁に沿って広がる貫通電極と、前記貫通電極に接続されるとともに前記基板の前記第2面に位置する第2面第1導電層と、を有していてもよい。
本開示の一実施形態による高周波部品は、前記貫通電極よりも前記貫通孔の中心側に位置し、0.003以下の誘電正接を有する有機材料を含む有機層を更に備えていてもよい。
本開示の一実施形態による高周波部品において、前記第1面第1絶縁層は、前記第1面第1導電層の上面に位置する第1部分と、前記第1部分に接続され、前記第1面第1導電層の側面に位置する第2部分と、を含んでいてもよい。
本開示の一実施形態による高周波部品において、前記第2部分の厚みは、前記第1部分の厚みよりも小さく、且つ前記第1部分の厚みの1/4以上であってもよい。
本開示の一実施形態による高周波部品において、前記第1面第1導電層の側面は、前記基板側に位置する下側湾曲部を含み、前記下側湾曲部は、少なくとも部分的に前記第1面第1絶縁層から露出していてもよい。
本開示の一実施形態は、第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含み、ガラスを有する基板を準備する工程と、前記基板の前記第1面に第1面第1導電層を形成する工程と、前記第1面第1導電層上に、6MV/cm以上の絶縁破壊電界を有する無機材料を含む第1面第1絶縁層を形成する工程と、前記第1面第1絶縁層上に第1面第2導電層を形成する工程と、を備え、前記第1面第1導電層、前記第1面第1絶縁層及び前記第1面第2導電層がキャパシタを構成する、高周波部品の製造方法である。
本開示の一実施形態による高周波部品の製造方法において、前記第1面第1絶縁層の前記無機材料の漏れ電流は、好ましくは1×10−12A以下である。
本開示の一実施形態による高周波部品の製造方法において、前記第1面第1絶縁層の前記無機材料は、珪素窒化物を含んでいてもよい。
本開示の一実施形態による高周波部品の製造方法において、前記第1面第1絶縁層の厚みは、50nm以上且つ400nm以下であってもよい。
本開示の一実施形態による高周波部品の製造方法において、前記第1面第1導電層の厚みは、5μm以上且つ20μm以下であってもよい。
本開示の一実施形態による高周波部品の製造方法は、前記第1面第1絶縁層を形成する工程に先行して前記第1面第1導電層の表面をNHプラズマに晒す表面処理工程を更に備えていてもよい。
本開示の一実施形態による高周波部品の製造方法は、前記第1面第1絶縁層上に、0.003以下の誘電正接を有する有機材料を含む第1面第2絶縁層を形成する工程を更に備えていてもよい。
本開示の一実施形態による高周波部品の製造方法において、前記基板には貫通孔が設けられており、前記高周波部品の製造方法は、前記第1面第1導電層に接続されるとともに前記貫通孔の側壁に沿って広がる貫通電極を形成する工程と、前記貫通電極に接続されるとともに前記基板の前記第2面に位置する第2面第1導電層を形成する工程と、を更に備えていてもよい。この場合、前記第1面第1導電層、前記貫通電極及び前記第2面第1導電層がインダクタを構成する。
本開示の一実施形態による高周波部品の製造方法は、前記貫通電極よりも前記貫通孔の中心側に位置し、0.003以下の誘電正接を有する有機材料を含む有機層を形成する工程を更に備えていてもよい。
本開示の実施形態によれば、改善された耐電圧特性を有する高周波部品を提供することができる。
一実施形態に係る高周波部品を示す断面図である。 図1の高周波部品を拡大して示す断面図である。 高周波部品を示す平面図である。 高周波部品の製造工程を示す図である。 高周波部品の製造工程を示す図である。 高周波部品の製造工程を示す図である。 高周波部品の製造工程を示す図である。 高周波部品の製造工程を示す図である。 高周波部品の製造工程を示す図である。 高周波部品の製造工程を示す図である。 高周波部品の製造工程を示す図である。 高周波部品の製造工程を示す図である。 高周波部品の製造工程を示す図である。 高周波部品の製造工程を示す図である。 高周波部品の製造工程を示す図である。 一変形例に係る高周波部品を示す断面図である。 第2変形例に係る高周波部品のキャパシタを拡大して示す平面図である。 図17のキャパシタを線B−Bに沿って切断した場合の断面図である。 第2変形例に係る高周波部品の製造工程を示す図である。 第2変形例に係る高周波部品の製造工程を示す図である。 第2変形例に係る高周波部品の製造工程を示す図である。 第2変形例に係る高周波部品の製造工程を示す図である。 第2変形例に係る高周波部品のキャパシタの一応用例を示す断面図である。
以下、本開示の実施形態に係る高周波部品の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
高周波部品
以下、本開示の実施の形態について説明する。まず、図1乃至図3を参照して、本実施の形態に係る高周波部品10の構成について説明する。図1は、高周波部品10を示す断面図である。図2は、図1の高周波部品10を拡大して示す断面図である。図3は、高周波部品10を示す平面図である。図1は、図3に示す高周波部品10を線A−Aに沿って切断した場合の断面図に相当する。なお高周波部品とは、0.1GHz以上の高周波信号に対して使用可能な電子部品を意味する。
高周波部品10は、基板12、キャパシタ15及びインダクタ16を備える。キャパシタ15は、第1配線構造部30の一部によって構成されている。インダクタ16は、第1配線構造部30の一部と、貫通電極22と、第2配線構造部40の一部とによって構成されている。以下、高周波部品10の各構成要素について説明する。
(基板)
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14に至る複数の貫通孔20が設けられている。
基板12は、ガラスを有する。基板12で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のEN−A1や、コーニング製のイーグルXGなどを挙げることができる。基板12の厚みは、例えば0.25mm以上且つ0.45mm以下である。基板12がガラスを含むことにより、基板12がシリコンからなる場合に比べて、基板12の絶縁性を高めることができ、これにより、基板12上に位置するキャパシタ15の耐電圧特性を改善することができる。
貫通孔20の側壁21は、図1に示すように基板12の第1面13の法線方向に沿って広がっていてもよい。若しくは、図示はしないが、側壁21が、基板12の第1面13の法線方向からずれた方向で広がっていてもよく、また、側壁21の一部が湾曲していてもよい。
貫通孔20の長さ、すなわち第1面13の法線方向における貫通孔20の寸法は、基板12の厚みに等しい。貫通孔20の幅、すなわち第1面13の面方向における貫通孔20の寸法S(図4参照)は、例えば40μm以上且つ150μm以下である。また、貫通孔20の幅に対する長さの比、すなわち貫通孔20のアスペクト比は、例えば4以上且つ10以下である。
(貫通電極)
貫通電極22は、貫通孔20の内部に少なくとも部分的に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極22の厚みは、貫通孔20の幅よりも小さく、このため、貫通電極22の内部には、貫通電極22が存在しない空間がある。すなわち、貫通電極22は、いわゆるコンフォーマルビアである。
貫通電極22が導電性を有する限りにおいて、貫通電極22の形成方法は特には限定されない。例えば、貫通電極22は、蒸着法やスパッタリング法などの物理成膜法で形成されていてもよく、化学成膜法やめっき法で形成されていてもよい。また、貫通電極22は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。ここでは、図2に示すように、貫通電極22が、貫通孔20の側壁21側から貫通孔20の中心側へ順に並ぶ密着層361、シード層362及びめっき層363を含む例について説明する。
密着層361は、シード層362やめっき層363などのその他の貫通電極22の構成要素と基板12の貫通孔20の側壁21との間に、必要に応じて形成される層である。密着層361は、シード層362やめっき層363などのその他の貫通電極22の構成要素に比べて、基板12に対する高い密着性を有する。また、密着層361は、シード層362やめっき層363などのその他の貫通電極22の構成要素中の金属元素が貫通孔20の側壁21を介して基板12の内部に拡散することを抑制するという役割を果たしてもよい。シード層362又はめっき層363が銅を含む場合、密着層361の材料として、例えば、チタン、チタン窒化物、モリブデン、モリブデン窒化物、タンタル、タンタル窒化物等、又はこれらを積層したものを用いることができる。また、密着層361の材料として、基板12に対する高い密着性を有する導電性材料を用いてもよい。例えば、密着層361の材料として、チタン、モリブデン、タングステン、タンタル、ニッケル、クロム、アルミニウム、これらの化合物、これらの合金など、又はこれらを積層したものを使用することができる。密着層361の厚みは、例えば10nm以上且つ1μm以下である。密着層361は、例えば、蒸着法やスパッタリング法などの物理成膜法で形成される。
シード層362は、電解めっき処理によってめっき層363を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層363を成長させるための土台となる、導電性を有する層である。シード層362の材料としては、例えば、銅などの、めっき層363と同一の金属材料を用いることができる。シード層362の厚みは、例えば100nm以上且つ3μm以下である。シード層362は、例えば、無電解めっき処理によって形成される。
なお、図示はしないが、貫通孔20の側壁21とめっき層363との間に、密着層としての役割及びシード層としての役割の両方を果たすことができる1つの層を設けてもよい。
めっき層363は、めっき処理によって形成される、導電性を有する層である。めっき層363を構成する材料としては、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。
図1に示すように、高周波部品10は、貫通電極22よりも貫通孔20の中心側に位置する有機層26を備えていてもよい。なお、「中心側」とは、貫通孔20の内部において、有機層26と側壁21との間の距離が貫通電極22と側壁21との間の距離よりも大きいことを意味する。有機層26は、0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。有機層26の有機材料としては、ポリイミド、エポキシなどを用いることができる。誘電正接の小さい有機材料を用いて有機層26を構成することにより、キャパシタ15やインダクタ16を通るべき電気信号の一部が有機層26を通ってしまうことを抑制することができる。これにより、キャパシタ15やインダクタ16を備える高周波部品10の帯域を高周波側に広げることができる。
(第1配線構造部)
図1に示すように、第1配線構造部30は、基板12の第1面13上に位置する第1面第1配線層31、第1面第1配線層31上に位置する第1面第2配線層32、及び第1面第2配線層32上に位置する第1面第3配線層33を含む。以下、第1面第1配線層31、第1面第2配線層32及び第1面第3配線層33の構成について説明する。
〔第1面第1配線層〕
図1に示すように、第1面第1配線層31は、第1面第1導電層311及び第1面第1絶縁層312を有する。第1面第1導電層311は、基板12の第1面13上に位置する、導電性を有する層である。第1面第1導電層311は、貫通電極22に接続されていてもよい。また、第1面第1導電層311は、貫通電極22と同様に、基板12の第1面13上に順に積層された密着層361、シード層362及びめっき層363を含んでいてもよい。第1面第1導電層311を構成する材料は、貫通電極22を構成する材料と同様である。第1面第1導電層311の厚みは、例えば5μm以上且つ20μm以下である。
第1面第1絶縁層312は、少なくとも部分的に第1面第1導電層311上に位置する、絶縁性を有する層である。第1面第1絶縁層312は、第1面第1導電層311を部分的に覆っていてもよい。この場合、第1面第1絶縁層312は、第1面第1導電層311だけでなく基板12の第1面13にも接していてもよい。なお「覆う」とは、図3に示すように、基板12の第1面13の法線方向に沿って高周波部品10を見た場合に、第1面第1導電層311の端部311eと第1面第1絶縁層312とが少なくとも部分的に重なっていることを意味する。
第1面第1絶縁層312は、少なくとも6MV/cm以上、より好ましくは8MV/cm以上の絶縁破壊電界を有する無機材料を含む。第1面第1絶縁層312の無機材料としては、SiNなどの珪素窒化物を用いることができる。その他にも、第1面第1絶縁層312の無機材料の例として、酸化シリコン、酸化アルミ、五酸化タンタルなどを挙げることができる。これにより、第1面第1絶縁層312を含むキャパシタ15の耐電圧特性を更に改善することができる。なお、絶縁破壊電界の測定方法については、実施例において後述する。第1面第1絶縁層312の無機材料の比誘電率は、例えば3以上且つ50以下である。また、第1面第1絶縁層312の厚みは、例えば50nm以上且つ400nm以下である。
好ましくは、第1面第1絶縁層312の無機材料における漏れ電流は、1×10−12A以下である。これにより、第1面第1絶縁層312を含むキャパシタ15の電気特性を更に改善することができる。なお、漏れ電流の測定方法については、実施例において後述する。
〔第1面第2配線層〕
第1面第2配線層32は、第1面第2導電層321及び第1面第2絶縁層322を有する。第1面第2導電層321は、第1面第1絶縁層312上に位置する、導電性を有する層である。図1に示すように、第1面第1導電層311と、第1面第1導電層311上に位置する第1面第1絶縁層312と、第1面第1絶縁層312上に位置する第1面第2導電層321とによって、キャパシタ15が構成されている。
第1面第2導電層321は、貫通電極22や第1面第1導電層311と同様に、第1面第1絶縁層312上に順に積層された密着層、シード層及びめっき層を含んでいてもよい。第1面第2導電層321を構成する材料は、貫通電極22や第1面第1導電層311を構成する材料と同様である。第1面第2導電層321の厚みは、例えば5μm以上且つ20μm以下である。
第1面第2絶縁層322は、第1面第1絶縁層312上及び第1面第2導電層321に位置する、絶縁性を有する層である。第1面第2絶縁層322は、0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。第1面第2絶縁層322の有機材料としては、ポリイミド、エポキシなどを用いることができる。誘電正接の小さい有機材料を用いて第1面第2絶縁層322を構成することにより、キャパシタ15やインダクタ16を通るべき電気信号が第1面第2絶縁層322を通ってしまうことを抑制することができる。これにより、キャパシタ15やインダクタ16を備える高周波部品10の帯域を高周波側に広げることができる。
第1面第2絶縁層322の有機材料の比誘電率は、好ましくは3.4以下である。また、5GHzにおける第1面第2絶縁層322の有機材料の透過損失は、好ましくは0.07dB以下、より好ましくは0.06dB以下、更に好ましくは0.05dB以下である。
〔第1面第3配線層〕
第1面第3配線層33は、第1面第3導電層331及び第1面第3絶縁層332を有する。第1面第3導電層331は、第1面第1導電層311上又は第1面第2導電層321上に位置する、導電性を有する層である。図1に示す例において、第1面第3導電層331は、キャパシタ15の一方の電極である第1面第1導電層311に接続された部分、及び、キャパシタ15の他方の電極である第1面第2導電層321に接続された部分を含む。
第1面第3導電層331は、貫通電極22や第1面第1導電層311と同様に、順に積層された密着層、シード層及びめっき層を含んでいてもよい。第1面第3導電層331を構成する材料は、貫通電極22や第1面第1導電層311を構成する材料と同様である。
第1面第3絶縁層332は、第1面第2絶縁層322上及び第1面第3導電層331上に位置する、絶縁性を有する層である。第1面第3絶縁層332は、第1面第2絶縁層322と同様に、0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。第1面第3絶縁層332の有機材料としては、第1面第2絶縁層322と同様に、ポリイミド、エポキシなどを用いることができる。
(第2配線構造部)
図1に示すように、第2配線構造部40は、基板12の第2面14上に位置する第2面第1配線層41を含む。第2面第1配線層41は、第2面第1導電層411及び第2面第1絶縁層412を有する。
第2面第1導電層411は、基板12の第2面14上に位置する、導電性を有する層である。第2面第1導電層411は、貫通電極22に接続されていてもよい。また、第2面第1導電層411は、貫通電極22や第1面第1導電層311と同様に、基板12の第2面14上に順に積層された密着層361、シード層362及びめっき層363を含んでいてもよい。第2面第1導電層411を構成する材料は、貫通電極22や第1面第1導電層311を構成する材料と同様である。第2面第1導電層411の厚みは、例えば5μm以上且つ20μm以下である。
図1及び図3に示すように、第2面第1導電層411と、第2面第1導電層411に接続された貫通電極22と、貫通電極22に接続された第1面第1導電層311とによって、インダクタ16が構成される。
第2面第1絶縁層412は、第2面第1導電層411上及び基板12の第2面14上に位置する、絶縁性を有する層である。第2面第1絶縁層412は、第1面第2絶縁層322や第1面第3絶縁層332と同様に、0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。第2面第1絶縁層412の有機材料としては、第1面第2絶縁層322や第1面第3絶縁層332と同様に、ポリイミド、エポキシなどを用いることができる。
高周波部品の製造方法
以下、高周波部品10の製造方法の一例について、図4乃至図15を参照して説明する。
(貫通孔形成工程)
まず、基板12を準備する。次に、第1面13又は第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図4に示すように、基板12に貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
なお、基板12にレーザを照射することによって基板12に貫通孔20を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板12のうち貫通孔20が形成されるべき領域に変質層を形成する。続いて、基板12をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板12に貫通孔20を形成することができる。
その他にも、基板12に研磨材を吹き付けるブラスト処理によって基板12に貫通孔20を形成してもよい。
(貫通電極形成工程)
次に、貫通孔20の側壁21に貫通電極22を形成する。本実施の形態においては、貫通電極22と同時に上述の第1面第1導電層311及び第2面第1導電層411を形成する例について説明する。
図5に示すように、基板12の第1面13上、第2面14及び側壁21上に、蒸着法やスパッタリング法などの物理成膜法によって密着層361を形成する。続いて、無電解めっきによって密着層361上にシード層362を形成する。その後、密着層361及びシード層362をアニールする工程を実施してもよい。
なお、密着層361及びシード層362を形成する方法が、上述の方法に限られることはない。例えば、ゾルゲル法によって酸化亜鉛などを含む密着層361を形成し、続いて、密着層361上に無電解めっき法によってシード層362を形成してもよい。また、密着層361及びシード層362の両方を、蒸着法やスパッタリング法などの物理成膜法によって形成してもよい。
次に、図6に示すように、シード層362上に部分的にレジスト層37を形成する。続いて、図7に示すように、電解めっきによって、レジスト層37によって覆われていないシード層362上にめっき層363を形成する。その後、図8に示すように、レジスト層37を除去する。また、密着層361及びシード層362のうちレジスト層37によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、貫通電極22、第1面第1導電層311及び第2面第1導電層411を形成することができる。これにより、第2面第1導電層411と、第2面第1導電層411に接続された貫通電極22と、貫通電極22に接続された第1面第1導電層311とを備えるインダクタ16を構成することができる。なお、めっき層363をアニールする工程を実施してもよい。
(表面処理工程)
次に、第1面第1導電層311の表面をNHプラズマなどのプラズマに晒す表面処理工程を実施してもよい。これにより、第1面第1導電層311の表面の酸化物を除去することができる。例えば、第1面第1導電層311が銅を含む場合、第1面第1導電層311の表面の酸化銅を除去することができる。このことにより、第1面第1導電層311と、第1面第1導電層311上に形成される第1面第1絶縁層312との間の密着性を高めることができる。
(第1面第1絶縁層の形成工程)
次に、第1面第1導電層311上に第1面第1絶縁層312を形成する。まず、図9に示すように、第1面第1導電層311上に部分的にレジスト層38を形成する。続いて、図10に示すように、第1面第1導電層311及び基板12の第1面13のうちレジスト層38によって覆われていない部分に、第1面第1絶縁層312を形成する。第1面第1絶縁層312を形成する方法としては、例えば、プラズマCVD、スパッタリングなどを採用することができる。その後、図11に示すように、レジスト層38を除去する。このようにして、第1面第1導電層311上に部分的に第1面第1絶縁層312を形成することができる。
(第1面第2導電層の形成工程)
次に、図12に示すように、第1面第1絶縁層312上に第1面第2導電層321を形成する。これにより、第1面第1導電層311と、第1面第1導電層311上の第1面第1絶縁層312と、第1面第1絶縁層312上の第1面第2導電層321と、を備えるキャパシタ15を構成することができる。第1面第2導電層321を形成する工程は、第1面第1導電層311を形成する工程と同様であるので、説明を省略する。
(第1面第2絶縁層の形成工程)
次に、図13に示すように、第1面第1絶縁層312上及び第1面第2導電層321上に第1面第2絶縁層322を形成する。また、基板12の第2面14上及び第2面第1導電層411上に第2面第1絶縁層412を形成する。
例えば、まず、有機材料を含む感光層と、基材とを有する第2面側フィルムを、基板12の第2面14側に貼り付ける。続いて、第2面側フィルムに露光処理及び現像処理を施す。これによって、第2面側フィルムの感光層からなる第2面第1絶縁層412を、基板12の第2面14側に形成することができる。
その後、有機材料を含む感光層と、基材とを有する第1面側フィルムを、基板12の第1面13側に貼り付ける。続いて、図14に示す開口323が形成されるように第1面側フィルムに露光処理及び現像処理を施す。これによって、第1面第2導電層321上の一部及び第1面第1導電層311上の一部に開口323が形成された、第1面側フィルムの感光層からなる第1面第2絶縁層322を得ることができる。
図13に示すように、第1面第2絶縁層322の一部や第2面第1絶縁層412の一部を貫通孔20の内部に設けることにより、貫通孔20を埋める有機層26を形成してもよい。例えば、上述の第2面側フィルムや第1面側フィルムを貫通孔20の内部に押し込むことによって、第1面第2絶縁層322や第2面第1絶縁層412と同時に貫通孔20の内部に有機層26を形成することができる。なお、第2面第1絶縁層412や第1面第2絶縁層322とは別の工程で有機層26を形成してもよい。
なお、第2面第1絶縁層412や第1面第2絶縁層322の形成方法が、フィルムを用いる方法に限られることはない。例えば、まず、ポリイミドなどの有機材料を含む液を、スピンコート法などによって塗布し、乾燥させることによって有機層を形成する。続いて、有機層に露光処理及び現像処理を施すことにより、第2面第1絶縁層412や第1面第2絶縁層322を形成することもできる。
(第1面第3導電層の形成工程)
次に、図14に示すように、第1面第1絶縁層312のうち第1面第2絶縁層322の開口323と重なる部分をエッチングして、第1面第1絶縁層312に開口を形成する。続いて、第1面第2絶縁層322の開口323及び第1面第1絶縁層312の開口を介して第1面第1導電層311又は第1面第2導電層321に接続される第1面第3導電層331を形成する。第1面第3導電層331を形成する工程は、第1面第1導電層311を形成する工程と同様であるので、説明を省略する。
(第1面第3絶縁層の形成工程)
その後、第1面第2絶縁層322上及び第1面第3導電層331上に部分的に第1面第3絶縁層332を形成する。これによって、図1に示す高周波部品10を得ることができる。第1面第3絶縁層332を形成する方法は特には限定されない。第1面第2絶縁層322の場合と同様に、有機材料を含むフィルムや液を用いることによって、第1面第3絶縁層332を形成することができる。
(高周波部品の作用)
以下、本実施の形態による高周波部品10の作用について説明する。
本実施の形態においては、高周波部品10の基板12がガラスを含む。ガラスは、従来の高周波部品の基板として用いられているシリコンに比べて、高い絶縁性を有する。このため、キャパシタ15やインダクタ16を通る高周波信号の一部が基板12を通ってしまうことを抑制することができる。これにより、キャパシタ15やインダクタ16の帯域を高周波側に広げることができる。また、キャパシタ15やインダクタ16の耐電圧特性を改善することができる。
また、本実施の形態においては、キャパシタ15を構成する第1面第1絶縁層312が、6MV/cm以上の絶縁破壊電界を有する無機材料を含む。これにより、キャパシタ15の耐電圧特性を更に改善することができる。また、第1面第1絶縁層312の厚みを70nm以上にすることにより、キャパシタ15の耐電圧特性を更に改善することができる。
また、本実施の形態においては、第1面第2絶縁層322、第1面第3絶縁層332、第2面第1絶縁層412、有機層26などに含まれる有機材料が、0.003以下の誘電正接を有する。このため、キャパシタ15やインダクタ16を通る高周波信号の一部が基板12を通ってしまうことを抑制することができる。これにより、キャパシタ15やインダクタ16の帯域を更に高周波側に広げることができる。
また、本実施の形態においては、キャパシタ15やインダクタ16を構成する第1面第1導電層311、貫通電極22、第2面第1導電層411が、5μm以上の厚みを有する。このため、半導体プロセスで作成される薄膜導電層を用いてキャパシタやインダクタを用いる場合に比べて、導電層で生じる損失を軽減することができる。この点でも、キャパシタ15やインダクタ16の帯域を高周波側に広げることができる。
また、本実施の形態においては、第1面第1導電層311上に第1面第1絶縁層312を形成する工程を実施する前に、第1面第1導電層311の表面をNHプラズマに晒す表面処理工程を実施する。これにより、第1面第1導電層311と第1面第1絶縁層312との間の密着性を高めることができる。
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述の実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
(第1変形例)
図15は、第1変形例に係る高周波部品10を示す断面図である。図15に示すように、高周波部品10の基板12の貫通孔20は、基板12の第1面13及び第2面14から基板12の厚み方向の中央部に向かうにつれて幅が小さくなる形状を有していてもよい。
(第2変形例)
上述の実施の形態においては、キャパシタ15の第1面第1絶縁層312が第1面第1導電層311を部分的に覆う例について説明した。本変形例においては、キャパシタ15の第1面第1絶縁層312が第1面第1導電層311を部分的に覆う場合の、第1面第1導電層311及び第1面第1絶縁層312の構造の一例について、図17乃至図23を参照して具体的に説明する。
図17は、本変形例に係る高周波部品10のキャパシタ15を拡大して示す平面図である。また、図18は、図17のキャパシタ15を線B−Bに沿って切断した場合の断面図である。まず、本変形例に係るキャパシタ15の第1面第1導電層311について説明する。
図18に示す例において、キャパシタ15の下部電極を構成する第1面第1導電層311は、シード層362及びめっき層363を含む。図示はしないが、本変形例においても、上述の実施の形態の場合と同様に、第1面第1導電層311が、シード層362と基板12の第1面13との間に位置するバリア層を更に含んでいてもよい。
以下の説明において、キャパシタ15の第1面第1導電層311を構成する複数の層のうち、シード層362などの、基板12側に位置する層のことを、下地層362とも称する。また、第1面第1導電層311を構成する複数の層のうち、めっき層363などの、下地層362よりも基板12から遠い側に位置する層であり、且つ最も厚い層のことを、本体層363とも称する。第1面第1導電層311の側面311fは、下地層362の側面362f及びめっき層363の側面363fを含む。なお「側面」とは、基板12の第1面13の面方向に沿って第1面第1導電層311を見た場合に視認される面である。
図18に示すように、第1面第1導電層311の側面311fと基板12の第1面13との間に隙間311sが存在していてもよい。例えば、図18に示すように、下地層362の側面362fは、本体層363の側面363fよりも内側に位置する。この結果、本体層363の側面363fと基板12の第1面13との間に、第1面第1導電層311が存在しない隙間311sが形成される。ここで「内側」とは、キャパシタ15の断面図において、基板12の第1面13の面内方向におけるキャパシタ15の中央位置に近い側を意味する。このような下地層362の側面362fは、後述するように、下地層362の側面362fがサイドエッチングされることによって生じる。
本体層363の側面363fのうち隙間311sに面する部分は、基板12側に向かうにつれて内側に変位する形状を有する傾斜部を含んでいてもよい。傾斜部は、例えば、基板12側に位置し、隙間311sに面する下側湾曲部363hである。下側湾曲部363hは、外側に凸となる形状を有する。なお「外側に凸」とは、下側湾曲部363hに外接する直線又は平面が本体層363と交わらないことを意味する。このような下側湾曲部363hは、後述するように、めっき処理によって本体層363を形成する際に本体層363に隣接するレジスト層37の裾野部の形状に起因して生じる。また、側面363fは、基板12から遠い側に位置する上側湾曲部363gを含んでいてもよい。なお、「下側」とは、基板12の第1面13の法線方向における本体層363の中央位置よりも基板12に近い側を意味する。また、「上側」とは、基板12の第1面13の法線方向における本体層363の中央位置よりも基板12から遠い側を意味する。
続いて、キャパシタ15の第1面第1絶縁層312について説明する。図18に示すように、第1面第1絶縁層312は、第1面第1導電層311の上面311aに位置する第1部分312aに加えて、第1面第1導電層311の側面311fに位置する第2部分312bを更に含む。第2部分312bは、第1部分312aに接続されている。言い換えると、第1面第1絶縁層312の第1部分312a及び第2部分312bは、第1面第1導電層311の側面311fの上側の端部を覆うように連続的に広がっている。
図18において、符号T1は、第1部分312aの厚みを表し、符号T2は、第2部分312bの厚みを表す。第1部分312aの厚みT1は、上述の実施の形態の場合と同様に、例えば50nm以上且つ400nm以下である。厚みT1は、例えば、基板12の第1面13の面内方向におけるキャパシタ15の中央位置での第1部分312aの厚みである。厚みT1は、第1部分312aの厚みの最大値であってもよい。
好ましくは、第2部分312bの厚みT2は、第1部分312aの厚みT1よりも小さい。また、好ましくは、第2部分312bの厚みT2は、第1部分312aの厚みT1の1/4以上である。厚みT2は、例えば、第1面第1導電層311の厚み方向における中央位置での第2部分312bの厚みである。厚みT2は、第2部分312bの厚みの最大値であってもよい。
第1面第1絶縁層312の第2部分312bは、第1面第1導電層311の側面311fを完全には覆っていなくてもよい。例えば、第1面第1導電層311の側面311fの下側湾曲部363hなどの傾斜部が、少なくとも部分的に第1面第1絶縁層312から露出していてもよい。このような露出部は、後述するように、第1面第1絶縁層312が第1面第1導電層311の隙間311sに入り込み難いことに起因して生じる。
図18に示すように、第1面第1絶縁層312は、基板12の第1面13に位置する第3部分312cを更に含んでいてもよい。第3部分312cは、第2部分312bに接続されていない。すなわち、第3部分312cは、上述の露出部によって第2部分312bから断絶されている。第2部分312bと第3部分312cとの間には、上述の第1面第2絶縁層322などの、第1面第1導電層311以外の層や材料が存在していてもよい。
以下、本変形例に係る高周波部品10のキャパシタ15の製造方法について、図19乃至図22を参照して説明する。
まず、上述の実施の形態の場合と同様に、基板12を準備する。また、基板12の第1面13上、第2面14及び側壁21上に、例えば無電解めっきによって下地層362を形成する。続いて、下地層362上に部分的にレジスト層37を形成する。その後、レジスト層37を露光及び現像して、図19に示すように、レジスト層37に開口部37cを形成する。レジスト層37は、開口部37cに面する側面37fを含む。側面37fは、下地層362に接する裾野部37hを含んでいてもよい。裾野部37hは、開口部37c側に突出するとともに、開口部37c側に向かうにつれて厚みが小さくなる形状を有する。このような裾野部37hは、例えば、ネガ型の感光性樹脂をレジスト層37として用いる場合に形成され得る。
次に、電解めっきによって、レジスト層37によって覆われていない下地層362上に本体層363を形成する。続いて、図20に示すように、レジスト層37を除去する。本体層363は、レジスト層37の側面37fに対応する形状を有する側面363fと、レジスト層37の裾野部37hに対応する形状を有する下側湾曲部363hとを有する。
次に、図21に示すように、下地層362のうちレジスト層37によって覆われていた部分を、例えばウェットエッチングにより除去する。この際、下地層362がサイドエッチングされることにより、下地層362の側面362fが、本体層363の側面363fよりも内側に位置するようになる。また、下地層362に比べてエッチングレートは低いが、本体層363もエッチングされる。この結果、図21に示すように、本体層363の側面363fの上側にも上側湾曲部363gが形成され得る。
次に、上述の実施の形態の場合と同様に、第1面第1導電層311の表面をNHプラズマなどのプラズマに晒す表面処理工程を実施してもよい。次に、図22に示すように、第1面第1導電層311上に第1面第1絶縁層312を形成する。例えば、プラズマCVDやスパッタリングなどの成膜法によって第1面第1絶縁層312を形成する。この場合、図22に示すように、第1面第1導電層311の上面311aだけでなく側面311fにも第1面第1絶縁層312が形成され得る。例えば、上述の第2部分312bが本体層363の側面に形成される。
ところで、上述のように、下地層362の側面362fは、本体層363の側面363fよりも内側に位置している。このため、第1面第1導電層311の側面311fと基板12の第1面13との間には隙間311sが存在している。成膜工程の際、隙間311sには第1面第1絶縁層312を構成する材料が入り込み難い。このため、下地層362の側面362fや本体層363の下側湾曲部363hには、第1面第1絶縁層312が形成され難い。この結果、図22に示すように、下地層362の側面362fや本体層363の下側湾曲部363hが、少なくとも部分的に第1面第1絶縁層312から露出するようになる。また、基板12の第1面13に形成される第1面第1絶縁層312の第3部分312cが、第1面第1導電層311の側面311fに形成される第1面第1絶縁層312の第2部分312bとは分断されることになる。
その後、第1面第1絶縁層312の第1部分312a上に第1面第2導電層321を形成する。これにより、図18に示すキャパシタ15を得ることができる。
(本変形例に係る高周波部品の効果)
本変形例に係る高周波部品10のキャパシタ15においては、第1面第1導電層311の上面311aだけでなく側面311fにも第1面第1絶縁層312が設けられている。このため、製造公差などに起因して第1面第1導電層311に対する第1面第2導電層321の位置がずれた場合であっても、第1面第2導電層321が第1面第1導電層311の側面311fに接触してしまうことを抑制することができる。このことにより、第1面第1導電層311と第1面第2導電層321とが導通するという不具合が生じることを抑制することができる。
また、本変形例に係るキャパシタ15においては、第1面第1導電層311の側面311fに位置する第1面第1絶縁層312の第2部分312bと、基板12の第1面13に位置する第1面第1絶縁層312の第3部分312cとが断絶されている。これにより得られる効果について、図23を参照して説明する。
図23は、基板12の第1面13の面内方向において複数の、例えば2つのキャパシタ15が隣接する場合を示す断面図である。この場合、仮に第1面第1絶縁層312の第2部分312bと第3部分312cとが接続されていると、一方のキャパシタ15と他方のキャパシタ15とが電気的に影響を及ぼしあう可能性がある。この結果、例えば、キャパシタ15の静電容量の値が設計値からずれてしまうことが考えられる。
これに対して、本変形例によれば、第1面第1絶縁層312の第2部分312bと第3部分312cとが断絶されているので、一方のキャパシタ15と他方のキャパシタ15とが電気的に影響を及ぼしあうことを抑制することができる。これにより、例えば、キャパシタ15の静電容量の値が設計値からずれてしまうことを抑制することができる。
次に、本開示の形態を実施例により更に具体的に説明するが、本開示の形態はその要旨を超えない限り、以下の実施例の記載に限定されるものではない。
(無機材料の評価)
無機材料を含む絶縁層の絶縁破壊電界を、JIS C 2110−1:2010に準拠して測定した。無機材料を含む絶縁層としては、下記の4種類を準備した。測定器としては、ケースレー製のピコアンメーターを用いた。
・プラズマCVD法によって作製した、厚み200nmのSiNの層
・スパッタリング法によって作製した、厚み200nmのSiNの層
・スパッタリング法によって作製した、厚200nmのSiOの層
・スパッタリング法によって作製した、厚み100nmのAlOの層(xは2〜4)
また、上記4種類の絶縁層に20Vの直流電圧を印加した場合に流れる電流、すなわち漏れ電流を測定した。測定器としては、ケースレー製のピコアンメーターを用いた。
表1に、絶縁破壊電界及び漏れ電流の測定結果を示す。プラズマCVD法によって形成された層を絶縁層として用いることにより、6MV/cm以上の絶縁破壊電界及び1×1012A以下の漏れ電流を実現することができた。
Figure 0006857329
(有機材料の評価)
有機材料を含む絶縁層の誘電正接及び比誘電率を、JIS C 2138:2007に準拠して測定した。有機材料を含む絶縁層としては、下記の5種類を準備した。測定器としては、キーサイト製のPNA Network analyserを用いた。
・フィルムタイプのポリイミド 品名:LPA1526 厚み:19μm
・塗布タイプのポリイミド 品名:HD7010 厚み:9μm
・塗布タイプのポリイミド 品名:PN2010 厚み:9μm
・フィルムタイプのエポキシ 品名:PFR 厚み:20μm
・フィルムタイプのエポキシ 品名:FZ 厚み:20μm
また、上記5種類の絶縁層の、5GHzにおける透過損失を測定した。測定器としては、キーサイト製のPNA Network analyserを用いた。
表2に、誘電正接、比誘電率、及び透過損失の測定結果を示す。ポリイミドによって形成された層を絶縁層として用いることにより、0.003以下の誘電正接、3.4以下の誘電率、及び0.07以下の透過損失を実現することができた。
Figure 0006857329
10 高周波部品
12 基板
13 第1面
14 第2面
15 キャパシタ
16 インダクタ
20 貫通孔
21 側壁
22 貫通電極
26 有機層
30 第1配線構造部
31 第1面第1配線層
311 第1面第1導電層
311a 上面
311f 側面
312 第1面第1絶縁層
312a 第1部分
312b 第2部分
312c 第3部分
32 第1面第2配線層
321 第1面第2導電層
322 第1面第2絶縁層
33 第1面第3配線層
331 第1面第3導電層
332 第1面第3絶縁層
361 密着層
362 シード層(下地層)
362f 側面
363 めっき層(本体層)
363f 側面
363g 上側湾曲部
363h 下側湾曲部
40 第2配線構造部
41 第2面第1配線層
411 第2面第1導電層
412 第2面第1絶縁層

Claims (19)

  1. 第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含み、ガラスを有する基板と、
    前記基板の前記第1面に位置するキャパシタと、を備え、
    前記キャパシタは、前記基板の前記第1面に位置する第1面第1導電層と、前記第1面第1導電層上に位置する第1面第1絶縁層と、前記第1面第1絶縁層上に位置する第1面第2導電層と、を有し、
    前記第1面第1絶縁層は、6MV/cm以上の絶縁破壊電界を有する無機材料を含み、
    前記第1面第1絶縁層は、前記第1面第1導電層の上面に位置する第1部分と、前記第1部分に接続され、前記第1面第1導電層の側面に位置する第2部分と、を含み、
    前記第2部分の厚みは、前記第1部分の厚みよりも小さく、且つ前記第1部分の厚みの1/4以上である、高周波部品。
  2. 前記第1面第1絶縁層の前記無機材料の漏れ電流は、1×10−12A以下である、請求項1に記載の高周波部品。
  3. 前記第1面第1絶縁層の前記無機材料は、珪素窒化物を含む、請求項1又は2に記載の高周波部品。
  4. 前記第1面第1絶縁層の厚みは、50nm以上且つ400nm以下である、請求項1乃至3のいずれか一項に記載の高周波部品。
  5. 前記第1面第1導電層の厚みは、5μm以上且つ20μm以下である、請求項1乃至4のいずれか一項に記載の高周波部品。
  6. 前記第1面第1絶縁層上に位置し、0.003以下の誘電正接を有する有機材料を含む第1面第2絶縁層を更に備える、請求項1乃至5のいずれか一項に記載の高周波部品。
  7. 前記基板には貫通孔が設けられており、
    前記高周波部品は、前記キャパシタに電気的に接続されたインダクタを更に備え、
    前記インダクタは、前記第1面第1導電層と、前記第1面第1導電層に接続されるとともに前記貫通孔の側壁に沿って広がる貫通電極と、前記貫通電極に接続されるとともに前記基板の前記第2面に位置する第2面第1導電層と、を有する、請求項1乃至6のいずれか一項に記載の高周波部品。
  8. 前記貫通電極よりも前記貫通孔の中心側に位置し、0.003以下の誘電正接を有する有機材料を含む有機層を更に備える、請求項7に記載の高周波部品。
  9. 前記第1面第1導電層の側面は、前記基板の前記第1面側に向かうにつれて内側に変位する形状を有する傾斜部を含み、
    前記傾斜部は、少なくとも部分的に前記第1面第1絶縁層から露出している、請求項1乃至8のいずれか一項に記載の高周波部品。
  10. 第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含み、ガラスを有する基板を準備する工程と、
    前記基板の前記第1面に第1面第1導電層を形成する工程と、
    前記第1面第1導電層上に、6MV/cm以上の絶縁破壊電界を有する無機材料を含む第1面第1絶縁層を形成する工程と、
    前記第1面第1絶縁層上に第1面第2導電層を形成する工程と、を備え、
    前記第1面第1絶縁層を形成する工程は、珪素窒化物を含む層をプラズマCVDによって形成する工程を含み、
    前記第1面第1導電層、前記第1面第1絶縁層及び前記第1面第2導電層がキャパシタを構成し、
    前記第1面第1絶縁層は、前記第1面第1導電層の上面に位置する第1部分と、前記第1部分に接続され、前記第1面第1導電層の側面に位置する第2部分と、を含み、
    前記第2部分の厚みは、前記第1部分の厚みよりも小さく、且つ前記第1部分の厚みの1/4以上である、高周波部品の製造方法。
  11. 前記第1面第1絶縁層の前記無機材料の漏れ電流は、1×10−12A以下である、請求項10に記載の高周波部品の製造方法。
  12. 前記第1面第1絶縁層の前記無機材料は、珪素窒化物を含む、請求項10又は11に記載の高周波部品の製造方法。
  13. 前記第1面第1絶縁層の厚みは、50nm以上且つ400nm以下である、請求項10乃至12のいずれか一項に記載の高周波部品の製造方法。
  14. 前記第1面第1導電層の厚みは、5μm以上且つ20μm以下である、請求項10乃至13のいずれか一項に記載の高周波部品の製造方法。
  15. 前記第1面第1絶縁層を形成する工程に先行して前記第1面第1導電層の表面をNHプラズマに晒す表面処理工程を更に備える、請求項10乃至14のいずれか一項に記載の高周波部品の製造方法。
  16. 前記第1面第1絶縁層上に、0.003以下の誘電正接を有する有機材料を含む第1面第2絶縁層を形成する工程を更に備える、請求項10乃至15のいずれか一項に記載の高周波部品の製造方法。
  17. 前記基板には貫通孔が設けられており、
    前記高周波部品の製造方法は、前記第1面第1導電層に接続されるとともに前記貫通孔の側壁に沿って広がる貫通電極を形成する工程と、前記貫通電極に接続されるとともに前記基板の前記第2面に位置する第2面第1導電層を形成する工程と、を更に備え、
    前記第1面第1導電層、前記貫通電極及び前記第2面第1導電層がインダクタを構成する、請求項10乃至16のいずれか一項に記載の高周波部品の製造方法。
  18. 前記貫通電極よりも前記貫通孔の中心側に位置し、0.003以下の誘電正接を有する有機材料を含む有機層を形成する工程を更に備える、請求項17に記載の高周波部品の製造方法。
  19. 前記第1面第1導電層の側面は、前記基板の前記第1面側に向かうにつれて内側に変位する形状を有する傾斜部を含み、
    前記傾斜部は、少なくとも部分的に前記第1面第1絶縁層から露出している、請求項10乃至18のいずれか一項に記載の高周波部品の製造方法。
JP2017094848A 2016-10-24 2017-05-11 高周波部品及びその製造方法 Active JP6857329B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021047843A JP7211445B2 (ja) 2016-10-24 2021-03-22 高周波部品及びその製造方法
JP2023002629A JP2023040216A (ja) 2016-10-24 2023-01-11 高周波部品及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016208093 2016-10-24
JP2016208093 2016-10-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021047843A Division JP7211445B2 (ja) 2016-10-24 2021-03-22 高周波部品及びその製造方法

Publications (3)

Publication Number Publication Date
JP2018074134A JP2018074134A (ja) 2018-05-10
JP2018074134A5 JP2018074134A5 (ja) 2020-03-19
JP6857329B2 true JP6857329B2 (ja) 2021-04-14

Family

ID=62114404

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017094848A Active JP6857329B2 (ja) 2016-10-24 2017-05-11 高周波部品及びその製造方法
JP2021047843A Active JP7211445B2 (ja) 2016-10-24 2021-03-22 高周波部品及びその製造方法
JP2023002629A Pending JP2023040216A (ja) 2016-10-24 2023-01-11 高周波部品及びその製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021047843A Active JP7211445B2 (ja) 2016-10-24 2021-03-22 高周波部品及びその製造方法
JP2023002629A Pending JP2023040216A (ja) 2016-10-24 2023-01-11 高周波部品及びその製造方法

Country Status (1)

Country Link
JP (3) JP6857329B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6725095B2 (ja) 2018-06-21 2020-07-15 大日本印刷株式会社 配線基板および半導体装置
JP7287185B2 (ja) * 2019-04-05 2023-06-06 株式会社村田製作所 電子部品、電子部品実装基板及び電子部品の製造方法
CN114208405A (zh) * 2019-06-18 2022-03-18 凸版印刷株式会社 具有lc谐振电路的多层配线基板以及利用具有lc谐振电路的多层配线基板的电子元件封装
CN114695595A (zh) * 2020-12-28 2022-07-01 中国科学院苏州纳米技术与纳米仿生研究所 互通电极结构、其制造方法与应用
JP2023012187A (ja) * 2021-07-13 2023-01-25 株式会社村田製作所 インダクタ部品およびインダクタ部品の実装構造
WO2024096131A1 (ja) * 2022-11-04 2024-05-10 大日本印刷株式会社 貫通電極基板及び貫通電極基板の製造方法
WO2024122114A1 (ja) * 2022-12-07 2024-06-13 株式会社村田製作所 電子部品およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353780A (ja) * 1999-06-11 2000-12-19 Sony Corp 容量素子の製造方法及び容量素子
JP4177560B2 (ja) 2001-03-16 2008-11-05 株式会社ルネサステクノロジ 薄膜コンデンサ及び受動素子内蔵電子部品と高周波対応モジュール
JP4574383B2 (ja) * 2005-02-16 2010-11-04 京セラ株式会社 薄膜コンデンサおよび配線基板
JP2007300002A (ja) 2006-05-01 2007-11-15 Tdk Corp 電子部品
JP4370340B2 (ja) * 2007-03-26 2009-11-25 Tdk株式会社 電子部品
US8296943B2 (en) * 2008-05-15 2012-10-30 Kovio, Inc. Method for making surveillance devices with multiple capacitors
US9935166B2 (en) * 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor

Also Published As

Publication number Publication date
JP2018074134A (ja) 2018-05-10
JP7211445B2 (ja) 2023-01-24
JP2023040216A (ja) 2023-03-22
JP2021101483A (ja) 2021-07-08

Similar Documents

Publication Publication Date Title
JP6857329B2 (ja) 高周波部品及びその製造方法
JP7207461B2 (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
US11101072B2 (en) Capacitor with limited substrate capacitance
JP7279769B2 (ja) 有孔基板及び実装基板
JP7096992B2 (ja) 貫通電極基板及び実装基板
US10903003B2 (en) Capacitor component
JP2018160607A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2023120327A (ja) キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法
JP6852415B2 (ja) 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2018170440A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2018125491A (ja) 導電基板およびその製造方法
JP7236059B2 (ja) 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP6965589B2 (ja) 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP7223352B2 (ja) 導電基板およびその製造方法
JP2021145125A (ja) 電子部品およびその製造方法
JP2018148086A (ja) 貫通電極基板の製造方法及び貫通電極基板
WO2018101291A1 (ja) キャパシタ及びその製造方法
JP2022110076A (ja) 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
JP2023052901A (ja) 導電基板およびその製造方法
JP2023126875A (ja) 貫通電極基板及びその製造方法
JP2023056567A (ja) 多層配線基板、その製造方法及びその設計方法
JP2018110157A (ja) 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210304

R150 Certificate of patent or registration of utility model

Ref document number: 6857329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150