JP6857329B2 - 高周波部品及びその製造方法 - Google Patents
高周波部品及びその製造方法 Download PDFInfo
- Publication number
- JP6857329B2 JP6857329B2 JP2017094848A JP2017094848A JP6857329B2 JP 6857329 B2 JP6857329 B2 JP 6857329B2 JP 2017094848 A JP2017094848 A JP 2017094848A JP 2017094848 A JP2017094848 A JP 2017094848A JP 6857329 B2 JP6857329 B2 JP 6857329B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- insulating layer
- frequency component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
以下、本開示の実施の形態について説明する。まず、図1乃至図3を参照して、本実施の形態に係る高周波部品10の構成について説明する。図1は、高周波部品10を示す断面図である。図2は、図1の高周波部品10を拡大して示す断面図である。図3は、高周波部品10を示す平面図である。図1は、図3に示す高周波部品10を線A−Aに沿って切断した場合の断面図に相当する。なお高周波部品とは、0.1GHz以上の高周波信号に対して使用可能な電子部品を意味する。
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14に至る複数の貫通孔20が設けられている。
貫通電極22は、貫通孔20の内部に少なくとも部分的に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極22の厚みは、貫通孔20の幅よりも小さく、このため、貫通電極22の内部には、貫通電極22が存在しない空間がある。すなわち、貫通電極22は、いわゆるコンフォーマルビアである。
図1に示すように、第1配線構造部30は、基板12の第1面13上に位置する第1面第1配線層31、第1面第1配線層31上に位置する第1面第2配線層32、及び第1面第2配線層32上に位置する第1面第3配線層33を含む。以下、第1面第1配線層31、第1面第2配線層32及び第1面第3配線層33の構成について説明する。
図1に示すように、第1面第1配線層31は、第1面第1導電層311及び第1面第1絶縁層312を有する。第1面第1導電層311は、基板12の第1面13上に位置する、導電性を有する層である。第1面第1導電層311は、貫通電極22に接続されていてもよい。また、第1面第1導電層311は、貫通電極22と同様に、基板12の第1面13上に順に積層された密着層361、シード層362及びめっき層363を含んでいてもよい。第1面第1導電層311を構成する材料は、貫通電極22を構成する材料と同様である。第1面第1導電層311の厚みは、例えば5μm以上且つ20μm以下である。
第1面第2配線層32は、第1面第2導電層321及び第1面第2絶縁層322を有する。第1面第2導電層321は、第1面第1絶縁層312上に位置する、導電性を有する層である。図1に示すように、第1面第1導電層311と、第1面第1導電層311上に位置する第1面第1絶縁層312と、第1面第1絶縁層312上に位置する第1面第2導電層321とによって、キャパシタ15が構成されている。
第1面第3配線層33は、第1面第3導電層331及び第1面第3絶縁層332を有する。第1面第3導電層331は、第1面第1導電層311上又は第1面第2導電層321上に位置する、導電性を有する層である。図1に示す例において、第1面第3導電層331は、キャパシタ15の一方の電極である第1面第1導電層311に接続された部分、及び、キャパシタ15の他方の電極である第1面第2導電層321に接続された部分を含む。
図1に示すように、第2配線構造部40は、基板12の第2面14上に位置する第2面第1配線層41を含む。第2面第1配線層41は、第2面第1導電層411及び第2面第1絶縁層412を有する。
以下、高周波部品10の製造方法の一例について、図4乃至図15を参照して説明する。
まず、基板12を準備する。次に、第1面13又は第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図4に示すように、基板12に貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
次に、貫通孔20の側壁21に貫通電極22を形成する。本実施の形態においては、貫通電極22と同時に上述の第1面第1導電層311及び第2面第1導電層411を形成する例について説明する。
次に、第1面第1導電層311の表面をNH3プラズマなどのプラズマに晒す表面処理工程を実施してもよい。これにより、第1面第1導電層311の表面の酸化物を除去することができる。例えば、第1面第1導電層311が銅を含む場合、第1面第1導電層311の表面の酸化銅を除去することができる。このことにより、第1面第1導電層311と、第1面第1導電層311上に形成される第1面第1絶縁層312との間の密着性を高めることができる。
次に、第1面第1導電層311上に第1面第1絶縁層312を形成する。まず、図9に示すように、第1面第1導電層311上に部分的にレジスト層38を形成する。続いて、図10に示すように、第1面第1導電層311及び基板12の第1面13のうちレジスト層38によって覆われていない部分に、第1面第1絶縁層312を形成する。第1面第1絶縁層312を形成する方法としては、例えば、プラズマCVD、スパッタリングなどを採用することができる。その後、図11に示すように、レジスト層38を除去する。このようにして、第1面第1導電層311上に部分的に第1面第1絶縁層312を形成することができる。
次に、図12に示すように、第1面第1絶縁層312上に第1面第2導電層321を形成する。これにより、第1面第1導電層311と、第1面第1導電層311上の第1面第1絶縁層312と、第1面第1絶縁層312上の第1面第2導電層321と、を備えるキャパシタ15を構成することができる。第1面第2導電層321を形成する工程は、第1面第1導電層311を形成する工程と同様であるので、説明を省略する。
次に、図13に示すように、第1面第1絶縁層312上及び第1面第2導電層321上に第1面第2絶縁層322を形成する。また、基板12の第2面14上及び第2面第1導電層411上に第2面第1絶縁層412を形成する。
その後、有機材料を含む感光層と、基材とを有する第1面側フィルムを、基板12の第1面13側に貼り付ける。続いて、図14に示す開口323が形成されるように第1面側フィルムに露光処理及び現像処理を施す。これによって、第1面第2導電層321上の一部及び第1面第1導電層311上の一部に開口323が形成された、第1面側フィルムの感光層からなる第1面第2絶縁層322を得ることができる。
次に、図14に示すように、第1面第1絶縁層312のうち第1面第2絶縁層322の開口323と重なる部分をエッチングして、第1面第1絶縁層312に開口を形成する。続いて、第1面第2絶縁層322の開口323及び第1面第1絶縁層312の開口を介して第1面第1導電層311又は第1面第2導電層321に接続される第1面第3導電層331を形成する。第1面第3導電層331を形成する工程は、第1面第1導電層311を形成する工程と同様であるので、説明を省略する。
その後、第1面第2絶縁層322上及び第1面第3導電層331上に部分的に第1面第3絶縁層332を形成する。これによって、図1に示す高周波部品10を得ることができる。第1面第3絶縁層332を形成する方法は特には限定されない。第1面第2絶縁層322の場合と同様に、有機材料を含むフィルムや液を用いることによって、第1面第3絶縁層332を形成することができる。
以下、本実施の形態による高周波部品10の作用について説明する。
図15は、第1変形例に係る高周波部品10を示す断面図である。図15に示すように、高周波部品10の基板12の貫通孔20は、基板12の第1面13及び第2面14から基板12の厚み方向の中央部に向かうにつれて幅が小さくなる形状を有していてもよい。
上述の実施の形態においては、キャパシタ15の第1面第1絶縁層312が第1面第1導電層311を部分的に覆う例について説明した。本変形例においては、キャパシタ15の第1面第1絶縁層312が第1面第1導電層311を部分的に覆う場合の、第1面第1導電層311及び第1面第1絶縁層312の構造の一例について、図17乃至図23を参照して具体的に説明する。
本変形例に係る高周波部品10のキャパシタ15においては、第1面第1導電層311の上面311aだけでなく側面311fにも第1面第1絶縁層312が設けられている。このため、製造公差などに起因して第1面第1導電層311に対する第1面第2導電層321の位置がずれた場合であっても、第1面第2導電層321が第1面第1導電層311の側面311fに接触してしまうことを抑制することができる。このことにより、第1面第1導電層311と第1面第2導電層321とが導通するという不具合が生じることを抑制することができる。
無機材料を含む絶縁層の絶縁破壊電界を、JIS C 2110−1:2010に準拠して測定した。無機材料を含む絶縁層としては、下記の4種類を準備した。測定器としては、ケースレー製のピコアンメーターを用いた。
・プラズマCVD法によって作製した、厚み200nmのSiNの層
・スパッタリング法によって作製した、厚み200nmのSiNの層
・スパッタリング法によって作製した、厚200nmのSiO2の層
・スパッタリング法によって作製した、厚み100nmのAlOxの層(xは2〜4)
有機材料を含む絶縁層の誘電正接及び比誘電率を、JIS C 2138:2007に準拠して測定した。有機材料を含む絶縁層としては、下記の5種類を準備した。測定器としては、キーサイト製のPNA Network analyserを用いた。
・フィルムタイプのポリイミド 品名:LPA1526 厚み:19μm
・塗布タイプのポリイミド 品名:HD7010 厚み:9μm
・塗布タイプのポリイミド 品名:PN2010 厚み:9μm
・フィルムタイプのエポキシ 品名:PFR 厚み:20μm
・フィルムタイプのエポキシ 品名:FZ 厚み:20μm
12 基板
13 第1面
14 第2面
15 キャパシタ
16 インダクタ
20 貫通孔
21 側壁
22 貫通電極
26 有機層
30 第1配線構造部
31 第1面第1配線層
311 第1面第1導電層
311a 上面
311f 側面
312 第1面第1絶縁層
312a 第1部分
312b 第2部分
312c 第3部分
32 第1面第2配線層
321 第1面第2導電層
322 第1面第2絶縁層
33 第1面第3配線層
331 第1面第3導電層
332 第1面第3絶縁層
361 密着層
362 シード層(下地層)
362f 側面
363 めっき層(本体層)
363f 側面
363g 上側湾曲部
363h 下側湾曲部
40 第2配線構造部
41 第2面第1配線層
411 第2面第1導電層
412 第2面第1絶縁層
Claims (19)
- 第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含み、ガラスを有する基板と、
前記基板の前記第1面に位置するキャパシタと、を備え、
前記キャパシタは、前記基板の前記第1面に位置する第1面第1導電層と、前記第1面第1導電層上に位置する第1面第1絶縁層と、前記第1面第1絶縁層上に位置する第1面第2導電層と、を有し、
前記第1面第1絶縁層は、6MV/cm以上の絶縁破壊電界を有する無機材料を含み、
前記第1面第1絶縁層は、前記第1面第1導電層の上面に位置する第1部分と、前記第1部分に接続され、前記第1面第1導電層の側面に位置する第2部分と、を含み、
前記第2部分の厚みは、前記第1部分の厚みよりも小さく、且つ前記第1部分の厚みの1/4以上である、高周波部品。 - 前記第1面第1絶縁層の前記無機材料の漏れ電流は、1×10−12A以下である、請求項1に記載の高周波部品。
- 前記第1面第1絶縁層の前記無機材料は、珪素窒化物を含む、請求項1又は2に記載の高周波部品。
- 前記第1面第1絶縁層の厚みは、50nm以上且つ400nm以下である、請求項1乃至3のいずれか一項に記載の高周波部品。
- 前記第1面第1導電層の厚みは、5μm以上且つ20μm以下である、請求項1乃至4のいずれか一項に記載の高周波部品。
- 前記第1面第1絶縁層上に位置し、0.003以下の誘電正接を有する有機材料を含む第1面第2絶縁層を更に備える、請求項1乃至5のいずれか一項に記載の高周波部品。
- 前記基板には貫通孔が設けられており、
前記高周波部品は、前記キャパシタに電気的に接続されたインダクタを更に備え、
前記インダクタは、前記第1面第1導電層と、前記第1面第1導電層に接続されるとともに前記貫通孔の側壁に沿って広がる貫通電極と、前記貫通電極に接続されるとともに前記基板の前記第2面に位置する第2面第1導電層と、を有する、請求項1乃至6のいずれか一項に記載の高周波部品。 - 前記貫通電極よりも前記貫通孔の中心側に位置し、0.003以下の誘電正接を有する有機材料を含む有機層を更に備える、請求項7に記載の高周波部品。
- 前記第1面第1導電層の側面は、前記基板の前記第1面側に向かうにつれて内側に変位する形状を有する傾斜部を含み、
前記傾斜部は、少なくとも部分的に前記第1面第1絶縁層から露出している、請求項1乃至8のいずれか一項に記載の高周波部品。 - 第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含み、ガラスを有する基板を準備する工程と、
前記基板の前記第1面に第1面第1導電層を形成する工程と、
前記第1面第1導電層上に、6MV/cm以上の絶縁破壊電界を有する無機材料を含む第1面第1絶縁層を形成する工程と、
前記第1面第1絶縁層上に第1面第2導電層を形成する工程と、を備え、
前記第1面第1絶縁層を形成する工程は、珪素窒化物を含む層をプラズマCVDによって形成する工程を含み、
前記第1面第1導電層、前記第1面第1絶縁層及び前記第1面第2導電層がキャパシタを構成し、
前記第1面第1絶縁層は、前記第1面第1導電層の上面に位置する第1部分と、前記第1部分に接続され、前記第1面第1導電層の側面に位置する第2部分と、を含み、
前記第2部分の厚みは、前記第1部分の厚みよりも小さく、且つ前記第1部分の厚みの1/4以上である、高周波部品の製造方法。 - 前記第1面第1絶縁層の前記無機材料の漏れ電流は、1×10−12A以下である、請求項10に記載の高周波部品の製造方法。
- 前記第1面第1絶縁層の前記無機材料は、珪素窒化物を含む、請求項10又は11に記載の高周波部品の製造方法。
- 前記第1面第1絶縁層の厚みは、50nm以上且つ400nm以下である、請求項10乃至12のいずれか一項に記載の高周波部品の製造方法。
- 前記第1面第1導電層の厚みは、5μm以上且つ20μm以下である、請求項10乃至13のいずれか一項に記載の高周波部品の製造方法。
- 前記第1面第1絶縁層を形成する工程に先行して前記第1面第1導電層の表面をNH3プラズマに晒す表面処理工程を更に備える、請求項10乃至14のいずれか一項に記載の高周波部品の製造方法。
- 前記第1面第1絶縁層上に、0.003以下の誘電正接を有する有機材料を含む第1面第2絶縁層を形成する工程を更に備える、請求項10乃至15のいずれか一項に記載の高周波部品の製造方法。
- 前記基板には貫通孔が設けられており、
前記高周波部品の製造方法は、前記第1面第1導電層に接続されるとともに前記貫通孔の側壁に沿って広がる貫通電極を形成する工程と、前記貫通電極に接続されるとともに前記基板の前記第2面に位置する第2面第1導電層を形成する工程と、を更に備え、
前記第1面第1導電層、前記貫通電極及び前記第2面第1導電層がインダクタを構成する、請求項10乃至16のいずれか一項に記載の高周波部品の製造方法。 - 前記貫通電極よりも前記貫通孔の中心側に位置し、0.003以下の誘電正接を有する有機材料を含む有機層を形成する工程を更に備える、請求項17に記載の高周波部品の製造方法。
- 前記第1面第1導電層の側面は、前記基板の前記第1面側に向かうにつれて内側に変位する形状を有する傾斜部を含み、
前記傾斜部は、少なくとも部分的に前記第1面第1絶縁層から露出している、請求項10乃至18のいずれか一項に記載の高周波部品の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021047843A JP7211445B2 (ja) | 2016-10-24 | 2021-03-22 | 高周波部品及びその製造方法 |
JP2023002629A JP2023040216A (ja) | 2016-10-24 | 2023-01-11 | 高周波部品及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016208093 | 2016-10-24 | ||
JP2016208093 | 2016-10-24 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021047843A Division JP7211445B2 (ja) | 2016-10-24 | 2021-03-22 | 高周波部品及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018074134A JP2018074134A (ja) | 2018-05-10 |
JP2018074134A5 JP2018074134A5 (ja) | 2020-03-19 |
JP6857329B2 true JP6857329B2 (ja) | 2021-04-14 |
Family
ID=62114404
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017094848A Active JP6857329B2 (ja) | 2016-10-24 | 2017-05-11 | 高周波部品及びその製造方法 |
JP2021047843A Active JP7211445B2 (ja) | 2016-10-24 | 2021-03-22 | 高周波部品及びその製造方法 |
JP2023002629A Pending JP2023040216A (ja) | 2016-10-24 | 2023-01-11 | 高周波部品及びその製造方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021047843A Active JP7211445B2 (ja) | 2016-10-24 | 2021-03-22 | 高周波部品及びその製造方法 |
JP2023002629A Pending JP2023040216A (ja) | 2016-10-24 | 2023-01-11 | 高周波部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP6857329B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6725095B2 (ja) | 2018-06-21 | 2020-07-15 | 大日本印刷株式会社 | 配線基板および半導体装置 |
JP7287185B2 (ja) * | 2019-04-05 | 2023-06-06 | 株式会社村田製作所 | 電子部品、電子部品実装基板及び電子部品の製造方法 |
CN114208405A (zh) * | 2019-06-18 | 2022-03-18 | 凸版印刷株式会社 | 具有lc谐振电路的多层配线基板以及利用具有lc谐振电路的多层配线基板的电子元件封装 |
CN114695595A (zh) * | 2020-12-28 | 2022-07-01 | 中国科学院苏州纳米技术与纳米仿生研究所 | 互通电极结构、其制造方法与应用 |
JP2023012187A (ja) * | 2021-07-13 | 2023-01-25 | 株式会社村田製作所 | インダクタ部品およびインダクタ部品の実装構造 |
WO2024096131A1 (ja) * | 2022-11-04 | 2024-05-10 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板の製造方法 |
WO2024122114A1 (ja) * | 2022-12-07 | 2024-06-13 | 株式会社村田製作所 | 電子部品およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353780A (ja) * | 1999-06-11 | 2000-12-19 | Sony Corp | 容量素子の製造方法及び容量素子 |
JP4177560B2 (ja) | 2001-03-16 | 2008-11-05 | 株式会社ルネサステクノロジ | 薄膜コンデンサ及び受動素子内蔵電子部品と高周波対応モジュール |
JP4574383B2 (ja) * | 2005-02-16 | 2010-11-04 | 京セラ株式会社 | 薄膜コンデンサおよび配線基板 |
JP2007300002A (ja) | 2006-05-01 | 2007-11-15 | Tdk Corp | 電子部品 |
JP4370340B2 (ja) * | 2007-03-26 | 2009-11-25 | Tdk株式会社 | 電子部品 |
US8296943B2 (en) * | 2008-05-15 | 2012-10-30 | Kovio, Inc. | Method for making surveillance devices with multiple capacitors |
US9935166B2 (en) * | 2013-03-15 | 2018-04-03 | Qualcomm Incorporated | Capacitor with a dielectric between a via and a plate of the capacitor |
-
2017
- 2017-05-11 JP JP2017094848A patent/JP6857329B2/ja active Active
-
2021
- 2021-03-22 JP JP2021047843A patent/JP7211445B2/ja active Active
-
2023
- 2023-01-11 JP JP2023002629A patent/JP2023040216A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2018074134A (ja) | 2018-05-10 |
JP7211445B2 (ja) | 2023-01-24 |
JP2023040216A (ja) | 2023-03-22 |
JP2021101483A (ja) | 2021-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6857329B2 (ja) | 高周波部品及びその製造方法 | |
JP7207461B2 (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
US11101072B2 (en) | Capacitor with limited substrate capacitance | |
JP7279769B2 (ja) | 有孔基板及び実装基板 | |
JP7096992B2 (ja) | 貫通電極基板及び実装基板 | |
US10903003B2 (en) | Capacitor component | |
JP2018160607A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2023120327A (ja) | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 | |
JP6852415B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2018170440A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2018125491A (ja) | 導電基板およびその製造方法 | |
JP7236059B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP6965589B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7223352B2 (ja) | 導電基板およびその製造方法 | |
JP2021145125A (ja) | 電子部品およびその製造方法 | |
JP2018148086A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
WO2018101291A1 (ja) | キャパシタ及びその製造方法 | |
JP2022110076A (ja) | 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法 | |
JP2023052901A (ja) | 導電基板およびその製造方法 | |
JP2023126875A (ja) | 貫通電極基板及びその製造方法 | |
JP2023056567A (ja) | 多層配線基板、その製造方法及びその設計方法 | |
JP2018110157A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6857329 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |