JP2018074134A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018074134A5 JP2018074134A5 JP2017094848A JP2017094848A JP2018074134A5 JP 2018074134 A5 JP2018074134 A5 JP 2018074134A5 JP 2017094848 A JP2017094848 A JP 2017094848A JP 2017094848 A JP2017094848 A JP 2017094848A JP 2018074134 A5 JP2018074134 A5 JP 2018074134A5
- Authority
- JP
- Japan
- Prior art keywords
- frequency component
- insulating layer
- conductive layer
- component according
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims 43
- 238000004519 manufacturing process Methods 0.000 claims 11
- 239000000758 substrate Substances 0.000 claims 9
- 229910010272 inorganic material Inorganic materials 0.000 claims 6
- 239000011147 inorganic material Substances 0.000 claims 6
- 239000011368 organic material Substances 0.000 claims 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 3
- 239000003990 capacitor Substances 0.000 claims 3
- 230000015556 catabolic process Effects 0.000 claims 2
- 230000005684 electric field Effects 0.000 claims 2
- 239000011521 glass Substances 0.000 claims 2
- 239000012044 organic layer Substances 0.000 claims 2
- 210000002381 Plasma Anatomy 0.000 claims 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims 1
- 238000004381 surface treatment Methods 0.000 claims 1
Claims (21)
- 第１側に位置する第１面及び前記第１側とは反対の第２側に位置する第２面を含み、ガラスを有する基板と、
前記基板の前記第１面に位置するキャパシタと、を備え、
前記キャパシタは、前記基板の前記第１面に位置する第１面第１導電層と、前記第１面第１導電層上に位置する第１面第１絶縁層と、前記第１面第１絶縁層上に位置する第１面第２導電層と、を有し、
前記第１面第１絶縁層は、６ＭＶ／ｃｍ以上の絶縁破壊電界を有する無機材料を含む、高周波部品。 - 前記第１面第１絶縁層の前記無機材料の漏れ電流は、１×１０−１２Ａ以下である、請求項１に記載の高周波部品。
- 前記第１面第１絶縁層の前記無機材料は、珪素窒化物を含む、請求項１又は２に記載の高周波部品。
- 前記第１面第１絶縁層の厚みは、５０ｎｍ以上且つ４００ｎｍ以下である、請求項１乃至３のいずれか一項に記載の高周波部品。
- 前記第１面第１導電層の厚みは、５μｍ以上且つ２０μｍ以下である、請求項１乃至４のいずれか一項に記載の高周波部品。
- 前記第１面第１絶縁層上に位置し、０．００３以下の誘電正接を有する有機材料を含む第１面第２絶縁層を更に備える、請求項１乃至５のいずれか一項に記載の高周波部品。
- 前記基板には貫通孔が設けられており、
前記高周波部品は、前記キャパシタに電気的に接続されたインダクタを更に備え、
前記インダクタは、前記第１面第１導電層と、前記第１面第１導電層に接続されるとともに前記貫通孔の側壁に沿って広がる貫通電極と、前記貫通電極に接続されるとともに前記基板の前記第２面に位置する第２面第１導電層と、を有する、請求項１乃至６のいずれか一項に記載の高周波部品。 - 前記貫通電極よりも前記貫通孔の中心側に位置し、０．００３以下の誘電正接を有する有機材料を含む有機層を更に備える、請求項７に記載の高周波部品。
- 前記第１面第１絶縁層は、前記第１面第１導電層の上面に位置する第１部分と、前記第１部分に接続され、前記第１面第１導電層の側面に位置する第２部分と、を含む、請求項１乃至８のいずれか一項に記載の高周波部品。
- 前記第２部分の厚みは、前記第１部分の厚みよりも小さく、且つ前記第１部分の厚みの１／４以上である、請求項９に記載の高周波部品。
- 前記第１面第１導電層の側面は、前記基板の前記第１面側に向かうにつれて内側に変位する形状を有する傾斜部を含み、
前記傾斜部は、少なくとも部分的に前記第１面第１絶縁層から露出している、請求項９又は１０に記載の高周波部品。 - 第１側に位置する第１面及び前記第１側とは反対の第２側に位置する第２面を含み、ガラスを有する基板を準備する工程と、
前記基板の前記第１面に第１面第１導電層を形成する工程と、
前記第１面第１導電層上に、６ＭＶ／ｃｍ以上の絶縁破壊電界を有する無機材料を含む第１面第１絶縁層を形成する工程と、
前記第１面第１絶縁層上に第１面第２導電層を形成する工程と、を備え、
前記第１面第１導電層、前記第１面第１絶縁層及び前記第１面第２導電層がキャパシタを構成する、高周波部品の製造方法。 - 前記第１面第１絶縁層の前記無機材料の漏れ電流は、１×１０−１２Ａ以下である、請求項１２に記載の高周波部品の製造方法。
- 前記第１面第１絶縁層の前記無機材料は、珪素窒化物を含む、請求項１２又は１３に記載の高周波部品の製造方法。
- 前記第１面第１絶縁層を形成する工程は、珪素窒化物を含む層をプラズマＣＶＤによって形成する工程を含む、請求項１４に記載の高周波部品の製造方法。
- 前記第１面第１絶縁層の厚みは、５０ｎｍ以上且つ４００ｎｍ以下である、請求項１２乃至１５のいずれか一項に記載の高周波部品の製造方法。
- 前記第１面第１導電層の厚みは、５μｍ以上且つ２０μｍ以下である、請求項１２乃至１６のいずれか一項に記載の高周波部品の製造方法。
- 前記第１面第１絶縁層を形成する工程に先行して前記第１面第１導電層の表面をＮＨ３プラズマに晒す表面処理工程を更に備える、請求項１２乃至１７のいずれか一項に記載の高周波部品の製造方法。
- 前記第１面第１絶縁層上に、０．００３以下の誘電正接を有する有機材料を含む第１面第２絶縁層を形成する工程を更に備える、請求項１２乃至１８のいずれか一項に記載の高周波部品の製造方法。
- 前記基板には貫通孔が設けられており、
前記高周波部品の製造方法は、前記第１面第１導電層に接続されるとともに前記貫通孔の側壁に沿って広がる貫通電極を形成する工程と、前記貫通電極に接続されるとともに前記基板の前記第２面に位置する第２面第１導電層を形成する工程と、を更に備え、
前記第１面第１導電層、前記貫通電極及び前記第２面第１導電層がインダクタを構成する、請求項１２乃至１９のいずれか一項に記載の高周波部品の製造方法。 - 前記貫通電極よりも前記貫通孔の中心側に位置し、０．００３以下の誘電正接を有する有機材料を含む有機層を形成する工程を更に備える、請求項２０に記載の高周波部品の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021047843A JP7211445B2 (ja) | 2016-10-24 | 2021-03-22 | 高周波部品及びその製造方法 |
| JP2023002629A JP2023040216A (ja) | 2016-10-24 | 2023-01-11 | 高周波部品及びその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016208093 | 2016-10-24 | ||
| JP2016208093 | 2016-10-24 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021047843A Division JP7211445B2 (ja) | 2016-10-24 | 2021-03-22 | 高周波部品及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018074134A JP2018074134A (ja) | 2018-05-10 |
| JP2018074134A5 true JP2018074134A5 (ja) | 2020-03-19 |
| JP6857329B2 JP6857329B2 (ja) | 2021-04-14 |
Family
ID=62114404
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017094848A Active JP6857329B2 (ja) | 2016-10-24 | 2017-05-11 | 高周波部品及びその製造方法 |
| JP2021047843A Active JP7211445B2 (ja) | 2016-10-24 | 2021-03-22 | 高周波部品及びその製造方法 |
| JP2023002629A Pending JP2023040216A (ja) | 2016-10-24 | 2023-01-11 | 高周波部品及びその製造方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021047843A Active JP7211445B2 (ja) | 2016-10-24 | 2021-03-22 | 高周波部品及びその製造方法 |
| JP2023002629A Pending JP2023040216A (ja) | 2016-10-24 | 2023-01-11 | 高周波部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (3) | JP6857329B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6725095B2 (ja) | 2018-06-21 | 2020-07-15 | 大日本印刷株式会社 | 配線基板および半導体装置 |
| JP7287185B2 (ja) * | 2019-04-05 | 2023-06-06 | 株式会社村田製作所 | 電子部品、電子部品実装基板及び電子部品の製造方法 |
| CN114208405A (zh) * | 2019-06-18 | 2022-03-18 | 凸版印刷株式会社 | 具有lc谐振电路的多层配线基板以及利用具有lc谐振电路的多层配线基板的电子元件封装 |
| JP2023546128A (ja) * | 2020-12-28 | 2023-11-01 | 中国科学院蘇州納米技術与納米▲ファン▼生研究所 | 相互接続電極構造、その製造方法及びその使用 |
| WO2024096131A1 (ja) * | 2022-11-04 | 2024-05-10 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353780A (ja) * | 1999-06-11 | 2000-12-19 | Sony Corp | 容量素子の製造方法及び容量素子 |
| JP4177560B2 (ja) * | 2001-03-16 | 2008-11-05 | 株式会社ルネサステクノロジ | 薄膜コンデンサ及び受動素子内蔵電子部品と高周波対応モジュール |
| JP4574383B2 (ja) * | 2005-02-16 | 2010-11-04 | 京セラ株式会社 | 薄膜コンデンサおよび配線基板 |
| JP2007300002A (ja) * | 2006-05-01 | 2007-11-15 | Tdk Corp | 電子部品 |
| JP4370340B2 (ja) * | 2007-03-26 | 2009-11-25 | Ｔｄｋ株式会社 | 電子部品 |
| JP5688492B2 (ja) * | 2008-05-15 | 2015-03-25 | シン フィルム エレクトロニクス エーエスエー | 複数コンデンサを有する監視デバイス |
| US9935166B2 (en) * | 2013-03-15 | 2018-04-03 | Qualcomm Incorporated | Capacitor with a dielectric between a via and a plate of the capacitor |
-
2017
- 2017-05-11 JP JP2017094848A patent/JP6857329B2/ja active Active
-
2021
- 2021-03-22 JP JP2021047843A patent/JP7211445B2/ja active Active
-
2023
- 2023-01-11 JP JP2023002629A patent/JP2023040216A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018074134A5 (ja) | ||
| JP2013232546A5 (ja) | ||
| DE69937561D1 (de) | Photolithographisch hergestellter, integrierter kondensator mit selbst-ausgerichteten elektroden und dielektrika | |
| JP7211445B2 (ja) | 高周波部品及びその製造方法 | |
| JP2021509540A (ja) | 高電圧絶縁構造及び方法 | |
| JP2009278072A5 (ja) | ||
| TWI659506B (zh) | 半導體裝置及其製造方法 | |
| JP2008103653A5 (ja) | ||
| JP2014120770A (ja) | 集積型受動素子を含む集積回路およびその製造方法 | |
| US10147548B2 (en) | Capacitors using porous alumina structures | |
| CN105097765B (zh) | Mim电容结构及其制作方法 | |
| TW444346B (en) | Semiconductor device and manufacture thereof | |
| JP2019186319A5 (ja) | ||
| KR20100079157A (ko) | 반도체 소자의 ｍｉｍ 캐패시터 형성 방법 및 그에 따른 ｍｉｍ 캐패시터 | |
| JP7439392B2 (ja) | キャパシタ | |
| KR101922870B1 (ko) | 공통 모드 필터 | |
| JP5417169B2 (ja) | パワーｍｏｓｆｅｔのコンタクトメタライゼーション | |
| TWI550718B (zh) | 半導體裝置，接觸之形成方法 | |
| JP2008192788A (ja) | 電子部品 | |
| TWI550870B (zh) | 電源半導體裝置及其製造方法 | |
| US20100155890A1 (en) | Mim capacitor of semiconductor device and manufacturing method thereof | |
| KR100772075B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| TW200501321A (en) | Method of manufacturing a semiconductor device and semiconductor device obtained by using such a method | |
| US9159661B2 (en) | Integrated circuits with close electrical contacts and methods for fabricating the same | |
| JP2007188935A (ja) | Ｍｉｍ容量素子およびその製造方法 |