TWI550870B - 電源半導體裝置及其製造方法 - Google Patents

電源半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI550870B
TWI550870B TW103126342A TW103126342A TWI550870B TW I550870 B TWI550870 B TW I550870B TW 103126342 A TW103126342 A TW 103126342A TW 103126342 A TW103126342 A TW 103126342A TW I550870 B TWI550870 B TW I550870B
Authority
TW
Taiwan
Prior art keywords
strip
metal pattern
insulating layer
gate
metal
Prior art date
Application number
TW103126342A
Other languages
English (en)
Other versions
TW201526241A (zh
Inventor
林立凡
廖文甲
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201526241A publication Critical patent/TW201526241A/zh
Application granted granted Critical
Publication of TWI550870B publication Critical patent/TWI550870B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

電源半導體裝置及其製造方法
本發明係有關於一種電源半導體裝置及其製造方法，特別是有關於一種電源半導體裝置的源極金屬圖案和汲極及金屬圖案設計其製造方法。
電源半導體裝置為一種用做為電源電子裝置應用中的開關或整流器的半導體裝置。例如為一開關電源(switch-mode power supply)。上述電源半導體裝置也可稱為一電源裝置(power device)，或當應用為一積體電路時可稱為一電源積體電路(power IC)。為了能提高開關之切換速度，習知的電源供應器係採用場效型電晶體作為開關裝置。此外，場效型電晶體亦具有低電阻之優點，能提高電源供應器之供電效率。
為了低電阻和大傳輸電流的要求，電源半導體裝置的電性連接圖案係具有一較大的尺寸。然而，層間介電層(ILD)或金屬層間介電層(IMD)的厚度卻難以增加。所以，習知的電源供應器會在屬於不同層別的源極金屬圖案和汲極金屬圖案之間產生尖端放電現象，因而習知的電源供應器會遭受早期崩潰問題(early breakdown problem)。
本發明之一實施例係提供一種電源半導體裝置。 上述電源半導體裝置包括一基板；一主動層，設置於上述基板上；一閘極，設置於上述主動層上；一第一電極和一第二電極，設置於上述主動層上，且位於上述閘極的二個相對側；一第一金屬圖案，耦接至上述第一電極；一第二金屬圖案，耦接至上述第二電極；一第一絕緣層，設置於上述第一金屬圖案和上述第二金屬圖案上；一第三金屬圖案，覆蓋上述第一絕緣層，耦接至上述第二金屬圖案，其中上述第三金屬圖案和上述第一絕緣層之間的一界面為一實質平坦表面。
本發明之另一實施例係提供一種電源半導體裝置 的製造方法。上述電源半導體裝置的製造方法包括提供一基板，其中上述基板上具有一主動層；於上述主動層上形成一第一帶狀閘極、一第二帶狀閘極、一帶狀源極、一第一帶狀汲極和一第二帶狀汲極，其中上述第一帶狀閘極位於上述第一帶狀汲極和上述帶狀源極之間，且其中上述第二帶狀閘極位於上述第二帶狀汲極和上述帶狀源極之間；形成一第一金屬圖案，耦接至上述上述帶狀源極，且形成二個第二金屬圖案，分別耦接至上述第一帶狀汲極和上述第二帶狀汲極；於上述第一金屬圖案和上述二個第二金屬圖案上形成一第一絕緣層；進行一平坦化製程，移除部分上述第一絕緣層，以形成一平坦化第一絕緣層；於上述平坦化第一絕緣層上形成一第三金屬圖案，上述第三金屬圖案耦接至上述第一帶狀汲極和上述第二帶狀汲極，其中上述第三金屬圖案和上述平坦化第一絕緣層之間的一界面為一實質平坦表面。
本發明之又一實施例係提供一種電源半導體裝置 的製造方法。上述電源半導體裝置的製造方法提供一基板，其中上述基板上具有一主動層；於上述主動層上形成一第一帶狀閘極、一第二帶狀閘極、一帶狀源極、一第一帶狀汲極和一第二帶狀汲極，其中上述第一帶狀閘極位於上述第一帶狀汲極和上述帶狀源極之間，且其中上述第二帶狀閘極位於上述第二帶狀汲極和上述帶狀源極之間；形成一第一金屬圖案，耦接至上述上述帶狀源極，且形成二個第二金屬圖案，分別耦接至上述第一帶狀汲極和上述第二帶狀汲極；塗佈一第一絕緣材料，覆蓋上述第一金屬圖案和上述二個第二金屬圖案；烘烤上述第一絕緣材料，以形成一平坦化第一絕緣層；於上述平坦化第一絕緣層上形成一第三金屬圖案，上述第三金屬圖案耦接至上述第一帶狀汲極和上述第二帶狀汲極，其中上述第三金屬圖案和上述平坦化第一絕緣層之間的一界面大體上為一平坦表面。
500a~500c‧‧‧電源半導體裝置
500a-1、500a-2、500b-1、500b-2、500c-1、500c-2‧‧‧電性連接物
200‧‧‧基板
201、224、321、324‧‧‧頂面
202‧‧‧主動層
204a、204b‧‧‧閘極
206‧‧‧第一電極
208、210‧‧‧第二電極
212、220、320、322‧‧‧絕緣層
214、216‧‧‧第二金屬圖案
218‧‧‧第一金屬圖案
226‧‧‧第四金屬圖案
228‧‧‧第三金屬圖案
228-1、228-2、226-1、226-2、414-1、416-1、418-1、414-2、416-2、418-2‧‧‧部分
240‧‧‧第一方向
242‧‧‧第二方向
300‧‧‧陣列
302‧‧‧第一場效電晶體
304‧‧‧第二場效電晶體
323‧‧‧凹陷
414、416、418‧‧‧第五金屬層
600、700‧‧‧製造方法
602、604、606、608、610、612、702、704、706、708、710、712‧‧‧步驟
H1、H2、H3、H4‧‧‧厚度
第1圖顯示本發明一些實施例之用於一電源半導體裝置的一汲極側的一電性連接物之剖面示意圖。
第2圖顯示本發明一些實施例之用於一電源半導體裝置的一源極側的一電性連接物之剖面示意圖。
第3圖顯示本發明一些其他實施例之用於一電源半導體裝置的一汲極側的一電性連接物之剖面示意圖。
第4圖顯示本發明一些其他實施例之用於一電源半導體裝置的一源極側的一電性連接物之剖面示意圖。
第5圖顯示本發明一些其他實施例之用於一電源半導體裝置的一汲極側及/或源極側的一電性連接物之剖面示意圖。
第6圖為如第1、2圖之本發明一些實施例之一電源半導體裝置的製造方法的製程流程圖。
第7圖為如第3、4圖之本發明一些實施例之一電源半導體裝置的製造方法的製程流程圖。
為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。
本發明一些實施例係提供一種電源半導體裝置及其製造方法。上述電源半導體裝置係包括一閘極、一源極和一汲極。上述源極和汲極係位於閘極的相對側。一源極金屬圖案係耦接至上述源極，且一汲極金屬圖案係耦接至上述汲極。在本發明一些實施例中，屬於最頂層層別的源極金屬圖案和汲極金屬圖案係分別設計位於電源半導體裝置的不同側(源極側或汲極側)。因此，源極金屬圖案和汲極金屬圖案可設計具有一較大的尺寸(例如一寬度及/或一厚度)以符合大電流傳輸要求。在本發明一些實施例中，源極及/或汲極金屬圖案和其下的絕緣層(例如層間介電層(ILD)或金屬層間介電層(IMD))之間 的一界面，除了穿過上述絕緣層的部分以外，為一實質平坦表面。可以避免於源極金屬圖案和汲極金屬圖案之間產生尖端放電現象。因此，源極金屬圖案和汲極金屬圖案可設計具有較大的厚度且不會產生元件早期崩潰問題。
第1圖顯示本發明一些實施例之用於一電源半導 體裝置500a的一汲極側的一電性連接物500a-1之剖面示意圖。在本發明一些實施例中，上述電源半導體裝置500a包括一基板200和一場效電晶體(FET)。在本發明一些實施例中，上述基板200包括一半導體基板，例如為一矽基板。上述場效電晶體係形成於基板200上。在本發明一些實施例中，上述場效電晶體包括一主動層202，形成於基板200的一頂面201上。在本發明一些實施例中，上述電源半導體裝置500a可包括複數個場效電晶體，例如一第一場效電晶體302和一第二場效電晶體304，且上述第一場效電晶體302和第二場效電晶體304係排列為一陣列300。在本發明一些實施例中，主動層202包括複數個彼此堆疊的氮基半導體層(nitride-based semiconductor layers)，且具有一個高濃度二維電子氣(2-dimensional electric gas，2DEG)之導電通道。在本發明之一實施例中，主動層202包括一氮化鎵層和位於氮化鎵層上的一氮化鋁鎵層。上述高濃度2DEG之導電通道係位於氮化鎵層與氮化鋁鎵層之間的界面附近。
如第1圖所示，在本發明之一實施例中，上述第一 場效電晶體302包括一閘極204a、一第一電極206和一第二電極208。上述第二場效電晶體304包括一閘極204b、一第一電極206 和一第二電極210。在本發明之一實施例中，第一電極206係視為第一場效電晶體302和第二場效電晶體304的共用源極。第一場效電晶體302的第二電極208係視為第一場效電晶體302的一汲極。並且，第二場效電晶體304的第二電極210係視為第二場效電晶體304的一汲極。在本發明之一實施例中，第一場效電晶體302的閘極204a、第一電極206和第二電極208係設置於主動層202上。第二場效電晶體304的閘極204b、第一電極206和第二電極210係設置於主動層202上。第一場效電晶體302的第一電極206和第二電極208係設置閘極204a的相對兩側。第二場效電晶體304第一電極206和第二電極210係設置於閘極204b的相對兩側。
如第1圖所示，在本發明之一實施例中，一絕緣層 212係設置於主動層202上方。並且，上述絕緣層212係設置於第一電極206和第二電極208、210上方。閘極204a和閘極204b係藉由上述絕緣層212與第一電極206隔開。在本發明之一實施例中，上述絕緣層212係視為電源半導體裝置500a的一層間介電層(ILD)。在本發明之一實施例中，上述絕緣層212可由介電材料形成。舉例來說，上述絕緣層可包括氧化矽或氮化矽。在本發明之一實施例中，可利用包括旋轉塗佈、化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、高溫製程、其他適當製程或上述組合之方法來形成上述絕緣層212。在本發明之一實施例中，可對上述絕緣層212進行包括化學機械研磨法(CMP)的一平坦化製程以平坦化絕緣層212的一表面。
如第1圖所示，在本發明之一實施例中，一或多個 第一金屬圖案218和第二金屬圖案214、216係設置於絕緣層212上方。在本發明一些實施例中，第一金屬圖案218和第二金屬圖案214、216係視為用於第一場效電晶體302和第二場效電晶體304的源極(例如第一電極206)和汲極(例如第二電極208、210)的電性連接物。在本發明一些實施例中，第一金屬圖案218和第二金屬圖案214、216係屬於一第一金屬層別(first metal-layered level)(也可標示為M1)。在本發明一些實施例中，第一金屬圖案218係穿過絕緣層212形成，以耦接至視為第一場效電晶體302和第二場效電晶體304的共用源極的第一電極206。第二金屬圖案214係穿過絕緣層212形成，以耦接至視為第一場效電晶體302的汲極的第二電極208。第二金屬圖案216係穿過絕緣層212形成，以耦接至視為第二場效電晶體304的汲極的第二電極210。在本發明一些實施例中，第一金屬圖案218和第二金屬圖案214、216由導電材料形成，例如鋁、銅、其他適當材料或上述組合。在本發明一些實施例中，可利用一圖案化製程和後續的一電鍍製程形成第一金屬圖案218和第二金屬圖案214、216。上述圖案化製程可包括一微影製程和後續的一蝕刻製程。上述圖案化製程係用於移除一部分絕緣層212，因而形成穿過絕緣層212的開口(圖未顯示)。部分第一電極206和部分第二電極208、210從上述開口中暴露出來。上述微影製程係用於定義出位於絕緣層212上之第一金屬圖案218和第二金屬圖案214、216的形成位置。上述電鍍製程可包括有電電鍍法、無電電鍍法、其他適當製程或上述組合，以於絕緣層212上方沉積一導電材料，並填滿上述開口。
在本發明一些實施例中，第一場效電晶體302和第 二場效電晶體304的第一電極206(源極電極)係設計藉由位於第一場效電晶體302和第二場效電晶體304的源極側且屬於第一金屬層別(也可標示為M1)的第一金屬圖案218耦接至外部電路，如第1圖所示。並且，在本發明一些實施例中，第一場效電晶體302和第二場效電晶體304的第二電極208、210(汲極電極)係設計藉由位於第一場效電晶體302和第二場效電晶體304的汲極側之屬於第一金屬層別(也可標示為M1)的第二金屬圖案214、216及屬於一第二金屬層別(也可標示為M2)的另一金屬圖案耦接至外部電路，如第1圖所示。在如第1圖所示的實施例中，第二金屬層別(M2)高於第一金屬層別(M1)。因此，第一金屬圖案218的一剖面面積可設計具有大寬度或大厚度，以符合大電流傳輸要求。在本發明一些實施例中，第一金屬圖案218可設計扇形展開(fan out)且具有大寬度。如第1圖所示，第一金屬圖案218與第一場效電晶體302的閘極204a和第二場效電晶體304的閘極204b重疊，以視為一場板，且可改善第一場效電晶體302和第二場效電晶體304的崩潰電壓。並且，在一剖面圖中，第一金屬圖案218可為T型，如第1圖所示。在本發明一些實施例中，第一金屬圖案218和第二金屬圖案214、216的一厚度H2可設計相同於絕緣層212的一厚度H1。
如第1圖所示，在本發明一些實施例中，一絕緣層 220係設置於第一金屬圖案218和第二金屬圖案214、216的上方。並且，上述絕緣層220係設置於絕緣層212的上方。在本發明一些實施例中，上述絕緣層220可視為電源半導體裝置500a 的一金屬層間介電層(IMD)。在本發明之一實施例中，上述絕緣層220可由介電材料形成。舉例來說，上述絕緣層220可包括氧化矽、氮化矽、其他適當絕緣材料或上述組合之絕緣材料。 在本發明之一實施例中，可利用一沉積製程和後續的一平坦化製程形成絕緣層220。上述沉積製程係用於沉積一絕緣材料，其可包括旋轉塗佈、化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、高溫製程、其他適當製程或上述組合。在本發明之一實施例中，上述絕緣層220之位於第二金屬圖案214、216上方部分的的一厚度H3可設計相同於第二金屬圖案214、216的厚度H2。並且，厚度H3可設計相同於絕緣層212的厚度H1。並且，第一金屬圖案218和第二金屬圖案214、216的厚度H2可設計相同於絕緣層212的厚度H1。因此，上述絕緣層220的一頂面可具有不平坦的輪廓，其可順應第一金屬圖案218和第二金屬圖案214、216的輪廓。在本發明之一實施例中，可對上述絕緣層220的頂面進行一平坦化製程以確保絕緣層220的一頂面224為一實質平坦表面。上述平坦化製程可包括化學機械研磨法(CMP)、其他適當製程或上述組合。
如第1圖所示，在本發明一些實施例中，一第三金 屬圖案228係覆蓋絕緣層220，且耦接至第一場效電晶體302和第二場效電晶體304的汲極側。在本發明一些實施例中，上述第三金屬圖案228由一部分228-1和一部分228-2構成。上述部分228-1沿一第一方向240延伸，而部分228-2沿一第二方向242延伸，如第1圖所示。在本發明一些實施例中，第一方向240大體上平行於絕緣層220的頂面224，而第二方向242大體上垂直於 絕緣層220的頂面224。因此，第一方向240大體上垂直於第二方向242。在本發明一些實施例中，上述第三金屬圖案228的部分228-1係形成於絕緣層220的頂面224的上方，而部分228-2係穿過絕緣層220形成以耦接至第一場效電晶體302和第二場效電晶體304的第二電極208、210兩者。在本發明一些實施例中，上述第三金屬圖案228的部分228-1與第一場效電晶體302的閘極204a和第二場效電晶體304的閘極204b重疊。在本發明一些實施例中，上述第三金屬圖案228的部分228-1與第一金屬圖案218重疊。因此，第一金屬圖案218係垂直位於閘極204a、204b與第三金屬圖案228之間。在本發明一些實施例中，上述第三金屬圖案228的形成材質可相同於第一金屬圖案218和第二金屬圖案214、216的形成材質。
在本發明一些實施例中，如第1圖所示，屬於第二 金屬層別(M2)的上述第三金屬圖案228係電性連接至屬於第一金屬層別(M1)的第二金屬圖案214、216。上述第二金屬圖案214、216和第三金屬圖案228係構成用於電源半導體裝置500a之汲極側的電性連接物500a-1。應注意的是，沒有任何屬於第二金屬層別(M2)的金屬圖案會設計連接至位於電源半導體裝置500a之汲極側且屬於第一金屬層別(M1)的第一金屬圖案218。上述電性連接物500a-1係提供為位於外部電路和第一場效電晶體302和第二場效電晶體304的第二電極208、210(汲極)之間的一電性連接物。因此，上述第三金屬圖案228的一剖面面積可設計具有大寬度或大厚度，以符合大電流傳輸要求。在本發明一些實施例中，第三金屬圖案228的部分228-1可設計沿 第一方向240扇形展開(fan out)且具有大寬度。並且，絕緣層220的頂面224，其大體上平行第一方向240，可藉由進行一平坦化製程(例如化學機械研磨法(CMP))設計為一實質平坦表面。因此，位於第一場效電晶體302和第二場效電晶體304之汲極側的第三金屬圖案228的部分228-1和絕緣層220之間的一界面(位於絕緣層220的頂面224的位置)為一實質平坦表面。因此，第三金屬圖案228的部分228-1在上述界面位置上不會有任何尖銳邊角。所以可以避免源極金屬圖案(第一金屬圖案218)和汲極金屬圖案(第三金屬圖案228)之間產生尖端放電現象。
第2圖顯示本發明一些實施例之用於一電源半導 體裝置的一源極側的一電性連接物500a-2之剖面示意圖。上述圖式中的各元件如有與第1圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。如第2圖所示，應注意的是，沒有任何屬於第二金屬層別(M2)的金屬圖案會設計連接至位於電源半導體裝置500a之源極側且屬於第一金屬層別(M1)的第二金屬圖案214、216。
如第2圖所示，在本發明一些實施例中，一第四金 屬圖案226，係設置於絕緣層220上方，且耦接至位於電源半導體裝置500a之源極側的第一金屬圖案218，如第2圖所示，在本發明一些實施例中，第四金屬圖案226係覆蓋電源半導體裝置500a之源極側的絕緣層220。在本發明一些實施例中，第四金屬圖案226由一部分226-1和一部分226-2構成。上述部分226-1沿一第一方向240延伸，而部分226-2沿一第二方向242延伸，如2圖所示。在本發明一些實施例中，第一方向240大體上平行 於絕緣層220的頂面224，而第二方向242大體上垂直於絕緣層220的頂面224。因此，第一方向240大體上垂直於第二方向242。在本發明一些實施例中，上述第四金屬圖案226的部分226-1係形成於絕緣層220的頂面224的上方，而部分226-2係穿過絕緣層220形成以耦接至第一電極206的第一金屬圖案218。 第一金屬圖案218係用以接觸視為第一場效電晶體302和第二場效電晶體304的共用源極的第一電極206。在本發明一些實施例中，上述第四金屬圖案226的部分226-1與第一場效電晶體302的閘極204a和第二場效電晶體304的閘極204b重疊。在本發明一些實施例中，上述第四金屬圖案226的部分226-1與第一金屬圖案218重疊。因此，第四金屬圖案226係垂直位於閘極204a、204b與第三金屬圖案228之間。在本發明一些實施例中，上述第四金屬圖案226的形成材質可相同於第一金屬圖案218、第二金屬圖案214、216和第三金屬圖案228的形成材質。
在本發明一些實施例中，如第2圖所示，屬於第二 金屬層別(M2)的上述第四金屬圖案226係電性連接至屬於第一金屬層別(M1)的第一金屬圖案218。上述第一金屬圖案218和第四金屬圖案226係構成用於電源半導體裝置500a之源極側的電性連接物500a-2。上述電性連接物500a-2係提供為位於外部電路和第一場效電晶體302和第二場效電晶體304的第一金屬圖案218(源極)之間的一電性連接物。因此，上述第四金屬圖案226的一剖面面積可設計具有大寬度或大厚度，以符合大電流傳輸要求。在本發明一些實施例中，第四金屬圖案226的部分226-1可設計沿第一方向240扇形展開(fan out)且具有大寬度。並且， 絕緣層220的頂面224，其大體上平行第一方向240，可藉由進行一平坦化製程(例如化學機械研磨法(CMP))設計為一實質平坦表面。因此，位於第一場效電晶體302和第二場效電晶體304之源極側的第四金屬圖案226的部分226-1和絕緣層220之間的一界面(位於絕緣層220的頂面224的位置)為一實質平坦表面。 因此，第四金屬圖案226的部分226-1上述界面位置上不會有任何尖銳邊角。所以可以避免汲極金屬圖案(第二金屬圖案214、216)和源極金屬圖案(第四金屬圖案226)之間產生的尖端放電現象。
第3圖顯示本發明一些其他實施例之用於一電源 半導體裝置500b的一汲極側的一電性連接物500b-1之剖面示意圖。上述圖式中的各元件如有與第1~2圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。如第2圖所示，應注意的是，沒有任何屬於第二金屬層別(M2)的金屬圖案會設計連接至位於電源半導體裝置500b之汲極側且屬於第一金屬層別(M1)的第一金屬圖案218。
如第3圖所示，在本發明一些實施例中，一絕緣層 320係設置於第一金屬圖案218和第二金屬圖案214、216的上方。並且，上述絕緣層320係設置於絕緣層212的上方。在本發明一些實施例中，上述絕緣層320可視為電源半導體裝置500b的一金屬層間介電層(IMD)。在本發明之一實施例中，上述絕緣層320可由介電材料形成。舉例來說，上述絕緣層220可包括氧化矽或氮化矽。在本發明之一實施例中，可利用一沉積製程和後續的一平坦化製程形成絕緣層320。上述沉積製程係用於 沉積一絕緣材料，其可包括旋轉塗佈、化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、高溫製程、其他適當製程或上述組合。在本發明之一實施例中，上述絕緣層320之位於第二金屬圖案214、216上方部分的的一厚度H4可設計相同於厚度H2。並且，厚度H4可設計相同於絕緣層212的厚度H1。並且，第一金屬圖案218和第二金屬圖案214、216的厚度H2可設計相同於絕緣層212的厚度H1。因此，上述絕緣層320的一頂面可具有不平坦的輪廓，其可順應第一金屬圖案218和第二金屬圖案214、216的輪廓。在本發明之一實施例中，上述絕緣層320在接近頂面321處可具有一或多個凹陷323。
如第3圖所示，在本發明一些實施例中，一絕緣層322係形成於絕緣層320上，且填滿絕緣層320的凹陷323。可以控制絕緣層322的厚度，使絕緣層322的頂面324為一實質平坦表面。在本發明之一實施例中，上述絕緣層322可由介電材料形成。舉例來說，上述絕緣層322可由絕緣材料形成，上述絕緣材料係適用於一塗佈製程(coating process)，其可包括苯並環丁烯(BCB)、旋塗玻璃(SOG)、聚醯亞胺(PI)、光阻(PR)、其他適當絕緣材料或上述組合。在本發明之一實施例中，可利用一塗佈製程和後續一烘烤製程來形成上述絕緣層322。
如第3圖所示，在本發明一些實施例中，一第三金屬圖案228係覆蓋位於第一場效電晶體302和第二場效電晶體304的汲極側的絕緣層322。在本發明一些實施例中，上述第三金屬圖案228由一部分228-1和一部分228-2構成。上述部分228-1沿一第一方向240延伸，而部分228-2沿一第二方向242延 伸，如第3圖所示。在本發明一些實施例中，第一方向240大體上平行於絕緣層322的頂面324，而第二方向242大體上垂直於絕緣層220的頂面224。因此，第一方向240大體上垂直於第二方向242。在本發明一些實施例中，上述第三金屬圖案228的部分228-1係形成於絕緣層220的頂面224的上方，而部分228-2係穿過絕緣層220和320形成以耦接至第一場效電晶體302和第二場效電晶體304的第二電極208、210兩者。在本發明一些實施例中，上述第三金屬圖案228的部分228-1與第一場效電晶體302的閘極204a和第二場效電晶體304的閘極204b重疊。在本發明一些實施例中，上述第三金屬圖案228的部分228-1與第一金屬圖案218重疊。因此，第一金屬圖案218係垂直位於閘極204a、204b與第三金屬圖案228之間。在本發明一些實施例中，上述第三金屬圖案228的形成材質可相同於第一金屬圖案218和第二金屬圖案214、216的形成材質。
在本發明一些實施例中，如第3圖所示，屬於第二 金屬層別(M2)的上述第三金屬圖案228係電性連接至屬於第一金屬層別(M1)的第二金屬圖案214、216。上述第二金屬圖案214、216和第三金屬圖案228係構成用於電源半導體裝置500b之汲極側的電性連接物500b-1。上述電性連接物500b-1係提供為位於外部電路和第一場效電晶體302和第二場效電晶體304的第二電極208、210(汲極)之間的一電性連接物。因此，上述第三金屬圖案228的一剖面面積可設計具有大寬度或大厚度，以符合大電流傳輸要求。在本發明一些實施例中，第三金屬圖案228的部分228-1可設計沿第一方向240扇形展開(fan out)且 具有大寬度。並且，絕緣層322的頂面324，其大體上平行第一方向240，可藉由進行一平坦化製程(例如化學機械研磨法(CMP))設計為一實質平坦表面。因此，位於第一場效電晶體302和第二場效電晶體304之汲極側的第三金屬圖案228的部分228-1和絕緣層322之間的一界面(位於絕緣層322的頂面324的位置)為一實質平坦表面。因此，第三金屬圖案228的部分228-1在上述界面位置上不會有任何尖銳邊角。所以可以避免源極金屬圖案(第一金屬圖案218)和汲極金屬圖案(第三金屬圖案228)之間產生的尖端放電現象。
第4圖顯示本發明一些其他實施例之用於一電源 半導體裝置500b的一源極側的一電性連接物500b-2之剖面示意圖。上述圖式中的各元件如有與第1~3圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。如第4圖所示，應注意的是，沒有任何屬於第二金屬層別(M2)的金屬圖案會設計連接至位於電源半導體裝置500a之源極側且屬於第一金屬層別(M1)的第二金屬圖案214、216。
如第4圖所示，在本發明一些實施例中，一第四金 屬圖案226，係設置於位於電源半導體裝置500b之源極側的絕緣層322上方。如第4圖所示，在本發明一些實施例中，第四金屬圖案226係覆蓋電源半導體裝置500b之源極側的絕緣層322。在本發明一些實施例中，第四金屬圖案226由一部分226-1和一部分226-2構成。上述部分226-1沿一第一方向240延伸，而部分226-2沿一第二方向242延伸，如第4圖所示。在本發明一些實施例中，第一方向240大體上平行於絕緣層220的頂面 224，而第二方向242大體上垂直於絕緣層322的頂面324。因此，第一方向240大體上垂直於第二方向242。在本發明一些實施例中，上述第四金屬圖案226的部分226-1係形成於絕緣層322的頂面324的上方，而部分226-2係穿過絕緣層220和320形成以耦接至第一電極206的第一金屬圖案218。第一金屬圖案218係用以接觸視為第一場效電晶體302和第二場效電晶體304的共用源極的第一電極206。在本發明一些實施例中，上述第四金屬圖案226的部分226-1與第一場效電晶體302的閘極204a和第二場效電晶體304的閘極204b重疊。在本發明一些實施例中，上述第四金屬圖案226的部分226-1與第一金屬圖案218重疊。因此，第四金屬圖案226係垂直位於閘極204a、204b與第三金屬圖案228之間。在本發明一些實施例中，上述第四金屬圖案226的形成材質可相同於第一金屬圖案218、第二金屬圖案214、216和第三金屬圖案228的形成材質。在本發明一些實施例中，上述第四金屬圖案226的形成方式可相同於第一金屬圖案218、第二金屬圖案214、216和第三金屬圖案228的形成方式。
在本發明一些實施例中，如第4圖所示，屬於第二 金屬層別(M2)的上述第四金屬圖案226係電性連接至屬於第一金屬層別(M1)的第一金屬圖案218。上述第一金屬圖案218和第四金屬圖案226係構成用於電源半導體裝置500b之源極側的電性連接物500b-2。上述電性連接物500b-2係提供為位於外部電路和第一場效電晶體302和第二場效電晶體304的第一金屬圖案218(源極)之間的一電性連接物。因此，上述第四金屬圖案226的一剖面面積可設計具有大寬度或大厚度，以符合大電流傳輸 要求。在本發明一些實施例中，第四金屬圖案226的部分226-1可設計沿第一方向240扇形展開(fan out)且具有大寬度。並且，絕緣層322的頂面324，其大體上平行第一方向240，可藉由進行一平坦化製程(例如化學機械研磨法(CMP))設計為一實質平坦表面。因此，位於第一場效電晶體302和第二場效電晶體304之源極側的第四金屬圖案226的部分226-1和絕緣層220之間的一界面(位於絕緣層322的頂面324的位置)為一實質平坦表面。 因此，第四金屬圖案226的部分226-1上述界面位置上不會有任何尖銳邊角。所以可以避免汲極金屬圖案(第二金屬圖案214、216)和源極金屬圖案(第四金屬圖案226)之間產生的尖端放電現象。
第5圖顯示本發明一些其他實施例之用於一電源 半導體裝置500c的一汲極側及/或源極側的一電性連接物之剖面示意圖。上述圖式中的各元件如有與第1~4圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。應注意的是，電性連接物可設計位於一單一層別(第一金屬層別(M1)或第二金屬層別(M2))，以電性連接至電源半導體裝置500c的源極(206)和汲極(208/210)兩者。
如第5圖所示，在本發明一些實施例中，第五金屬 層414、416、418係覆蓋絕緣層220，且耦接至第一場效電晶體302和第二場效電晶體304的源極側和汲極側。在本發明一些實施例中，上述第五金屬層414由一部分414-1和一部分414-2構成。上述第五金屬層416由一部分416-1和一部分416-2構成。上述第五金屬層418由一部分418-1和一部分418-2構成。上述部分 414-1、416-1、418-1沿一第一方向240延伸，而部分414-2、416-2、418-2沿一第二方向242延伸，且第二方向242大體上垂直於第一方向240。在本發明一些實施例中，上述第五金屬層414、416、418的部分414-1、416-1、418-1係形成於絕緣層220的頂面224的上方，而部分414-2、416-2、418-2係穿過絕緣層220形成以耦接至第一場效電晶體302和第二場效電晶體304的第二電極208、210兩者。在本發明一些實施例中，上述第五金屬層418的部分418-1與第一場效電晶體302的閘極204a和第二場效電晶體304的閘極204b重疊。在本發明一些實施例中，上述第五金屬層418的部分418-1與第一金屬圖案218重疊。因此，第一金屬圖案218係垂直位於閘極204a、204b與第五金屬層418之間。在本發明一些實施例中，上述第五金屬層414、416的部分414-1、416-1與第二金屬圖案214、216重疊。
在本發明一些實施例中，上述第五金屬層414、 416、418的形成材質可相同於第一金屬圖案218、第二金屬圖案214、216、第三金屬圖案228和第四金屬圖案226的形成材質。在本發明一些實施例中，上述第五金屬層414、416、418的形成方式可相同於第一金屬圖案218、第二金屬圖案214、216、第三金屬圖案228和第四金屬圖案226的形成方式。
在本發明一些實施例中，如第5圖所示，屬於第二 金屬層別(M2)的上述第五金屬層414、416係電性連接至屬於第一金屬層別(M1)的第二金屬圖案214、216。上述第二金屬圖案214、216和第五金屬層414、416係構成用於電源半導體裝置500c之汲極側的電性連接物500c-1。類似地，屬於第二金屬層 別(M2)的上述第五金屬層418係電性連接至屬於第一金屬層別(M1)的第一金屬圖案218。上述第一金屬圖案218和第五金屬層418係構成用於電源半導體裝置500c之源極側的電性連接物500c-2。應注意的是，電性連接物500c-1和500c-2屬於相同的金屬層別(例如為第二金屬層別(M2))。
兩者設計為屬於相同的金屬層別的上述電性連接物500a-1和500c-2係提供為位於外部電路和電源半導體裝置500c之源極(206)和汲極(208/210)兩者之間的電性連接物。因此，可以避免源極金屬圖案和汲極金屬圖案之間產生的尖端放電現象。
在本發明一些其他實施例中，第一金屬圖案218和第二金屬圖案214、216可視為電性連接物，以電性連接至電源半導體裝置500c之源極(206)和汲極(208/210)兩者。因為第一金屬圖案218和第二金屬圖案214、216係設計屬於單一層別(第一金屬層別(M1))。所以可以避免源極金屬圖案和汲極金屬圖案之間產生的尖端放電現象。
第6圖為如第1、2圖之本發明一些實施例之電源半導體裝置500a的製造方法600的製程流程圖。請參考第1、2圖，在步驟602中，提供一基板200，上述基板200上具有一主動層202。在本發明一些實施例中，上述基板200包括一半導體基板，例如為一矽基板。在本發明一些實施例中，形成於基板200的頂面201上的主動層202包括複數個彼此堆疊的氮基半導體層，且具有一個高濃度二維電子氣2DEG)之導電通道。在本發明之一實施例中，主動層202包括一氮化鎵層和位於氮化鎵層 上的一氮化鋁鎵層。上述高濃度2DEG之導電通道係位於氮化鎵層與氮化鋁鎵層之間的界面附近。在本發明之一實施例中，可利用化學氣相沉積法(CVD)、其他適當製程或上述組合之方法來形成主動層202。
之後，如第1、2、6圖所示，在步驟604中，於主動層202上形成閘極204a、204b、第一電極(源極)206、第二電極(汲極)208、210。在本發明一些實施例中，每一個閘極204a、204b、第一電極(源極)206、第二電極(汲極)208、210的形狀均為帶狀。舉例來說，閘極204a可視為第一帶狀閘極204a。閘極204b可視為第二帶狀閘極204b。第一電極(源極)206可視為帶狀源極206。第二電極(汲極)208、210可分別視為第一帶狀汲極208和第二帶狀汲極210。在本發明一些實施例中，第一帶狀閘極204a、第二帶狀閘極204b、帶狀源極206、第一帶狀汲極208和第二帶狀汲極210係沿著入紙面或出紙面的方向延伸。在本發明一些實施例中，第一帶狀閘極204a、第二帶狀閘極204b、帶狀源極206、第一帶狀汲極208和第二帶狀汲極210係彼此平行且彼此隔開。如第1、2圖所示，第一帶狀閘極204a係位於第一帶狀汲極208和帶狀源極206之間。第二帶狀閘極204b係位於第二帶狀汲極210和帶狀源極206之間。在本發明一些實施例中，第一帶狀閘極204a、第二帶狀閘極204b、帶狀源極206、第一帶狀汲極208和第二帶狀汲極210係由例如多晶矽的導電材料形成。在本發明一些實施例中，可利用一沉積製程和一後續圖案化製程形成第一帶狀閘極204a、第二帶狀閘極204b、帶狀源極206、第一帶狀汲極208和第二帶狀汲極210。上述沉積製程 係用於在主動層202上形成導電材料，其包括化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、其他適當製程或上述組合。上述圖案化製程係用以移除部分導電材料，以定義第一帶狀閘極204a、第二帶狀閘極204b、帶狀源極206、第一帶狀汲極208和第二帶狀汲極210。在本發明一些實施例中，上述圖案化製程包括微影製程和一後續蝕刻製程。
之後，如第1、2、6圖所示，在本發明一些實施例中，於上述第一帶狀閘極204a、第二帶狀閘極204b、帶狀源極206、第一帶狀汲極208和第二帶狀汲極210上方形成一絕緣層212。在本發明一些實施例中，上述絕緣層212可由介電材料形成。舉例來說，上述絕緣層可包括氧化矽或氮化矽。在本發明之一實施例中，可利用包括旋轉塗佈、化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、高溫製程、其他適當製程或上述組合之方法來形成上述絕緣層212。在本發明之一實施例中，可對上述絕緣層212進行包括化學機械研磨法(CMP)的一平坦化製程以平坦化絕緣層212的一表面。
之後，如第1、2、6圖所示，在步驟606中，於絕緣層212上方形成一第一金屬圖案218。並且，上述第一金屬圖案218係穿過絕緣層212形成以耦接至帶狀源極206。而且，兩個第二金屬圖案214、216穿過絕緣層212形成以分別耦接至第一帶狀汲極208和第二帶狀汲極210。在本發明一些實施例中，第一金屬圖案218和第二金屬圖案214、216由導電材料形成，例如鋁、銅、其他適當材料或上述組合。在本發明一些實施例中，可利用一圖案化製程和後續的一電鍍製程形成第一金屬圖 案218和第二金屬圖案214、216。上述圖案化製程可包括一微影製程和後續的一蝕刻製程。上述圖案化製程係用於移除一部分絕緣層212，因而形成穿過絕緣層212的開口(圖未顯示)。部分第一電極206和部分第二電極208、210從上述開口中暴露出來。上述微影製程係用於定義出位於絕緣層212上之第一金屬圖案218和第二金屬圖案214、216的形成位置。上述電鍍製程可包括有電電鍍法、無電電鍍法、其他適當製程或上述組合，以於絕緣層212上方沉積一導電材料，並填滿上述開口。
之後，如第1、2、6圖所示，在步驟608中，於第一金屬圖案218和第二金屬圖案214、216上形成一絕緣層220。在本發明一些實施例中，上述絕緣層220可由介電材料形成。舉例來說，上述絕緣層220可包括氧化矽、氮化矽、其他適當絕緣材料或上述組合之絕緣材料。在本發明之一實施例中，可利用一沉積製程和後續的一平坦化製程形成上述絕緣層220。用以沉積絕緣材料之上述沉積製程包括旋轉塗佈、化學氣相沉積法(CVD)、物理氣相沉積法(PVD)、高溫製程、其他適當製程或上述組合之方法。
之後，如第1、2、6圖所示，在步驟610中，進行一平坦化製程，移除部分上述絕緣層220，以形成一平坦化絕緣層220。在本發明一些實施例中，上述平坦化製程係用以從絕緣層220的頂面移除絕緣層220之不平坦的部分，以確保絕緣層220的頂面224為一實質平坦表面。上述平坦化製程可包括化學機械研磨法(CMP)、其他適當製程或上述組合。
之後，如第1、6圖所示，在步驟612中，於平坦化 絕緣層220的頂面224上形成一第三金屬圖案228，且上述第三金屬圖案228係耦接至第一帶狀汲極208和第二帶狀汲極210。在本發明一些實施例中，上述第三金屬圖案228由沿一第一方向240延伸的一部分228-1和沿一第二方向242的延伸一部分228-2構成。在本發明一些實施例中，第三金屬圖案228和平坦化第一絕緣層220之間的一界面(位於絕緣層220的頂面224的位置)為一實質平坦表面。在本發明一些實施例中，上述第三金屬圖案228的形成材質可相同於第一金屬圖案218和第二金屬圖案214、216的形成材質。
在本發明一些其他實施例中，如第2圖所示，在進行步驟612期間，可於平坦化絕緣層220上形成一第四金屬圖案226，且耦接至帶狀源極206。在本發明一些實施例中，上述第四金屬圖案226由沿第一方向240延伸的一部分226-1和沿第二方向242的延伸一部分226-2構成。在本發明一些實施例中，第四金屬圖案226和平坦化絕緣層220之間的一界面(位於絕緣層220的頂面224的位置)大體上為一平坦表面。
第7圖為如第3、4圖之本發明一些實施例之一電源半導體裝置的製造方法700的製程流程圖。請參考第3、4、7圖，在步驟702中，提供一基板200，上述基板200上具有一主動層202。在本發明一些實施例中，上述基板200包括一半導體基板，例如為一矽基板。在本發明一些實施例中，形成於基板200的頂面201上的主動層202包括複數個彼此堆疊的氮基半導體層，且具有一個高濃度二維電子氣2DEG)之導電通道。在本發明之一實施例中，主動層202包括一氮化鎵層和位於氮化鎵層 上的一氮化鋁鎵層。上述高濃度2DEG之導電通道係位於氮化鎵層與氮化鋁鎵層之間的界面附近。在本發明之一實施例中，可利用化學氣相沉積法(CVD)、其他適當製程或上述組合之方法來形成主動層202。
之後，如第3、4、7圖所示，在步驟704中，於主動層202上形成閘極204a、204b、第一電極(源極)206、第二電極(汲極)208、210。在本發明一些實施例中，每一個閘極204a、204b、第一電極(源極)206、第二電極(汲極)208、210的形狀均為帶狀，且沿著入紙面或出紙面的方向延伸。舉例來說，閘極204a可視為第一帶狀閘極204a。閘極204b可視為第二帶狀閘極204b。第一電極(源極)206可視為帶狀源極206。第二電極(汲極)208、210可分別視為第一帶狀汲極208和第二帶狀汲極210。在本發明一些實施例中，第一帶狀閘極204a、第二帶狀閘極204b、帶狀源極206、第一帶狀汲極208和第二帶狀汲極210係彼此平行且彼此隔開。如第3、4圖所示，第一帶狀閘極204a係位於第一帶狀汲極208和帶狀源極206之間。第二帶狀閘極204b係位於第二帶狀汲極210和帶狀源極206之間。在本發明一些實施例中，第一帶狀閘極204a、第二帶狀閘極204b、帶狀源極206、第一帶狀汲極208和第二帶狀汲極210的形成方式可與第6圖的步驟604相同。
之後，如第3、4、7圖所示，在本發明一些實施例中，於上述第一帶狀閘極204a、第二帶狀閘極204b、帶狀源極206、第一帶狀汲極208和第二帶狀汲極210上方形成一絕緣層212。在本發明一些實施例中，絕緣層212的形成方式可與第1、 2、6圖中有關絕緣層212的說明相同。
之後，在步驟706中，於絕緣層212上方形成一第 一金屬圖案218。並且，上述第一金屬圖案218係穿過絕緣層212形成以耦接至帶狀源極206。而且，如第3、4、7圖所示，兩個第二金屬圖案214、216穿過絕緣層212形成以分別耦接至第一帶狀汲極208和第二帶狀汲極210。在本發明一些實施例中，第一金屬圖案218和第二金屬圖案214、216的形成方式可與第6圖的步驟606的相關說明相同。
之後，在本發明一些實施例中，於第一金屬圖案 218和第二金屬圖案214、216的上方形成一絕緣層320，如第3、4、7圖所示。並且，上述絕緣層320係設置於絕緣層212的上方。 在本發明一些實施例中，上述絕緣層320的形成方式可與第1、2、6圖中有關絕緣層320的說明相同。在本發明之一實施例中，上述絕緣層320之位於第二金屬圖案214、216上方部分的的一厚度H4可設計相同於第一金屬圖案218和第二金屬圖案214、216的厚度H2。並且，厚度H4可設計相同於絕緣層212的厚度H1。因此，上述絕緣層320的一頂面可具有不平坦的輪廓，其可順應第一金屬圖案218和第二金屬圖案214、216的輪廓。在本發明之一實施例中，上述絕緣層320在接近頂面321處可具有一或多個凹陷323。
之後，在步驟708中，進行一塗佈製程，形成用以 形成後續之絕緣層322的一絕緣材料，以覆蓋第一金屬圖案218和第二金屬圖案214、216，如第3、4、7圖所示。在本發明一些實施例中，上述絕緣材料係塗佈覆蓋絕緣層320，且完全填 滿絕緣層320的凹陷323。
之後，在步驟710中，烘烤上述絕緣材料，以形成一平坦化絕緣層322(也可稱為絕緣層322)，如第3、4、7圖所示。可以控制絕緣層322的厚度，使絕緣層322的頂面324為一實質平坦表面。
之後，在步驟712中，於平坦化絕緣層322上形成一第三金屬圖案228，且上述第三金屬圖案228耦接至第一帶狀汲極208和第二帶狀汲極210，如第3、7圖所示。在本發明一些實施例中，上述第三金屬圖案228由沿第一方向240延伸之一部分228-1和沿一第二方向242延伸之一部分228-2構成。在本發明一些實施例中，第三金屬圖案228的部分228-1和平坦化絕緣層322之間的一界面(位於絕緣層322的頂面324的位置)為一實質平坦表面。在本發明一些實施例中，上述第三金屬圖案228的形成材質可相同於第一金屬圖案218和第二金屬圖案214、216的形成材質。在本發明一些實施例中，上述第三金屬圖案228的形成方式可相同於第一金屬圖案218和第二金屬圖案214、216的形成方式。
在本發明一些其他實施例中，步驟712還包括於平坦化絕緣層220上形成一第四金屬圖案226，且耦接至帶狀源極206，如第4、6圖所示。在本發明一些實施例中，上述第四金屬圖案226由沿第一方向240延伸的一部分226-1和沿第二方向242的延伸一部分226-2構成，如第4圖所示。在本發明一些實施例中，第四金屬圖案226和平坦化絕緣層220之間的一界面(位於絕緣層220的頂面224的位置)大體上為一平坦表面。
本發明一些實施例係提供一種電源半導體裝置及 其製造方法。上述電源半導體裝置係包括一閘極、一源極(金屬圖案)和一汲極(金屬圖案)。在本發明一些實施例中，藉由一平坦化製程，使覆蓋上述閘極、源極和汲極的一絕緣層具有一平坦表面。在本發明一些其他實施例中，藉由一塗佈製程和後續的一烘烤製程以形成具有平坦表面之上述絕緣層。因此，源極及/或汲極金屬圖案和其下的絕緣層(例如層間介電層(ILD)或金屬層間介電層(IMD))之間的一界面，除了穿過上述絕緣層的部分以外，為一實質平坦表面。因此，源極金屬圖案和汲極金屬圖案可設計具有一較大的尺寸(例如一寬度及/或一厚度)以符合大電流傳輸要求且不會於源極金屬圖案和汲極金屬圖案之間產生尖端放電現象。
雖然本發明已以實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
500a‧‧‧電源半導體裝置
500a-1‧‧‧電性連接物
200‧‧‧基板
201、224‧‧‧頂面
202‧‧‧主動層
204a、204b‧‧‧閘極
206‧‧‧第一電極
208、210‧‧‧第二電極
212、220‧‧‧絕緣層
214、216‧‧‧第二金屬圖案
218‧‧‧第一金屬圖案
228‧‧‧第三金屬圖案
228-1、228-2‧‧‧部分
240‧‧‧第一方向
242‧‧‧第二方向
300‧‧‧陣列
302‧‧‧第一場效電晶體
304‧‧‧第二場效電晶體
H1、H2、H3‧‧‧厚度

Claims (21)

  1. 一種電源半導體裝置，包括：一基板；一主動層，設置於該基板上；一閘極，設置於該主動層上；一第一電極和一第二電極，設置於該主動層上，且位於該閘極的二個相對側；一第一金屬圖案，耦接至該第一電極；一第二金屬圖案，耦接至該第二電極；一第一絕緣層，設置於該第一金屬圖案和該第二金屬圖案上；一第二絕緣層，直接接觸該閘極、該第一電極和該第二電極，其中該閘極藉由該第二絕緣層與該第一金屬圖案隔開；以及一第三金屬圖案，覆蓋該第一絕緣層，耦接至該第二金屬圖案，其中該第三金屬圖案和該第一絕緣層之間的一界面為一實質平坦表面，其中該第一金屬圖案直接接觸該第一電極及該第二絕緣層之頂表面，且與該閘極重疊。
  2. 如申請專利範圍第1項所述之電源半導體裝置，其中該第三金屬圖案由一第一部分和一第二部分構成，其中該第一部分沿大體上平行於該第一絕緣層的一頂面的一第一方向延伸，且該第二部分大體上平行於該第一方向的一第二方向延伸。
  3. 如申請專利範圍第1項所述之電源半導體裝置，其中該第一電極為一源極，且該第二電極為一汲極。
  4. 如申請專利範圍第1項所述之電源半導體裝置，其中該第一絕緣層的一頂面為一平坦表面。
  5. 如申請專利範圍第1項所述之電源半導體裝置，其中該第一金屬圖案與該閘極完全地重疊。
  6. 如申請專利範圍第1項所述之電源半導體裝置，其中該第一金屬圖案和該第二金屬圖案屬於一第一金屬層別。
  7. 如申請專利範圍第1項所述之電源半導體裝置，其中該第三金屬圖案與該閘極和該第一金屬圖案重疊。
  8. 如申請專利範圍第6項所述之電源半導體裝置，其中該第三金屬圖案屬於一第二金屬層別，且該第二金屬層別不同於該第一金屬層別。
  9. 如申請專利範圍第8項所述之電源半導體裝置，其中該第二金屬層別高於該第一金屬層別。
  10. 如申請專利範圍第1項所述之電源半導體裝置，其中該第一金屬圖案係垂直位於該閘極和該第三金屬圖案之間。
  11. 如申請專利範圍第1項所述之電源半導體裝置，更包括一第四金屬圖案，設置於該第一絕緣層上，且耦接至該第一金屬圖案。
  12. 如申請專利範圍第1項所述之電源半導體裝置，更包括一第三絕緣層，覆蓋該第一金屬圖案和該第二金屬圖案，且位於該第一絕緣層下方。
  13. 如申請專利範圍第1項所述之電源半導體裝置，其中該第一絕緣層由包括苯並環丁烯、旋塗玻璃、聚醯亞胺、光阻或上述組合的絕緣材料形成。
  14. 一種電源半導體裝置的製造方法，包括下列步驟：提供一基板，其中該基板上具有一主動層；於該主動層上形成一第一帶狀閘極、一第二帶狀閘極、一帶狀源極、一第一帶狀汲極和一第二帶狀汲極，其中該第一帶狀閘極位於該第一帶狀汲極和該帶狀源極之間，且其中該第二帶狀閘極位於該第二帶狀汲極和該帶狀源極之間；形成一第一金屬圖案，耦接至該帶狀源極，且形成二個第二金屬圖案，分別耦接至該第一帶狀汲極和該第二帶狀汲極；於該第一金屬圖案和該二個第二金屬圖案上形成一第一絕緣層；進行一平坦化製程，移除部分該第一絕緣層，以形成一平坦化第一絕緣層；於該平坦化第一絕緣層上形成一第三金屬圖案，該第三金屬圖案耦接至該第一帶狀汲極和該第二帶狀汲極，其中該第三金屬圖案和該平坦化第一絕緣層之間的一界面為一實質平坦表面；以及其中形成該第一金屬圖案和該二個第二金屬圖案之前更包括於該主動層上形成一第二絕緣層，覆蓋該第一帶狀閘極、該第二帶狀閘極、該帶狀源極、該第一帶狀汲極和 該第二帶狀汲極，其中該第一帶狀閘極和該第二帶狀閘極兩者皆藉由該第二絕緣層與該第一金屬圖案隔開，其中該第一金屬圖案直接接觸該帶狀源極及該第二絕緣層的頂表面，且與該第一帶狀閘極及該第二帶狀閘極重疊。
  15. 如申請專利範圍第14項所述之電源半導體裝置的製造方法，其中該第一帶狀閘極、該第二帶狀閘極、該帶狀源極、該第一帶狀汲極和該第二帶狀汲極彼此平行且彼此隔開。
  16. 如申請專利範圍第14項所述之電源半導體裝置的製造方法，更包括於該第一絕緣層上形成一第四金屬圖案，且耦接至該第一金屬圖案，其中該第四金屬圖案和該平坦化第一絕緣層之間的一界面大體上為一平坦表面。
  17. 一種電源半導體裝置的製造方法，包括下列步驟：提供一基板，其中該基板上具有一主動層；於該主動層上形成一第一帶狀閘極、一第二帶狀閘極、一帶狀源極、一第一帶狀汲極和一第二帶狀汲極，其中該第一帶狀閘極位於該第一帶狀汲極和該帶狀源極之間，且其中該第二帶狀閘極位於該第二帶狀汲極和該帶狀源極之間；形成一第一金屬圖案，耦接至該帶狀源極，且形成二個第二金屬圖案，分別耦接至該第一帶狀汲極和該第二帶狀汲極；塗佈一第一絕緣材料，覆蓋該第一金屬圖案和該二個第二金屬圖案； 烘烤該第一絕緣材料，以形成一平坦化第一絕緣層；於該平坦化第一絕緣層上形成一第三金屬圖案，該第三金屬圖案耦接至該第一帶狀汲極和該第二帶狀汲極，其中該第三金屬圖案和該平坦化第一絕緣層之間的一界面大體上為一平坦表面；以及其中形成該第一金屬圖案和該二個第二金屬圖案之前更包括於該主動層上形成一第二絕緣層，覆蓋該第一帶狀閘極、該第二帶狀閘極、該帶狀源極、該第一帶狀汲極和該第二帶狀汲極、其中該第一帶狀閘極和該第二帶狀閘極兩者皆藉由該第二絕緣層與該第一金屬圖案隔開，其中該第一金屬圖案直接接觸該帶狀源極及該第二絕緣層的頂表面，且與該第一帶狀閘極及該第二帶狀閘極重疊。
  18. 如申請專利範圍第17項所述之電源半導體裝置的製造方法，其中該第一帶狀閘極、該第二帶狀閘極、該帶狀源極、該第一帶狀汲極和該第二帶狀汲極彼此平行且彼此隔開。
  19. 如申請專利範圍第17項所述之電源半導體裝置的製造方法，更包括於該第一絕緣層上形成一第四金屬圖案，且耦接至該第一金屬圖案，其中該第四金屬圖案和該平坦化第一絕緣層之間的一界面大體上為一平坦表面。
  20. 如申請專利範圍第17項所述之電源半導體裝置的製造方法，在形成該第一絕緣層之前更包括形成一第三絕緣層，覆蓋該第一金屬圖案和該第二金屬圖案，且該第三絕緣層位於該第一絕緣層下方。
  21. 如申請專利範圍第17項所述之電源半導體裝置的製造方法，其中該第一絕緣層由包括苯並環丁烯、旋塗玻璃、聚醯亞胺、光阻或上述組合的絕緣材料形成。
TW103126342A 2013-12-31 2014-08-01 電源半導體裝置及其製造方法 TWI550870B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/144,999 US9425308B2 (en) 2013-12-31 2013-12-31 Power semiconductor device and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW201526241A TW201526241A (zh) 2015-07-01
TWI550870B true TWI550870B (zh) 2016-09-21

Family

ID=53482810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126342A TWI550870B (zh) 2013-12-31 2014-08-01 電源半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US9425308B2 (zh)
CN (1) CN104752398B (zh)
TW (1) TWI550870B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6326638B2 (ja) * 2013-04-25 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050247968A1 (en) * 2002-12-11 2005-11-10 Oh Byung-Jun Integrated circuit devices including a capacitor
US20090064785A1 (en) * 2005-02-25 2009-03-12 Hitachi, Ltd. Integrated micro electro-mechanical system and manufacturing method thereof
US20100252796A1 (en) * 2006-12-19 2010-10-07 Fujitsu Limited Resistance change element and method of manufacturing the same
US20120091520A1 (en) * 2010-10-15 2012-04-19 Elpida Memory, Inc. Semiconductor device, method for forming the same, and data processing system
TWM455320U (zh) * 2012-08-28 2013-06-11 Asia Electronic Material Co 用於印刷電路板之覆蓋膜

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232827A (ja) * 1996-02-21 1997-09-05 Oki Electric Ind Co Ltd 半導体装置及び送受信切り替え型アンテナスイッチ回路
US6118157A (en) * 1998-03-18 2000-09-12 National Semiconductor Corporation High voltage split gate CMOS transistors built in standard 2-poly core CMOS
KR20040103571A (ko) * 2003-05-29 2004-12-09 삼성전자주식회사 낮은 저항을 갖는 반도체장치 및 그 제조방법
JP4700043B2 (ja) * 2007-11-07 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050247968A1 (en) * 2002-12-11 2005-11-10 Oh Byung-Jun Integrated circuit devices including a capacitor
US20090064785A1 (en) * 2005-02-25 2009-03-12 Hitachi, Ltd. Integrated micro electro-mechanical system and manufacturing method thereof
US20100252796A1 (en) * 2006-12-19 2010-10-07 Fujitsu Limited Resistance change element and method of manufacturing the same
US20120091520A1 (en) * 2010-10-15 2012-04-19 Elpida Memory, Inc. Semiconductor device, method for forming the same, and data processing system
TWM455320U (zh) * 2012-08-28 2013-06-11 Asia Electronic Material Co 用於印刷電路板之覆蓋膜

Also Published As

Publication number Publication date
US20150187932A1 (en) 2015-07-02
TW201526241A (zh) 2015-07-01
CN104752398B (zh) 2018-04-27
US9425308B2 (en) 2016-08-23
CN104752398A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US10014215B2 (en) Method and apparatus for placing a gate contact inside a semiconductor active region having high-k dielectric gate caps
US10566422B2 (en) Power semiconductor device and method for manufacturing the same
US9679852B2 (en) Semiconductor constructions
US8729610B2 (en) Semiconductor device
IL273299B2 (en) Electrode structure for a field effect transistor
CN103633063B (zh) 半导体器件、集成电路及其制造方法
US9406669B2 (en) Method and structure for vertical tunneling field effect transistor and planar devices
JP2017201685A5 (zh)
JP2016541114A5 (ja) 半導体構造、集積回路構造、及びそれらの製造方法
US10290708B2 (en) Field effect transistors and methods of forming same
CN104851806A (zh) 反向调节自对准接触件
TWI614893B (zh) 串聯式電晶體結構及其製造方法
US11349025B2 (en) Multi-channel device to improve transistor speed
TW201822295A (zh) 屏蔽閘極溝槽式半導體裝置及其製造方法
TW202119627A (zh) 積體晶片及用於形成高壓電晶體器件的方法
US9941129B2 (en) Semiconductor device having self-aligned gate contacts
TW201719894A (zh) 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
TWI550870B (zh) 電源半導體裝置及其製造方法
US10276684B2 (en) Conductive spline for metal gates
US8937351B2 (en) Power MOS transistor with improved metal contact
US9502303B2 (en) Method for manufacturing semiconductor device with a barrier layer having overhung portions
TWI670770B (zh) 用於形成自對準接觸物的擴大犧牲閘極覆蓋物
US10700170B2 (en) Multiple fin finFET with low-resistance gate structure
TWI429073B (zh) 半導體結構及其形成方法
TW201709506A (zh) 半導體結構