CN105097765B - Mim电容结构及其制作方法 - Google Patents
Mim电容结构及其制作方法 Download PDFInfo
- Publication number
- CN105097765B CN105097765B CN201410186602.0A CN201410186602A CN105097765B CN 105097765 B CN105097765 B CN 105097765B CN 201410186602 A CN201410186602 A CN 201410186602A CN 105097765 B CN105097765 B CN 105097765B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- dielectric material
- material portion
- conductive
- mim capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本申请提供了一种MIM电容结构及其制作方法。该MIM电容结构包括:第一导电层;绝缘层,设置在第一导电层上;第二导电层,设置在绝缘层上,第一导电层、绝缘层和第二导电层的叠置方向为纵向,与纵向垂直的方向为横向,第二导电层包括一个或相互独立的多个第二介电材料部,由第二导电层的上表面向第二导电层中延伸。由于第二介电材料部的存在,在使原有的大面积凸起分散为较多小面积凸起的同时,也使得小凸起的高度相对于现有的大面积凸起的高度有所降低,因此使得位于电容结构上方的介电材料的凸起变得相对平整,进而有效地改善了后续曝光、刻蚀的准确性。
Description
技术领域
本申请涉及半导体制造技术领域,具体而言,涉及一种MIM电容结构及其制作方法。
背景技术
目前,半导体器件中的电容器按照结构大致可以分为多晶硅-绝缘体-多晶硅(PIP)电容器和金属-绝缘体-金属(MIM)电容器。在实际应用中,可以根据半导体器件的特性有选择地使用这些电容器。例如,在高频半导体器件中,可以选用MIM电容器。
随着半导体器件集成度的提高,要求电容器具有更大的电容值,以确保电容器能够正常工作。然而,对于PIP电容器来说,作为上/下电极板的多晶硅与作为电容介电层的绝缘层之间的界面处容易发生氧化,因而会使电容值减小。相比之下,MIM电容器可以具有最小的电阻率,并且由于内部耗尽以及相对较大的电容而基本上不会存在寄生电容。因此,在半导体器件中,尤其是在高频器件中,通常会选用MIM电容器。
现有技术中,MIM电容器通常在后段工艺(BEOL)形成铜互连结构时形成。铜互连结构可以形成在MIM电容器周围,其中上层铜互连层和下层铜互连层可以经由导电插塞(plug)(例如,钨塞)彼此相连,并且MIM电容器也可以经由导电插塞与这些金属互连层相连或与晶体管的漏区相连。图1为现有技术中MIM电容器的基本结构的剖面结构示意图,如图1所示,MIM电容器结构包括第一导电层100’、绝缘层200’和第二导电层300’;绝缘层200’制备在所述第一导电层100’上;第二导电层300’制备在所述绝缘层200’上,且第一导电层100’与现有技术相似都是设置在导电材料上比如金属互连层的顶层金属层上(图1中未示出)。
由于上述电容的存在,使得MIM电容器高于其周围位置,导致在对沉积于其上的介质层进行平坦化后,电容器上的介质层高于其他位置的介质层,也就是说在电容器上方形成凸起,进而在后续图形化过程中,凸起的存在影响曝光效果,从而进一步影响刻蚀效果,比如在图形化后对光刻胶中形成的凹槽进行清洗后发现部分位置应有的凹槽并没有形成。
发明内容
本申请旨在提供一种MIM电容结构及其制作方法,以解决现有技术中电容结构导致的凸起影响刻蚀效果的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种MIM电容结构,MIM电容结构包括:第一导电层;绝缘层,设置在第一导电层上;第二导电层,设置在绝缘层上,第一导电层、绝缘层和第二导电层的叠置方向为纵向,与纵向垂直的方向为横向,第二导电层包括一个或相互独立的多个第二介电材料部,由第二导电层的上表面向第二导电层中延伸。
进一步地,上述第二导电层的下表面积为S1,第二介电材料部的横向截面的总面积为S2,且S2:S1=1:10~1:2。
进一步地,上述第二介电材料部为多个,第二介电材料部的形状为轴线垂直于第二导电层的圆柱状。
进一步地,上述各第二介电材料部的直径为10~1000nm,优选50~800nm,进一步优选100~700nm,更优选200~600nm。
进一步地,上述第一导电层包括一个或多个第一介电材料部,沿纵向贯穿第一导电层设置,且第一介电材料部和第二介电材料部一一对应设置。
进一步地,上述第一介电材料部的形状为轴线垂直于第一导电层的圆柱状,且第一介电材料部的直径与第二介电材料部的直径相等。
进一步地,上述第二导电层的纵向截面的横向宽度小于绝缘层的纵向截面的横向宽度。
进一步地,上述第一导电层和第二导电层的材料为金属铝。
进一步地,上述第一介电材料部、第二介电材料部以及绝缘层的材料为SiO2、Si3N4、Ta2O5、TiO2或Al2O3。
根据本申请的另一方面,提供了一种MIM电容结构的制作方法,该制作方法包括:步骤S1,设置第一导电层;步骤S2,在第一导电层上设置绝缘材料;步骤S3,对绝缘材料进行刻蚀,形成第二凹槽,第二凹槽中保留有多个相互独立的绝缘材料块形成第二介电材料部,位于第二凹槽底面所在平面以下的绝缘材料形成MIM电容结构的绝缘层;以及步骤S4,在第二凹槽中设置第二导电部,第二介电材料部与第二导电部形成MIM电容结构的第二导电层。
进一步地,上述第二导电层的下表面积为S1,第二导电部的总上表面积为S4,且(S1-S4):S1=1:10~1:2。
进一步地,上述步骤S1包括:步骤S11,沉积第一绝缘材料;步骤S12,刻蚀第一绝缘材料,形成第一凹槽,第一凹槽的深度等于第一绝缘材料的厚度,且第一凹槽与第二凹槽一一对应;步骤S13,在第一凹槽中设置第一导电部,得到第一导电层。
进一步地,上述第二介电材料部为直径为10~1000nm的圆柱形,优选50~800nm,进一步优选100~700nm,更优选200~600nm。
进一步地,上述步骤S13包括:步骤S131,向具有第一凹槽的绝缘材料上沉积导电材料;步骤S132,对导电材料进行化学机械抛光,得到位于第一凹槽内的第一导电部;上述步骤S4包括:步骤S41,向具有第二凹槽的绝缘材料上沉积导电材料;步骤S42,对导电材料进行化学机械抛光,得到位于第二凹槽内的第二导电部。
进一步地,上述步骤S131和步骤S42采用溅射法沉积导电材料。
进一步地,上述第二导电层的纵向截面的横向宽度小于绝缘层的纵向截面的横向宽度,步骤S4在设置第二导电部后还包括:在具有第二导电部的绝缘材料上设置光刻胶;对光刻胶进行图形化处理,得到光刻胶掩膜;对绝缘材料进行刻蚀至绝缘层的上表面;去除光刻胶掩膜,得到第二导电层。
应用本申请的技术方案,保留原有第一导电层、绝缘层以及第二导电层叠置结构,以实现电容器的功能;而在第二导电层中设置有第二介电材料部,从而将原有的第二导电层的整个连续结构变为面积较小的结构,进而在后续沉积介电材料并进行CMP时,由于第二导电层原有的导电材料与本申请介电材料对CMP的感应受力不同,因此,CMP后在第二介电材料部上方的介电材料的高度能够相对于导电材料上方的介电材料的高度低,并与其他没有设置电容结构处的介电材料的高度基本相当。也就是说,由于第二介电材料部的存在使原有的大面积凸起分散为较多小面积凸起的同时,也使得小凸起的高度相对于现有的大面积凸起的高度有所降低,因此使得位于电容结构上方的介电材料的凸起变得相对平整,进而有效地改善了后续曝光、刻蚀的准确性。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有技术中MIM电容器的基本结构的剖面结构示意图;
图2示出了本申请一种优选实施方式提供的MIM电容器的剖面结构示意图;
图3示出了沿图2所示的A-A方向的剖面结构示意图;
图4示出了本申请一种优选实施方式提供的MIM电容器的制作方法的流程示意图;
图5至图11示出了实施图4所示各步骤后所得到的器件剖面结构示意图;其中:
图5示出了沉积形成的第一绝缘材料的剖面结构示意图;
图6示出了刻蚀图5所示的第一绝缘材料形成第一凹槽后的剖面结构示意图;
图7示出了在图6所示的第一凹槽中设置第一导电部得到第一导电层后的剖面结构示意图;
图8示出了在图7所示的第一导电层上设置绝缘材料后的剖面结构示意图;
图9示出了对图8所示的绝缘材料进行刻蚀,形成多个相互隔离的第二凹槽后的剖面结构示意图;
图10示出了在图9所示的第二凹槽中设置第二导电部后的剖面结构示意图;以及
图11示出了对图10所示的绝缘材料进行刻蚀形成MIM电容结构的第二导电层后的剖面结构示意图。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术所介绍的,现有芯片中由于电容的存在,使得MIM电容器高于其周围位置,导致在对沉积于其上介质层进行平坦化后,电容器上的介质层高于其他位置的介质层,也就是说在电容器上方形成凸起,进而在后续图形化过程中,凸起的存在影响曝光效果,从而进一步影响刻蚀效果,为了解决如上所述由于电容结构形成的凸起影响刻蚀效果的问题,本申请提出了一种MIM电容结构及其制作方法。
在本申请一种优选的实施方式中,提供了一种MIM电容结构,如图2和图3所示,该电容结构包括:第一导电层100、绝缘层200和第二导电层300,绝缘层200设置在第一导电层100上,第二导电层300设置在绝缘层200上,第一导电层100、绝缘层200和第二导电层300的叠置方向为纵向,与纵向垂直的方向为横向,第二导电层300包括一个或相互独立的多个第二介电材料部301,由第二导电层300的上表面向第二导电层300中延伸。
具有上述结构的电容结构,保留原有第一导电层100、绝缘层200以及第二导电层300叠置结构,以实现电容器的功能;而在第二导电层300中设置有第二介电材料部301,从而将原有的第二导电层的整个连续结构变为面积较小的结构,进而在后续沉积介电材料并进行CMP时,由于第二导电层300原有的导电材料与本申请介电材料对CMP的感应受力不同,因此,CMP后在第二介电材料部301上方的介电材料的高度能够相对于导电材料上方的介电材料的高度低,并与其他没有设置电容结构处的介电材料的高度基本相当。也就是说,如图3所示,由于第二介电材料部301的存在使原有的大面积凸起分散为较多小面积凸起的同时,也使得小凸起的高度相对于现有的大面积凸起的高度有所降低,因此使得位于电容结构上方的介电材料的凸起变得相对平整,进而有效地改善了后续曝光、刻蚀的准确性。
本领域技术人员应该清楚的是,本申请的电容结构并不限于在某一种特定的半导体器件中设置,只要存在本申请背景技术所提及的技术问题的半导体器件中,上述电容结构均适用,此外,只要凸起的高度不大于50nm,采用CMP进行平坦化后凸起就可以消失,因此本领域技术人员采用本申请的技术方案将凸起的高度控制在50nm以内就可实现理想的平坦化效果,进而保证了后续曝光、刻蚀的准确性。
如上所描述的,本申请的电容结构中的第一导电层、绝缘层和第二导电层之间的相对结构关系采用现有技术中常规的电容结构即可,比如第一导电层100的上表面面积与绝缘层200的下表面面积相同,第二导电层300的下表面积为S1,第二介电材料部301的横向截面的总面积为S2,绝缘层200的下表面积为S3,其中S3等于S1。也可将MIM电容结构设置为:第二导电层300的纵向截面的横向宽度小于绝缘层200的纵向截面的横向宽度,即第二导电层300与绝缘层200的纵向截面形成倒T型,第二导电层300为倒T型的窄部,绝缘层为倒T型的宽部,其中S3可以大于S1如图1和图10所示。当然,本申请的电容结构仍然能够达到设定电容的要求,经过申请人在各种条件的测试后,发现在目前各种厚度设计的电容结构中,当S2:S1=1:10~1:2时,不仅不会影响电容结构的电性能,而且可以将凸起的高度控制在50nm左右甚至是以下,因此保证了后续CMP后的平坦化效果,能够有效地解决上述技术问题。
上述电容结构中的第二介电材料部301的数量为一个或多个,当电容结构的整体体积较小时,本领域技术人员可以只在第二导电层300上设置一个第二介电材料部301;如果电容结构的整体体积较大,或者说横截面积较大时,可以在第二导电层300上设置多个第二介电材料部301,,其中第二介电材料部的形状优选为轴线垂直于第二导电层300的圆柱状。
进一步,为了使得电容结构的电性能不受影响,并且有效解决上述技术问题,优选上述各第二介电材料部301的直径为10~1000nm,优选50~800nm,进一步优选100~700nm,更优选200~600nm。
在本申请的另一种优选的实施方式中,上述MIM电容结构的第一导电层100包括一个或多个第一介电材料部101,沿纵向贯穿第一导电层100设置,且第一介电材料部101和第二介电材料部301一一对应设置,图2示出了该电容结构的剖面结构示意图。也就是说不仅在第二导电层300中设置电容结构,而且在第一导电层100中设置与第二介电材料部301一一对应的第一介电材料部101,进一步降低凸起的面积和高度。本申请为了节约上述MIM电容结构的制作成本,优选上述第一介电材料部101的形状为轴线垂直于第一导电层100的圆柱状,且第一介电材料部101的直径与第二介电材料部301的直径相等。第一介电材料部101和第二介电材料部301的直径相同,从而使得在形成对应第一介电材料部101和第二介电材料部301的凹槽时可以采用具有同样结构的掩膜板,进而节约了掩膜板的制作成本和使用成本。
本领域技术人员都清楚的是,形成第一导电层100和第二导电层300的材料均应该为导体,形成绝缘层200的材料均应该为绝缘材料,本申请优选上述第一导电层100和第二导电层300的材料为金属铝。优选上述第一介电材料部、第二介电材料部以及绝缘层200的材料为SiO2、Si3N4、Ta2O5、TiO2或Al2O3。
在本申请又一种优选的实施方式中,提供了一种MIM电容器的制作方法,其中图4示出了该制作方法的流程示意图。该制作方法包括:步骤S1,设置第一导电层100;步骤S2,在第一导电层100上设置绝缘材料200’;步骤S3,对绝缘材料200’进行刻蚀,形成第二凹槽302’,第二凹槽302’中保留有多个相互独立的绝缘材料块,这些绝缘材料块形成第二介电材料部301,位于第二凹槽302’底面所在平面以下的绝缘材料200’形成MIM电容结构的绝缘层200;以及步骤S4,在第二凹槽302’中设置第二导电部302,第二介电材料部301与第二导电部302形成MIM电容结构的第二导电层300。
采用上述制作方法,在绝缘材料200’上刻蚀形成第二凹槽302’后,位于第二凹槽302’底面所在平面以下的绝缘材料即可作为本申请MIM电容结构的绝缘层200,如图3所示;而位于第二凹槽302’四周的绝缘材料即可作为本申请MIM电容结构的第二介电材料部301;在完成步骤S4后,所设置的第二导电部302及其四周的绝缘材料(即第二介电材料部301)即可作为本申请的第二导电层300,因此采用上述制作方法形成了本申请所提供的MIM电容结构,该电容结构能够有效地使位于其上方的介电材料的凸起变得相对平整,进而有效地改善了后续曝光、刻蚀的准确性。且上述制作方法流程简单,适用于在实际工艺中的推广应用。
如以上所描述的,本申请制作方法所得到的电容结构的第一导电层、绝缘层和第二导电层之间的相对结构关系采用现有技术中常规的电容结构即可,比如第一导电层100的上表面面积与绝缘层200的下表面面积相同,第二导电层300的下表面积为S1,第二介电材料部301的横截面积的总面积为S2,绝缘层的下表面积为S3,其中S3可以等于或大于S1,如图1和图11所示。当然,本申请的电容结构仍然能够达到设定电容的要求,经过申请人在各种条件的测试后,发现第二导电层300的下表面积为S1,第二导电部302的总上表面积为S4,且S4:S1=1:10~1:2
现在,将参照附图更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
首先,执行步骤S1,设置图7所示的第一导电层100,本领域技术人员应该清楚的是本申请的电容结构是制作于半导体芯片中的,因此所设置的第一导电层100是设置在半导体芯片中相应的介电层上的,如本申请背景技术所描述的在互连结构中制作MIM电容器,该MIM电容结构的第一导电层100即可设置在互连结构顶层金属布线层之上的介电层上。上述互连结构仅是举例说明,当然在其他位置设置MIM电容结构时,该第一介电层100也是设置在相应位置之上的介电层上的,在此不再赘述。
如前所述的,本申请的第一导电层100可以采用本领域常规的纯导体材料形成的第一导电层,因此可以采用沉积方式优选溅射沉积方式形成。当然,本申请的第一导电层100中也可以设置第一介电材料部101,以下将进一步说明具有第一介电材料部101的第一导电层100的制作流程。
首先,执行步骤S11,沉积形成图5所示的第一绝缘材料100’,然后执行步骤S12,刻蚀图5所示的第一绝缘材料100’,形成图6所示的第一凹槽102’,第一凹槽102’的深度等于第一绝缘材料100’的厚度;接着执行步骤S13,在图6所示的第一凹槽102’中设置第一导电部102,得到图7所示的第一导电层100。其中,与现有技术中设置MIM电容结构的过程相似,图5和图6中的第一绝缘材料100’都是位于已经形成的导电材料上,比如金属互连层的顶层金属层上,但是为了更好地突出本申请的重点,并且在不影响本领域技术人员对本申请文件理解的基础上,省略了承接第一绝缘材料100’的导电材料。但是在形成第一凹槽102’之后,即使第一凹槽102’的深度等于第一绝缘材料100’的厚度,第一凹槽102’的底部也因为由于导电材料的存在而不会形成开口。
上述第一绝缘材料100’的沉积可以采用化学气相沉积法或物理气相沉积法实施,第一绝缘材料100’的刻蚀过程可以采用湿法刻蚀法或干法刻蚀法实施,优选具有各向异性的干法刻蚀法;第一导电部102的设置可以采用以下流程实现:向具有第一凹槽102’的绝缘材料上沉积导电材料;然后对导电材料进行化学机械抛光,其中的导电材料的沉积过程可以采用化学气相沉积法或物理气相沉积法或溅射法实施,具体的实施条件本领域技术人员可以参考现有技术,在此不再赘述。
形成第一导电层100之后,执行步骤S2,在图7所示的第一导电层100上设置图8所示的绝缘材料200’,该设置过程同样可以采用化学气相沉积法或物理气相沉积法实施。
执行步骤S3,对图8所示的绝缘材料200’进行刻蚀,形成图9所示的第二凹槽302’,第二凹槽302’中保留有多个相互独立的绝缘材料块形成第二介电材料部301,第二凹槽302’的深度为绝缘材料200’厚度的30~70%,位于第二凹槽302’底面所在平面以下的绝缘材料200’形成MIM电容结构的绝缘层200。上述刻蚀过程包括以下步骤:首先在绝缘材料200’上设置光刻胶,然后对光刻胶进行图形化处理,在欲形成第二凹槽302’的绝缘材料200’上形成开口;接着以图形化的光刻胶为掩膜对绝缘材料进行刻蚀,形成第二凹槽302’。上述所形成的第二凹槽302’中的第二介电材料部301可以为多种形状,比如圆柱形、正方体、长方体等,本领域技术人员可以设计不同的掩膜开口形状,以形成相应形状的第二介电材料部301。
上述刻蚀过程可以采用本领域常用的刻蚀方法实施,即采用本领域常规的湿法刻蚀剂或干法刻蚀气体在相应的刻蚀条件下对常规的绝缘材料进行刻蚀,比如当绝缘材料为氧化硅时,采用5:1~100:1稀释的HF水溶液进行湿法刻蚀,或者采用氟碳气体进行等离子体刻蚀,其中的氟碳气体可以为CF4、CHF3、C2F6或C3F8,其中还可以采用氩作为离子轰击;当绝缘材料为氮化硅时,采用磷酸进行刻蚀,或者采用氟碳气体进行等离子体刻蚀,其中的氟碳气体可以为CF4、CHF3、C2F6或C3F8,其中还可以采用氩作为离子轰击。上述对绝缘材料的刻蚀优选采用化学干法刻蚀实施,以优化所得到的第二凹槽302’的侧壁的规整性。本领域技术人员可以通过调节刻蚀剂的用量、刻蚀时间或刻蚀强度等条件控制所形成的第二凹槽302’的深度为绝缘材料200’厚度的30~70%。
接着执行步骤S4,在图9所示的第二凹槽302’中设置第二导电部302,形成图10所示的MIM电容结构的第二导电层300。上述第二导电部302的设置可以采用以下流程实现:向具有第二凹槽302’的绝缘材料上沉积导电材料;然后对导电材料进行化学机械抛光,其中的导电材料的沉积过程可以采用化学气相沉积法或物理气相沉积法或溅射法实施,具体的实施条件本领域技术人员可以参考现有技术,在此不再赘述。
当形成图10所示的电容结构后,还可以对该电容结构进一步改善,形成如背景技术图1所示的上窄下宽的结构,即使第二导电层300的纵向截面的横向宽度小于绝缘层200的纵向截面的横向宽度,即第二导电层300的垂直于第一导电层100的截面与绝缘层200的垂直于第一导电层100的截面形成倒T型,第二导电层300为倒T型的窄部,绝缘层为倒T型的宽部,制作上述结构的电容结构时,上述制作方法的步骤S4在设置第二导电部302后还包括:在图10所示的具有第二导电部302的绝缘材料上设置光刻胶;对光刻胶进行图形化处理,得到保留于窄部上方的光刻胶掩膜,对绝缘材料进行刻蚀至绝缘层200的上表面;去除光刻胶掩膜,得到图10所示的MIM电容结构的第二导电层300。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、保留原有第一导电层、绝缘层以及第二导电层叠置结构,以实现电容器的功能;
2)、在第二导电层中设置有第二介电材料部,从而将原有的第二导电层的整个连续结构变为面积较小的结构,进而在后续沉积介电材料并进行CMP时,由于第二导电层原有的导电材料与本申请介电材料对CMP的感应受力不同,因此,CMP后在第二介电材料部上方的介电材料的高度能够相对于导电材料上方的介电材料的高度低,并与其他没有设置电容结构处的介电材料的高度基本相当。也就是说,由于第二介电材料部的存在使原有的大面积凸起分散为较多小面积凸起的同时,也使得小凸起的高度相对于现有的大面积凸起的高度有所降低,因此使得位于电容结构上方的介电材料的凸起变得相对平整,进而有效地改善了后续曝光、刻蚀的准确性;
3)、本申请MIM电容结构的制作方法流程简单,适用于在实际工艺中的推广应用。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (21)
1.一种MIM电容结构,所述电容结构包括:
第一导电层;
绝缘层,设置在所述第一导电层上;
第二导电层,设置在所述绝缘层上,所述第一导电层、所述绝缘层和所述第二导电层的叠置方向为纵向,与所述纵向垂直的方向为横向,其特征在于,所述第二导电层包括相互独立的多个第二介电材料部,由所述第二导电层的上表面向所述第二导电层中延伸,所述第二介电材料部的形状为轴线垂直于所述第二导电层的圆柱状。
2.根据权利要求1所述的MIM电容结构,其特征在于,所述第二导电层的下表面积为S1,所述第二介电材料部的横向截面的总面积为S2,且S2:S1=1:10~1:2。
3.根据权利要求1所述的MIM电容结构,其特征在于,各所述第二介电材料部的直径为10~1000nm。
4.根据权利要求3所述的MIM电容结构,其特征在于,各所述第二介电材料部的直径为50~800nm。
5.根据权利要求3所述的MIM电容结构,其特征在于,各所述第二介电材料部的直径为100~700nm。
6.根据权利要求3所述的MIM电容结构,其特征在于,各所述第二介电材料部的直径为200~600nm。
7.根据权利要求1至6中任一项所述的MIM电容结构,其特征在于,所述第一导电层包括多个第一介电材料部,沿所述纵向贯穿所述第一导电层设置,且所述第一介电材料部和所述第二介电材料部一一对应设置。
8.根据权利要求7所述的MIM电容结构,其特征在于,所述第一介电材料部的形状为轴线垂直于所述第一导电层的圆柱状,且所述第一介电材料部的直径与所述第二介电材料部的直径相等。
9.根据权利要求1所述的MIM电容结构,其特征在于,所述第二导电层的纵向截面的横向宽度小于所述绝缘层的纵向截面的横向宽度。
10.根据权利要求1所述的MIM电容结构,其特征在于,所述第一导电层和所述第二导电层的材料为金属铝。
11.根据权利要求7所述的MIM电容结构,其特征在于,所述第一介电材料部、所述第二介电材料部以及所述绝缘层的材料为SiO2、Si3N4、Ta2O5、TiO2或Al2O3。
12.一种MIM电容结构的制作方法,其特征在于,所述制作方法包括:
步骤S1,设置第一导电层;
步骤S2,在所述第一导电层上设置绝缘材料;
步骤S3,对所述绝缘材料进行刻蚀,形成第二凹槽,所述第二凹槽中保留有多个相互独立的绝缘材料块形成第二介电材料部,位于所述第二凹槽底面所在平面以下的所述绝缘材料形成所述MIM电容结构的绝缘层;以及
步骤S4,在所述第二凹槽中设置第二导电部,所述第二介电材料部与所述第二导电部形成所述MIM电容结构的第二导电层,所述第二介电材料部的形状为轴线垂直于所述第二导电层的圆柱状。
13.根据权利要求12所述的制作方法,其特征在于,所述第二导电层的下表面积为S1,所述第二导电部的总上表面积为S4,且(S1-S4):S1=1:10~1:2。
14.根据权利要求12所述的制作方法,其特征在于,所述步骤S1包括:
步骤S11,沉积第一绝缘材料;
步骤S12,刻蚀所述第一绝缘材料,形成第一凹槽,所述第一凹槽的深度等于所述第一绝缘材料的厚度,且所述第一凹槽与所述第二凹槽一一对应;
步骤S13,在所述第一凹槽中设置第一导电部,得到所述第一导电层。
15.根据权利要求14所述的制作方法,其特征在于,所述第二介电材料部为直径为10~1000nm的圆柱形。
16.根据权利要求15所述的制作方法,其特征在于,所述第二介电材料部为直径为50~800nm的圆柱形。
17.根据权利要求15所述的制作方法,其特征在于,所述第二介电材料部为100~700nm的圆柱形。
18.根据权利要求15所述的制作方法,其特征在于,所述第二介电材料部为直径为200~600nm的圆柱形。
19.根据权利要求15所述的制作方法,其特征在于,
所述步骤S13包括:
步骤S131,向具有所述第一凹槽的所述绝缘材料上沉积导电材料;
步骤S132,对所述导电材料进行化学机械抛光,得到位于所述第一凹槽内的所述第一导电部;
所述步骤S4包括:
步骤S41,向具有所述第二凹槽的所述绝缘材料上沉积导电材料;
步骤S42,对所述导电材料进行化学机械抛光,得到位于所述第二凹槽内的所述第二导电部。
20.根据权利要求19所述的制作方法,其特征在于,所述步骤S131和所述步骤S42采用溅射法沉积所述导电材料。
21.根据权利要求12至20中任一项所述的制作方法,其特征在于,所述第二导电层的纵向截面的横向宽度小于所述绝缘层的纵向截面的横向宽度,所述步骤S4在设置所述第二导电部后还包括:
在具有所述第二导电部的绝缘材料上设置光刻胶;
对所述光刻胶进行图形化处理,得到光刻胶掩膜;
对所述绝缘材料进行刻蚀至所述绝缘层的上表面;
去除所述光刻胶掩膜,得到所述第二导电层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410186602.0A CN105097765B (zh) | 2014-05-05 | 2014-05-05 | Mim电容结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410186602.0A CN105097765B (zh) | 2014-05-05 | 2014-05-05 | Mim电容结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097765A CN105097765A (zh) | 2015-11-25 |
CN105097765B true CN105097765B (zh) | 2018-07-24 |
Family
ID=54577858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410186602.0A Active CN105097765B (zh) | 2014-05-05 | 2014-05-05 | Mim电容结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097765B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105963857B (zh) * | 2016-05-26 | 2019-07-05 | 中国科学院微电子研究所 | 一种神经电极结构及其制造方法 |
EP3787022A4 (en) | 2019-03-26 | 2021-06-16 | Shenzhen Goodix Technology Co., Ltd. | CAPACITOR AND MANUFACTURING METHOD FOR IT |
CN113078142B (zh) * | 2021-03-23 | 2022-05-31 | 长鑫存储技术有限公司 | 半导体结构和静电防护的测试方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5441915A (en) * | 1992-09-01 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Process of fabrication planarized metallurgy structure for a semiconductor device |
US5798298A (en) * | 1996-02-09 | 1998-08-25 | United Microelectronics Corporation | Method of automatically generating dummy metals for multilevel interconnection |
CN1405878A (zh) * | 2002-11-04 | 2003-03-26 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘体-金属电容器制造方法 |
CN101030552A (zh) * | 2006-03-01 | 2007-09-05 | 台湾积体电路制造股份有限公司 | 集成电路的制造方法、金属-绝缘层-金属电容形成方法 |
CN101192513A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘体-金属电容器及其制造方法 |
-
2014
- 2014-05-05 CN CN201410186602.0A patent/CN105097765B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5441915A (en) * | 1992-09-01 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Process of fabrication planarized metallurgy structure for a semiconductor device |
US5798298A (en) * | 1996-02-09 | 1998-08-25 | United Microelectronics Corporation | Method of automatically generating dummy metals for multilevel interconnection |
CN1405878A (zh) * | 2002-11-04 | 2003-03-26 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘体-金属电容器制造方法 |
CN101030552A (zh) * | 2006-03-01 | 2007-09-05 | 台湾积体电路制造股份有限公司 | 集成电路的制造方法、金属-绝缘层-金属电容形成方法 |
CN101192513A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 金属-绝缘体-金属电容器及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105097765A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI719052B (zh) | 半導體元件及其製造方法 | |
US7897454B2 (en) | Metal-insulator-metal capacitor and fabrication method thereof | |
TWI515889B (zh) | 去耦電容元件、系統單晶片元件、與製程相容的去耦電容之形成方法 | |
KR101760999B1 (ko) | 금속-절연체-금속(mim) 커패시터 및 형성 방법 | |
JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
KR100652298B1 (ko) | 반도체 소자의 mim 캐패시터 제조 방법 | |
CN105097765B (zh) | Mim电容结构及其制作方法 | |
CN108962824B (zh) | 半导体元件及其制作方法 | |
TW201742285A (zh) | 積體電路與電容的形成方法 | |
CN111211092B (zh) | 半导体结构及其形成方法 | |
CN106356450B (zh) | 存储元件及其制造方法 | |
CN105448814A (zh) | 半导体结构的形成方法 | |
US7183171B2 (en) | Pyramid-shaped capacitor structure | |
US10056448B2 (en) | Coplanar metal-insulator-metal capacitive structure | |
CN104377191A (zh) | 与集成电路工艺兼容的电容结构及其制备方法 | |
CN105321886A (zh) | 电容器结构及其制造方法 | |
CN202905470U (zh) | 多层硅基电容器电极连接结构 | |
TWI622176B (zh) | Mim電容之結構及其製造方法 | |
TWI514448B (zh) | 金屬-絕緣體-金屬電容器及其形成之方法 | |
KR100924879B1 (ko) | Mim 구조 커패시터 제조방법 | |
TWI602309B (zh) | 電容器結構及其製造方法 | |
CN103390609B (zh) | 半导体器件及其形成方法 | |
KR100741880B1 (ko) | 금속-절연체-금속 커패시터의 제조방법 | |
TWI579849B (zh) | 記憶元件及其製造方法 | |
CN105590923B (zh) | Mim电容及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |