CN105963857B - 一种神经电极结构及其制造方法 - Google Patents

一种神经电极结构及其制造方法 Download PDF

Info

Publication number
CN105963857B
CN105963857B CN201610362314.5A CN201610362314A CN105963857B CN 105963857 B CN105963857 B CN 105963857B CN 201610362314 A CN201610362314 A CN 201610362314A CN 105963857 B CN105963857 B CN 105963857B
Authority
CN
China
Prior art keywords
electrode
convex
concave
relief region
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610362314.5A
Other languages
English (en)
Other versions
CN105963857A (zh
Inventor
李俊杰
赵超
杨涛
李洪革
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610362314.5A priority Critical patent/CN105963857B/zh
Publication of CN105963857A publication Critical patent/CN105963857A/zh
Application granted granted Critical
Publication of CN105963857B publication Critical patent/CN105963857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61NELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00Electrotherapy; Circuits therefor
    • A61N1/02Details
    • A61N1/04Electrodes
    • A61N1/05Electrodes for implantation or insertion into the body, e.g. heart electrode
    • A61N1/0551Spinal or peripheral nerve electrodes

Landscapes

  • Health & Medical Sciences (AREA)
  • Neurology (AREA)
  • Neurosurgery (AREA)
  • Orthopedic Medicine & Surgery (AREA)
  • Cardiology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Electrotherapy Devices (AREA)

Abstract

本发明提供一种神经电极结构的制造方法,包括:提供衬底;刻蚀衬底以形成凹面和凸面相间的凹凸区域,凸面为凸条或凸台;在凹凸区域的表面上形成绝缘层;在绝缘层的表面上形成凹凸的第一电极。该方法将电极形成在凹凸区域上,形成三维的神经电极结构,在植入人体后使得植入式的神经电极具有更大的比表面积,增加了电极的电荷捕获能力,进而提高电极灵敏度、集成度以及空间分辨率。

Description

一种神经电极结构及其制造方法
技术领域
本发明涉及神经工程系统领域,特别涉及一种神经电极结构及其制造方法。
背景技术
神经电极是神经科学和神经工程学研究的重要工具,在神经科学研究、神经相关疾病的治疗、脑接口以及神经假肢等方面有着广泛的应用,神经电极通常体积较小并需植入人体内,处于神经系统和外部系统的连接部位,也叫植入式神经微电极,是用来记录或干预神经活动状态的电生理器件,负责传递电信号刺激神经元或从神经细胞采集电信号。
目前,用于神经信号采集的电极主要有金属电极、金属阵列电极、阵列电极以及卡夫电极等,这些神经电极各有优缺点。而随着半导体技术的不断发展,利用半导体制造工艺便于控制电极的尺寸以及集成其他的功能结构,因此,硅基阵列电极得到了广泛的研究和应用。
现有的硅基阵列电极是利用半导体制造工艺在硅基底上形成金属电极阵列,金属电极阵列表面局部为生物兼容性好金属材料,例如可以为Pt,通常地,该电极通过金属导线与放大电路连接,而后再经输出端连接至读取分析电路。这种电极与细胞接触的比表面积有限,对细胞离子的捕获能力不足,空间分辨率不够高。
发明内容
有鉴于此,本发明的目的在于提供一种神经电极结构及其制造方法,具有更大的比表面积,增加了电极的电荷捕获能力。
为实现上述目的,本发明有如下技术方案:
一种神经电极结构的制造方法,包括:
提供衬底;
刻蚀衬底以形成凹面和凸面相间的凹凸区域,凸面为凸条或凸台;
在凹凸区域的表面上形成绝缘层;
在绝缘层的表面上形成凹凸的第一电极。
可选地,凹凸区域为多个且在衬底上呈阵列排布。
本发明提供了又一种神经电极结构的制造方法,包括:
提供衬底;
刻蚀衬底以形成凹面和凸面相间的凹凸区域,凸面为凸条或凸台;
在凹凸区域的表面上形成凹凸的第一电极,在第一电极上形成电容介质层,在电容介质层上形成第二电极;
形成与第一电极和第二电极分别电连接的第一引线和第二引线;
释放衬底。
可选地,凹凸区域为多个并在衬底上呈阵列排布,在形成第二电极之后、第一引线和第二引线之前还包括:
在凹凸区域之间的衬底中形成开口;
以第一聚合物材料层填充开口并覆盖凹凸区域。
可选地,在凹凸区域的边缘至少部分第一电极区域之上未覆盖第二电极;
形成与扩散区和第二电极分别电连接的第一引线和第二引线的步骤包括:
进行刻蚀,以在未覆盖第二电极的第一电极之上形成第一电极接触孔;
填充第一电极接触孔并在第一电极接触孔上形成第一金属层,从而形成第一引线;
覆盖第二聚合物材料层;
进行刻蚀,以形成第二电极接触孔;
填充第二电极接触孔并在第二电极接触孔上形成第二金属层,从而形成第二引线;
在第二引线上覆盖钝化层。
可选地,所述第一聚合物材料层、第二聚合物材料层和钝化层为聚酰亚胺或聚对二甲苯-C。
可选地,在形成凹凸区域之后、形成第一电极之前还包括:
在凹凸区域的表面上形成释放阻挡层;
在释放衬底之后,还包括:去除刻蚀阻挡层。
本发明还提供了一种神经电极结构的制造方法,包括:
提供衬底;
在衬底中形成扩散区,扩散区用于形成电容的第一电极;
刻蚀衬底以在扩散区之上形成凹面和凸面相间的凹凸区域,凸面为凸条或凸台;
在凹凸区域的表面上形成电容介质层,以及在电容介质层上形成凹凸的第二电极;
形成与扩散区和第二电极分别电连接的第一引线和第二引线。
可选地,凹凸区域为多个且在衬底上呈阵列排布。
此外,本发明还提供了一种神经电极结构,包括:
衬底;
衬底上的凹面和凸面相间的凹凸区域,凸面为凸条或凸台;
凹凸区域的表面上的绝缘层;
绝缘层的表面上的凹凸的第一电极。
可选地,凹凸区域和凹凸的第一电极呈阵列排布。
本发明又提供了神经电极结构,包括:凹凸电容及与凹凸电容的第一电极和第二电极分别电连接的第一引线和第二引线;其中,
凹凸电容包括:
由凸面和凹面相间而呈凹凸分布的第一电极,凸面为凸条或凸台;
第一电极表面上的电容介质层;
电容介质层上的第二电极。
可选地,凹凸电容为多个且在衬底上呈阵列排布,还包括:
凹凸电容之间以及之上的第一聚合物材料层。
可选地,在凹凸区域的边缘至少部分第一电极区域之上未覆盖第二电极;第一引线包括形成在第一聚合物材料层中、未被第二电极覆盖的第一电极上的第一电极接触以及第一电极接触上的第一金属层;
还包括:覆盖在第一金属层和第一聚合物材料层上的第二聚合物材料层,第二引线包括形成在第一聚合物材料层和第二聚合物材料层中的第二电极接触以及第二电极接触上的第二金属层;覆盖在第二金属层和第二聚合物材料层上的钝化层。
可选地,第一聚合物材料层、第二聚合物材料层和钝化层为聚酰亚胺或聚对二甲苯-C。
本发明还提供了一种神经电极结构,包括衬底、衬底上的凹凸电容及与凹凸电容的第一电极和第二电极分别电连接的第一引线和第二引线;其中,
凹凸电容包括:
衬底中的扩散区,扩散区为电容的第一电极;
扩散区之上的由凹面和凸面相间形成的凹凸区域,凸面为凸条或凸台;
凹凸区域的表面上的电容介质层;
电容介质层上凹凸的第二电极。
可选地,凹凸区域和凹凸的第二电极呈阵列排布。
本发明实施例提供的神经电极结构及其制造方法,将电极形成在凹凸区域上,形成三维的神经电极结构,在植入人体后使得植入式的神经电极具有更大的比表面积,增加了电极的电荷捕获能力,进而提高电极灵敏度、集成度以及空间分辨率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例一神经电极结构的制造方法流程图;
图2-图5A示出了根据本发明实施例一的制造方法形成神经电极结构的过程中神经电极结构的示意图,其中图2、图3、图4、图5为俯视结构示意图,图2A、图4A、图5A为AA向视图;
图6示出了根据本发明实施例二神经电极结构的制造方法流程图;
图7-图12A示出了根据本发明实施例二的制造方法形成神经电极结构的过程中神经电极结构的示意图,其中图7、图8、图9、图10、图11为俯视结构示意图,图12为仰视结构示意图,图7A、图9A、图10A、图11A、图12A为AA向视图;
图13示出了根据本发明实施例三神经电极结构的制造方法流程图;
图14-图19A示出了根据本发明实施例三的制造方法形成神经电极结构的过程中神经电极结构的示意图,其中图14、图15、图16、图17、图18、图19为俯视结构示意图,图14A、图15A、图17A、图18A、图19A为AA向视图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
在本发明中,提出了一种神经电极结构及其制造方法,将电极形成在凹凸区域上,形成三维结构的神经电极,在植入人体后使得植入式的神经电极具有更大的比表面积,增加了电极的电荷捕获能力,进而提高电极灵敏度、集成度以及空间分辨率。
为了更好的理解本发明的技术方案和技术效果,以下将以具体的实施例进行详细的说明。
实施例一
在该实施例的神经电极结构中,通过在衬底上形成凹凸区域,进而在凹凸区域的表面上形成凹凸的第一电极,凹凸的第一电极具有更大的比表面积,增加了电极的电荷捕获能力,进而提高电极灵敏度、集成度以及空间分辨率。以下将结合流程图图1以及制造过程中的示意图对本实施例进行详细的描述。
在步骤S01,提供衬底10,参考图2(俯视图)和图2A(图2的AA向视图)。
在本发明实施例中,所述衬底10为半导体衬底,例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅,Silicon On Insulator)或GOI(绝缘体上锗,Germanium OnInsulator)等。在其他实施例中,所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底,例如GaAs、InP或SiC等,还可以为叠层结构,例如Si/SiGe等,还可以其他外延结构,例如SGOI(绝缘体上锗硅)等。
在本实施例中,所述衬底10为硅衬底。
在步骤S02,刻蚀衬底10以形成凹面11-1和凸面11-2相间的凹凸区域11,凸面11-2为凸条或凸台,参考图2和图2A、图3(俯视图)。
在该步骤中,通过衬底10的刻蚀来形成凹凸区域11,凹凸区域11的凹面11-1为通过刻蚀去除衬底10的部分,凸面11-2为没有被刻蚀而保留下来的衬底部分,优选的,凸面11-2可以为凸条,参考图2和图2A,可以通过刻蚀去除的部分和保留的部分都为条状来形成凸面为凸条的凹凸区域11。在本实施例的一个具体实施例中,可以通过等离子体刻蚀技术,进行硅衬底的刻蚀,如图2和图2A所示,在一个10um*10um的预设区域中刻蚀出0.5um等间距的沟槽,预设区域中的沟槽即为凹面,沟槽间保留的衬底即为凸面,从而在预设区域中形成了凹面和凸面相间的凹凸区域。
凸面11-2也可以为凸台,参考图3,此处省略图3的AA向视图,AA向视图同图2A,凸台可以为圆凸台或方凸台等,或其他合适的形状,可以通过刻蚀去除阵列排列的凸台周围的衬底,来形成凸面为凸台的凹凸区域,对于凸台的形状可以根据刻蚀技术来确定,通常地,圆凸台更容易刻蚀形成。在本实施例的另一个具体实施例中,可以通过等离子体刻蚀技术,进行硅衬底的刻蚀,在一个10um*10um的预设区域中刻蚀出直径为0.5um圆凸台,凸台间隔为0.5un,凸台的高度为0.8um,预设区域中的凸台即为凸面,凸台周围被刻蚀掉的部分即为凹面,从而在预设区域中形成了凹面和凸面相间的凹凸区域。
该凹凸区域11用于形成电极,由于凹凸区域11中具有凹面11-1和凸面11-2,他们都具有三维的表面,在该区域形成电极时,各个表面之上都将形成电极,从而可以形成三维电极,增加比表面积。
根据不同的需求,可以该凹凸区域11可以为一个或多个,一个凹凸区域可以用于形成单个的神经电极单元,多个的凹凸区域可以呈阵列排布,用于形成神经电极阵列,对于呈阵列排布的凹凸区域,各凹凸区域的边缘部分保留衬底,用于各神经电极之间的分隔。
在步骤S03,在凹凸区域11的表面上形成绝缘层12,参考图4(俯视图)和图4A(图4的AA向视图)所示。
在该步骤中在凹凸区域的表面上形成了绝缘层12,绝缘层覆盖凹凸区域的各个表面,即凹面和凸面的所有表面,绝缘层用于隔离之后形成的电极与衬底,绝缘层12可以采用任何合适的绝缘隔离材料,例如可以为氧化硅、氮化硅或氮氧化硅或他们的叠层等。
在本实施例的一个具体实施例中,可以通过热氧化工艺,在凹凸区域的表面上形成氧化硅的绝缘层12,厚度例如可以为30-50nm。
在步骤S04,在绝缘层12的表面上形成凹凸的第一电极13,参考图4和图4A所示。
在该步骤中,在绝缘层12的表面上形成第一电极13,该第一电极13覆盖在绝缘层12的表面上,即并不填满凹凸区域中的凹面,由于凹凸区域中凹面和凸面的存在,使得第一电极13也呈凹凸分布,从而形成了凹凸的第一电极13,如图4A所示。
在一些具体的实施例中,凹凸区域为一个,可以通过沉积、溅射或电镀等方法在凹凸区域的绝缘层12上形成第一电极13,该第一电极13可以为一个神经电极单元,例如可以通过CVD(化学气相沉积)的方法进行金属钨的淀积,以金属钨作为第一电极13,厚度例如可以为100nm。
在另一些具体的实施例中,凹凸区域11为多个且呈阵列排布,过可以通过沉积、溅射或电镀等方法在绝缘层12上形成第一电极13,参考图4和图4A所示,而后,通过刻蚀将凹凸区域11之间的第一电极13去除,参考图5和图5A所示,从而形成多个独立的神经电极阵列。
在形成第一电极之后,可以根据需要,形成与第一电极电连接的电引线(图未示出),以便于同其他的功能电路连接。
以上对本发明实施例的神经电极结构的制造方法进行了详细的描述。此外,本发明还提供了利用上述方法形成的神经电极结构,参考图5和图5A所述,包括:
衬底10;
衬底10上的凹面和凸面相间的凹凸区域11,凸面为凸条或凸台;
凹凸区域11的表面上的绝缘层12;
绝缘层12的表面上的凹凸的第一电极13。
进一步地,凹凸区域和凹凸的第一电极可以呈阵列排布。
在本实施例中形成的电极为三维结构,在具体的应用中,在植入人体时,该凹凸的第一电极与人体接触,具有更大的比表面积,增加了电极的电荷捕获能力,进而提高电极灵敏度、集成度以及空间分辨率。
实施例二
在该实施例的神经电极结构中,集成了MIM(Metal-Insulator-Metal)电容,且该电容形成在凹凸区域上,从而形成三维电极,大大增加了神经电极的比表面积和电荷捕获能力,从而提高神经电极的灵敏度、空间分辨率和集成度。以下将结合流程图图6以及制造过程中的示意图对本实施例进行详细的描述。
在步骤S101,提供衬底100,参考图7(俯视图)和图7A(图7的AA向视图)。
在本发明实施例中,所述衬底100为半导体衬底,例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅,Silicon On Insulator)或GOI(绝缘体上锗,Germanium OnInsulator)等。在其他实施例中,所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底,例如GaAs、InP或SiC等,还可以为叠层结构,例如Si/SiGe等,还可以其他外延结构,例如SGOI(绝缘体上锗硅)等。
在本实施例中,所述衬底100为硅衬底。
在步骤S102,刻蚀衬底100以形成凹面1101和凸面1102相间的凹凸区域110,凸面1102为凸条或凸台,参考图7和图7A、图8(俯视图)。
在该步骤中,通过衬底100的刻蚀来形成凹凸区域110,凹凸区域110的凹面1101为通过刻蚀去除衬底100的部分,凸面1102为没有被刻蚀而保留下来的衬底部分,优选的,凸面1102可以为凸条,参考图7和图7A,可以通过刻蚀去除的部分和保留的部分都为条状来形成凸面为凸条的凹凸区域110。在本实施例的一个具体实施例中,可以通过等离子体刻蚀技术,进行硅衬底的刻蚀,如图7和图7A所示,在一个10um*10um的预设区域中刻蚀出0.5um等间距的沟槽,预设区域中的沟槽即为凹面,沟槽间保留的衬底即为凸面,从而在预设区域中形成了凹面和凸面相间的凹凸区域。
凸面1102也可以为凸台,参考图8,此处省略图8的AA向视图,AA向视图同图7A,凸台可以为圆凸台或方凸台等,或其他合适的形状,可以通过刻蚀去除阵列排列的凸台周围的衬底,来形成凸面为凸台的凹凸区域,对于凸台的形状可以根据刻蚀技术来确定,通常地,圆凸台更容易刻蚀形成。在本实施例的另一个具体实施例中,可以通过等离子体刻蚀技术,进行硅衬底的刻蚀,在一个10um*10um的预设区域中刻蚀出直径为0.5um圆凸台,凸台间隔为0.5un,凸台的高度为0.8um,预设区域中的凸台即为凸面,凸台周围被刻蚀掉的部分即为凹面,从而在预设区域中形成了凹面和凸面相间的凹凸区域。
该凹凸区域110用于形成电容,由于凹凸区域110中具有凹面1101和凸面1102,他们都具有三维的表面,在该区域形成电容时,各个表面之上都将形成电容,从而可以形成三维电容,增加比表面积。
根据不同的需求,可以该凹凸区域110可以为一个或多个,一个凹凸区域可以用于形成单个的神经电极单元,多个的凹凸区域可以呈阵列排布,用于形成神经电极阵列,对于呈阵列排布的凹凸区域,各凹凸区域的边缘部分保留衬底,用于各神经电极之间的连接以及电容的引线的布设。
在步骤S103,在凹凸区域110的表面上形成第一电极130,在第一电极130上形成电容介质层132,在电容介质层132上形成第二电极134,参考图9(俯视图)和图9A(图9的AA向视图)所示。
在该步骤中,在凹凸区域上形成了包括第一电极130、电容介质层132和第二电极134的MIM电容。
在形成电容之后,需要将衬底100释放掉,为了避免释放衬底时对电容的电极的损伤,优选地,在形成第一电极130之前,先在凹凸区域的表面上形成释放阻挡层120,该释放阻挡层120为释放衬底时的刻蚀阻挡层,在本实施例中,该释放阻挡层为氧化硅,形成在凹凸区域的表面上,即凹面和凸面的各个表面上,可以通过淀积或热氧化的方法来形成该释放阻挡层。
而后,依次在释放阻挡层120上形成第一电极130、电容介质层132和第二电极134。其中,第一电极130和第二电极134可以为金属材料的电极,例如W、Pt等,电容介质层132为合适的电容介质材料,例如可以为氧化硅、氮化硅或高k介质材料等。
在一个具体的实施例中,可以通过CVD(化学气相沉积)的方法进行金属钨的淀积,以金属钨作为第一电极130,厚度可以为100nm,而后,淀积氧化硅,以氧化硅作为电容介质材料132,厚度可以为5-10nm,CVD(化学气相沉积)的方法进行金属钨的淀积,以金属钨作为第二电极134,厚度可以为800nm,在淀积金属钨的第二电极134之后,凹凸区域的凹面被第二电极填充,而后,可以通过CMP(化学机械研磨)进行平坦化。这样,就在凹凸区域上形成了三维的MIM电容。
接着,在步骤S104,形成与第一电极130和第二电极134分别电连接的第一引线150、152和第二引线154、156,参考图10(俯视图)和图10A(图10的AA向视图)所示。
可以采用多种方法来形成第一引线150、152和第二引线154、156,当然,可以理解的是,第一引线和第二引线之间是相互绝缘的,根据不同的需要,可以通过一层或多层的互连线来形成第一引线和第二引线。
在本实施例中,在凹凸区域110的边缘至少部分第一电极130区域之上未覆盖第二电极134,可以通过刻蚀去除掉凹凸区域110的边缘的部分的第二电极134来实现,参考图5所示,这样,在该未被覆盖第二电极134的第一电极130区域之上用来形成第一引线150、152。在一些实施例中,凹凸区域为一个,用于形成包含电容的电极单元,在具体的实施中(图未示出),可以通过进一步刻蚀电容介质层,暴露出凹凸区域的边缘的第一电极,而后通过淀积金属材料,例如Al,并进行图案化,仅保留凹凸区域的边缘的第一电极上的金属材料,从而在第一电极上形成第一引线,而后,覆盖金属间介质层,并从第二电极上引出第二电极接触并在第二电极接触上形成金属线,从而形成第二引线。
在另一些实施例中,凹凸区域110多个且为阵列排布,用于形成电极阵列,为了增强电极阵列的连接性和柔性,将凹凸区域之间通过聚合物材料实现连接,聚合物材料例如可以为聚酰亚胺或聚对二甲苯-C等,聚合物材料具有较好的柔性且与人体具有更好的生物兼容性。
具体的,首先,在在凹凸区域110之间的衬底100中形成开口136,参考图10(俯视图)和图10A(图10的AA向视图)所示。
可以通过光刻和等离子体刻蚀技术,在凹凸区域之间的衬底中刻蚀出开口136,开口136将凹凸区域110分隔成单个的单元。
而后,以第一聚合物材料层140填充开口136并覆盖凹凸区域110,参考图11(俯视图)和图11A(图11的AA向视图)所示。
形成第一聚合物材料层之前,还可以先通过热氧化在开口的表面上形成一层氧化物层(图未示出),该氧化物层作为后续释放衬底时的释放阻挡层,该释放阻挡层同前述的刻蚀阻挡层。接着进行第一聚合物材料的涂覆,在一个实施例中,可以先进行一层聚酰亚胺的聚合物材料的涂覆,厚度例如可以为3um,而后进行固化,固化的温度例如可以为300℃,这样,就在开口136中填充了第一聚合物材料层140同时在凹凸区域110之上也覆盖了第一聚合物材料层140。
更优地,在形成第一聚合物材料层140之后,形成第一引线和第二引线,参考图11和图11A所示。
具体的,首先,进行刻蚀,以在未覆盖第二电极134的第一电极130之上形成第一电极接触孔,填充第一电极接触孔以形成第一电极接触150并在第一电极接触150形成第一金属层152,从而形成第一引线。在一个具体的实施例中,可以通过等离子刻蚀技术在第一电极之上刻蚀出第一电极接触孔,接着,利用溅射工艺溅射W,在第一电极接触孔中形成W的第一电极接触150,并进行刻蚀,保留第一电极接触上的W,从而形成W的第一金属层152,从而形成了包括第一电极接触150和其上的第一金属层152的第一引线。
而后,覆盖第二聚合物材料层142。
第一引线和第二引线之间的介质材料也采用聚合物材料,可以进一步增加电极单元之间的柔性。在一个具体的实施例中,可以采用同第一聚合物材料层相同的方法来形成第二聚合物材料层。
进行刻蚀,以形成第二电极接触孔,填充第二电极接触孔以形成第二电极接触154,并在第二电极接触154上形成第二金属层156,从而形成第二引线。
在一个具体的实施例中,可以通过等离子刻蚀技术在第二电极之上刻蚀出第二电极接触孔,接着,利用溅射工艺溅射W,在第二电极接触孔中形成W的第二电极接触154,并进行刻蚀,保留第二电极接触154上的W,从而形成W的第二金属层156,从而形成了包括第二电极接触154和其上的第二金属层156的第二引线。
而后,在第二引线上覆盖钝化层144。钝化层144为绝缘层,更优选地,钝化层采用聚合物材料层形成,可以采用同第一聚合物材料层相同的方法来形成。
最后,在步骤S105,进行衬底100的释放,参考图12(仰视图)和图12A(图12的AA向视图)所示。
该步骤是将第一电极背面的衬底100去除。在一个具体的实施例中,可以采用TMAH(四甲基氢氧化铵)溶剂将硅衬底100腐蚀去除,并停止在二氧化硅132的释放刻蚀停止层上,而后,可以采用BOE:H2O为7:1的溶剂将二氧化硅的释放刻蚀停止层去除,直到暴露出第一电极132。
至此,形成了本发明实施例的神经电极结构,以上对本发明实施例的神经电极结构的制造方法进行了详细的描述。此外,本发明还提供了利用上述方法形成的神经电极结构,参考图12和图12A所示,该神经电极结构包括:
凹凸电容及与凹凸电容的第一电极130和第二电极134分别电连接的第一引线150、152和第二引线154、156;其中,
凹凸电容包括:
由凸面和凹面相间而呈凹凸分布的第一电极130,凸面为凸条或凸台;
第一电极130表面上的电容介质层132;
电容介质层132上的第二电极134。
进一步地,该凹凸电容可以为多个且在衬底上呈阵列排布,还包括:凹凸电容之间以及之上的第一聚合物材料层140。
进一步地,在凹凸区域110的边缘至少部分第一电极130区域之上未覆盖第二电极134;第一引线包括形成在第一聚合物材料层140中、未被第二电极134覆盖的第一电极130上的第一电极接触150以及第一电极接触150上的第一金属层152;
还包括:覆盖在第一金属层152和第一聚合物材料层140上的第二聚合物材料层142,第二引线包括形成在第一聚合物材料层140和第二聚合物材料层142中的第二电极接触154以及第二电极接触154上的第二金属层156;覆盖在第二金属层156和第二聚合物材料层142上的钝化层144。
进一步地,第一聚合物材料层104、第二聚合物材料层142和钝化层144为聚酰亚胺或聚对二甲苯-C。
本实施例的神经电极结构以及制造方法,可以采用常规的CMOS制造工艺形成柔性的MIM神经电极,由于凹凸区域的凹面和凸面的存在,在凹凸区域的表面上形成了凹凸的第一电极,在释放衬底之后,暴露了凹凸的第一电极,从而形成三维的神经电极结构,在具体的应用中,在植入人体时,该凹凸的第一电极与人体接触,具有更大的比表面积,增加了电极的电荷捕获能力,进而提高电极灵敏度、集成度以及空间分辨率。
实施例三
在该实施例的神经电极结构中,集成了MIS(Metal-Insulator-Semiconductor)电容,且该电容形成在凹凸区域上,从而形成三维电极,大大增加了神经电极的比表面积和电荷捕获能力,从而提高神经电极的灵敏度、空间分辨率和集成度。以下将结合流程图图13以及制造过程中的示意图对本实施例进行详细的描述。
在步骤S201,提供衬底,参考图14(俯视图)和图14A(图14的AA向视图)所示。
在本发明实施例中,所述衬底200为半导体衬底,例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅,Silicon On Insulator)或GOI(绝缘体上锗,Germanium OnInsulator)等。在其他实施例中,所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底,例如GaAs、InP或SiC等,还可以为叠层结构,例如Si/SiGe等,还可以其他外延结构,例如SGOI(绝缘体上锗硅)等。
在本实施例中,所述衬底200为硅衬底。
在步骤S102,在衬底中形成扩散区230,扩散区230用于形成电容的第一电极,参考图14(俯视图)和图14A(图14的AA向视图)所示。
扩散区230为用于形成MIS电容的第一电极的一端,可以理解的是,形成的扩散区230的结深要足够于作为MIS电容的第一电极。
可以通过离子注入而后进行退火来形成扩散区。在一个具体的实施例中,在衬底的表面上通过光刻定义出10um*10um的预设区域,该预设区域为用于形成电容的区域,可以在该预设区域进行离子注入,注入的离子例如可以为P,注入的剂量例如可以为1020-1015/cm2,并进行退火,退火后的结深可以在1um。
在步骤S203,刻蚀衬底以在扩散区230之上形成凹面2101和凸面2102相间的凹凸区域210,凹凸区域210下的扩散区230为电容的第一电极,凸面2102为凸条或凸台,参考图15(俯视图)和图15A(图15的AA向视图)所示。
该步骤中,通过衬底200的刻蚀来形成凹凸区域210,凹凸区域210的凹面2101为通过刻蚀去除衬底的部分,凸面2102为没有被刻蚀而保留下来的衬底部分,该凹凸区域210为用于形成MIS电容的区域,刻蚀去除的部分的深度应当小于扩散区的结深,以使得扩散区仍能作为MIS电容的第一电极。优选的,凸面2102可以为凸条,如图10和图10A,可以通过刻蚀去除的部分和保留的部分都为条状来形成凸面2102为凸条的凹凸区域210。在本实施例的一个具体实施例中,可以通过等离子体刻蚀技术,进行硅衬底的刻蚀,在扩散区之上刻蚀出0.5um等间距的沟槽,如图15和图15A所示,沟槽的深度可以为0.8um,预设区域中的沟槽即为凹面,沟槽间保留的衬底即为凸面,从而在预扩散区上形成了凹面和凸面相间的凹凸区域。
凸面2102也可以为凸台,如图16所示,此处省略图16的AA向视图,AA向视图同图15A,凸台可以为圆凸台或方凸台等,或其他合适的形状,可以通过刻蚀去除阵列排列的凸台周围的衬底,来形成凸面2102为凸台的凹凸区域,对于凸台的形状可以根据刻蚀技术来确定,通常地,圆凸台更容易刻蚀形成。在本实施例的另一个具体实施例中,可以通过等离子体刻蚀技术,进行硅衬底的刻蚀,在扩散区之上刻蚀出直径为0.5um圆凸台,凸台间隔为0.5un,凸台的高度为0.8um,预设区域中的凸台即为凸面,凸台周围被刻蚀掉的部分即为凹面,从而在预设区域中形成了凹面和凸面相间的凹凸区域。
该凹凸区域用于形成电容,由于凹凸区域210中具有凹面2101和凸面2102,他们都具有三维的表面,在该区域形成电容时,各个表面之上都将形成电容,从而可以形成三维电容,增加比表面积。
根据不同的需求,可以该凹凸区域210可以为一个或多个,一个凹凸区域可以用于形成单个的神经电极单元,多个的凹凸区域210可以呈阵列排布,用于形成神经电极阵列,对于呈阵列排布的凹凸区域,各凹凸区域的边缘部分保留衬底,用于各神经电极之间的连接以及电容的引线的布设。
在步骤S204,在凹凸区域210的表面上形成电容介质层232,以及在电容介质层232上形成凹凸的第二电极234,参考图17(俯视图)和图17A(图17的AA向视图)所示。
凹凸区域210中具有凹面2101和凸面2102,凹凸区域的表面是凹面和凸面的各个表面,为三维的表面,在该凹凸表面上依次形成电容介质层232和第二电极234,第二电极234为薄层,其并不填充凹凸区域的凹面,因此,在凹凸区域之上形成了凹凸的第二电极,从而,可以形成具有凹凸表面的MIS的电容,其为三维电容,增加比表面积。其中,第二电极可以为金属材料的电极,例如W、Pt等,电容介质层为合适的电容介质材料,例如可以为氧化硅、氮化硅或高k介质材料等。
在一个具体的实施例中,可以通过热氧化工艺,在凹凸区域210的表面上生长出氧化硅的电容介质层232,厚度可以为5-10nm,而后,通过CVD同一在电容介质层232上淀积金属钨的第二电极234,厚度可以为20-100nm。这样,就形成凹凸相间的三维的MIS电容。
在一些具体的实施例中,凹凸区域210可以仅为一个(图未示出),可以通过沉积、溅射或电镀等方法在凹凸区域的电容介质层232上形成第二电极13,从而在该凹凸区域上形成一个神经电极单元。
在另一些具体的实施例中,凹凸区域210为多个且呈阵列排布,过可以通过沉积、溅射或电镀等方法在电容介质层232上形成第二电极234,参考图17和图17A所示,而后,通过刻蚀将凹凸区域210之间的第二电极234和电容介质层232去除,暴露出扩散区230,参考图18(俯视图)和图18A(图18的AA向视图)所示,从而形成多个独立的神经电极阵列。
在步骤S205,形成与扩散区230和第二电极234分别电连接的第一引线250和第二引线252,参考图19(俯视图)和图19A(图19的AA向视图)所示。
可以采用多种方法来形成第一引线和第二引线,当然,可以理解的是,第一引线和第二引线之间是相互绝缘的,根据不同的需要,可以通过一层或多层的互连线来形成第一引线和第二引线。
在本实施例中,在凹凸区域210的边缘至少部分扩散区230之上未覆盖第二电极234,可以通过刻蚀去除掉凹凸区域210的边缘的部分的第二电极234来实现,参考图18和图18A所示。
如图19和图19A所示,在该未被覆盖第二电极234的扩散区230之上用来形成第一引线250,而后,形成层间介质层240,而后,在层间介质层240上形成与第二电极234电连接的第二引线252,并进行钝化工艺,形成钝化层242。
至此,形成了本发明实施例的神经电极结构,以上对本发明实施例的神经电极结构的制造方法进行了详细的描述。此外,本发明还提供了利用上述方法形成的神经电极结构,参考图19和图19A所示,该神经电极结构包括:
衬底200、衬底200上的凹凸电容及与凹凸电容的第一电极和第二电极234分别电连接的第一引线250和第二引线252;其中,
凹凸电容包括:
衬底200中的扩散区230,扩散区230为电容的第一电极;
扩散区230之上的由凹面和凸面相间形成的凹凸区域210,凸面为凸条或凸台;
凹凸区域210的表面上的电容介质层232;
电容介质层232上凹凸的第二电极234。
进一步地,凹凸区域和凹凸的第二电极呈阵列排布。
本实施例的神经电极结构以及制造方法,可以采用常规的CMOS制造工艺形成MIS神经电极,由于凹凸区域的凹面和凸面的存在,在凹凸区域之上形成了凹凸的第二电极,从而形成了三维的神经电极结构,在具体的应用中,在植入人体时,该凹凸的第二电极与人体接触,具有更大的比表面积,增加了电极的电荷捕获能力,进而提高电极灵敏度、集成度以及空间分辨率。
以上所述仅是本发明的优选实施方式,虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (5)

1.一种神经电极结构的制造方法,所述神经电极结构用于神经信号采集,其特征在于,包括:
提供衬底;
刻蚀衬底以形成凹面和凸面相间的凹凸区域,凸面为凸条或凸台,凹凸区域为多个并在衬底上呈阵列排布;
在凹凸区域的表面上形成凹凸的第一电极,在第一电极上形成电容介质层,在电容介质层上形成第二电极;
在凹凸区域之间的衬底中形成开口;
以第一聚合物材料层填充开口并覆盖凹凸区域;
形成与第一电极和第二电极分别电连接的第一引线和第二引线;
释放衬底;
其中,凹凸区域的边缘至少部分第一电极区域之上未覆盖第二电极;
形成与第一电极和第二电极分别电连接的第一引线和第二引线的步骤包括:
进行刻蚀,以在未覆盖第二电极的第一电极之上形成第一电极接触孔;
填充第一电极接触孔并在第一电极接触孔上形成第一金属层,从而形成第一引线;
覆盖第二聚合物材料层;
进行刻蚀,以形成第二电极接触孔;
填充第二电极接触孔并在第二电极接触孔上形成第二金属层,从而形成第二引线;
在第二引线上覆盖钝化层。
2.根据权利要求1所述的制造方法,其特征在于,所述第一聚合物材料层、第二聚合物材料层和钝化层为聚酰亚胺或聚对二甲苯-C。
3.根据权利要求1或2所述的制造方法,其特征在于,在形成凹凸区域之后、形成第一电极之前还包括:
在凹凸区域的表面上形成释放阻挡层;
在释放衬底之后,还包括:去除释放阻挡层。
4.一种神经电极结构,其特征在于,所述神经电极结构用于神经信号采集,包括:凹凸电容及与凹凸电容的第一电极和第二电极分别电连接的第一引线和第二引线,以及凹凸电容之间以及之上的第一聚合物材料层,凹凸电容为多个且在衬底上呈阵列排布;其中,
凹凸电容包括:
由凸面和凹面相间而呈凹凸分布的第一电极,凸面为凸条或凸台;
第一电极表面上的电容介质层;
电容介质层上的第二电极;
其中,在凹凸区域的边缘至少部分第一电极区域之上未覆盖第二电极;第一引线包括形成在第一聚合物材料层中、未被第二电极覆盖的第一电极上的第一电极接触以及第一电极接触上的第一金属层;
还包括:覆盖在第一金属层和第一聚合物材料层上的第二聚合物材料层,第二引线包括形成在第一聚合物材料层和第二聚合物材料层中的第二电极接触以及第二电极接触上的第二金属层;覆盖在第二金属层和第二聚合物材料层上的钝化层。
5.根据权利要求4所述的电极结构,其特征在于,第一聚合物材料层、第二聚合物材料层和钝化层为聚酰亚胺或聚对二甲苯-C。
CN201610362314.5A 2016-05-26 2016-05-26 一种神经电极结构及其制造方法 Active CN105963857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610362314.5A CN105963857B (zh) 2016-05-26 2016-05-26 一种神经电极结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610362314.5A CN105963857B (zh) 2016-05-26 2016-05-26 一种神经电极结构及其制造方法

Publications (2)

Publication Number Publication Date
CN105963857A CN105963857A (zh) 2016-09-28
CN105963857B true CN105963857B (zh) 2019-07-05

Family

ID=56956667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610362314.5A Active CN105963857B (zh) 2016-05-26 2016-05-26 一种神经电极结构及其制造方法

Country Status (1)

Country Link
CN (1) CN105963857B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113466754B (zh) * 2021-07-01 2023-09-05 中国科学院空天信息创新研究院 神经磁极及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040082843A1 (en) * 2002-09-04 2004-04-29 Menon Vinod P. Biomedical electrodes
CN1852634A (zh) * 2006-04-29 2006-10-25 中国科学院上海微系统与信息技术研究所 一种基于聚合物基底的凸起电极、制作方法及应用
CN101160655A (zh) * 2005-04-15 2008-04-09 国际商业机器公司 Mim电容器及其制造方法
CN103118739A (zh) * 2010-04-30 2013-05-22 皮埃尔和玛利居里大学(巴黎第六大学) 用于电刺激神经结构的具有三维布局的植入物

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097765B (zh) * 2014-05-05 2018-07-24 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040082843A1 (en) * 2002-09-04 2004-04-29 Menon Vinod P. Biomedical electrodes
CN101160655A (zh) * 2005-04-15 2008-04-09 国际商业机器公司 Mim电容器及其制造方法
CN1852634A (zh) * 2006-04-29 2006-10-25 中国科学院上海微系统与信息技术研究所 一种基于聚合物基底的凸起电极、制作方法及应用
CN103118739A (zh) * 2010-04-30 2013-05-22 皮埃尔和玛利居里大学(巴黎第六大学) 用于电刺激神经结构的具有三维布局的植入物

Also Published As

Publication number Publication date
CN105963857A (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
JP4493686B2 (ja) コンデンサ及びその製造方法
CN101325127B (zh) 电容器及其制造方法
KR100387121B1 (ko) 수직 방향으로 집적된 다층 박막전지 및 그의 제조방법
US20140039589A1 (en) Method for manufacturing an implantable electronic device
US20120187508A1 (en) Integration of structurally-stable isolated capacitive micromachined ultrasonic transducer (cmut) array cells and array elements
US20110054579A1 (en) Flexible penetrating electrodes for neuronal stimulation and recording and method of manufacturing same
US20050101054A1 (en) Process for manufacturing a through insulated interconnection in a body of semiconductor material
US10991793B2 (en) Double-sided capacitor and method for fabricating the same
US20120086087A1 (en) Soi-based cmut device with buried electrodes
US20090108252A1 (en) Lateral two-terminal nanotube devices and method for their formation
US20220208968A1 (en) Manufacturing method of a nanowire-based structure and capacitor array component including the structure
CN105963857B (zh) 一种神经电极结构及其制造方法
TWI573155B (zh) 使用多孔氧化鋁結構的電容及其製造方法
CN103118739B (zh) 用于电刺激神经结构的具有三维布局的植入物
CN207871274U (zh) 一种神经刺激电极
CN114098740A (zh) 一种微针
KR100844143B1 (ko) 3차원 구조의 미세 전극 어레이 제조방법
US20180083060A1 (en) Electronic component and method of manufacturing the same
FR2607966A1 (fr) Arrangement de circuits a semi-conducteur avec interconnexion d'ilots semiconducteurs sur substrat isolant, et son procede de fabrication
CN205050841U (zh) 一种三维立体高密度薄膜积层电容
CN107342281A (zh) 一种化合物半导体mim电容结构的制作方法
Xu et al. Anodic-Bonding-Assisted Silicon Microelectrode Array For Neural Applications
US8592255B1 (en) Method for electrically connecting dual silicon-on-insulator device layers
CN115363591A (zh) 面向多类型神经信号采集的电极阵列结构及其制备方法
EP4256327A2 (fr) Plateforme de nanostructures pour l'interfaçage cellulaire et procédé de fabrication correspondant

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant